TWI481009B - 靜電放電防護裝置及其中之靜電放電防護元件 - Google Patents
靜電放電防護裝置及其中之靜電放電防護元件 Download PDFInfo
- Publication number
- TWI481009B TWI481009B TW098131610A TW98131610A TWI481009B TW I481009 B TWI481009 B TW I481009B TW 098131610 A TW098131610 A TW 098131610A TW 98131610 A TW98131610 A TW 98131610A TW I481009 B TWI481009 B TW I481009B
- Authority
- TW
- Taiwan
- Prior art keywords
- type
- electrostatic discharge
- coupled
- transistor
- heavily doped
- Prior art date
Links
- 230000005669 field effect Effects 0.000 claims description 37
- 239000003990 capacitor Substances 0.000 claims description 24
- 230000010363 phase shift Effects 0.000 claims description 13
- 230000003071 parasitic effect Effects 0.000 claims description 12
- 230000003068 static effect Effects 0.000 claims description 9
- 230000001052 transient effect Effects 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 6
- 238000010168 coupling process Methods 0.000 claims description 6
- 238000005859 coupling reaction Methods 0.000 claims description 6
- 210000000746 body region Anatomy 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 2
- 230000001960 triggered effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 18
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- 230000005611 electricity Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本揭示內容是有關於一種電子裝置，且特別是有關於一種靜電放電防護裝置。
一般而言，各種電子裝置中均會設置有靜電放電(Electrostatic Discharge，ESD)防護的機制，藉以避免當人體帶有過多的靜電而去觸碰電子裝置時，電子裝置因為靜電所產生的瞬間大電流而導致毀損，或是避免電子裝置受到環境或運送工具所帶的靜電影響而產生無法正常運作的情形。
然而，一般電子裝置中的ESD防護機制通常需要較高的觸發電壓才能運作，而且其所能導通的ESD電流普遍來說並不夠大，如此使得ESD防護機制無法有效地對電子裝置進行防護的動作。
本發明實施例提供一種靜電放電防護元件/裝置，藉以對電子裝置進行靜電放電防護。
本揭示內容之一技術樣態係關於一種靜電放電防護元件，其包含矽控整流器等效電路與至少一第一N型重摻雜區。矽控整流器等效電路寄生於靜電放電防護元件中，並具有一陽極和一陰極，其中陽極可為P型重摻雜區且用以耦接於銲墊，陰極可用以耦接於一低位準電壓。第一N型重摻雜區緊鄰P型重摻雜區，並呈浮接狀態。
本揭示內容之另一技術樣態係關於一種靜電放電防護元件，其包含源極區與汲極區。源極區可用以耦接於低位準電壓。汲極區與源極區分開設置，並包含第一P型重摻雜區與至少一第一N型重摻雜區，其中第一P型重摻雜區可用以耦接於一銲墊，第一N型重摻雜區緊鄰第一P型重摻雜區且呈浮接狀態。
本揭示內容之又一技術樣態係關於一種靜電放電防護裝置，其包含相移電路、電晶體開關電路以及第一金氧半導體場效電晶體。相移電路具有暫態響應，並可於接收靜電放電電荷時根據暫態響應產生響應電壓。電晶體開關電路可藉由響應電壓觸發而開啟，以根據靜電放電電荷產生控制電壓。第一金氧半導體場效電晶體可根據控制電壓導通，且寄生有矽控整流器等效電路，其中當金氧半導體場效電晶體藉由控制電壓導通時，靜電放電電荷經由矽控整流器等效電路進行放電。第一金屬氧化物半導體場效電晶體可更包含P型重摻雜區以及與至少一N型重摻雜區，其中P型重摻雜區可用以耦接於銲墊，並作為矽控整流器等效電路之一陽極，N型重摻雜區則緊鄰於P型重摻雜區，並呈浮接狀態。
本揭示內容之再一技術樣態係關於一種靜電放電防護裝置，其包含第一金氧半導體場效電晶體、第一等效電阻器、電晶體開關、第二等效電阻器以及等效電容器。第一金氧半導體場效電晶體寄生有矽控整流器等效電路，其中第一金氧半導體場效電晶體耦接於一銲墊與一低位準電壓之間。第一金氧半導體場效電晶體可更包含P型重摻雜區以及與至少一N型重摻雜區，其中第一金氧半導體場效電晶體透過P型重摻雜區耦接銲墊，且P型重摻雜區作為矽控整流器等效電路之一陽極，N型重摻雜區則緊鄰於P型重摻雜區，並呈浮接狀態。第一等效電阻器可耦接於第一金氧半導體場效電晶體的閘極和低位準電壓之間。電晶體開關可耦接於銲墊和第一等效電阻器之間，並用以導通銲墊和第一等效電阻器。第二等效電阻器耦接於銲墊和電晶體開關的控制端之間。等效電容器耦接於電晶體開關的控制端和低位準電壓之間。其中，當銲墊具有靜電放電電荷時，電晶體開關導通銲墊和第一等效電阻器，使得第一金氧半導體場效電晶體導通，且靜電放電電荷經由矽控整流器等效電路進行放電。
根據本揭示之技術內容，應用前述靜電放電防護裝置可降低靜電放電防護機制啟動時所需的觸發電壓。
第1圖係依照本發明實施例繪示一種靜電放電防護裝置的電路方塊示意圖。靜電放電(Electrostatic Discharge，ESD)防護裝置100包括相移電路110、電晶體開關電路120以及靜電放電防護元件130，其中相移電路110、電晶體開關電路120以及靜電放電防護元件130均耦接於銲墊102以及低位準電壓VSS(如：接地電壓)之間，且靜電放電防護元件130中寄生有矽控整流器(Silicon Controlled Rectifier，SCR)等效電路(未繪示)。上述SCR等效電路係為一種具有P/N/P/N半導體介面的電子元件。
前述靜電放電防護元件130可為一電晶體，更具體而言，其可為橫向擴散金氧半導體場效電晶體(LDMOS)或高電壓金氧半導體場效電晶體(HVMOS)。
在操作上，當銲墊102上瞬間具有靜電放電電荷(以下簡稱ESD電荷)，或因靜電放電電荷而產生的大電壓或大電流突波(surge)時，相移電路110會開啟電晶體開關電路120，而電晶體開關電路120則是會控制靜電放電防護元件130導通，使得ESD電荷或突波藉由靜電放電防護元件130中所寄生的矽控整流器等效電路進行放電。
具體而言，相移電路110具有一暫態響應，並於接收ESD電荷時，根據暫態響應產生響應電壓RV。電晶體開關電路120藉由響應電壓RV觸發而開啟，以根據ESD電荷產生控制電壓CV。靜電放電防護元件130則是根據控制電壓CV導通，且當靜電放電防護元件130藉由控制電壓CV導通瞬間，ESD電荷會經由其中的SCR等效電路進行放電，使得ESD電荷所對應的電流可透過靜電放電防護元件130中的SCR等效電路流往低位準電壓VSS處。
第2圖係依照本發明實施例繪示一種如第1圖所示之靜電放電防護元件的結構示意圖。在本實施例中，靜電放電防護元件係為一N型橫向擴散金屬氧化物半導體場效電晶體(LDNMOS)130a，其包括汲極區(D)、源極區(S)和閘極區(G)，且電晶體130a中寄生有SCR等效電路。其中，源極區(S)隔著閘極區(G)與源極區(S)分開設置，汲極區(D)耦接於銲墊102，源極區(S)耦接於低位準電壓VSS，閘極區(G)耦接於上述電晶體開關電路120，而SCR等效電路則是寄生於汲極區(D)和源極區(S)之間。
具體而言，電晶體130a可包括汲極區(D)和源極區(S)。汲極區(D)可包括P型重摻雜區(P+)210與N型重摻雜區(N+)220，P型重摻雜區210和N型重摻雜區220可製作於N型緩衝區230中。P型重摻雜區210耦接於銲墊102，而兩個N型重摻雜區220則是分別緊鄰耦接於P型重摻雜區210的兩側，並且不耦接任何端點，而呈浮接(floating)狀態。在另一實施例中，電晶體130a的汲極區(D)僅包括一個與P型重摻雜區210鄰接的N型重摻雜區220，且此N型重摻雜區220亦呈浮接的狀態。
另一方面，電晶體130a的源極區(S)包括N型重摻雜區250，其中N型重摻雜區250耦接於低位準電壓VSS，使得汲極區(D)和源極區(S)可形成一個放電迴路。
此外，電晶體130a更可包括P型接觸區240以及P型半導體區，其中此P型半導體區在本實施例中可為P型基體區260，P型接觸區240和N型重摻雜區250係形成於P型基體區260中，且P型接觸區240耦接於低位準電壓VSS，使得P型基體區260可透過P型接觸區240耦接於低位準電壓VSS。
另外，電晶體130a更可包括N型井270，且P型基體區260與N型緩衝區230可形成於N型井區270中。
由上述可知，P型重摻雜區210、N型重摻雜區220連同N型緩衝區230和N型井270、P型基體區260以及N型重摻雜區250等四個部分，便可形成P/N/P/N半導體介面，而具有P/N/P/N半導體介面的SCR等效電路即可由此形成。其中，P型重摻雜區210可作為SCR等效電路的陽極，而N型重摻雜區250則可作為SCR等效電路的陰極。
第3圖係依照本發明第一實施例繪示一種如第1圖所示之靜電放電防護裝置的電路結構示意圖。電晶體130a已如上所述。電晶體開關電路120a可包含等效電阻器R1以及電晶體開關MP1，其中等效電阻器R1耦接於電晶體130a的閘極(G)和低位準電壓VSS之間，電晶體開關MP1則是耦接於銲墊和等效電阻器R1之間，並可用以導通銲墊和等效電阻器R1。當電晶體開關MP1導通時，等效電阻器R1可根據來自銲墊的ESD電荷在等效電阻器R1與電晶體開關MP1耦接處產生控制電壓，藉以控制電晶體130a。
在本實施例中，電晶體開關MP1可為PMOS電晶體，其中PMOS電晶體的源極耦接於銲墊，PMOS電晶體的汲極耦接於等效電阻器R1和電晶體130a的閘極(G)，而PMOS電晶體的閘極則是耦接於相移電路110a。
此外，等效電阻器R1可為多晶矽電阻(poly resistor)、擴散電阻(diffusion resistor)、井電阻(well resistor)，或是由電晶體來實現。
另一方面，相移電路110a可包括等效電阻器R2以及等效電容器C1，其中等效電阻器R2與等效電容器C1串聯相接，等效電阻器R2耦接於銲墊和上述電晶體開關MP1的控制端之間，等效電容器C1耦接於電晶體開關MP1的控制端和低位準電壓VSS之間。
在本實施例中，等效電容器C1可由NMOS電晶體MN1來實現，其中電晶體MN1的閘極和源極耦接於低位準電壓VSS，電晶體MN1的汲極耦接於等效電阻器R2和上述電晶體開關MP1的控制端，且電晶體MN1中所有加總的寄生電容即為此等效電容器C1的電容值。
此外，等效電阻器R2亦可為多晶矽電阻(poly resistor)、擴散電阻(diffusion resistor)、井電阻(well resistor)，或是由電晶體來實現。
在操作上，當銲墊具有ESD電荷時，等效電阻器R2的一端接收ESD電荷，且等效電阻器R2會與等效電容器C1相互作用，並根據兩者間的暫態響應於兩者耦接處產生具有低位準的響應電壓RV。接著，電晶體MP1藉由響應電壓RV觸發而導通，使得ESD電荷相對應的電流經由電晶體MP1流向等效電阻器R1，並因此於電晶體MP1和電阻器R1耦接處產生具有高位準的控制電壓CV。然後，電晶體130a的閘極(G)接收控制電壓CV，使得電晶體130a根據控制電壓CV導通，且當電晶體130a藉由控制電壓CV導通時，ESD電荷可經由電晶體130a中的SCR等效電路進行放電。
前述電晶體130a的閘極區(G)接收控制電壓CV的瞬間，閘極區(G)下方的半導體通道導通，且產生部分電子電洞對，電子電洞對的產生可使電晶體130a寄生的SCR等效電路更易導通。
此外，由於N型重摻雜區220係呈浮接的狀態，因此以P型重摻雜區210和N型重摻雜區220來說，兩者的半導體介面較容易有順偏(forward bias)的情形發生。是故，電晶體130a中具有P/N/P/N半導體介面的SCR等效電路，即可因上述兩技術手段而快速地導通，藉以對ESD電荷及其對應的大電流進行有效的放電。
第4圖係繪示習知N型橫向擴散金屬氧化物半導體場效電晶體(LDNMOS)、本發明實施例所述內含SCR等效電路且具浮接狀態之N型重摻雜區的LDNMOS以及如第3圖所示之實施例，三者經傳輸線觸波產生器靜電測試(Transmission Line Pulsing，TLP)後的比較圖。表(一)係繪示前述第4圖的TLP測試數據，同時新增第4圖未繪示之HBM(human body mode)數據的比較表，以及另增加一組習知LDNMOS內含SCR等效電路(N型重摻雜區未浮接)的數據進行比較。
由第4圖與表(一)可知，本發明實施例所述之內含SCR等效電路且具浮接狀態之N型重摻雜區的LDNMOS，其觸發電壓Vtr1可降至51.4V，相較另外二習知技術為低，而其放電電流可增至6.01A，相較另外二習知技術為高。由上可知，透過浮接N型重摻雜區的方式，可有效降低觸發電壓Vtr1，同時亦可提高ESD能力。此外，若是採用內含SCR等效電路且具浮接狀態之N型重摻雜區的LDNMOS之外，再採用如第3圖所示之電路設計的話，則其觸發電壓Vtr1可大幅降至6.18V，而其放電電流可增至8.2A，其ESD能力明顯提升。
此外，由於ESD事件發生時，可能會產生帶正電或帶負電的ESD電荷，因而導致短持續時間的大量電流(正電流或負電流)流至電子裝置中，且上述大量電流可能由各種來源(例如：人體或機器)所產生，因此上列表(一)更繪示上述四種元件在正靜電與負靜電模式下的人體模式(Human Body Model，HBM)測試結果。由表(一)可知，在正靜電的情況下，本發明實施例所述之內含SCR等效電路且具浮接狀態之N型重摻雜區的LDNMOS，其HBM測試結果可高達8KV，而採用如第3圖所示之實施例的靜電放電防護裝置亦可達6.75～7.25KV。另外，在負靜電的情況下，其HBM測試結果顯示，本發明實施例與另外二習知技術的效果相當。
另一方面，下列表(二)係繪示習知N型橫向擴散金屬氧化物半導體場效電晶體(LDNMOS)、習知LDNMOS內含SCR等效電路、本發明實施例所述之LDNMOS內含SCR等效電路且具浮接狀態的N型重摻雜區以及如第3圖所示之實施例，四者於正靜電及負靜電時，利用機器模型(Machine Model，MM)所作的暫態觸發閂鎖效應(Transient induced Latch-up)測試結果。由表(二)可知，本發明實施例在MM測試模式下，與其他習知LDNMOS的ESD裝置的功效相當。
第5圖係依照本發明第二實施例繪示一種如第1圖所示之靜電放電防護裝置的電路結構示意圖。相較於第3圖而言，相移電路110b包括等效電阻器R2以及等效電容器C2，其中等效電阻器R2與等效電容器C2串聯相接，等效電阻器R2可耦接於銲墊和上述電晶體開關MP1的控制端之間，等效電容器C2可耦接於電晶體開關MP1的控制端和低位準電壓VSS之間。
在本實施例中，等效電容器C2可由NMOS電晶體MN2來實現，其中電晶體MN2的閘極可耦接於等效電阻器R2和上述電晶體開關MP1的控制端，電晶體MN2的汲極和源極可耦接於低位準電壓VSS，且電晶體MN2中所有加總的寄生電容即為此等效電容器C2的電容值。
第6圖係依照本發明第三實施例繪示一種如第1圖所示之靜電放電防護裝置的電路結構示意圖。相較於第3圖而言，靜電放電防護元件在本實施例中係為一N型高電壓金屬氧化物半導體場效電晶體(HVNMOS)130b，其包括同樣的汲極區(D)、源極區(S)和閘極區(G)。在本實施例中，上述P型半導體區可為一P型井370，而源極區(S)、N型漂流擴散區380、N型緩衝區330均製作於P型井370中。汲極區(D)可包括P型重摻雜區310與N型重摻雜區320，且P型重摻雜區310和N型重摻雜區320均可製作於N型緩衝區330中。
前述之P型重摻雜區310可耦接於銲墊，N型重摻雜區320分別緊鄰耦接於P型重摻雜區310的兩側，並且不耦接任何端點，而呈浮接(floating)狀態，N型漂流擴散區380則是分別緊鄰耦接於N型緩衝區330的兩側。在另一實施例中，電晶體130b的汲極區(D)僅包括一個與P型重摻雜區310鄰接的N型重摻雜區320，且此N型重摻雜區320亦呈浮接的狀態。
另一方面，電晶體130b的源極區(S)可包括N型重摻雜區350，其中N型重摻雜區350耦接於低位準電壓VSS，使得汲極區(D)和源極區(S)可形成一個放電迴路。
此外，電晶體130b更可包括P型接觸區340，其中P型接觸區340和N型重摻雜區350係形成於P型井370中，且P型接觸區340耦接於低位準電壓VSS。
第7圖係依照本發明第四實施例繪示一種如第1圖所示之靜電放電防護裝置的電路結構示意圖。相較於第6圖而言，相移電路110c包括等效電阻器R2以及等效電容器C3，其中等效電阻器R2與等效電容器C3串聯相接，等效電阻器R2耦接於銲墊和上述電晶體開關MP1的控制端之間，等效電容器C3耦接於電晶體開關MP1的控制端和低位準電壓VSS之間。
在本實施例中，等效電容器C3係由NMOS電晶體MN3來實現，其中電晶體MN3的閘極耦接於等效電阻器R2和上述電晶體開關MP1的控制端，電晶體MN3的汲極和源極耦接於低位準電壓VSS，且電晶體MN3中所有加總的寄生電容即為此等效電容器C3的電容值。
由上述本發明之實施例可知，應用前述靜電放電防護裝置，不僅可降低靜電放電防護機制啟動時所需的觸發電壓，而且更可提升其導通ESD大電流的能力，使靜電放電防護裝置更有效地進行防護的動作。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何本領域具通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．靜電放電防護裝置
102．．．銲墊
110、110a、110b、110c．．．相移電路
120、120a．．．電晶體開關電路
130．．．靜電放電防護元件
210、310、340．．．P型重摻雜區
230、330．．．N型緩衝區
240、340．．．P型接觸區
260．．．P型基體區
270．．．N型井
370．．．P型井
380．．．N型漂流擴散區
220、250、320、350．．．N型重摻雜區
130a．．．N型橫向擴散金屬氧化物半導體場效電晶體
130b．．．N型高電壓金屬氧化物半導體場效電晶體
第1圖係依照本發明實施例繪示一種靜電放電防護裝置的電路方塊示意圖。
第2圖係依照本發明實施例繪示一種如第1圖所示之靜電放電防護元件的結構示意圖。
第3圖係依照本發明第一實施例繪示一種如第1圖所示之靜電放電防護裝置的電路結構示意圖。
第4圖係繪示習知N型橫向擴散金屬氧化物半導體場效電晶體(LDNMOS)、本發明實施例所述內含SCR等效電路且具浮接狀態之N型重摻雜區的LDNMOS以及如第3圖所示之實施例，三者經傳輸線觸波產生器靜電測試(Transmission Line Pulsing，TLP)後的比較圖。
第5圖係依照本發明第二實施例繪示一種如第1圖所示之靜電放電防護裝置的電路結構示意圖。
第6圖係依照本發明第三實施例繪示一種如第1圖所示之靜電放電防護裝置的電路結構示意圖。
第7圖係依照本發明第四實施例繪示一種如第1圖所示之靜電放電防護裝置的電路結構示意圖。
110a．．．相移電路
120a．．．電晶體開關電路
130a．．．金屬氧化物半導體場效電晶體
210．．．P型重摻雜區
220、250．．．N型重摻雜區
230．．．N型緩衝區
240．．．P型接觸區
260．．．P型基體區
270．．．N型井
Claims (22)
- 一種靜電放電防護元件，該靜電放電防護元件包含：一矽控整流器等效電路，寄生於該靜電放電防護元件中，並具有一陽極和一陰極，其中該陽極係為一P型重摻雜區且用以耦接於一銲墊，該陰極係用以耦接於一低位準電壓；以及至少一第一N型重摻雜區，緊鄰該P型重摻雜區，並呈浮接狀態。
- 一種靜電放電防護元件，包含：一源極區，用以耦接於一低位準電壓；以及一汲極區，與該源極區分開設置，並包含一第一P型重摻雜區以及至少一第一N型重摻雜區，該第一P型重摻雜區係用以耦接於一銲墊，該第一N型重摻雜區緊鄰該第一P型重摻雜區且呈浮接狀態。
- 如請求項2所述之靜電放電防護元件，更包含：一N型緩衝區，該第一P型重摻雜區與該第一N型重摻雜區係形成於該N型緩衝區中。
- 如請求項第3項所述之靜電放電防護元件，更包含：一P型基體區；以及一N型井區，該P型基體區與該N型緩衝區係形成於該N型井區中。
- 如請求項第4項所述之靜電放電防護元件，更包含：一P型接觸區，位於該P型基體區中，並用以耦接於該低位準電 壓，使得該P型基體區透過該P型接觸區耦接於該低位準電壓。
- 如請求項第3項所述之靜電放電防護元件，更包含：一P型井區，該N型緩衝區與該源極區係形成於該P型井區中。
- 如請求項第2項所述之靜電放電防護元件，其中該源極區更包含一第二N型重摻雜區，用以耦接於該低位準電壓。
- 如請求項第2項所述之靜電放電防護元件，其中該第一N型重摻雜區不透過任何N型摻雜區耦接任一端點以呈浮接狀態。
- 一種靜電放電防護裝置，包含：一相移電路，具有一暫態響應，並於接收靜電放電電荷時根據該暫態響應產生一響應電壓；一電晶體開關電路，藉由該響應電壓觸發而開啟，以根據該靜電放電電荷產生一控制電壓；以及一第一金氧半導體場效電晶體，根據該控制電壓導通，且寄生有一矽控整流器等效電路，當該第一金氧半導體場效電晶體藉由該控制電壓導通時，該靜電放電電荷係經由該矽控整流器等效電路進行放電，其中該第一金氧半導體場效電晶體更包含：一P型重摻雜區，用以耦接於一銲墊，並作為該矽控整流器等效電路之一陽極；以及至少一N型重摻雜區，緊鄰於該P型重摻雜區，並呈浮接狀態。
- 如請求項9所述之靜電放電防護裝置，其中該相移電路更包含：一等效電阻器，該等效電阻器之一端係用以接收該靜電放電電荷；以及一等效電容器，與該等效電阻器串聯相接，其中該響應電壓係產生於該等效電容器與該等效電阻器相接處。
- 如請求項10所述之靜電放電防護裝置，其中該等效電容器係為一第二金氧半導體場效電晶體，該第二金氧半導體場效電晶體具有一閘極、一汲極以及一源極，該閘極和該源極係耦接於一低位準電壓，該汲極係與該等效電阻器連接。
- 如請求項10所述之靜電放電防護裝置，其中該第二金氧半導體場效電晶體具有一閘極、一汲極以及一源極，該閘極係與該等效電阻器連接，該汲極和該源極係耦接於一低位準電壓。
- 如請求項9所述之靜電放電防護裝置，其中該電晶體開關電路更包含：一電晶體開關，用以接收該響應電壓，並藉由該響應電壓觸發而導通；以及一等效電阻器，耦接於該電晶體開關，並於該電晶體開關導通時根據該靜電放電電荷於該等效電阻器與該電晶體開關耦接處產生該控制電壓。
- 如請求項13所述之靜電放電防護裝置，其中該電晶體開關係為一P型電晶體，具有一閘極、一汲極以及一源極，該閘極係用以接收該響應電壓，該源極係用以接收該靜電放電電荷，該汲極係耦接於該等效電阻器。
- 如請求項9所述之靜電放電防護裝置，其中該至少一N型重摻雜區不透過任何N型摻雜區耦接任一端點以呈浮接狀態。
- 一種靜電放電防護裝置，包含：一第一金氧半導體場效電晶體，耦接於一銲墊與一低位準電壓之間，該第一金氧半導體場效電晶體寄生有一矽控整流器等效電路，該第一金氧半導體場效電晶體包含：一P型重摻雜區，該第一金氧半導體場效電晶體透過該P型重摻雜區耦接該銲墊，且該P型重摻雜區作為該矽控整流器等效電路之一陽極；以及至少一N型重摻雜區，緊鄰於該P型重摻雜區，並呈浮接狀態；一第一等效電阻器，耦接於該第一金氧半導體場效電晶體之閘極和該低位準電壓之間；一電晶體開關，耦接於該銲墊和該第一等效電阻器之間，並用以導通該銲墊和該第一等效電阻器；一第二等效電阻器，耦接於該銲墊和該電晶體開關之一控制端之間；以及 一等效電容器，耦接於該電晶體開關之該控制端和該低位準電壓之間；其中當該銲墊具有靜電放電電荷時，該電晶體開關導通該銲墊和該第一等效電阻器，使得該第一金氧半導體場效電晶體導通，且該靜電放電電荷經由該矽控整流器等效電路進行放電。
- 如請求項16所述之靜電放電防護裝置，其中該第一等效電阻器係為一電晶體。
- 如請求項16所述之靜電放電防護裝置，其中該電晶體開關係為一P型電晶體，該P型電晶體之源極耦接於該銲墊，該P型電晶體之汲極耦接於該第一等效電阻器和該第一金氧半導體場效電晶體之閘極。
- 如請求項18所述之靜電放電防護裝置，其中該等效電容器係為一第二金氧半導體場效電晶體，該第二金氧半導體場效電晶體之閘極和源極耦接於該低位準電壓，該第二金氧半導體場效電晶體之汲極耦接於該P型電晶體之閘極。
- 如請求項19所述之靜電放電防護裝置，其中該第二金氧半導體場效電晶體之汲極和源極耦接於該低位準電壓，該第二金氧半導體場效電晶體之閘極耦接於該P型電晶體之閘極。
- 如請求項16所述之靜電放電防護裝置，其中當該銲墊具有靜 電放電電荷時，該第二等效電阻器與該等效電容器根據一暫態響應相互作用而導通該第一金氧半導體場效電晶體。
- 如請求項16所述之靜電放電防護裝置，其中該第一金氧半導體場效電晶體係為一橫向擴散金氧半導體場效電晶體或為一高電壓金氧半導體場效電晶體。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098131610A TWI481009B (zh) | 2009-09-18 | 2009-09-18 | 靜電放電防護裝置及其中之靜電放電防護元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098131610A TWI481009B (zh) | 2009-09-18 | 2009-09-18 | 靜電放電防護裝置及其中之靜電放電防護元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201112390A TW201112390A (en) | 2011-04-01 |
| TWI481009B true TWI481009B (zh) | 2015-04-11 |
Family
ID=44909257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098131610A TWI481009B (zh) | 2009-09-18 | 2009-09-18 | 靜電放電防護裝置及其中之靜電放電防護元件 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI481009B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946372A (zh) * | 2017-11-28 | 2018-04-20 | 电子科技大学 | 用于esd防护的可控硅整流器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103633086B (zh) * | 2013-12-19 | 2016-05-11 | 电子科技大学 | 一种用于esd保护的低触发电压抗闩锁scr |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080218922A1 (en) * | 2007-02-28 | 2008-09-11 | Alpha & Omega Semiconductor, Ltd | MOS transistor triggered transient voltage supressor to provide circuit protection at a lower voltage |
-
2009
- 2009-09-18 TW TW098131610A patent/TWI481009B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080218922A1 (en) * | 2007-02-28 | 2008-09-11 | Alpha & Omega Semiconductor, Ltd | MOS transistor triggered transient voltage supressor to provide circuit protection at a lower voltage |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107946372A (zh) * | 2017-11-28 | 2018-04-20 | 电子科技大学 | 用于esd防护的可控硅整流器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201112390A (en) | 2011-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI343119B (zh) | ||
| US8044457B2 (en) | Transient over-voltage clamp | |
| US8890259B2 (en) | SCR apparatus and method for adjusting the sustaining voltage | |
| KR101975608B1 (ko) | 고전압용 esd 트랜지스터 및 그 정전기 보호 회로 | |
| US7576961B2 (en) | Electrostatic discharge protection circuit using triple welled silicon controlled rectifier | |
| US20060125054A1 (en) | Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier | |
| TWI414066B (zh) | 半導體裝置結構及其積體電路以及包含此積體電路之電子裝置 | |
| CN101211910A (zh) | 用于保护半导体集成电路的器件 | |
| US9035363B2 (en) | JFET ESD protection circuit for low voltage applications | |
| JP2014170919A (ja) | Ｅｓｄ保護回路を備えた半導体装置 | |
| TWI427765B (zh) | 具縱向結構的靜電放電保護元件 | |
| US10163888B2 (en) | Self-biased bidirectional ESD protection circuit | |
| TWI278095B (en) | High voltage operating electrostatic discharge protection device | |
| US8736022B2 (en) | Semiconductor device with a diode-type ESD protection circuit | |
| TWI481009B (zh) | 靜電放電防護裝置及其中之靜電放電防護元件 | |
| EP1588465A2 (en) | Electrostatic discharge circuit and method therefor | |
| US7098522B2 (en) | High voltage device with ESD protection | |
| JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
| KR20040082832A (ko) | 반도체장치의 보호소자 | |
| KR100631955B1 (ko) | 정전기 방전 보호 회로 | |
| US8405941B2 (en) | ESD protection apparatus and ESD device therein | |
| CN102034806B (zh) | 静电放电防护装置 | |
| CN111725206A (zh) | Pmos触发的scr器件、scr器件的制造方法及scr静电保护电路 | |
| US8866200B2 (en) | JFET ESD protection circuit for low voltage applications | |
| US10249713B2 (en) | Semiconductor device including an ESD protection element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |