JPH1032306A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH1032306A
JPH1032306A JP8310612A JP31061296A JPH1032306A JP H1032306 A JPH1032306 A JP H1032306A JP 8310612 A JP8310612 A JP 8310612A JP 31061296 A JP31061296 A JP 31061296A JP H1032306 A JPH1032306 A JP H1032306A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode pad
functional element
buffer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8310612A
Other languages
English (en)
Inventor
Takayuki Yoshida
隆幸 吉田
Tadaaki Mimura
忠昭 三村
Ichiro Yamane
一郎 山根
Toshio Matsuki
敏夫 松木
Takio Yamashita
太紀夫 山下
Seiji Yamaguchi
聖司 山口
Yoshiaki Kasuga
義昭 春日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8310612A priority Critical patent/JPH1032306A/ja
Publication of JPH1032306A publication Critical patent/JPH1032306A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 第１の半導体チップと第２の半導体チップと
がモジュール化されてなる半導体装置において、第１の
半導体チップに接続される外部装置に出力される駆動信
号の波形を鈍らせることなく、第２の半導体チップに形
成される出力バッファの駆動能力を低減することによ
り、第２の半導体チップの小型化を図る。 【解決手段】 第１の半導体チップ１０１の第１の電極
パッド１０３と第２の半導体チップ１０２の第２の電極
パッド１０４とはバンプ１０５を介して接続されてい
る。第１の半導体チップ１０１には、第１の半導体チッ
プ１０１に接続される外部装置を駆動する能力を持つ第
１の出力バッファ１０８Ａが形成されている。第２の半
導体チップ１０２には、第１の半導体チップ１０１内の
第１の機能素子及び第１の出力バッファ１０８Ａを駆動
する能力を持つ第２の出力バッファ１０９Ａが形成され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、電子部品を実装する実装技術分野におけるマ
ルチチップモジュールに関するものである。
【０００２】
【従来の技術】近年、電子機器には、一層の小型化、高
機能化及び動作速度の高速化が求められており、これら
の要求を達成する手段として、半導体装置のモジュール
化すなわちマルチチップモジュール化が進められてい
る。
【０００３】マルチチップモジュールの中には、半導体
チップが回路基板の上に搭載されてなる第１のタイプ
と、一の半導体チップが他の半導体チップの上に搭載さ
れ且つ両方の半導体チップが１つのパッケージ内に封止
されてなる第２のタイプとが提案されている。以後、説
明の便宜上、第１のタイプのマルチチップモジュールを
単にマルチチップモジュールと称し、第２のタイプのマ
ルチチップモジュールをシステムモジュールと称する。
【０００４】以下、第１の従来例に係る半導体装置とし
てシステムモジュールについて、図１９を参照しながら
説明する。
【０００５】図１９は、第１の従来例に係るシステムモ
ジュールにおける半導体チップ同士の接合部の断面構造
を示している。図１９に示すように、第１の半導体チッ
プ１１の上に第２の半導体チップ１２がフリップチップ
実装法により搭載されている。すなわち、第１の半導体
チップ１１上に形成されている第１の電極パッド１３と
第２の半導体チップ１２上に形成されている第２の電極
パッド１４とがバンプ２２を介して接続されることによ
り、第１の半導体チップ１１と第２の半導体チップ１２
とは電気的に接続されている。
【０００６】また、図１９において、１５は第１の電極
パッド１３上のバリアメタル層、１６は第２の電極パッ
ド１４上のバリアメタル層、１７は第１の半導体チップ
１１上のパッシベーション膜、１８は第２の半導体チッ
プ１２上のパッシベーション膜、１９は第１の半導体チ
ップ１１上の周縁部に形成された外部電極パッド、２１
は第１の電極パッド１３と外部電極パッド１９とを接続
する信号配線、２３は絶縁樹脂である。
【０００７】以下、第１の従来例に係る半導体装置の製
造方法について、図２０（ａ）〜（ｄ）及び図２１
（ａ），（ｂ）を参照しながら説明する。
【０００８】まず、第２の半導体チップ１２上にバンプ
２２を形成する工程について説明する。
【０００９】図２０（ａ）に示すように、第２の半導体
チップ１２上に第２の電極パッド１４及びパッシベーシ
ョン膜１８を順次形成した後、ＥＢ蒸着法等により全面
に亘ってＴｉ、Ｐｄ又はＡｕ等よりなるバリアメタル層
１６を形成する。その後、図２０（ｂ）に示すように、
バリアメタル層１６における第２の電極パッド１４の上
側部分を除く領域にフォトリソグラフィー技術を用いて
フォトレジスト２４を形成する。
【００１０】次に、図２０（ｃ）に示すように、第２の
電極パッド１４上に電解メッキ法等によってＰｂとＳｎ
との合金よりなるバンプ２２を形成する。その後、図２
０（ｄ）に示すように、フォトレジスト２４を除去した
後、王水又はフッ酸等によりバリアメタル１６をバンプ
２２の下側部分を残して除去する。
【００１１】尚、第１の半導体チップ１１上にもバンプ
を形成する場合には、前記と同様の工程を第１の半導体
チップ１１に対しても行なう。
【００１２】次に、第１の半導体チップ１１と第２の半
導体チップ１２とをモジュール化する工程について説明
する。
【００１３】まず、図２１（ａ）に示すように、バンプ
が形成されているか又は形成されていない第１の電極パ
ッド１３と、バンプ２２が形成されている第２の電極パ
ッド１４とを位置合わせした後、加圧・加熱ツール２７
により、第２の半導体チップ１２を第１の半導体チップ
１１に対して加圧した後、第２の半導体チップ１２を加
熱することによって、第１の電極パッド１３と第２の電
極パッド１４とをバンプ２２を介して電気的に接続す
る。
【００１４】次に、図２１（ｂ）に示すように、第１の
半導体チップ１１と第２の半導体チップ１２との間に絶
縁樹脂２３を注入した後、該絶縁樹脂２３を硬化させる
と、図１９に示す第１の従来例に係る半導体装置が得ら
れる。
【００１５】以下、第２の従来例に係る半導体装置とし
ての通常のマルチチップモジュールについて、図２２を
参照しながら説明する。
【００１６】図２２は、第２の従来例に係るマルチチッ
プモジュールの断面構造を示している。図２２に示すよ
うに、第１の半導体チップ３１及び第２の半導体チップ
３２はセラミック基板よりなる多層回路基板３３の上に
それぞれ搭載されている。第１の半導体チップ３１上に
形成された第１の電極パッド３４及び第２の半導体チッ
プ３２上に形成された第２の電極パッド３５と、多層回
路基板３３上に形成されたＮｉ又はＡｕ等よりなるボン
ディングパッド３６とが第１のバンプ３７及び第２のバ
ンプ３８を介して接続されることにより、第１の半導体
チップ３１及び第２の半導体チップ３２と多層回路基板
３３とは電気的に接続されている。
【００１７】また、第１の半導体チップ３１の第１の電
極パッド３４と第２の半導体チップ３２の第２の電極パ
ッド３５とはＷ等よりなる第１の信号配線３９Ａにより
接続されており、第１の半導体チップ３１の第１の電極
パッド３４及び第２の半導体チップ３２の第２の電極パ
ッド３５と、多層回路基板３３の周縁部に形成されてい
る外部電極パッド４０とはＷ等よりなる第２の信号配線
３９Ｂにより接続されている。
【００１８】第１の半導体チップ３１及び第２の半導体
チップ３２は、フリップチップ実装技術の１つである光
硬化性絶縁樹脂４１の収縮力により半導体チップを実装
するＭＢＢ（マイクロバンプボンディング）法によって
多層回路基板３３上に実装されており、多層回路基板３
３と共にモジュール化されている。
【００１９】尚、多層回路基板３３としては、セラミッ
ク基板に代えて、ガラス基板、ＦＲ−４等の樹脂基板、
Ｓｉ基板等が用いられることもある。また、多層回路基
板３３の上には３個以上の半導体チップが実装されるこ
ともある。
【００２０】以下、第２の従来例に係る半導体装置の製
造方法におけるＭＢＢ実装工程について、図２３（ａ）
〜（ｄ）を参照しながら説明する。
【００２１】まず、図２３（ａ）に示すように、ボンデ
ィングパッド３６、第１及び第２の信号配線３９Ａ，３
９Ｂ並びに外部電極パッド４０等が形成された多層回路
基板３３の上に、光硬化性の絶縁樹脂４１をディスペン
サ等を用いて滴下する。
【００２２】次に、図２３（ｂ）に示すように、多層回
路基板３３の上方に、第１の電極パッド３４及び第１の
バンプ３７等が形成された第１の半導体チップ３１を配
置した後、第１の半導体チップ３１の第１のバンプ３７
と多層回路基板３３のボンディングパッド３６との位置
合わせをする。両者の位置合わせは、２つのカメラによ
り第１の半導体チップ３１の主面及び多層回路基板３３
の主面の各パターンを認識させた後、両方のパターンを
合致させることにより行なう。
【００２３】第１のバンプ３７とボンディングパッド３
６との位置合わせが完了すると、図２３（ｃ）に示すよ
うに、第１の半導体チップ３１を多層回路基板３３に対
して加圧治具４２により加圧する。この加圧により、絶
縁樹脂４１は第１のバンプ３７とボンディングパッド３
６との間から排出され、第１のバンプ３７とボンディン
グパッド３６とは電気的に接続する。その後、紫外光
（ＵＶ光）４３を照射して光硬化性の絶縁樹脂４１を硬
化させる。
【００２４】絶縁樹脂４１の硬化が完了した後、図２３
（ｄ）に示すように、加圧治具４２を取り去ると、第１
の半導体チップ３１の第１のバンプ３７と多層回路基板
３３のボンディングパッド３６との接続が完了し、第１
の半導体チップ３１の多層回路基板３３への実装が完了
する。その後、前記と同様の工程により、第２の半導体
チップ３２を多層回路基板３３に実装する。
【００２５】尚、第１及び第２の半導体チップ３１，３
２の多層回路基板３３への実装法としては、ＭＢＢ法に
代えて、はんだバンプを用いるフリップチップ実装法、
ワイヤボンディング実装法又はＴＡＢ実装法等が用いら
れることもある。
【００２６】以下、第３の従来例に係る半導体装置とし
ての通常のマルチチップモジュールについて、図２４を
参照しながら説明する。
【００２７】図２４は、第３の従来例に係るマルチチッ
プモジュールの平面構造を示している。図２４に示すよ
うに、アルミナセラミック等よりなる多層回路基板５０
の上に第１の半導体チップ５１及び第２の半導体チップ
５２がそれぞれ搭載されている。第１の半導体チップ５
１の上に形成された第１の電極パッド５３と第２の半導
体チップ５２の上に形成された第２の電極パッド５４と
は、多層回路基板５０の上に形成された第１の信号配線
５５により接続され、第２の半導体チップ５２の上に形
成された第３の電極パッド５６と多層回路基板５０の周
縁部に形成された外部電極パッド５７とは、多層回路基
板５０の上に形成された第２の信号配線５８により接続
されている。また、第１の電極パッド５３と第１の信号
配線５５、第１の信号配線５５と第２の電極パッド５
４、第３の電極パッド５６と第２の信号配線５８とはボ
ンディングワイヤ５９によりそれぞれ接続されている。
尚、図２４において、矢印は便宜上仮定した信号の進行
方向を表わしている。
【００２８】以下、第３の従来例に係る半導体装置の製
造方法について、図２５（ａ）〜（ｃ）を参照しながら
説明する。
【００２９】まず、図２５（ａ）に示すように、第１の
信号配線５５及び第２の信号配線５８が形成された多層
回路基板５０の上における第１及び第２の半導体チップ
の実装領域に導電性樹脂６０を塗布した後、図２５
（ｂ）に示すように、導電性樹脂６０の上に第１の半導
体チップ５１及び第２の半導体チップ５２を搭載する。
その後、導電性樹脂６０を加熱等により硬化させて第１
の半導体チップ５１及び第２の半導体チップ５２を多層
回路基板５０に固定する。
【００３０】次に、図２５（ｃ）に示すように、第１の
半導体チップ５１の第１の電極パッド５３と第１の信号
配線５５、第１の信号配線５５と第２の半導体チップ５
２の第２の電極パッド５４、及び第２の半導体チップ５
２の第３の電極パッド５６と第２の信号配線５８とをそ
れぞれボンディングワイヤ５９により接続すると、第３
の従来例に係るマルチチップモジュールが完成する。
【００３１】
【発明が解決しようとする課題】ところで、第１の従来
例に示すような第１の半導体チップ１１と第２の半導体
チップ１２とがモジュール化されたシステムモジュール
において、第１の半導体チップ１１の外部に接続された
外部装置を第２の半導体チップ１２上に形成された出力
バッファにより駆動する場合、以下に説明するような問
題に直面した。
【００３２】第２の半導体チップ１２上に形成された出
力バッファから出力される駆動信号は、第１の半導体チ
ップ１１に形成された外部電極パッド１９から出力され
るときには、第１の半導体チップ１１上に形成されてい
る機能素子及び信号配線２１の抵抗等の負荷の影響によ
り信号波形が鈍る。このため、第２の半導体チップ１２
上に形成された出力バッファは外部装置を正確に駆動す
ることができない。
【００３３】そこで、第２の半導体チップ１２上の出力
バッファの駆動能力を外部装置が確実に駆動するように
増大させると、第２の半導体チップ１２上の出力バッフ
ァが大型化して占有面積が大きくなるので、第２の半導
体チップ１２も大型化してしまい、ひいてはシステムモ
ジュールも大型化してしまうという問題がある。
【００３４】また、前記のシステムもジュールにおい
て、第２の半導体チップ１２上に形成された入力バッフ
ァにより第２の半導体チップ１２上に形成されている機
能素子を駆動する場合には、以下に説明するような問題
に直面した。
【００３５】外部装置から出力され、第１の半導体チッ
プ１１の外部電極パッド１９からシステムモジュール内
に入力された駆動信号は、第２の半導体チップ１２上に
形成された入力バッファに入力されるときには、第１の
半導体チップ１１上に形成されている機能素子及び信号
配線２１等の抵抗の負荷の影響により信号波形が鈍る。
このため、第２の半導体チップ１２上に形成されている
機能素子を正確に駆動することができない。
【００３６】そこで、第２の半導体チップ１２上に形成
された入力バッファの駆動能力を増大させると、前記と
同様、入力バッファが大型化して占有面積が大きくなる
ので、第２の半導体チップ１２ひいてはシステムモジュ
ールも大型化してしまうという問題がある。
【００３７】前記の問題は、第２の従来例のような通常
のマルチチップモジュールにおいても同様に発生する。
すなわち、第２の半導体チップ３２上に形成された出力
バッファから出力される駆動信号は、多層回路基板３３
の外部電極パッド４０から出力されるときには、多層回
路基板３３上に形成されている第１及び第２の信号配線
３９Ａ，３９Ｂ並びに第１の半導体チップ３１上に形成
されている機能素子の負荷の影響により信号波形が鈍っ
てしまう。このため、第２の半導体チップ３２上に形成
された出力バッファは外部装置を正確に駆動することが
できない。これに対して、第２の半導体チップ３２上に
形成された出力バッファの駆動能力を増大させると、出
力バッファが大型化し、第２の半導体チップ３２ひいて
はマルチチップモジュールも大型化してしまうという問
題がある。
【００３８】また、第２の半導体チップ３２上に形成さ
れた入力バッファにより第２の半導体チップ３２上に形
成されている機能素子を駆動する場合、外部装置から出
力され、多層回路基板３３の外部電極パッド４０からマ
ルチチップモジュール内に入力された駆動信号は、第２
の半導体チップ３２上に形成された入力バッファに入力
されるときには、多層回路基板３３上に形成されている
第１及び第２の信号配線３９Ａ，３９Ｂ並びに第１の半
導体チップ３１上に形成されている機能素子の負荷の影
響により信号波形が鈍ってしまう。これに対して、第２
の半導体チップ３２上に形成された入力バッファの駆動
能力を増大させると、入力バッファが大型化し、第２の
半導体チップ３２ひいてはマルチチップモジュールも大
型化してしまうという問題がある。
【００３９】第３の従来例においては、図２４における
矢印で示す方向に進む信号の波形は、第１の信号配線５
５の負荷、第２の半導体チップ５２に設けられた入出力
バッファの負荷及び第２の信号配線５８の負荷によって
順次鈍っていくという問題がある。図２６において、６
１は第１の半導体チップ５１に形成された第１の機能素
子から出力される矩形波の信号波形を示し、６２は第２
の半導体チップ５２に形成された第２の機能素子に入力
される矩形波の信号波形を示しており、第１の信号配線
５５の負荷及び第２の半導体チップ５２に設けられた入
力バッファの負荷によって、第２の機能素子に入力され
る信号の波形は第１の機能素子から出力される信号の波
形に対して鈍っている。また、第２の半導体チップ５２
に設けられた出力バッファの負荷及び第２の信号配線の
負荷及び外部電極パッド５７に接続される外部装置の負
荷によって、第２の機能素子から出力され外部装置に入
力される信号の波形も鈍ってしまう。このため、外部装
置においては、所望の立ち上がり時間及び立ち下がり時
間を得ることができなくなり、高速動作時において所望
の動作周波数を実現できないという問題がある。
【００４０】前記に鑑み、本発明は、第１及び第２の従
来例が持つ問題点を解決し、第１の半導体チップと第２
の半導体チップとがモジュール化されてなる半導体装置
において、第１又は第２の半導体チップに形成された出
力バッファ又は入力バッファと外部装置との間に伝達さ
れる駆動信号の波形を鈍らせることなく、半導体装置の
小型化を図ることを第１の目的とし、第３の従来例が持
つ問題点を解決し、回路基板上に第１及び第２の半導体
チップが搭載されてなる半導体装置において、該半導体
装置に接続される外部装置に入力される駆動信号の波形
又は外部装置から前記半導体装置に入力される駆動信号
の波形鈍りを低減することにより、高速動作時において
も所望の動作周波数を実現できるようにすることを第２
の目的とする。
【００４１】
【課題を解決するための手段】前記の第１の目的を達成
するため、請求項１の発明は、出力バッファの駆動能力
を、第１の半導体チップに形成され外部装置を駆動する
能力を持つ第１の出力バッファと、第２の半導体チップ
に形成され第１の機能素子及び第１の出力バッファを駆
動する能力を持つ第２の出力バッファとに分担させるこ
とにより、第２の出力バッファの駆動能力の低減を図る
ものである。
【００４２】具体的に請求項１の発明が講じた解決手段
は、半導体装置を、第１の機能素子を有する第１の半導
体チップと、第２の機能素子を有し前記第１の半導体チ
ップと電気的に接続された第２の半導体チップと、前記
第１の半導体チップ上に形成されており、該第１の半導
体チップに接続される外部装置を駆動する能力を持つ第
１の出力バッファと、前記第２の半導体チップ上に形成
されており、前記第１の機能素子及び第１の出力バッフ
ァを駆動する能力を持つ第２の出力バッファとを備えて
おり、前記第２の機能素子から出力される駆動信号は、
前記第２の出力バッファ、前記第１の機能素子及び前記
第１の出力バッファを介して前記外部装置に入力される
構成とするものである。
【００４３】請求項１の構成により、第１の半導体チッ
プに形成された第１の出力バッファが外部装置を駆動す
る能力を有しているため、第２の半導体チップに形成さ
れた第２の出力バッファは第１の機能素子及び第１の出
力バッファを駆動する能力を有しておればよいので、第
２の出力バッファの駆動能力を低減できる。
【００４４】請求項２の発明は、請求項１の発明に、前
記第２の出力バッファの駆動能力は前記第１のバッファ
の駆動能力よりも小さいという構成を付加するものであ
る。
【００４５】請求項３の発明は、請求項１の発明に、前
記第１の半導体チップと前記第２の半導体チップとは、
前記第１の半導体チップに形成された第１の電極パッド
と前記第２の半導体チップに形成された第２の電極パッ
ドとがバンプによって接続されることにより、電気的に
接続されているという構成を付加するものである。
【００４６】前記の第１の目的を達成するために、請求
項４の発明は、入力バッファの駆動能力を、第２の半導
体チップに形成され第２の機能素子を駆動する能力を持
つ第２の入力バッファと、第１の半導体チップに形成さ
れ第１の機能素子及び第２の入力バッファを駆動する能
力を持つ第１の入力バッファとに分担させることによ
り、第１の入力バッファの駆動能力の低減を図るもので
ある。
【００４７】具体的に請求項４の発明が講じた解決手段
は、半導体装置を、第１の機能素子を有する第１の半導
体チップと、第２の機能素子を有し前記第１の半導体チ
ップと電気的に接続された第２の半導体チップと、前記
第１の半導体チップ上に形成された第１の入力バッファ
と、前記第２の半導体チップ上に形成されており、前記
第２の機能素子を駆動する能力を持つ第２の入力バッフ
ァとを備えており、前記第１の入力バッファは、前記第
１の機能素子及び前記第２の入力バッファを駆動する能
力を持ち、前記第１の半導体チップに接続される外部装
置から出力される駆動信号は、前記第１の入力バッフ
ァ、前記第１の機能素子及び前記第２の入力バッファを
介して前記第２の機能素子に入力される構成とするもの
である。
【００４８】請求項４の構成により、第２の半導体チッ
プに形成された第２の入力バッファが第２の機能素子を
駆動する能力を有しているため、第１の半導体チップに
形成された第１の入力バッファは第１の機能素子及び第
２の入力バッファを駆動する能力を有しておればよいの
で、第１の入力バッファの駆動能力を低減できる。
【００４９】請求項５の発明は、請求項４の発明に、前
記第１の半導体チップと前記第２の半導体チップとは、
前記第１の半導体チップに形成された第１の電極パッド
と前記第２の半導体チップに形成された第２の電極パッ
ドとがバンプによって接続されることにより、電気的に
接続されている構成を付加するものである。
【００５０】前記の第１の目的を達成するため、請求項
６の発明は、第１の半導体チップに形成され第２の機能
素子から入力された駆動信号を外部装置に出力する信号
配線のインピーダンスを小さくすることにより、第２の
半導体チップに形成される出力バッファの駆動能力の低
減を図ると共に第１の半導体チップに外部装置を駆動す
るための出力バッファを設けなくてもよいようにするも
のである。
【００５１】具体的に請求項６の発明が講じた解決手段
は、半導体装置を、第１の機能素子を有する第１の半導
体チップと、第２の機能素子を有し前記第１の半導体チ
ップと電気的に接続された第２の半導体チップと、前記
第２の半導体チップ上に形成された出力バッファと、前
記第１の半導体チップ上に形成されており、前記第２の
機能素子から前記出力バッファを介して入力された駆動
信号を前記第１の半導体チップに接続される外部装置に
出力する信号配線とを備えており、前記信号配線は、前
記駆動信号により駆動される前記外部装置の立ち上がり
時間及び立ち下がり時間がそれぞれ所定時間内となるよ
うなインピーダンスを有している構成とするものであ
る。
【００５２】請求項６の構成により、第１の半導体チッ
プに形成され第２の機能素子から入力された駆動信号を
外部装置に出力する信号配線は、外部装置の立ち上がり
時間及び立ち下がり時間がそれぞれ所定時間内となるよ
うなインピーダンスを有しているため、第２の半導体チ
ップに形成される出力バッファの駆動能力を低減するこ
とができると共に、第１の半導体チップに外部装置を駆
動するための出力バッファを設けなくてもよい。
【００５３】請求項７の発明は、請求項６の構成に、前
記第１の半導体チップと前記第２の半導体チップとは、
前記第１の半導体チップに形成された第１の電極パッド
と前記第２の半導体チップに形成された第２の電極パッ
ドとがバンプによって接続されることにより、電気的に
接続されている構成を付加するものである。
【００５４】請求項８の発明は、請求項７の構成に、前
記第１の半導体チップの前記外部装置と接続される外部
電極パッドは前記第１の半導体チップ上における前記第
２の半導体チップの周辺部に形成されており、前記信号
配線は前記第１の電極パッドと前記外部電極パッドとを
接続するように形成されている構成を付加するものであ
る。
【００５５】前記の第１の目的を達成するため、請求項
９の発明は、第１の半導体チップに形成され外部装置か
ら入力される駆動信号を第２の機能素子に出力する信号
配線のインピーダンスを小さくすることにより、第１の
半導体チップに入力バッファを設けなくてもよいように
するものである。
【００５６】具体的に請求項９の発明が講じた解決手段
は、半導体装置を、第１の機能素子を有する第１の半導
体チップと、第２の機能素子を有し前記第１の半導体チ
ップと電気的に接続された第２の半導体チップと、前記
第２の半導体チップ上に形成された入力バッファと、前
記第１の半導体チップ上に形成されており、該第１の半
導体チップに接続される外部装置から入力される駆動信
号を前記入力バッファを介して前記第２の機能素子に出
力する信号配線とを備えており、前記信号配線は、前記
駆動信号により駆動される前記第２の機能素子の立ち上
がり時間及び立ち下がり時間がそれぞれ所定時間内とな
るようなインピーダンスを有している構成とするもので
ある。
【００５７】請求項９の構成により、第１の半導体チッ
プに形成され外部装置から入力された駆動信号を第２の
機能素子に出力する信号配線は、第２の機能素子の立ち
上がり時間及び立ち下がり時間がそれぞれ所定時間内と
なるようなインピーダンスを有しているため、第１の半
導体チップに入力バッファを設けなくてもよい。
【００５８】請求項１０の発明は、請求項９の構成に、
前記第１の半導体チップと前記第２の半導体チップと
は、前記第１の半導体チップに形成された第１の電極パ
ッドと前記第２の半導体チップに形成された第２の電極
パッドとがバンプによって接続されることにより、電気
的に接続されている構成を付加するものである。
【００５９】請求項１１の発明は、請求項１０の構成
に、前記第１の半導体チップの前記外部装置と接続され
る外部電極パッドは前記第１の半導体チップの上におけ
る前記第２の半導体チップの周辺部に形成されており、
前記信号配線は前記第１の電極パッドと前記外部電極と
を接続するように形成されている構成を付加するもので
ある。
【００６０】前記の第１の目的を達成するため、請求項
１２の発明は、第１の半導体チップの機能面と第２の半
導体チップの機能面とを同方向に配置することにより、
第２の半導体チップにおける第１の半導体チップと反対
側の面に、外部装置と接続される外部電極パッドを設け
ることを可能にし、これにより、第２の半導体チップに
形成される出力バッファの小型化を図ると共に、第１の
半導体チップに外部装置を駆動するための出力バッファ
を設けなくてもよいようにするものである。
【００６１】具体的に請求項１２の発明が講じた解決手
段は、半導体装置を、第１の機能素子を有する第１の半
導体チップと、第２の機能素子及び外部装置に接続され
る外部電極パッドを有する第２の半導体チップと、前記
第２の半導体チップ上に形成されており、前記外部装置
を駆動する能力を持つ出力バッファとを備えており、前
記第１の半導体チップと前記第２の半導体チップとは、
前記第１の半導体チップにおける前記第１の機能素子が
形成されている面と前記第２の半導体チップにおける前
記第２の機能素子が形成されている面とが同方向を向く
状態で電気的に接続されており、前記第２の機能素子か
ら出力される駆動信号は前記出力バッファを介して前記
外部電極パッドに入力され、該外部電極パッドから前記
外部装置に出力される構成とするものである。
【００６２】請求項１２の構成により、第１の半導体チ
ップにおける第１の機能素子が形成されている面と第２
の半導体チップにおける第２の機能素子が形成されてい
る面とが同方向を向いているため、第２の機能素子から
出力される駆動信号を、第２の半導体チップに形成され
た外部電極パッドから、第１の半導体チップを経由する
ことなく外部装置に向かって出力することができる。
【００６３】前記の第１の目的を達成するため、請求項
１３の発明は、第１の半導体チップの機能面と第２の半
導体チップの機能面とを同方向に配置することにより、
第２の半導体チップにおける第１の半導体チップと反対
側の面に、外部装置と接続される外部電極パッドを設け
ることを可能にし、これにより、第１の半導体チップに
入力バッファを設けなくてもよいようにするものであ
る。
【００６４】具体的に請求項１３の発明が講じた解決手
段は、半導体装置を、第１の機能素子を有する第１の半
導体チップと、第２の機能素子及び外部装置に接続され
る外部電極パッドを有する第２の半導体チップと、前記
第２の半導体チップ上に形成されており、前記第２の機
能素子を駆動する能力を持つ入力バッファとを備えてお
り、前記第１の半導体チップと前記第２の半導体チップ
とは、前記第１の半導体チップにおける前記第１の機能
素子が形成されている面と前記第２の半導体チップにお
ける前記第２の機能素子が形成されている面とが同方向
を向く状態で電気的に接続されており、前記外部装置か
ら前記外部電極パッドに出力される駆動信号は前記入力
バッファを介して前記第２の機能素子に入力される構成
とするものである。
【００６５】請求項１３の構成により、第１の半導体チ
ップにおける第１の機能素子が形成されている面と第２
の半導体チップにおける第２の機能素子が形成されてい
る面とが同方向を向いているため、外部装置から出力さ
れる駆動信号を、第２の半導体チップに形成された外部
電極パッドから、第１の半導体チップを経由することな
く入力バッファを介して第２の機能素子に入力すること
ができる。
【００６６】前記の第２の目的を達成するため、請求項
１４の発明は、機能素子から出力される駆動信号を増幅
して外部電極パッドから外部装置に出力するものであ
る。
【００６７】具体的に請求項１４の発明が講じた解決手
段は、半導体装置を、外部装置に接続される外部電極パ
ッドを有する回路基板と、前記回路基板の上に設けられ
ており、前記外部装置を駆動する駆動信号を出力する機
能素子を有する半導体チップと、前記回路基板上に、入
力側が前記機能素子に接続され且つ出力側が前記外部電
極パッドに接続されるように設けられており、前記機能
素子から出力される駆動信号を増幅して前記外部電極パ
ッドに出力するバッファとを備えている構成とするもの
である。
【００６８】請求項１４の構成により、バッファは機能
素子から出力される駆動信号を増幅して外部電極パッド
に出力するため、駆動信号は増幅された状態で外部電極
パッドから外部装置に出力されるので、外部装置に入力
される駆動信号の波形はリフレッシュされており信号波
形の鈍りは低減する。
【００６９】前記の第２の目的を達成するため、請求項
１５の発明は、外部装置から出力され外部電極パッドに
入力される駆動信号を増幅して機能素子に出力するもの
である。
【００７０】具体的に請求項１５の発明が講じた解決手
段は、半導体装置を、外部装置に接続される外部電極パ
ッドを有する回路基板と、前記回路基板の上に設けられ
ており、前記外部装置から出力される駆動信号により駆
動される機能素子を有する半導体チップと、前記回路基
板上に、入力側が前記外部電極パッドに接続され且つ出
力側が前記機能素子に接続されるように設けられてお
り、前記外部装置から出力される駆動信号を増幅して前
記機能素子に出力するバッファとを備えている構成とす
るものである。
【００７１】請求項１５の構成により、バッファは外部
装置から出力され外部電極パッドに入力される駆動信号
を増幅して機能素子に出力するため、駆動信号は増幅さ
れた状態で機能素子に出力されるので、機能素子に入力
される駆動信号の波形はリフレッシュされており信号波
形の鈍りは低減する。
【００７２】前記第２の目的を達成するため、請求項１
６の発明は、第１の機能素子から出力される駆動信号を
増幅して第２の機能素子に出力するものである。
【００７３】具体的に請求項１６の発明が講じた解決手
段は、半導体装置を、回路基板と、前記回路基板の上に
設けられており、第１の機能素子を有する第１の半導体
チップと、前記回路基板の上に設けられており、前記第
１の機能素子から出力される駆動信号により駆動される
第２の機能素子を有する第２の半導体チップと、前記回
路基板上に、入力側が前記第１の機能素子に接続され且
つ出力側が前記第２の機能素子に接続されるように設け
られており、前記第１の機能素子から出力される駆動信
号を増幅して前記第２の機能素子に出力するバッファと
を備えている構成とするものである。
【００７４】請求項１６の構成により、バッファは第１
の機能素子から出力される駆動信号を増幅して第２の機
能素子に出力するため、駆動信号は増幅された状態で第
２の機能素子に出力されるので、第２の機能素子に入力
される駆動信号の信号波形はリフレッシュされており信
号波形の鈍りは低減する。
【００７５】
【発明の実施形態】
（第１の実施形態）以下、本発明の第１の実施形態に係
る半導体装置及びその製造方法について図１〜図２を参
照しながら説明する。
【００７６】図１は、本発明の第１の実施形態に係る半
導体装置であるシステムモジュールの断面構造を示して
いる。図１に示すように、第１の半導体チップ１０１の
上に第２の半導体チップ１０２がフリップチップ実装に
より搭載されている。第１の半導体チップ１０１上に形
成されている第１の電極パッド１０３と第２の半導体チ
ップ１０２上に形成されている第２の電極パッド１０４
とがバンプ１０５を介して接続されることにより、第１
の半導体チップ１０１と第２の半導体チップ１０２とは
電気的に接続されている。また、図１において、１０６
は第１の半導体チップ１０１の周縁部に形成された外部
電極パッド、１０７は第１の半導体チップ１０１の内部
に形成された信号配線である。尚、第１の半導体チップ
１０１上に形成されている第１の機能素子及び第２の半
導体チップ１０２上に形成されている第２の機能素子に
ついては図示の都合上省略している。
【００７７】第１の実施形態の特徴として、第１の半導
体チップ１０１上には、第１の出力バッファ１０８Ａ及
び第１の入力バッファ１０８Ｂが形成されていると共
に、第２の半導体チップ１０２上には第２の出力バッフ
ァ１０９Ａ及び第２の入力バッファ１０９Ｂが形成され
ている。
【００７８】第１の出力バッファ１０８Ａは第１の半導
体チップ１０１に接続される外部装置を駆動する能力を
有している。また、第２の出力バッファ１０９Ａは、第
１の出力バッファ１０８Ａ及び第１の半導体チップ１０
１上に形成されている第１の機能素子を駆動する能力を
有している。
【００７９】第１の入力バッファ１０８Ｂは第１の半導
体チップ１０１上に形成されている第１の機能素子及び
第２の入力バッファ１０９Ｂを駆動する能力を有してい
る。また、第２の入力バッファ１０９Ｂは第２の半導体
チップ１０２上に形成されている第２の機能素子を駆動
する能力を有している。
【００８０】まず、第２の半導体チップ１０２に形成さ
れた第２の機能素子から出力される駆動信号により、第
１の半導体チップ１０１の外部電極パッド１０６に接続
された外部装置を駆動する場合には、駆動信号は、第２
の出力バッファ１０９Ａ、バンプ１０５、第１の機能素
子、信号配線１０７及び第１の出力バッファ１０８Ａを
経由して外部電極パッド１０６から出力される。この場
合、外部装置は駆動能力の大きい第１の出力バッファ１
０８Ａにより駆動されるので、第２の出力バッファ１０
９Ａは、第１の半導体チップ１０１の第１の機能素子及
び第１の出力バッファ１０８Ａを駆動する能力を有して
おればよい。このため、第２の出力バッファ１０９Ａを
小型化つまり占有面積の低減を図ることができるので、
第２の半導体チップ１０２の小型化が可能になる。ま
た、信号配線１０７を経由して出力される駆動信号の波
形１１１及び外部電極パッド１０６から出力される駆動
信号の波形１１２は第２の出力バッファ１０９Ａから出
力される駆動信号の波形１１０に対して鈍らない。
【００８１】次に、第１の半導体チップ１０１の外部電
極パッド１０６に接続された外部装置により、第２の半
導体チップ１０２に形成された第２の機能素子を駆動す
る場合には、駆動信号は、第１の入力バッファ１０８
Ｂ、第１の機能素子、信号配線１０７、バンプ１０５及
び第２の入力バッファ１０９Ｂを経由して第２の機能素
子に入力される。この場合、第２の機能素子は第２の入
力バッファ１０９Ｂにより駆動されるので、第１の入力
バッファ１０８Ｂは、第１の半導体チップ１０１の第１
の機能素子及び第２の入力バッファ１０９Ｂを駆動する
能力を有しておればよい。このため、第１の入力バッフ
ァ１０９Ｂを小型化つまり占有面積の低減を図ることが
できるので、第１の半導体チップ１０１の小型化が可能
になる。
【００８２】以下、第２の出力バッファ１０９Ａの駆動
能力について説明する。
【００８３】第１の半導体チップ１０１の大きさが１７
ｍｍ角で、第２の半導体チップ１０２の大きさが７ｍｍ
角であって、０．８μｍのデザインルールのプロセスを
考慮した場合、信号配線１０７の長さ１ｍｍ当たりの抵
抗値は約２５Ωであり、静電容量は０．０１ｐＦ程度で
ある。従って、１０ｍｍの長さを持つ信号配線１０７の
負荷としては、抵抗値が２５０Ω、静電容量は０．１ｐ
Ｆとなる。また、第１の出力バッファ１０８Ａに接続さ
れる外部装置の負荷として１４０ｐＦを想定する。
【００８４】第１の半導体チップ１０１に第１の出力バ
ッファ１０８Ａが設けられておらず第２の出力バッファ
１０９Ａが外部装置を直接に駆動する場合には、第２の
出力バッファ１０９Ａは、信号配線１０７の２５０Ωの
抵抗及び０．１ｐＦの静電容量よりなる負荷及び外部装
置の１４０ｐＦの負荷を同時に駆動しなければならな
い。これに対して、第１の実施形態においては、第１の
半導体チップ１０１に、外部装置の負荷を駆動する能力
を有する第１の出力バッファ１０８Ａを設けたので、第
２の出力バッファ１０９Ａは信号配線１０７の２５０Ω
の抵抗及び０．１ｐＦの静電容量よりなる負荷並びに第
１の出力バッファ１０８Ａの約２〜５ｐＦの負荷を駆動
する能力を有しておればよい。
【００８５】以下、本発明の第１の実施形態に係る半導
体装置の製造方法について、図２（ａ）〜（ｄ）を参照
しながら説明する。
【００８６】まず、図２（ａ）に示すように、第２の半
導体チップ１０２上に第２の電極パッド１０４を形成す
ると共に、第１の半導体チップ１０１上に第１の電極パ
ッド１０３及び外部電極パッド１０６をそれぞれ形成し
た後、第２の半導体チップ１０２の第２の電極パッド１
０４上に無電解めっき法等を用いてＮｉコアＡｕ（Ｎｉ
よりなるコアの表面にＡｕ層が形成された構造）等より
なるバンプ１０５を形成する。尚、バンプ１０５はＡｕ
のみで構成されるＡｕバンプ、Ｓｎ及びＰｂから構成さ
れるはんだバンプ又はＩｎ及びＳｎ等から構成される合
金バンプでもよい。また、無電解めっき法に代えて転写
バンプ法により形成されるバンプも使用可能である。バ
ンプ１０５の径は、ＮｉコアＡｕバンプ又はＡｕバンプ
の場合は５μｍ〜１００μｍ、はんだ等の合金バンプの
場合は１００μｍ程度のものを用いる。また、バンプ１
０５を第２の半導体チップ１０２及び第１の半導体チッ
プ１０１の両方の上に形成することも可能である。
【００８７】次に、図２（ｂ）に示すように、第１の電
極パッド１０３と、バンプ１０５が形成されている第２
の電極パッド１０４とを位置合わせする。
【００８８】次に、図２（ｃ）に示すように、加圧・加
熱ツール１１４を用いて第１の半導体チップ１０１と第
２の半導体チップ１０２とを、接合部１個所当たり０．
１ｇ〜１００ｇ程度の加圧力及び２５０℃〜４５０℃程
度の温度で加圧及び加熱を行なって、第１の電極パッド
１０３と第２の電極パッド１０４とを、バンプ１０５を
介してＡｕ−Ａｕ合金接合又はＡｕ−Ａｌ合金接合す
る。はんだ等による合金接合の場合は、第２の半導体チ
ップ１０２の自重から数ｇ程度までの圧力及び６０℃〜
２５０℃程度の温度で加圧及び加熱を行ない、第１の電
極パッド１０３と第２の電極パッド１０４とをバンプ１
０５を介して合金接合する。
【００８９】次に、図２（ｄ）に示すように、第２の半
導体チップ１０２と第１の半導体チップ１０１との間に
絶縁樹脂１１３を注入した後、該絶縁樹脂１１３を硬化
させる。これにより、図１に示す第１の実施形態に係る
半導体装置が得られる。
【００９０】尚、バンプ１０５による合金接合に代え
て、ＣＯＧ法として広く知られている絶縁樹脂を介した
接合法を用いたマイクロバンプボンディング（ＭＢＢ）
法等のフリップチップ法を用いてもよい。
【００９１】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置及びその製造方法について図
３〜図４を参照しながら説明する。
【００９２】図３は、本発明の第２の実施形態に係る半
導体装置であるシステムモジュールの断面構造を示して
いる。図３に示すように、第１の半導体チップ２０１の
上に第２の半導体チップ２０２がワイヤボンディング実
装により搭載されている。第１の半導体チップ２０１上
に形成されている第１の電極パッド２０３と第２の半導
体チップ２０２上に形成されている第２の電極パッド２
０４とがボンディングワイヤ２０５を介して接続される
ことにより、第１の半導体チップ２０１と第２の半導体
チップ２０２とは電気的に接続されている。また、図３
において、２０６は第１の半導体チップ２０１の周縁部
に形成された外部電極パッド、２０７は第１の半導体チ
ップ２０１の内部に形成された信号配線である。尚、第
１の半導体チップ２０１内に形成されている第１の機能
素子及び第２の半導体チップ２０２内に形成されている
第２の機能素子については図示の都合上省略している。
【００９３】第２の実施形態の特徴として、第１の半導
体チップ２０１上には第１の出力バッファ２０８Ａ及び
第１の入力バッファ２０８Ｂが形成されていると共に、
第２の半導体チップ２０１上には第２の出力バッファ２
０９Ａ及び第２の入力バッファ２０９Ｂが形成されてい
る。
【００９４】第１の出力バッファ２０８Ａは第１の半導
体チップ２０１に接続される外部装置を駆動する能力を
有している。また、第２の出力バッファ２０９Ａは、第
１の出力バッファ２０８Ａ及び第１の半導体チップ２０
１上に形成されている第１の機能素子を駆動する能力を
有している。
【００９５】第１の入力バッファ２０８Ｂは第１の半導
体チップ２０１上に形成されている第１の機能素子及び
第２の入力バッファ２０９Ｂを駆動する能力を有してい
る。また、第２の入力バッファ２０９Ｂは第２の半導体
チップ２０２上に形成されている第２の機能素子を駆動
する能力を有している。
【００９６】まず、第２の半導体チップ２０２に形成さ
れた第２の機能素子から出力される駆動信号により、第
１の半導体チップ２０１の外部電極パッド２０６に接続
された外部装置を駆動する場合には、駆動信号は、第２
の出力バッファ２０９Ａ、ボンディングワイヤ２０５、
信号配線２０７、第１の機能素子及び第１の出力バッフ
ァ２０８Ａを経由して外部電極パッド２０６から出力さ
れる。この場合、外部装置は駆動能力の大きい第１の出
力バッファ２０８Ａにより駆動されるので、第２の出力
バッファ２０９Ａは、第１の半導体チップ２０１の第１
の機能素子及び第１の出力バッファ２０８Ａを駆動する
能力を有しておればよい。このため、第２の出力バッフ
ァ２０９Ａを小型化つまり占有面積の低減を図ることが
できるので、第２の半導体チップ２０２の小型化が可能
になる。また、信号配線２０７を経由して出力される駆
動信号の波形２１１及び外部電極パッド２０６から外部
に出力される駆動信号の波形２１２は、第２の出力バッ
ファ２０９Ａから出力される駆動信号の波形２１０に対
して鈍らない。
【００９７】次に、第１の半導体チップ２０１の外部電
極パッド２０６に接続された外部装置により、第２の半
導体チップ２０２に形成された第２の機能素子を駆動す
る場合には、駆動信号は、第１の入力バッファ２０８
Ｂ、第１の機能素子、信号配線２０７、ボンディングワ
イヤ２０５及び第２の入力バッファ２０９Ｂを経由して
第２の機能素子に入力される。この場合、第２の機能素
子は第２の入力バッファ２０９Ｂにより駆動されるた
め、第１の入力バッファ２０８Ｂは、第１の半導体チッ
プ２０１の第１の機能素子及び第２の入力バッファ２０
９Ｂを駆動する能力を有しておればよい。このため、第
１の入力バッファ２０９Ｂを小型化つまり占有面積の低
減を図ることができるので、第１の半導体チップ２０１
の小型化が可能になる。
【００９８】尚、第２の出力バッファ２０９Ａの駆動能
力については、第１の実施形態における第２の出力バッ
ファ１０９Ａと同様であるので、説明は省略する。
【００９９】以下、本発明の第２の実施形態に係る半導
体装置の製造方法について、図４（ａ）〜（ｂ）を参照
しながら説明する。
【０１００】まず、図４（ａ）に示すように、第２の半
導体チップ２０２上に第２の電極パッド２０４を形成す
ると共に、第１の半導体チップ２０１上に第１の電極パ
ッド２０３及び外部電極パッド２０６をそれぞれ形成し
た後、第１の半導体チップ２０１の上に導電性樹脂等を
介して第２の半導体チップ２０２を搭載する。
【０１０１】次に、図４（ｂ）に示すように、第２の電
極パッド２０４と第１の電極パッド２０３とをボンディ
ングワイヤ２０５を用いたワイヤボンディング法により
接続する。この接続方法においては、ボンディングワイ
ヤ２０５に代えて、テープオートメイテッドボンディン
グ（ＴＡＢ）リード又は微小径の導線をリボン状にした
線材を用いてもよい。これにより、図３に示す第２の実
施形態に係る半導体装置が得られる。
【０１０２】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置及びその製造方法について図
５〜図６を参照しながら説明する。
【０１０３】図５は、本発明の第３の実施形態に係る半
導体装置であるシステムモジュールの平面構造を示して
いる。図５に示すように、第１の半導体チップ３０１の
上に第２の半導体チップ３０２がフリップチップ実装に
より搭載されている。第１の半導体チップ３０１上に形
成されている第１の電極パッド３０３と第２の半導体チ
ップ３０２上に形成されている第２の電極パッド３０４
とがバンプ３０５を介して接続されることにより、第１
の半導体チップ３０１と第２の半導体チップ３０２とは
電気的に接続されている。また、図５において、３０６
は第１の半導体チップ３０１の周縁部に形成された外部
電極パッド、３０７は第１の半導体チップ３０１の内部
に形成された信号配線である。尚、第１の半導体チップ
３０１上に形成されている第１の機能素子及び第２の半
導体チップ３０２上に形成されている第２の機能素子に
ついては図示の都合上省略している。
【０１０４】また、バンプ３０５による合金接合に代え
て、ＣＯＧ法として広く知られている絶縁樹脂を介した
接合法を用いたマイクロバンプボンディング（ＭＢＢ）
法等のフリップチップ法を用いてもよい。
【０１０５】第３の実施形態の特徴として、第２の半導
体チップ３０２上には出力バッファ３０８Ａ及び入力バ
ッファ３０８Ｂが形成されており、出力バッファ３０８
Ａは、第１の半導体チップ３０１上の信号配線３０７の
負荷及び第１の半導体チップ３０１の外部電極パッド３
０６に接続される外部装置を駆動する能力を有してお
り、入力バッファ３０８Ｂは第２の半導体チップ３０２
上に形成されている第２の機能素子を駆動する能力を有
している。
【０１０６】まず、第２の半導体チップ３０２に形成さ
れた第２の機能素子から出力される駆動信号により、第
１の半導体チップ３０１の外部電極パッド３０６に接続
された外部装置を駆動する場合には、駆動信号は、出力
バッファ３０８Ａ、バンプ３０５、信号配線３０７を経
由して外部電極パッド３０６から出力される。
【０１０７】第２の機能素子から出力される駆動信号を
伝達する信号配線３０７は、第２の機能素子から出力さ
れる駆動信号により駆動される外部装置の立ち上がり時
間及び立ち下がり時間がそれぞれ所定時間内となるよう
なインピーダンスを有している。外部装置の負荷は出力
バッファ３０８Ａにより駆動されるが、信号配線３０７
が十分な低インピーダンスを有しているので、信号配線
３０７を経由して出力される駆動信号の波形３１０及び
外部電極パッド３０６から出力される駆動信号の波形３
１１は、出力バッファ３０８Ａから出力される駆動信号
の波形３０９に対して鈍ることはないと共に、出力バッ
ファ３０８Ａが特に大きな駆動能力を持たなくても外部
装置を駆動することが可能である。従って、出力バッフ
ァ３０８Ａを小型化つまり占有面積の低減を図ることが
できるので、第２の半導体チップ３０２の小型化が可能
になる。また、第１の半導体チップ３０１には外部装置
を駆動するための出力バッファが設けられていないの
で、第１の半導体チップ３０１の小型化を図ることもで
きる。
【０１０８】次に、第１の半導体チップ３０１の外部電
極パッド３０６に接続された外部装置により、第２の半
導体チップ３０２に形成された第２の機能素子を駆動す
る場合には、駆動信号は、信号配線３０７、バンプ３０
５及び入力バッファ３０８Ｂを経由して第２の機能素子
に入力される。外部装置から出力される駆動信号を伝達
する信号配線３０７は、外部装置から出力される駆動信
号により駆動される第２の機能素子の立ち上がり時間及
び立ち下がり時間がそれぞれ所定時間内となるようなイ
ンピーダンスを有している。信号配線３０７が十分に低
いインピーダンスを有しているので、第１の半導体チッ
プ３０１に入力バッファが設けられていなくても、入力
バッファ３０８Ｂに入力される駆動信号の波形が外部電
極パッド３０６から入力される駆動信号の波形に比べて
鈍ることがない。従って、第１の半導体チップ３０１の
小型化が可能になる。
【０１０９】以下、信号配線３０７のインピーダンスに
ついて説明する。
【０１１０】第１の半導体チップ３０１の大きさが１７
ｍｍ角で、第２の半導体チップ３０２の大きさが７ｍｍ
角であって、０．８μｍプロセスを考慮した場合、信号
配線３０７の幅１２μｍ、厚さ０．８μｍに設定されて
おり、第１及び第２の実施形態に比べて大きくなってい
る。従って、信号配線３０７の長さ１ｍｍ当たりの抵抗
は約３．２Ω、静電容量は２ｐＦ程度である。従って、
長さ１０ｍｍの信号配線３０７の負荷としては、抵抗値
が３２Ω、静電容量は２０ｐＦとなる。また、外部装置
の負荷として１４０ｐＦを想定する。
【０１１１】ここで、最も単純に信号の立ち上がり時間
及び立ち下がり時間を考える。立ち上がり時間及び立ち
下がり時間を表す時定数τは次式で与えられる。
【０１１２】τ＝ＲＣ従って、出力バッファ３０８Ａか
ら出力される駆動信号の時定数τはτ＝５ｎｓとなる。
このことは、小さい駆動能力で外部装置を駆動すること
が可能になることを意味する。
【０１１３】従って、通常の配線の場合（第１及び第２
の実施形態における信号配線の駆動信号の時定数τはτ
＝３５ｎｓである）と比較して、出力バッファ３０８Ａ
は小さい駆動能力を有していてもよい。このため、出力
バッファ３０８Ａを小型化つまり占有面積の低減を図る
ことができるので、第２の半導体チップ３０２の小型化
が可能になる。
【０１１４】以下、本発明の第３の実施形態に係る半導
体装置の製造方法について、図６（ａ）〜（ｄ）を参照
しながら説明する。
【０１１５】まず、図６（ａ）に示すように、第２の半
導体チップ３０２上に第２の電極パッド３０４を形成す
ると共に、第１の半導体チップ３０１上に第１の電極パ
ッド３０３及び外部電極パッド３０６をそれぞれ形成し
た後、第２の電極パッド３０４上に無電解めっき法等を
用いてＮｉコアＡｕ等よりなるバンプ３０５を形成す
る。バンプ３０５はＡｕのみで構成されるＡｕバンプ、
Ｓｎ及びＰｂから構成されるはんだバンプ又はＩｎ及び
Ｓｎ等から構成される合金バンプでもよい。また、転写
バンプ法により形成されるバンプも使用可能である。バ
ンプ３０５の径は、ＮｉコアＡｕバンプ又はＡｕバンプ
の場合は５μｍ〜１００μｍ、はんだ等の合金からなる
バンプの場合は１００μｍ程度のものを用いる。また、
バンプ３０５を第２の半導体チップ３０２及び第１の半
導体チップ３０１の両方の上に形成することも可能であ
る。
【０１１６】次に、図６（ｂ）に示すように、第１の電
極パッド３０３と、バンプ３０５が形成されている第２
の電極パッド３０４とを位置合わせする。
【０１１７】次に、図６（ｃ）に示すように、加圧・加
熱ツール３１３を用いて第１の半導体チップ３０１と第
２の半導体チップ３０２とを、接合部１個所当たり０．
１ｇ〜１００ｇ程度の加圧力及び２５０℃〜４５０℃程
度の温度で加圧及び加熱を行なって、第１の電極パッド
３０３と第２の電極パッド３０４とを、バンプ３０５を
介してＡｕ−Ａｕ合金接合又はＡｕ−Ａｌ合金接合す
る。はんだ等による合金接合の場合は、第２の半導体チ
ップ３０２の自重から数ｇ程度までの圧力及び６０℃〜
２５０℃程度の温度で加圧及び加熱を行ない、第１の電
極パッド３０３と第２の電極パッド３０４とをバンプ３
０５を介して合金接合する。
【０１１８】次に、図６（ｄ）に示すように、第２の半
導体チップ３０２と第１の半導体チップ３０１との間に
絶縁樹脂３１２を注入した後、該絶縁樹脂３１２を硬化
させる。これにより、図５に示す第３の実施形態に係る
半導体装置が得られる。
【０１１９】（第４の実施形態）以下、本発明の第４の
実施形態に係る半導体装置及びその製造方法について図
７〜図８を参照しながら説明する。
【０１２０】図７は、本発明の第４の実施形態に係る半
導体装置であるシステムモジュールの平面構造を示して
いる。図７に示すように、第１の半導体チップ４０１の
上に第２の半導体チップ４０２がワイヤボンディング実
装により搭載されている。第１の半導体チップ４０１上
に形成されている第１の電極パッド４０３と第２の半導
体チップ４０２上に形成されている第２の電極パッド４
０４とがボンディングワイヤ４０５を介して接続される
ことにより、第１の半導体チップ４０１と第２の半導体
チップ４０２とは電気的に接続されている。また、図７
において、４０６は第１の半導体チップ４０１の周縁部
に形成された外部電極パッド、４０７は第１の半導体チ
ップ４０１の内部に形成された信号配線である。尚、第
１の半導体チップ４０１内に形成されている第１の機能
素子及び第２の半導体チップ４０２内に形成されている
第２の機能素子については図示の都合上省略している。
【０１２１】第４の実施形態の特徴として、第２の半導
体チップ４０２上には出力バッファ４０８Ａ及び入力バ
ッファ４０８Ｂが形成されており、出力バッファ４０８
Ａは、第１の半導体チップ４０１上の信号配線４０７の
負荷及び第１の半導体チップ４０１の外部電極パッド４
０６に接続される外部装置を駆動する能力を有してお
り、入力バッファ４０８Ｂは第２の半導体チップ４０２
上に形成されている第２の機能素子を駆動する能力を有
している。
【０１２２】まず、第２の半導体チップ４０２に形成さ
れた第２の機能素子から出力される駆動信号により、第
１の半導体チップ４０１の外部電極パッド４０６に接続
された外部装置を駆動する場合には、駆動信号は、出力
バッファ４０８Ａ、ボンディングワイヤ４０５及び信号
配線４０７を経由して外部電極パッド４０６から出力さ
れる。
【０１２３】第２の機能素子から出力される駆動信号を
伝達する信号配線４０７は、第２の機能素子から出力さ
れる駆動信号により駆動される外部装置の立ち上がり時
間及び立ち下がり時間がそれぞれ所定時間内となるよう
なインピーダンスを有している。外部装置の負荷は出力
バッファ４０８Ａにより駆動されるが、信号配線４０７
が十分に低いインピーダンスを有しているので、信号配
線４０７上を伝達される駆動信号の波形４１０及び外部
電極パッド４０６から出力される駆動信号の波形４１１
は、出力バッファ４０８Ａから出力される駆動信号の波
形４０９に対して鈍ることはないと共に、出力バッファ
４０８Ａが特に大きな駆動能力を持たなくても外部装置
を駆動することが可能である。従って、出力バッファ４
０８Ａを小型化つまり占有面積の低減を図ることができ
るので、第２の半導体チップ４０２の小型化が可能にな
る。また、第１の半導体チップ４０１には外部装置を駆
動するための出力バッファが設けられていないので、第
１の半導体チップ４０１の小型化を図ることもできる。
【０１２４】次に、第１の半導体チップ４０１の外部電
極パッド４０６に接続された外部装置により、第２の半
導体チップ４０２に形成された第２の機能素子を駆動す
る場合には、駆動信号は、信号配線４０７、ボンディン
グワイヤ４０５及び入力バッファ４０８Ｂを経由して第
２の機能素子に入力される。外部装置から出力される駆
動信号を伝達する信号配線４０７は、外部装置から出力
される駆動信号により駆動される第２の機能素子の立ち
上がり時間及び立ち下がり時間がそれぞれ所定時間内と
なるようなインピーダンスを有している。信号配線４０
７が十分に低いインピーダンスを有しているので、第１
の半導体チップ４０１に入力バッファが設けられていな
くても、入力バッファ４０８Ｂに入力される駆動信号の
波形が外部電極パッド４０６から入力される駆動信号の
波形に比べて鈍ることがない。従って、第１の半導体チ
ップ４０１の小型化が可能になる。
【０１２５】以下、信号配線４０７のインピーダンスに
ついては、第３の実施形態に係る信号配線３０７と同様
であるので説明を省略する。
【０１２６】以下、本発明の第４の実施形態に係る半導
体装置の製造方法について、図８（ａ）〜（ｂ）を参照
しながら説明する。
【０１２７】まず、図８（ａ）に示すように、第２の半
導体チップ４０２上に第２の電極パッド４０４を形成す
ると共に、第１の半導体チップ４０１上に第１の電極パ
ッド４０３及び外部電極パッド４０６をそれぞれ形成し
た後、第１の半導体チップ４０１の上に導電性樹脂等を
介して第２の半導体チップ４０２を搭載する。
【０１２８】次に、図８（ｂ）に示すように、第２の電
極パッド４０４と第１の電極パッド４０３とをボンディ
ングワイヤ４０５を用いたワイヤボンディング法により
接続する。ボンディングワイヤ４０５に代えて、テープ
オートメイテッドボンディング（ＴＡＢ）リード又は微
小径の導線をリボン状にした線材を用いてもよい。これ
により、図７に示す第４の実施形態に係る半導体装置が
得られる。
【０１２９】（第５の実施形態）以下、本発明の第５の
実施形態に係る半導体装置及びその製造方法について図
９〜図１０を参照しながら説明する。
【０１３０】図９は、本発明の第５の実施形態に係る半
導体装置であるシステムモジュールの断面構造を示して
いる。図９に示すように、第１の半導体チップ５０１の
上に第２の半導体チップ５０２がフリップチップ実装に
より搭載されている。第１の半導体チップ５０１上に形
成されている第１の電極パッドと第２の半導体チップ５
０２上に形成されている第２の電極パッドとが図示しな
いバンプを介して接続されることにより、第１の半導体
チップ５０１と第２の半導体チップ５０２とは電気的に
接続されている。また、図５において、５０６Ａは第１
の半導体チップ５０１上における第２の半導体チップ５
０２の周辺部に形成された第１の外部電極パッド、５０
６Ｂは第１の半導体チップ５０１の周縁部に形成された
第２の外部電極パッド、５０７は第１の半導体チップ５
０１の内部に形成された信号配線である。第１及び第２
の外部電極パッド５０６Ａ，５０６Ｂは図示しないバン
プによりＴＡＢリード５１１に接続され、該ＴＡＢリー
ド５１１は外部装置に接続されている。
【０１３１】尚、すべての第１及び第２の外部電極パッ
ド５０６Ａ，５０６Ｂは、第２の半導体チップ５０２の
周辺部又は第１の半導体チップ５０１の周縁部に形成さ
れてもよい。
【０１３２】また、バンプによる合金接合に代えて、Ｃ
ＯＧ法として広く知られている絶縁樹脂を介した接合法
を用いたマイクロバンプボンディング（ＭＢＢ）法等の
フリップチップ法を用いてもよい。
【０１３３】第５の実施形態の特徴として、第２の半導
体チップ５０２上には出力バッファ５０８Ａ及び入力バ
ッファ５０８Ｂが形成されており、出力バッファ５０８
Ａは、第１の半導体チップ５０１上の信号配線５０７の
負荷及びＴＡＢリード５１１に接続される外部装置を駆
動する能力を有しており、入力バッファ５０８Ｂは第２
の半導体チップ５０２上に形成されている第２の機能素
子を駆動する能力を有している。
【０１３４】まず、第２の半導体チップ５０２に形成さ
れた第２の機能素子から出力される駆動信号により、Ｔ
ＡＢリード５１１に接続された外部装置を駆動する場合
には、駆動信号は、出力バッファ５０８Ａ、信号配線５
０７及び第１又は第２の外部電極パッド５０６Ａ，５０
６Ｂを経由してＴＡＢリード５１１から出力される。
【０１３５】第２の機能素子から出力される駆動信号を
伝達する信号配線５０７は、第２の機能素子から出力さ
れる駆動信号により駆動される外部装置の立ち上がり時
間及び立ち下がり時間がそれぞれ所定時間内となるよう
なインピーダンスを有している。外部装置の負荷は出力
バッファ５０８Ａが駆動するが、信号配線５０７が十分
に低いインピーダンスを有しているので、ＴＡＢリード
５１１から出力される駆動信号の波形５１０は、出力バ
ッファ５０８Ａから出力される駆動信号の波形５０９に
対して鈍ることがないと共に、出力バッファ５０８Ａが
特に大きな駆動能力を持たなくても外部装置を駆動する
ことが可能である。従って、出力バッファ５０８Ａを小
型化つまり占有面積の低減を図ることができるので、第
２の半導体チップ５０２の小型化が可能になる。また、
第１の半導体チップ５０１には外部装置を駆動するため
の出力バッファが設けられていないので、第１の半導体
チップ５０１の小型化を図ることもできる。
【０１３６】次に、ＴＡＢリード５１１に接続された外
部装置により、第２の半導体チップ５０２に形成された
第２の機能素子を駆動する場合には、駆動信号は、ＴＡ
Ｂリード５１１、第１又は第２の外部電極パッド５０６
Ａ，５０６Ｂ、信号配線５０７及び入力バッファ５０８
Ｂを経由して第２の機能素子に入力される。外部装置か
ら出力される駆動信号を伝達する信号配線５０７は、外
部装置から出力される駆動信号により駆動される第２の
機能素子の立ち上がり時間及び立ち下がり時間がそれぞ
れ所定時間内となるようなインピーダンスを有してい
る。信号配線５０７が十分に低いインピーダンスを有し
ているので、第１の半導体チップ５０１に入力バッファ
が設けられていなくても、入力バッファ５０８Ｂに入力
される駆動信号の波形が外部電極パッド５０６から入力
される駆動信号の波形に比べて鈍ることがない。従っ
て、第１の半導体チップ５０１の小型化が可能になる。
【０１３７】以下、信号配線５０７のインピーダンスに
ついては、第３の実施形態に係る信号配線３０７と同様
であるので説明を省略する。
【０１３８】さらに、第１及び第２の外部電極パッド５
０６Ａ，５０６Ｂの少なくとも一部を第１の半導体チッ
プ５０１の上における第２の半導体チップ５０２の周辺
部に形成することにより、信号配線５０７の長さを短く
することができると共に、第１及び第２の外部電極パッ
ド５０６Ａ，５０６Ｂのパッド配置の効率化が図られる
ので、第１の半導体チップ５０１の小型化が可能にな
る。
【０１３９】以下、本発明の第５の実施形態に係る半導
体装置の製造方法について、図１０（ａ）〜（ｄ）を参
照しながら説明する。
【０１４０】まず、図１０（ａ）に示すように、第２の
半導体チップ５０２上に第２の電極パッド５０４を形成
すると共に、第１の半導体チップ５０１上に第１の電極
パッド５０３及び外部電極パッド５０６をそれぞれ形成
した後、第２の電極パッド５０４上に無電解めっき法等
を用いてＮｉコアＡｕ等よりなるバンプ５０５を形成す
る。バンプ５０５はＡｕのみで構成されるＡｕバンプ、
Ｓｎ及びＰｂから構成されるはんだバンプ又はＩｎ及び
Ｓｎ等から構成される合金バンプでもよい。また、転写
バンプ法により形成されるバンプも使用可能である。バ
ンプ５０５の径は、ＮｉコアＡｕバンプ、Ａｕバンプの
場合は５μｍ〜１００μｍ、はんだ等の合金からなるバ
ンプの場合は１００μｍ程度のものを用いる。また、バ
ンプ５０５を第２の半導体チップ５０２及び第１の半導
体チップ５０１の両方の上に形成することも可能であ
る。
【０１４１】次に、図１０（ｂ）に示すように、第１の
電極パッド５０３と、バンプ５０５が形成されている第
２の電極パッド５０４とを位置合わせする。
【０１４２】次に、図１０（ｃ）に示すように、加圧・
加熱ツール５１３を用いて第１の半導体チップ５０１と
第２の半導体チップ５０２とを、１つの接合個所当たり
０．１ｇ〜１００ｇ程度の加圧力及び２５０℃〜４５０
℃程度の温度で加圧及び加熱し、第１の電極パッド５０
３と第２の電極パッド５０４とを、バンプ５０５を介し
てＡｕ−Ａｕ合金接合又はＡｕ−Ａｌ合金接合する。は
んだ等による合金接合の場合は、第２の半導体チップ５
０２の自重から数ｇ程度までの圧力及び６０℃〜２５０
℃程度の温度で加圧及び加熱を行ない、第１の電極パッ
ド５０３と第２の電極パッド５０４とをバンプ５０５を
介して合金接合する。
【０１４３】次に、図１０（ｄ）に示すように、第２の
半導体チップ５０２と第１の半導体チップ５０１との間
に絶縁樹脂５１２を注入した後、該絶縁樹脂５１２を硬
化させる。
【０１４４】次に、図１０（ｅ）に示すように、ポリイ
ミド等よりなるプラスチックフィルムの基材上に導体リ
ードをＣｕ箔等で形成した後、該Ｃｕ箔の上に転写バン
プ法等によりバンプ５１４を形成するいわゆるテープオ
ートメイテッドボンディング（ＴＡＢ）テープを用い
て、ＴＡＢリード５１１と第１及び第２の外部電極パッ
ド５０６Ａ，５０６Ｂとを位置合わせした上で、シング
ルポイントボンディング法等によりその両者を接続す
る。バンプ５１４はめっき法等により第１及び第２の外
部電極パッド５０６Ａ，５０６Ｂ上に形成しておいても
よい。また、ＴＡＢ以外にも、リードオンチップ（ＬＯ
Ｃ）状のリードフレームにボンディングワイヤにより接
続することも可能である。これにより、図９に示す第５
の実施形態に係る半導体装置が得られる。
【０１４５】（第６の実施形態）以下、本発明の第６の
実施形態に係る半導体装置及びその製造方法について図
１１〜図１２を参照しながら説明する。
【０１４６】図１１は、本発明の第６の実施形態に係る
半導体装置であるシステムモジュールの断面構造を示し
ている。図１１に示すように、第１の半導体チップ６０
１のと第２の半導体チップ６０２とが各機能面を同一方
向（上方向）に向けた状態でワイヤボンディング実装に
より搭載されている。第１の半導体チップ６０１上に形
成されている第１の電極パッド６０３と第２の半導体チ
ップ６０２上に形成されている第２の電極パッド６０４
Ａとがボンディングワイヤ６０５を介して接続されるこ
とにより、第１の半導体チップ６０１と第２の半導体チ
ップ６０２とは電気的に接続されている。また、第１の
半導体チップ６０１上における周縁部に形成された第１
の外部電極パッド６０６及び第２の半導体チップ６０２
上に形成された第２の外部電極パッド６０４Ｂはバンプ
６１３によってＴＡＢリード６１２に接続され、該ＴＡ
Ｂリード６１２は外部装置に接続されている。また、図
１１において、６０７は第１の半導体チップ６０１の内
部に形成された信号配線である。
【０１４７】第６の実施形態の特徴として、第１の半導
体チップ６０１上には、第１の出力バッファ６０８Ａ及
び第１の入力バッファ６０８Ｂが形成されていると共
に、第２の半導体チップ６０２上には第２の出力バッフ
ァ６０９Ａ及び第２の入力バッファ６０９Ｂが形成され
ている。
【０１４８】第１の出力バッファ６０８Ａは第１の半導
体チップ６０１に接続される外部装置を駆動する能力を
有しており、第２の出力バッファ６０９Ａは第２の半導
体チップ６０２に接続される外部装置を駆動する能力を
有している。また、第１の入力バッファ６０８Ｂは第１
の半導体チップ６０１上に形成されている第１の機能素
子を駆動する能力を有しており、第２の入力バッファ６
０９Ｂは第２の半導体チップ６０２上に形成されている
第２の機能素子を駆動する能力を有している。まず、第
２の半導体チップ６０２に形成された第２の機能素子か
ら出力される駆動信号により、ＴＡＢリード６１２に接
続される外部装置を駆動する場合には、駆動信号は、第
２の出力バッファ６０９Ａ及びバンプ６１３を経由して
第１の半導体チップ６０１を介することなくＴＡＢリー
ド６１２から出力される。この場合、駆動信号が第１の
半導体チップ６０１内を通過しないので、第２の出力バ
ッファ６０９Ａを小型化できる。また、ＴＡＢリード６
１２から出力される駆動信号の波形６１１は、第２の出
力バッファ６０９Ａから出力される駆動信号の波形６１
０に対して鈍らない。
【０１４９】次に、ＴＡＢリード６１２に接続される外
部装置により、第２の半導体チップ６０２に形成された
第２の機能素子を駆動する場合には、駆動信号は、ＴＡ
Ｂリード６１２からバンプ６１３及び第２の入力バッフ
ァ６０９Ｂを経由して第１の半導体チップ６０１を介す
ることなく第２の機能素子に入力する。
【０１５０】以下、本発明の第６の実施形態に係る半導
体装置の製造方法について、図１２（ａ）〜（ｃ）を参
照しながら説明する。
【０１５１】まず、図１２（ａ）に示すように、第２の
半導体チップ６０２上に第２の電極パッド６０４Ａ及び
第２の外部電極パッド６０４Ｂを形成すると共に、第１
の半導体チップ６０１上に第１の電極パッド６０３及び
第１の外部電極パッド６０６をそれぞれ形成した後、第
１の半導体チップ６０１の上に導電性樹脂等を介して第
２の半導体チップ６０２を搭載する。
【０１５２】次に、図１２（ｂ）に示すように、第２の
電極パッド６０４Ａと第１の電極パッド６０３とをボン
ディングワイヤ６０５を用いたワイヤボンディング法に
より接続する。ボンディングワイヤ６０５に代えて、テ
ープオートメイテッドボンディング（ＴＡＢ）リード又
は微小径の導線をリボン状にした線材を用いてもよい。
【０１５３】次に、図１２（ｃ）に示すように、ポリイ
ミド等よりなるプラスチックフィルムの基材上に導体リ
ードをＣｕ箔等により形成した後、転写バンプ法等によ
り導体リードの上にバンプ６１３が形成されているＴＡ
Ｂリード６１２と第２の外部電極パッド６０４Ｂ及び第
１の外部電極パッド６０６とを位置合わせし、その後、
シングルポイントボンディング法等によりＴＡＢリード
６１２と第１の外部電極パッド６０６とをバンプ６１３
を介して接続する。このとき、バンプ６１３はめっき法
等により第１の外部電極パッド６０６上及び第２の外部
電極パッド６０４Ｂ上に形成しておいてもよい。また、
ＴＡＢリード６１２以外にもリードオンチップ（ＬＯ
Ｃ）状のリードフレームにボンディングワイヤにより接
続することも可能である。これにより、図１１に示す第
６の実施形態に係る半導体装置が得られる。
【０１５４】（第７の実施形態）以下、本発明の第７の
実施形態に係る半導体装置及びその製造方法について図
１３〜図１４を参照しながら説明する。
【０１５５】図１３は、本発明の第７の実施形態におけ
るマルチチップモジュールの半導体装置の断面構造を示
したものである。図１３に示すように、第１の半導体チ
ップ７０１及び第２の半導体チップ７０２はセラミック
多層基板７２０の上に搭載されている。第１及び第２の
半導体チップ７０２上にそれぞれ形成されている第１及
び第２の電極パッド７０３，７０４と、セラミック多層
基板７２０上に形成されているボンディングパッド７２
１とが第１のバンプ７０５Ａ及び第２のバンプ７０５Ｂ
を介して接続されることにより、第１の半導体チップ７
０１及び第２の半導体チップ７０２とセラミック多層基
板７２０とは電気的に接続されている。このようにし
て、第１の半導体チップ７０１及び第２の半導体チップ
７０２はセラミック多層基板７２０にフリップチップ実
装技術の１つであるマイクロバンプボンディング（ＭＢ
Ｂ）法により実装されている。セラミック多層基板７２
０上の周縁部には外部電極パッド７２２が形成されてい
る。
【０１５６】尚、セラミック多層基板７２０の上には、
３個以上の半導体チップを実装してもよい。また、セラ
ミック多層基板７２０に代えて、ガラス基板、ＦＲ−４
等の樹脂基板又はＳｉ基板等を用いてもよい。
【０１５７】また、マイクロバンプボンディング（ＭＢ
Ｂ）法に代えて、はんだバンプ等を用いた合金接合によ
るフリップチップ法、ワイヤボンディング法、テープオ
ートメイテッドボンディング（ＴＡＢ）リードによる実
装を用いてもよい。
【０１５８】第１の半導体チップ７０１上には第１の出
力バッファ７０７Ａ及び第１の入力バッファ７０７Ｂが
形成されており、第２の半導体チップ７０２上には第２
の出力バッファ７０６Ａ及び第２の入力バッファ７０６
Ｂが形成されている。
【０１５９】第１の電極パッド７０３の一部は、第１の
バンプ７０５Ａ、セラミック多層基板７２０内の第１の
信号配線７２３及び第２のバンプ７０５Ｂを介して、第
２の電極パッド７０４の一部と接続されている。第１の
電極パッド７０３の残部及び第２の電極パッド７０４の
残部は、第１のバンプ７０５Ａ又は第２のバンプ７０５
Ｂ、セラミック多層基板７２０内の第２の信号配線７２
４を介して外部電極パッド７２２に接続されている。こ
れらのセラミック多層基板７２０内の信号配線はＷ等に
より形成されている。尚、第１の半導体チップ７０１内
に形成されている第１の機能素子及び第２の半導体チッ
プ７０２内に形成されている第２の機能素子については
図示の都合上省略している。
【０１６０】第１の出力バッファ７０７Ａは外部電極パ
ッド７２２に接続される外部装置を駆動する能力を有し
ている。また、第２の出力バッファ７０６Ａは、第１の
出力バッファ７０７Ａ及び第１の半導体チップ７０１上
に形成されている第１の機能素子を駆動する能力を有し
ている。
【０１６１】第１の入力バッファ７０７Ｂは第１の半導
体チップ７０１上に形成されている第１の機能素子及び
第２の入力バッファ７０６Ｂを駆動する能力を有してい
る。また、第２の入力バッファ７０６Ｂは第２の半導体
チップ７０２上に形成されている第２の機能素子を駆動
する能力を有している。
【０１６２】まず、第２の半導体チップ７０２に形成さ
れた第２の機能素子から出力される駆動信号により、外
部電極パッド７２２に接続された外部装置を駆動する場
合には、駆動信号は、第２の出力バッファ７０６Ａ、第
１の信号配線７２３、第１の機能素子、第１の出力バッ
ファ７０７Ａ及び第２の信号配線７２４を経由して外部
電極パッド７２２から出力される。この場合、外部装置
は駆動能力の大きい第１の出力バッファ７０７Ａにより
駆動されるので、第２の出力バッファ７０６Ａは、第１
の半導体チップ７０１の第１の機能素子及び第１の出力
バッファ７０７Ａを駆動する能力を有しておればよいの
で、第２の出力バッファ７０６Ａを小型化つまり占有面
積の低減を図ることができるので、第２の半導体チップ
７０２の小型化が可能になる。また、外部電極パッド７
２２から出力される駆動信号の波形７０９は第２の出力
バッファ７０６Ａから出力される駆動信号の波形７０８
に対して鈍らない。
【０１６３】次に、外部電極パッド７２２に接続された
外部装置により、第２の半導体チップ７０２に形成され
た第２の機能素子を駆動する場合には、駆動信号は、第
２の信号配線７２４、第１の入力バッファ７０７Ｂ、第
１の機能素子、第１の信号配線７２３及び第２の入力バ
ッファ７０６Ｂを経由して第２の機能素子に入力され
る。この場合、第２の機能素子は第２の入力バッファ７
０６Ｂにより駆動されるので、第１の入力バッファ７０
７Ｂは、第１の半導体チップ７０１の第１の機能素子及
び第２の入力バッファ７０６Ｂを駆動する能力を有して
おればよい。このため、第１の入力バッファ７０７Ｂを
小型化つまり占有面積の低減を図ることができるので、
第１の半導体チップ７０１の小型化が可能になる。
【０１６４】以下、本発明の第７の実施形態に係る半導
体装置の製造方法におけるＭＢＢ実装工程について、図
１４（ａ）〜（ｄ）を参照しながら説明する。
【０１６５】まず、図１４（ａ）に示すように、第１の
半導体チップ７０１の第１の電極パッド７０３及び第２
の半導体チップ７０２の第２の電極パッド７０４上に第
１及び第２のバンプ７０５Ａ，７０６Ｂをそれぞれ形成
しておく。
【０１６６】次に、図１４（ｂ）に示すように、ボンデ
ィングパッド７２１、第１及び第２の信号配線７２３，
７２４並びに外部電極パッド７２２等が形成されたセラ
ミック多層基板３３の上に、光硬化性の絶縁樹脂７１０
をディスペンサ等を用いて滴下する。
【０１６７】次に、セラミック多層基板７２０の上方
に、第２の半導体チップ７０２を配置した後、第２の半
導体チップ７０２の第２のバンプ７０５Ｂとセラミック
多層基板７２０のボンディングパッド７２１との位置合
わせをする。両者の位置合わせは、２つのカメラにより
第１の半導体チップ７０１の主面及びセラミック多層基
板７２０の主面の各パターンを認識させた後、両方のパ
ターンを合体させることにより行なう。
【０１６８】次に、図１４（ｃ）に示すように、第２の
バンプ７０５Ｂとボンディングパッド７２１との位置合
わせが完了すると、第１の半導体チップ７０１をセラミ
ック多層基板７２０に対して加圧ツール７１１により加
圧する。この加圧により、絶縁樹脂７１０は第２のバン
プ７０５Ｂとボンディングパッド７２１との間から排出
され、第２のバンプ７０５Ｂとボンディングパッド７２
１とは電気的に接続する。その後、紫外光（ＵＶ光）７
１２を照射して光硬化性の絶縁樹脂７１０を硬化させ
る。
【０１６９】絶縁樹脂７１０の硬化が完了した後、図１
４（ｄ）に示すように、加圧治具７１１を取り去ると、
第２の半導体チップ７０２の第２のバンプ７０５Ｂとセ
ラミック多層基板７２０のボンディングパッド７２１と
の接続が完了し、第２の半導体チップ７０２のセラミッ
ク多層基板７２０への実装が完了する。その後、前記と
同様の工程により、第１の半導体チップ７０１をセラミ
ック多層基板７２０に実装する。
【０１７０】尚、第１及び第２の半導体チップ７０１，
７０２のセラミック多層基板７２０への実装法として
は、ＭＢＢ法に代えて、はんだバンプを用いるフリップ
チップ実装法、ワイヤボンディング実装法又はＴＡＢ実
装法等を用いてもよい。
【０１７１】尚、第１〜第７の実施形態に係る半導体装
置は、コンピュータ用のエミュレータ（インサーキット
エミュレーション：ＩＣＥ）モジュール等を構成した場
合に特に有効である。この場合、第２の半導体チップを
ＭＣＵ、第１の半導体チップをエミュレーション機能を
持つチップ（いわゆるＩＣＥチップ）とした場合、第２
の半導体チップのＭＣＵは、汎用チップとして単体でも
用いることが可能であると共に単体で使用する方がより
一般的であるため、チップ単体のコスト削減という立場
からエミュレーション機能を持つチップである第１の半
導体チップに形成されるバッファのサイズはできるだけ
小さい方が望ましい。また、エミュレーション機能を持
つチップもコスト削減の立場からチップサイズを小さく
する必要があり、これらの見地から前記の第１〜第７の
実施形態に係る構成を用いることは極めて有効である。
【０１７２】（第８の実施形態）以下、本発明の第８の
実施形態に係る半導体装置及びその製造方法について図
面を参照しながら説明する。
【０１７３】図１５は、第８の実施形態に係るマルチチ
ップモジュールの半導体装置の平面構造を示している。
図１５に示すように、アルミナセラミック等よりなるセ
ラミック多層基板８００の上には、第１の半導体チップ
８０１及び第２の半導体チップ８０２がそれぞれ搭載さ
れていると共に、外部装置と接続される外部電極パッド
８０３が形成されている。第１の半導体チップ８０１の
上には第１の出力バッファ８０５及び第１の電極パッド
８１１が形成されていると共に、第２の半導体チップ８
０２の上には入力バッファ８０６、第２の出力バッファ
８０７、第２の電極パッド８１２及び第３の電極パッド
８１３が形成されている。尚、第１の半導体チップ８０
１に形成されている第１の機能素子及び第２の半導体チ
ップ８０２に形成されている第２の機能素子については
図示の都合上省略している。
【０１７４】第８の実施形態の特徴として、セラミック
多層基板８００の上における第１の半導体チップ８０１
と第２の半導体チップ８０２との間に第１の中継用バッ
ファチップ８１５が設けられていると共に、セラミック
多層基板８００の上における第２の半導体チップ８０２
と外部電極パッド８０３との間に第２の中継用バッファ
チップ８１６が設けられている。この場合、第１の中継
用バッファチップ８１５には、第１の出力バッファ８０
５から出力される信号を増幅して信号波形をリフレッシ
ュする第１の中継バッファ８１７、第４の電極パッド８
１８及び第５の電極パッド８１９が形成されている。ま
た、第２の中継用バッファチップ８１６には、第２の出
力バッファ８１３から出力される信号を増幅して信号波
形をリフレッシュする第２の中継バッファ８２０、第６
の電極パッド８２１及び第７の電極パッド８２２が形成
されている。
【０１７５】また、第１の半導体チップ８０１と第１の
中継用バッファチップ８１５との間には第１の信号配線
８２５が設けられ、第１の中継用バッファチップ８１５
と第２の半導体チップ８０２との間には第２の信号配線
８２６が設けられ、第２の半導体チップ８０２と第２の
中継用バッファチップ８１６との間には第３の信号配線
８２７が設けられ、第２の中継用バッファチップ８１６
と外部電極パッド８０３との間には第４の信号配線８２
８が設けられている。第１の電極パッド８１１及び第４
の電極パッド８１８と第１の信号配線８２５、第２の電
極パッド８１２及び第５の電極パッド８１９と第２の信
号配線８２６、第３の電極パッド８１３及び第６の電極
パッド８２１と第３の信号配線８２７、及び第７の電極
パッド８２２と第４の信号配線８２８とはそれぞれボン
ディングワイヤ８２９によって接続されている。
【０１７６】第１の半導体チップ８０１に形成された第
１の機能素子から出力される駆動信号により、外部電極
パッド８０３に接続される外部装置を駆動する場合に
は、図１５の矢印に示すように、駆動信号は、第１の出
力バッファ８０５、第１の信号配線８２５、第１の中継
バッファ８１７、第２の信号配線８２６、入力バッファ
８０６、第２の機能素子、第２の出力バッファ８０７、
第３の信号配線８２７、第２の中継バッファ８２０及び
第４の信号配線８２８を経由して外部電極パッド８０３
から外部装置に出力される。
【０１７７】図１６（ａ）において、実線で示す８５１
は第１の機能素子から出力される駆動信号の第１の電極
パッド８１１における信号波形を模式的に示し、破線で
示す８５２は第１の機能素子から出力される駆動信号の
第２の電極パッド８１２における信号波形を模式的に示
している。また、図１６（ｂ）において、実線で示す８
５３は第２の機能素子から出力される駆動信号の第３の
電極パッド８１３における信号波形を模式的に示し、破
線で示す８５４は第１の機能素子から出力される駆動信
号の外部電極パッド８０３における信号波形を模式的に
示している。
【０１７８】前述したように、第１の中継バッファ８１
７は、第１の出力バッファ８０５から入力バッファ８０
６に出力される信号の波形をリフレッシュする機能を有
しているので、信号波形８５２は信号波形８５１に対し
て鈍らない。また、第２の中継バッファ８２１は、第２
の出力バッファ８０７から外部電極パッド８０３に出力
される信号の波形をリフレッシュする機能を有している
ので、信号波形８５４は信号波形８５３に対して鈍らな
い。このように、第１の機能素子から出力され外部装置
に入力される駆動信号の波形鈍りを防止できるため、外
部装置においては、所望の立ち上がり時間及び立ち下が
り時間を得ることができるので、高速動作時においても
所望の動作周波数を実現できる。
【０１７９】以下、図１７（ａ）〜（ｃ）を参照しなが
ら第８の実施形態に係る半導体装置の製造方法について
説明する。
【０１８０】まず、図示は省略しているが、第１の半導
体チップ８０１上に第１の機能素子、第１の出力バッフ
ァ８０５及び第１の電極パッド８１１を形成し、第２の
半導体チップ８０２上に第２の機能素子、入力バッファ
８０６、第２の出力バッファ８０７及び第３の電極パッ
ド８１３を形成し、第１の中継用バッファチップ８１５
上に第１の中継バッファ８１７、第４の電極パッド８１
８及び第５の中継パッド８１９を形成し、第２の中継用
バッファチップ８１６上に第２の中継バッファ、第６の
電極パッド８２１及び第７の電極パッド８２２を形成し
ておく。
【０１８１】次に、図１７（ａ）に示すように、多層配
線が形成されたセラミック基板８００の上に、外部装置
が接続される外部電極パッド８０３（図１７（ａ）にお
いては図示を省略している。）、第１の半導体チップ８
０１の搭載領域と第１の中継用バッファチップ８１５の
搭載領域とを接続する第１の信号配線８２５、第１の中
継用バッファチップ８１５の搭載領域と第２の半導体チ
ップ８０２の搭載領域とを接続する第２の信号配線８２
６、第２の半導体チップ８０２の搭載領域と第２の中継
用バッファチップ８１６の搭載領域とを接続する第３の
信号配線８２７、及び第２の中継用バッファチップ８１
６の搭載領域と外部電極パッド８０３とを接続する第４
の信号配線８２８を形成する。尚、図１７（ａ）におい
ては、図示の都合上、第３の信号配線８２７及び第４の
信号配線８２８は同一の信号配線として示している。そ
の後、第１の半導体チップ８０１の搭載領域、第１の中
継用バッファチップ８１５の搭載領域、第２の半導体チ
ップ８０２の搭載領域及び第２の中継用バッファチップ
８１６の搭載領域に熱硬化性の導電性樹脂８３０を塗布
する。
【０１８２】次に、図１７（ｂ）に示すように、第１の
半導体チップ８０１、第１の中継用バッファチップ８１
５、第２の半導体チップ８０２及び第２の中継用バッフ
ァチップ８１６を対応する導電性樹脂８３０の上にそれ
ぞれ載置した後、図示しない加圧・加熱ツールにより第
１の半導体チップ８０１、第１の中継用バッファチップ
８１５、第２の半導体チップ８０２及び第２の中継用バ
ッファチップ８１６を加圧及び加熱して導電性樹脂８３
０を硬化させることにより、第１の半導体チップ８０
１、第１の中継用バッファチップ８１５、第２の半導体
チップ８０２及び第２の中継用バッファチップ８１６を
セラミック基板８００にそれぞれ固定する。
【０１８３】次に、図１７（ｃ）に示すように、第１の
電極パッド８１１及び第４の電極パッド８１８と第１の
信号配線８２５、第２の電極パッド８１２及び第５の電
極パッド８１９と第２の信号配線８２６、第３の電極パ
ッド８１３及び第６の電極パッド８２１と第３の信号配
線８２７、及び第７の電極パッド８２２と第４の信号配
線８２８とをボンディングワイヤ８２９によってそれぞ
れ接続すると、図１５に示す第８の実施形態に係る半導
体装置が得られる。
【０１８４】（第９の実施形態）以下、本発明の第９の
実施形態に係る半導体装置について図１８を参照しなが
ら説明する。
【０１８５】図１８は、第９の実施形態に係るマルチチ
ップモジュールの半導体装置の平面構造を示している。
図１８に示すように、セラミック多層基板９００の上に
は、第１の半導体チップ９０１及び第２の半導体チップ
９０２がそれぞれ搭載されていると共に外部電極パッド
９０３が形成されている。第２の半導体チップ９０２の
上には第１の入力バッファ９０５、出力バッファ９０
６、第１の電極パッド９１１及び第２の電極パッド９１
２が形成されていると共に、第１の半導体チップ９０２
の上には第２の入力バッファ９０７及び第３の電極パッ
ド９１３が形成されている。尚、第１の半導体チップ９
０１内に形成されている第１の機能素子及び第２の半導
体チップ９０２内に形成されている第２の機能素子につ
いては図示の都合上省略している。尚、第９の実施形態
の特徴として、セラミック多層基板９００の上における
外部電極パッド９０３と第２の半導体チップ９０２との
間に第１の中継用バッファチップ９１５が設けられてい
ると共に、セラミック多層基板９００の上における第２
の半導体チップ９０２と第１の半導体チップ９０１との
間に第２の中継用バッファチップ９１６が設けられてい
る。この場合、第１の中継用バッファチップ９１５に
は、外部電極パッド９０３から出力される信号の波形を
リフレッシュする第１の中継バッファ９１７、第４の電
極パッド９１８及び第５の電極パッド９１９が形成され
ている。また、第２の中継用バッファチップ９１６に
は、出力バッファ９０６から出力される信号の波形をリ
フレッシュする第２の中継バッファ９２０、第６の電極
パッド９２１及び第７の電極パッド９２２が形成されて
いる。
【０１８６】また、外部電極パッド９０３と第１の中継
用バッファチップ９１５との間には第１の信号配線９２
５が設けられ、第１の中継用バッファチップ９１５と第
２の半導体チップ９０２との間には第２の信号配線９２
６が設けられ、第２の半導体チップ９０２と第２の中継
用バッファチップ９１６との間には第３の信号配線９２
７が設けられ、第２の中継用バッファチップ９１６と第
１の半導体チップ９０１との間には第４の信号配線９２
８が設けられている。第４の電極パッド９１８と第１の
信号配線９２５、第１の電極パッド９１１及び第５の電
極パッド９１９と第２の信号配線９２６、第２の電極パ
ッド９１２及び第６の電極パッド９２１と第３の信号配
線９２７、及び第３の電極パッド９１３及び第７の電極
パッド９２２と第４の信号配線９２８とはそれぞれボン
ディングワイヤ９２９によって接続されている。
【０１８７】外部電極パッド９０３に接続される外部装
置から出力される駆動信号により、第１の半導体チップ
９０１に形成された第１の機能素子を駆動する場合に
は、図１８の矢印に示すように、外部電極パッド９０３
に入力された駆動信号は、第１の信号配線９２５、第１
の中継バッファ９１７、第２の信号配線９２６、第１の
入力バッファ９０５、第２の機能素子、出力バッファ９
０６、第３の信号配線９２７、第２の中継バッファ９２
０、第４の信号配線９２８及び第２の入力バッファ９０
７を経由して第１の機能素子に入力される。
【０１８８】第９の実施形態においては、第１の中継バ
ッファ９１７は、外部電極パッド９０３から出力され第
１の入力バッファ９０５に入力される信号の波形をリフ
レッシュする機能を有していると共に、第２の中継バッ
ファ９２０は、出力バッファ９０６から出力され第２の
入力バッファ９０７に入力される信号の波形をリフレッ
シュする機能を有している。このため、外部装置から出
力され第１の機能素子に入力される駆動信号の波形鈍り
を防止できるため、第１の機能素子においては、所望の
立ち上がり時間及び立ち下がり時間を得ることができる
ので、高速動作時においても所望の動作周波数を実現で
きる。
【０１８９】
【発明の効果】請求項１の発明に係る半導体装置による
と、第２の出力バッファは第１の機能素子及び第１の出
力バッファを駆動する能力を有しておればよいため、該
第２の出力バッファの駆動能力を低減できるので、外部
装置に出力される駆動信号の波形を鈍らせることなく、
第２の半導体チップの小型化ひいては半導体装置全体の
小型化を図ることができる。
【０１９０】請求項２の発明に係る半導体装置による
と、第２の出力バッファの駆動能力を第１のバッファの
駆動能力よりも小さくしたため、第２の半導体チップの
一層の小型化を図ることができる。
【０１９１】請求項３の発明に係る半導体装置による
と、第１の半導体チップに形成された第１の電極パッド
と第２の半導体チップに形成された第２の電極パッドと
をバンプによって接続したため、第１の半導体チップと
第２の半導体チップとがモジュール化されてなる半導体
装置の小型化を図ることができると共に、外部装置に出
力される駆動信号の波形の鈍りを一層低減することがで
きる。
【０１９２】請求項４の発明に係る半導体装置による
と、第１の入力バッファは第１の機能素子及び第２の入
力バッファを駆動する能力を有しておればよいので、第
１の入力バッファの駆動能力を低減できるので、第２の
機能素子に入力される駆動信号の波形を鈍らせることな
く、第１の半導体チップひいては半導体装置全体の小型
化を図ることができる。
【０１９３】請求項５の発明に係る半導体装置による
と、第１の半導体チップに形成された第１の電極パッド
と第２の半導体チップに形成された第２の電極パッドと
をバンプによって接続したため、第１の半導体チップと
第２の半導体チップとがモジュール化されてなる半導体
装置の小型化を図ることができると共に、第２の機能素
子に入力される駆動信号の波形の鈍りを一層低減するこ
とができる。
【０１９４】請求項６の発明に係る半導体装置による
と、第１の半導体チップに形成された信号配線が外部装
置の立ち上がり時間及び立ち下がり時間がそれぞれ所定
時間内となるようなインピーダンスを有しているため、
第２の半導体チップに形成される出力バッファの駆動能
力を低減できるので第２の半導体チップの小型化を図る
ことができると共に、第１の半導体チップに外部装置を
駆動するための出力バッファを設けなくてもよいので第
１の半導体チップの小型化を図ることができ、これらに
よって半導体装置全体の小型化を図ることができる。
【０１９５】請求項７の発明に係る半導体装置による
と、第１の半導体チップに形成された第１の電極パッド
と第２の半導体チップに形成された第２の電極パッドと
をバンプによって接続したため、第１の半導体チップと
第２の半導体チップとがモジュール化されてなる半導体
装置の小型化を図ることができると共に、外部装置に出
力される駆動信号の波形の鈍りを一層低減することがで
きる。
【０１９６】請求項８の発明に係る半導体装置による
と、外部装置と接続される外部電極パッドが第１の半導
体チップ上における第２の半導体チップの周辺部に形成
されているため、第１の電極パッドと外部電極パッドと
を接続する信号配線の長さを短くでき、第２の半導体チ
ップに形成される出力バッファの駆動能力を一層低減で
きるので、第２の半導体チップひいては半導体装置全体
の一層の小型化を図ることができる。
【０１９７】請求項９の発明に係る半導体装置による
と、第１の半導体チップに形成された信号配線が第２の
機能素子の立ち上がり時間及び立ち下がり時間がそれぞ
れ所定時間内となるようなインピーダンスを有している
ため、第１の半導体チップに入力バッファを設けなくて
もよいので、第１の半導体チップひいては半導体装置全
体の小型化を図ることができる。
【０１９８】請求項１０の発明に係る半導体装置による
と、第１の半導体チップに形成された第１の電極パッド
と第２の半導体チップに形成された第２の電極パッドと
をバンプによって接続したため、第１の半導体チップと
第２の半導体チップとがモジュール化されてなる半導体
装置の小型化を図ることができると共に、第１の機能素
子に入力される駆動信号の波形の鈍りを一層低減するこ
とができる。
【０１９９】請求項１１の発明に係る半導体装置による
と、外部装置と接続される外部電極パッドが第１の半導
体チップ上における第２の半導体チップの周辺部に形成
されているため、第１の電極パッドと外部電極パッドと
を接続する信号配線の長さを短くできるので、第２の半
導体チップに形成される出力バッファの駆動能力を一層
低減することができる。
【０２００】請求項１２の発明に係る半導体装置による
と、第２の機能素子から出力される駆動信号を、第２の
半導体チップに形成された外部電極パッドから、第１の
半導体チップを経由することなく外部装置に入力するこ
とができるので、第１の半導体チップに外部装置を駆動
するための出力バッファを設けなくてもよいので、第１
の半導体チップひいては半導体装置全体の小型化を図る
ことができる。
【０２０１】請求項１３の発明に係る半導体装置による
と、外部装置から出力される駆動信号を、第２の半導体
チップに形成された外部電極パッドから、第１の半導体
チップを経由することなく入力バッファを介して第２の
機能素子に入力することができるので、第１の半導体チ
ップに入力バッファを設けなくてもよいので、第１の半
導体チップひいては半導体装置全体の小型化を図ること
ができる。
【０２０２】請求項１４の発明に係る半導体装置による
と、機能素子から出力される駆動信号は増幅された状態
で外部電極パッドから外部装置に出力されるため、外部
装置に入力される駆動信号の波形鈍りが低減するので、
高速動作時においても所望の動作周波数を実現すること
ができる。
【０２０３】請求項１５の発明に係る半導体装置による
と、外部装置から出力され外部電極パッドに入力された
駆動信号は増幅された状態で機能素子に入力されるた
め、機能素子に入力される駆動信号の波形鈍りが低減す
るので、高速動作時においても所望の動作周波数を実現
することができる。
【０２０４】請求項１６の発明に係る半導体装置による
と、第１の機能素子から出力される駆動信号は増幅され
た状態で第２の機能素子に入力されるため、機能素子に
入力される駆動信号の波形鈍りが低減するので、高速動
作時においても所望の動作周波数を実現することができ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置の断
面図である。
【図２】（ａ）〜（ｄ）は前記第１の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図３】本発明の第２の実施形態に係る半導体装置の断
面図である。
【図４】（ａ）及び（ｂ）は前記第２の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図５】本発明の第３の実施形態に係る半導体装置の平
面図である。
【図６】（ａ）〜（ｄ）は前記第３の実施形態に係る半
導体装置の製造方法の各工程を示す断面図である。
【図７】本発明の第４の実施形態に係る半導体装置の平
面図である。
【図８】（ａ）及び（ｂ）は前記第４の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図９】本発明の第５の実施形態に係る半導体装置の平
面図である。
【図１０】（ａ）〜（ｅ）は前記第５の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図１１】本発明の第６の実施形態に係る半導体装置の
断面図である。
【図１２】（ａ）〜（ｃ）は前記第６の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図１３】本発明の第７の実施形態に係る半導体装置の
断面図である。
【図１４】（ａ）〜（ｄ）は前記第７の実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図１５】本発明の第８の実施形態に係る半導体装置の
平面図である。
【図１６】（ａ）は前記第８の実施形態に係る半導体装
置において、第１の半導体チップから出力される信号の
波形と第２の半導体チップに入力される信号の波形とを
比較する図であり、（ｂ）は前記第８の実施形態に係る
半導体装置において、第２の半導体チップから出力され
る信号の波形と外部電極パッドから外部装置に出力され
る信号の波形とを比較する図である。
【図１７】（ａ）〜（ｃ）は、前記第８の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
【図１８】本発明の第９の実施形態に係る半導体装置の
平面図である。
【図１９】第１の従来例に係る半導体装置の断面図であ
る。
【図２０】（ａ）〜（ｄ）は前記第１の従来例に係る半
導体装置の製造方法の各工程を示す断面図である。
【図２１】（ａ）及び（ｂ）は前記第１の従来例に係る
半導体装置の製造方法の各工程を示す断面図である。
【図２２】第２の従来例に係る半導体装置の断面図であ
る。
【図２３】（ａ）〜（ｄ）は前記第２の従来例に係る半
導体装置の製造方法の各工程を示す断面図である。
【図２４】第３の従来例に係る半導体装置の平面図であ
る。
【図２５】前記第３の従来例に係る半導体装置の製造方
法の各工程を示す断面図である。
【図２６】前記第３の従来例に係る半導体装置におい
て、第１の半導体チップから出力される信号の波形と第
２の半導体チップの入力される信号の波形とを比較して
説明する図である。
【符号の説明】
１０１ 第１の半導体チップ １０２ 第２の半導体チップ １０３ 第１の電極パッド １０４ 第２の電極パッド １０５ バンプ １０６ 外部電極パッド １０７ 信号配線 １０８Ａ 第１の出力バッファ １０８Ｂ 第１の入力バッファ １０９Ａ 第２の出力バッファ １０９Ｂ 第２の入力バッファ １１３ 絶縁樹脂 １１４ 加圧・加熱ツール ２０１ 第１の半導体チップ ２０２ 第２の半導体チップ ２０３ 第１の電極パッド ２０４ 第２の電極パッド ２０５ ボンディングワイヤ ２０６ 外部電極パッド ２０７ 信号配線 ２０８Ａ 第１の出力バッファ ２０８Ｂ 第１の入力バッファ ２０９Ａ 第２の出力バッファ ２０９Ｂ 第２の入力バッファ ３０１ 第１の半導体チップ ３０２ 第２の半導体チップ ３０３ 第１の電極パッド ３０４ 第２の電極パッド ３０５ バンプ ３０６ 外部電極パッド ３０７ 信号配線 ３０８Ａ 出力バッファ ３０８Ｂ 入力バッファ ３１２ 絶縁樹脂 ３１３ 加圧・加熱ツール ４０１ 第１の半導体チップ ４０２ 第２の半導体チップ ４０３ 第１の電極パッド ４０４ 第２の電極パッド ４０５ ボンディングワイヤ ４０６ 外部電極パッド ４０７ 信号配線 ４０８Ａ 出力バッファ ４０８Ｂ 入力バッファ ５０１ 第１の半導体チップ ５０２ 第２の半導体チップ ５０３ 第１の電極パッド ５０４ 第２の電極パッド ５０５ バンプ ５０６Ａ 第１の外部電極パッド ５０６Ｂ 第２の外部電極パッド ５０７ 信号配線 ５０８Ａ 出力バッファ ５０８Ｂ 入力バッファ ５１１ ＴＡＢリード ５１２ 絶縁樹脂 ５１３ 加圧・加熱ツール ５１４ バンプ ６０１ 第１の半導体チップ ６０２ 第２の半導体チップ ６０３ 第１の電極パッド ６０４Ａ 第２の電極パッド ６０４Ｂ 第２の外部電極パッド ６０５ ボンディングワイヤ ６０６ 第１の外部電極パッド ６０７ 信号配線 ６０８Ａ 第１の出力バッファ ６０８Ｂ 第１の入力バッファ ６０９Ａ 第２の出力バッファ ６０９Ｂ 第２の入力バッファ ６１２ ＴＡＢリード ６１３ バンプ ７０１ 第１の半導体チップ ７０２ 第２の半導体チップ ７０３ 第１の電極パッド ７０４ 第２の電極パッド ７０５Ａ 第１のバンプ ７０５Ｂ 第２のバンプ ７０６Ａ 第２の出力バッファ ７０６Ｂ 第２の入力バッファ ７０７Ａ 第１の出力バッファ ７０７Ｂ 第１の入力バッファ ７１０ 光硬化性絶縁樹脂 ７１１ 加圧ツール ７１２ 紫外光 ７２０ セラミック多層基板 ７２１ ボンディングパッド ７２２ 外部電極パッド ７２３ 第１の信号配線 ７２４ 第２の信号配線 ８００ セラミック多層基板 ８０１ 第１の半導体チップ ８０２ 第２の半導体チップ ８０３ 外部電極パッド ８０５ 第１の出力バッファ ８０６ 入力バッファ ８０７ 第２の出力バッファ ８１１ 第１の電極パッド ８１２ 第２の電極パッド ８１３ 第３の電極パッド ８１５ 第１の中継用バッファチップ ８１６ 第２の中継用バッファチップ ８１７ 第１の中継バッファ ８１８ 第４の電極パッド ８１９ 第５の電極パッド ８２０ 第２の中継バッファ ８２１ 第６の電極パッド ８２２ 第７の電極パッド ８２５ 第１の信号配線 ８２６ 第２の信号配線 ８２７ 第３の信号配線 ８２８ 第４の信号配線 ８２９ ボンディングワイヤ ８３０ 導電性樹脂 ８５１、８５２、８５３、８５４ 信号波形 ９００ セラミック多層基板 ９０１ 第１の半導体チップ ９０２ 第２の半導体チップ ９０３ 外部電極パッド ９０５ 第１の入力バッファ ９０６ 出力バッファ ９０７ 第２の入力バッファ ９１１ 第１の電極パッド ９１２ 第２の電極パッド ９１３ 第３の電極パッド ９１５ 第１の中継用バッファチップ ９１６ 第２の中継用バッファチップ ９１７ 第１の中継バッファ ９１８ 第４の電極パッド ９１９ 第５の電極パッド ９２０ 第２の中継バッファ ９２１ 第６の電極パッド ９２２ 第７の電極パッド ９２５ 第１の信号配線 ９２６ 第２の信号配線 ９２７ 第３の信号配線 ９２８ 第４の信号配線 ９２９ ボンディングワイヤ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松木 敏夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山下 太紀夫 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山口 聖司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 春日 義昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 第１の機能素子を有する第１の半導体チ
    ップと、 第２の機能素子を有し前記第１の半導体チップと電気的
    に接続された第２の半導体チップと、 前記第１の半導体チップ上に形成されており、該第１の
    半導体チップに接続される外部装置を駆動する能力を持
    つ第１の出力バッファと、 前記第２の半導体チップ上に形成されており、前記第１
    の機能素子及び前記第１の出力バッファを駆動する能力
    を持つ第２の出力バッファとを備えており、 前記第２の機能素子から出力される駆動信号は、前記第
    ２の出力バッファ、前記第１の機能素子及び前記第１の
    出力バッファを介して前記外部装置に入力されることを
    特徴とする半導体装置。
  2. 【請求項２】 前記第２の出力バッファの駆動能力は前
    記第１のバッファの駆動能力よりも小さいことを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】 前記第１の半導体チップと前記第２の半
    導体チップとは、前記第１の半導体チップに形成された
    第１の電極パッドと前記第２の半導体チップに形成され
    た第２の電極パッドとがバンプによって接続されること
    により、電気的に接続されていることを特徴とする請求
    項１に記載の半導体装置。
  4. 【請求項４】 第１の機能素子を有する第１の半導体チ
    ップと、 第２の機能素子を有し前記第１の半導体チップと電気的
    に接続された第２の半導体チップと、 前記第１の半導体チップ上に形成された第１の入力バッ
    ファと、 前記第２の半導体チップ上に形成されており、前記第２
    の機能素子を駆動する能力を持つ第２の入力バッファと
    を備えており、 前記第１の入力バッファは、前記第１の機能素子及び前
    記第２の入力バッファを駆動する能力を持ち、 前記第１の半導体チップに接続される外部装置から出力
    される駆動信号は、前記第１の入力バッファ、前記第１
    の機能素子及び前記第２の入力バッファを介して前記第
    ２の機能素子に入力されることを特徴とする半導体装
    置。
  5. 【請求項５】 前記第１の半導体チップと前記第２の半
    導体チップとは、前記第１の半導体チップに形成された
    第１の電極パッドと前記第２の半導体チップに形成され
    た第２の電極パッドとがバンプによって接続されること
    により、電気的に接続されていることを特徴とする請求
    項４に記載の半導体装置。
  6. 【請求項６】 第１の機能素子を有する第１の半導体チ
    ップと、 第２の機能素子を有し前記第１の半導体チップと電気的
    に接続された第２の半導体チップと、 前記第２の半導体チップ上に形成された出力バッファ
    と、 前記第１の半導体チップ上に形成されており、前記第２
    の機能素子から前記出力バッファを介して入力された駆
    動信号を前記第１の半導体チップに接続される外部装置
    に出力する信号配線とを備えており、 前記信号配線は、前記駆動信号により駆動される前記外
    部装置の立ち上がり時間及び立ち下がり時間がそれぞれ
    所定時間内となるようなインピーダンスを有しているこ
    とを特徴とする半導体装置。
  7. 【請求項７】 前記第１の半導体チップと前記第２の半
    導体チップとは、前記第１の半導体チップに形成された
    第１の電極パッドと前記第２の半導体チップに形成され
    た第２の電極パッドとがバンプによって接続されること
    により、電気的に接続されていることを特徴とする請求
    項６に記載の半導体装置。
  8. 【請求項８】 前記第１の半導体チップの前記外部装置
    と接続される外部電極パッドは前記第１の半導体チップ
    上における前記第２の半導体チップの周辺部に形成され
    ており、前記信号配線は前記第１の電極パッドと前記外
    部電極パッドとを接続するように形成されていることを
    特徴とする請求項７に記載の半導体装置。
  9. 【請求項９】 第１の機能素子を有する第１の半導体チ
    ップと、 第２の機能素子を有し前記第１の半導体チップと電気的
    に接続された第２の半導体チップと、 前記第２の半導体チップ上に形成された入力バッファ
    と、 前記第１の半導体チップ上に形成されており、該第１の
    半導体チップに接続される外部装置から入力される駆動
    信号を前記入力バッファを介して前記第２の機能素子に
    出力する信号配線とを備えており、 前記信号配線は、前記駆動信号により駆動される前記第
    ２の機能素子の立ち上がり時間及び立ち下がり時間がそ
    れぞれ所定時間内となるようなインピーダンスを有して
    いることを特徴とする半導体装置。
  10. 【請求項１０】 前記第１の半導体チップと前記第２の
    半導体チップとは、前記第１の半導体チップに形成され
    た第１の電極パッドと前記第２の半導体チップに形成さ
    れた第２の電極パッドとがバンプによって接続されるこ
    とにより、電気的に接続されていることを特徴とする請
    求項９に記載の半導体装置。
  11. 【請求項１１】 前記第１の半導体チップの前記外部装
    置と接続される外部電極パッドは前記第１の半導体チッ
    プの上における前記第２の半導体チップの周辺部に形成
    されており、前記信号配線は前記第１の電極パッドと前
    記外部電極とを接続するように形成されていることを特
    徴とする請求項１０に記載の半導体装置。
  12. 【請求項１２】 第１の機能素子を有する第１の半導体
    チップと、 第２の機能素子及び外部装置に接続される外部電極パッ
    ドを有する第２の半導体チップと、 前記第２の半導体チップ上に形成されており、前記外部
    装置を駆動する能力を持つ出力バッファとを備えてお
    り、 前記第１の半導体チップと前記第２の半導体チップと
    は、前記第１の半導体チップにおける前記第１の機能素
    子が形成されている面と前記第２の半導体チップにおけ
    る前記第２の機能素子が形成されている面とが同方向を
    向く状態で電気的に接続されており、 前記第２の機能素子から出力される駆動信号は前記出力
    バッファを介して前記外部電極パッドに入力され、該外
    部電極パッドから前記外部装置に出力されることを特徴
    とする半導体装置。
  13. 【請求項１３】 第１の機能素子を有する第１の半導体
    チップと、 第２の機能素子及び外部装置に接続される外部電極パッ
    ドを有する第２の半導体チップと、 前記第２の半導体チップ上に形成されており、前記第２
    の機能素子を駆動する能力を持つ入力バッファとを備え
    ており、 前記第１の半導体チップと前記第２の半導体チップと
    は、前記第１の半導体チップにおける前記第１の機能素
    子が形成されている面と前記第２の半導体チップにおけ
    る前記第２の機能素子が形成されている面とが同方向を
    向く状態で電気的に接続されており、 前記外部装置から前記外部電極パッドに出力される駆動
    信号は前記入力バッファを介して前記第２の機能素子に
    入力されることを特徴とする半導体装置。
  14. 【請求項１４】 外部装置に接続される外部電極パッド
    を有する回路基板と、 前記回路基板の上に設けられており、前記外部装置を駆
    動する駆動信号を出力する機能素子を有する半導体チッ
    プと、 前記回路基板上に、入力側が前記機能素子に接続され且
    つ出力側が前記外部電極パッドに接続されるように設け
    られており、前記機能素子から出力される駆動信号を増
    幅して前記外部電極パッドに出力するバッファとを備え
    ていることを特徴とする半導体装置。
  15. 【請求項１５】 外部装置に接続される外部電極パッド
    を有する回路基板と、 前記回路基板の上に設けられており、前記外部装置から
    出力される駆動信号により駆動される機能素子を有する
    半導体チップと、 前記回路基板上に、入力側が前記外部電極パッドに接続
    され且つ出力側が前記機能素子に接続されるように設け
    られており、前記外部装置から出力される駆動信号を増
    幅して前記機能素子に出力するバッファとを備えている
    ことを特徴とする半導体装置。
  16. 【請求項１６】 回路基板と、 前記回路基板の上に設けられており、第１の機能素子を
    有する第１の半導体チップと、 前記回路基板の上に設けられており、前記第１の機能素
    子から出力される駆動信号により駆動される第２の機能
    素子を有する第２の半導体チップと、 前記回路基板上に、入力側が前記第１の機能素子に接続
    され且つ出力側が前記第２の機能素子に接続されるよう
    に設けられており、前記第１の機能素子から出力される
    駆動信号を増幅して前記第２の機能素子に出力するバッ
    ファとを備えていることを特徴とする半導体装置。
JP8310612A 1996-05-13 1996-11-21 半導体装置 Pending JPH1032306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8310612A JPH1032306A (ja) 1996-05-13 1996-11-21 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11729796 1996-05-13
JP8-117297 1996-05-13
JP8310612A JPH1032306A (ja) 1996-05-13 1996-11-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH1032306A true JPH1032306A (ja) 1998-02-03

Family

ID=26455441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8310612A Pending JPH1032306A (ja) 1996-05-13 1996-11-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH1032306A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11175184A (ja) * 1997-12-12 1999-07-02 Fujitsu Ltd 半導体集積回路におけるクロック分配回路
US7148567B2 (en) 2001-12-03 2006-12-12 Renesas Technology Corp. Semiconductor integrated circuit device
US7490271B2 (en) 2002-09-04 2009-02-10 Renesas Technology Corp. Semiconductor device mounting chip having tracing function

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11175184A (ja) * 1997-12-12 1999-07-02 Fujitsu Ltd 半導体集積回路におけるクロック分配回路
US7148567B2 (en) 2001-12-03 2006-12-12 Renesas Technology Corp. Semiconductor integrated circuit device
US7490271B2 (en) 2002-09-04 2009-02-10 Renesas Technology Corp. Semiconductor device mounting chip having tracing function

Similar Documents

Publication Publication Date Title
US7732906B2 (en) Semiconductor device
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
KR100199962B1 (ko) 반도체 장치 및 그 제조방법
KR100459970B1 (ko) 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6192578B1 (en) Method for electrically coupling bond pads of a microelectronic device
JP3925602B2 (ja) 接着材料の貼着方法及び半導体装置の製造方法
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
JP2003303937A (ja) 半導体装置及びその製造方法
KR950701770A (ko) 몇몇 집적회로 구성요소를 서로 본드 와이어 접속시키는 방법 및 장치(a method of and arrangement for bond wire connecting together gertain integrated circuit components)
US5863812A (en) Process for manufacturing a multi layer bumped semiconductor device
JP2001176924A (ja) 半導体装置の接合方法、半導体装置、電子機器、接合材料
TW471077B (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine
JPH1032306A (ja) 半導体装置
JPH10335368A (ja) ワイヤボンディング構造及び半導体装置
JP2002158307A (ja) 半導体装置及びその製造方法
JP2000349228A (ja) 積層型半導体パッケージ
JP4642047B2 (ja) 半導体装置
JP2715810B2 (ja) フィルムキャリア半導体装置とその製造方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JPH0462457B2 (ja)
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
JP2000277559A (ja) 半導体パッケージ及びその製造方法
JPH04291993A (ja) 薄膜ユニットの接合方法
JPH1022329A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020226