JP2009302183A - 接続不良検出回路 - Google Patents
接続不良検出回路 Download PDFInfo
- Publication number
- JP2009302183A JP2009302183A JP2008152848A JP2008152848A JP2009302183A JP 2009302183 A JP2009302183 A JP 2009302183A JP 2008152848 A JP2008152848 A JP 2008152848A JP 2008152848 A JP2008152848 A JP 2008152848A JP 2009302183 A JP2009302183 A JP 2009302183A
- Authority
- JP
- Japan
- Prior art keywords
- detection circuit
- connection failure
- pad
- connection
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 半導体チップと電気的に接続されたパッドと、パッドと回路配線とを電気的に接続するための接続部材との接続不良を検出することのできる接続不良検出回路を実現する。
【解決手段】 チップ本体2aの両側に配置された各パッドP1〜P6の近傍にダイオードD1〜D8を配置する。各ダイオードのアノードはコンパレータ5に接続されている。例えば、ボンディングワイヤW1が外れていると、パッドP1の温度が低下し、ダイオードD1,D2の温度も低下するため、ダイオードD1,D2の各アノードの電圧が上昇する。その電圧が、しきい値電圧Vt1を超えると、コンパレータ5の出力電圧Voがハイレベルからローレベルに変化するため、何れかのボンディングワイヤが外れていることを検出することができる。
【選択図】 図1
【解決手段】 チップ本体2aの両側に配置された各パッドP1〜P6の近傍にダイオードD1〜D8を配置する。各ダイオードのアノードはコンパレータ5に接続されている。例えば、ボンディングワイヤW1が外れていると、パッドP1の温度が低下し、ダイオードD1,D2の温度も低下するため、ダイオードD1,D2の各アノードの電圧が上昇する。その電圧が、しきい値電圧Vt1を超えると、コンパレータ5の出力電圧Voがハイレベルからローレベルに変化するため、何れかのボンディングワイヤが外れていることを検出することができる。
【選択図】 図1
Description
この発明は、半導体チップと電気的に接続されたパッドと、前記パッドと回路配線とを電気的に接続するための接続部材との接続不良を検出するための接続不良検出回路に関する。
従来、半導体チップの内部に感熱素子としてのダイオードを形成し、素子温度上昇時のダイオードの電圧降下を利用して半導体チップをオフすることにより、半導体チップの破壊を防止する技術が知られている(例えば、特許文献1)。
しかし、前述した従来の技術では、半導体チップと電気的に接続されたパッドと、パッドと回路配線とを電気的に接続するための接続部材(たとえば、ボンディングワイヤ)との接続不良を検出することができないという問題がある。ここで、接続不良とは、接続部材が断線した状態と、接続部材とパッドまたは回路配線との接続部分の接続状態が不完全で常時接続状態が維持されていないような状態とを含む意味である。また、接続不良の原因には、接続部材によってパッドおよび回路配線間を接続するときの接続ミスと、接続が不完全であったために後に発生した接続不良とを含む。
特に、パワーMOSFETのような大電流を扱うような半導体チップでは、回路配線1つに付き複数本のボンディングワイヤを接続するが、そのうち1本が接続不良であっても、動作としては問題ないため、製造後の検査工程において接続不良を検出することができない。このため、接続不良のボンディングワイヤが、半導体チップに与えられた振動などにより、隣接するリード(ピン)とショートしたり、1本が接続不良であるために大電流の発生時にボンディングワイヤが溶断するなど、半導体チップの信頼性が低下するおそれがある。
そこでこの発明は、上述の諸問題を解決するためになされたものであり、半導体チップと電気的に接続されたパッドと、パッドと回路配線とを電気的に接続するための接続部材との接続不良を検出することのできる接続不良検出回路を実現することを目的とする。
この発明は、上記目的を達成するため、請求項1に記載の発明では、半導体チップ(2)を構成する半導体素子と電気的に接続されたパッド(P1〜P8)と、前記パッドと回路配線(3,4)とを電気的に接続するための接続部材(W1〜W3)との接続不良を検出するための接続不良検出回路(1)であって、前記パッドの熱が伝熱する部位に配置されており、前記パッドの温度低下に伴って出力電圧を上昇させる温度検出素子(D1〜D8)と、前記接続部材が接続不良になっているときの前記温度検出素子の出力電圧が第1のしきい値電圧(Vt1)に設定されており、前記温度検出素子からの電圧が前記第1のしきい値電圧を超えたことを検出する検出回路(10)と、を備えたという技術的手段を用いる。
パッド(P1〜P8)と、接続部材(W1〜W3)との接続不良が発生すると、そのパッドに電流が流れないため、パッドの温度が低下し、そのパッドの熱が伝熱する部位に配置された温度検出素子(D1〜D8)の電圧が上昇する。
そこで、接続部材(W1〜W3)が接続不良になっているときの温度検出素子(D1〜D8)の出力電圧を検出回路(10)において第1のしきい値電圧(Vt1)に設定し、温度検出素子からの電圧が第1のしきい値電圧を超えたことを検出することにより、接続部材の接続不良を検出することができる。
請求項2に記載の発明では、請求項1に記載の接続不良検出回路(1)において、前記検出回路(10)には、前記半導体チップ(2)が過熱状態になっているときの前記温度検出素子(D1〜D8)の出力電圧が第2のしきい値電圧(Vt2)に設定されており、前記検出回路(10)は、前記温度検出素子からの電圧が前記第2のしきい値電圧を下回ったことを検出する機能をさらに備えるという技術的手段を用いる。
半導体チップ(2)が過熱状態になると、温度検出素子(D1〜D8)の電圧が低下する。
そこで、半導体チップ(2)が過熱状態になっているときの温度検出素子(D1〜D8)の出力電圧を第2のしきい値電圧(Vt2)に設定し、温度検出素子からの電圧が第2のしきい値電圧を下回ったことを検出することにより、半導体チップの過熱状態をも検出することができる。
そこで、半導体チップ(2)が過熱状態になっているときの温度検出素子(D1〜D8)の出力電圧を第2のしきい値電圧(Vt2)に設定し、温度検出素子からの電圧が第2のしきい値電圧を下回ったことを検出することにより、半導体チップの過熱状態をも検出することができる。
請求項3に記載の発明では、請求項2に記載の接続不良検出回路(1)において、前記検出回路(10)は、前記第1のしきい値電圧(Vt1)または前記第2のしきい値電圧(Vt2)に切替える切替回路(SW)を備えるという技術的手段を用いる。
検出回路(10)は、第1のしきい値電圧(Vt1)または第2のしきい値電圧(Vt2)に切替える切替回路(SW)を備えるため、その切替回路を動作させることにより、接続部材(W1〜W3)の接続不良および半導体チップ(2)の過熱状態を検出することができる。
請求項4に記載の発明では、請求項1ないし請求項3のいずれか1つに記載の接続不良検出回路(1)において、前記パッド(P1〜P8)が複数配置されており、前記温度検出素子(D1〜D8)が各パッドに対応して複数配置されており、前記検出回路(10)は、特定の温度検出素子からの電圧が前記第1のしきい値電圧(Vt1)を超えたことを検出するという技術的手段を用いる。
パッド(P1〜P8)が複数配置されており、温度検出素子(D1〜D8)が各パッドに対応して複数配置されている構成において、検出回路(10)は、特定の温度検出素子からの電圧が第1のしきい値電圧(Vt1)を超えたことを検出するため、上記特定の温度検出素子に熱を伝熱させたパッドに接続された接続部材(W1〜W3)の接続不良を検出することができる。
たとえば、複数のパッドを備え、各パッドに対応して配置されたリードとパッドとをワイヤボンディングによって接続するICチップにおいて、何れかのボンディングワイヤに発生した接続不良を検出することができる。
請求項5に記載の発明では、請求項1ないし請求項4のいずれか1つに記載の接続不良検出回路(1)において、前記回路配線(3,4)1本に付き前記接続部材(W1〜W3)が複数接続されてなるという技術的手段を用いる。
回路配線(3,4)1本に付き接続部材(W1〜W3)が複数接続されてなる構造では、複数のうち、一部の接続部材が接続不良になった場合であっても、その接続部材が接続されていたパッドの温度が低下し、それが温度検出素子の電圧上昇となって検出されるため、上記一部の接続部材の接続不良を検出することができる。
特に、半導体チップの検査工程では、複数の接続部材の一部に接続不良が起きている場合は、動作としては問題ないため、接続不良を検出することができないが、請求項5に記載の発明によれば、その接続不良を検出することができる。
請求項6に記載の発明では、請求項1ないし請求項5のいずれか1つに記載の接続不良検出回路(1)において、前記温度検出素子(D1〜D8)は、前記パッド(P1〜P8)の裏面に配置されてなるという技術的手段を用いる。
温度検出素子(D1〜D8)は、パッド(P1〜P8)の裏面に配置されてなるため、温度検出素子を配置するためのスペースをパッドの横方向に確保する必要がないので、パッドの配置間隔を狭くすることができる。
請求項7に記載の発明では、請求項1ないし請求項6のいずれか1つに記載の接続不良検出回路(1)において、前記パッド(P1〜P8)は、前記半導体チップ(2)の上に配置されてなるという技術的手段を用いる。
パッド(P1〜P8)は、半導体チップ(2)の上に配置されてなるため、半導体チップが過熱状態になったときに半導体チップから発生した熱がパッドに短時間で伝熱するため、温度検出素子の電圧低下の応答速度が速くなるので、半導体チップが過熱状態になってからそれを検出するまでに要する時間を短縮することができる。
請求項8に記載の発明では、請求項1ないし請求項7のいずれか1つに記載の接続不良検出回路(1)において、前記接続部材(W1〜W3)は、ボンディングワイヤであるという技術的手段を用いる。
パッドと回路配線とをワイヤボンディングによって接続するときに接続ミスが発生した場合であっても、請求項1ないし請求項7のいずれか1つに記載の技術的手段を用いれば、接続不良が起きたボンディングワイヤを検出することができる。
請求項9に記載の発明では、請求項1ないし請求項8のいずれか1つに記載の接続不良検出回路(1)において、前記半導体チップ(2)は、パワーMOSFETであるという技術的手段を用いる。
パワーMOSFETでは、大電流を扱うため、回路配線1つに付き複数のボンディングワイヤを接続する。このため、複数のボンディングワイヤのうち、一部が接続不良になっている場合でも、動作としては問題ないため、検査工程で接続不良を検出することができない。
しかし、請求項1ないし請求項8のいずれか1つに記載の技術的手段を用いれば、上記の接続不良を検出することができる。
しかし、請求項1ないし請求項8のいずれか1つに記載の技術的手段を用いれば、上記の接続不良を検出することができる。
なお、上記各括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
<第1実施形態>
この発明に係る第1実施形態について図を参照して説明する。以下の各実施形態では、この発明に係る接続不良検出回路として、横型MOSトランジスタ素子(LDMOS:Lateral Double Diffused MOS)におけるパッドとリードとの接続不良を検出するための接続不良検出回路を例に挙げて説明する。
この発明に係る第1実施形態について図を参照して説明する。以下の各実施形態では、この発明に係る接続不良検出回路として、横型MOSトランジスタ素子(LDMOS:Lateral Double Diffused MOS)におけるパッドとリードとの接続不良を検出するための接続不良検出回路を例に挙げて説明する。
(LDMOSの構造)
図1は、LDMOSのパッドとリードとの接続状態を示す説明図である。LDMOS2は、チップ本体2aと、パッドP1〜P6とを有する。パッドP1〜P3は、チップ本体2aの外側であってチップ本体2aの一側縁に沿った領域に、パッドP4〜P6は、一側縁の反対側の他側縁に沿った領域に、それぞれ所定間隔で配置されている。チップ本体2aは、LDMOSとして機能する複数のセルから構成されている。各セルのドレインは、パッドP1〜P3に、各セルのソースは、パッドP4〜P6にそれぞれ接続されている。
図1は、LDMOSのパッドとリードとの接続状態を示す説明図である。LDMOS2は、チップ本体2aと、パッドP1〜P6とを有する。パッドP1〜P3は、チップ本体2aの外側であってチップ本体2aの一側縁に沿った領域に、パッドP4〜P6は、一側縁の反対側の他側縁に沿った領域に、それぞれ所定間隔で配置されている。チップ本体2aは、LDMOSとして機能する複数のセルから構成されている。各セルのドレインは、パッドP1〜P3に、各セルのソースは、パッドP4〜P6にそれぞれ接続されている。
LDMOS2の外側であってパッドP1〜P3の側方には、ICリード(ピン)3が、パッドP4〜P6の側方には、ICリード4がそれぞれ配置されている。パッドP1〜P3およびICリード3は、それぞれボンディングワイヤW1〜W3によって、パッドP4〜P6およびICリード4は、それぞれボンディングワイヤW4〜W6によってそれぞれ接続されている。
つまり、LDMOS2は、大電流を扱うため、チップ本体2aのドレインは、3本のボンディングワイヤによってICリード3と、ソースは、3本のボンディングワイヤによってICリード4とそれぞれ接続されている。
たとえば、LDMOS2に3Aの電流が流れる場合は、ボンディングワイヤ1本当り1Aの電流が流れる。
たとえば、LDMOS2に3Aの電流が流れる場合は、ボンディングワイヤ1本当り1Aの電流が流れる。
チップ本体2aの外側であって各パッドP1〜P6の近傍には、温度検出素子としてのダイオードD1〜D8が配置されている。各ダイオードは、それに隣接するパッドに発生した熱が伝熱し易い位置に配置されている。この実施形態では、各パッドがダイオードによって挟まれた形態になっている。たとえば、パッドP1に発生した熱は、その両側に配置されたダイオードD1,D2に伝熱する。
各ダイオードD1〜D8は、LDMOS2の製造工程においてLDMOS2と同じ半導体基板(たとえば、Si基板)上に形成される。各ダイオードは、PN接合構造であるため、たとえば、LDMOS2の製造工程においてN型層の表層部にP型層を形成してセルのソースを形成するときに、セルの外縁にP型層を形成することにより、セルと同時にダイオードを形成することができる。
(接続不良検出回路)
図2は、図1に示すLDMOS2の接続不良を検出するための接続不良検出回路の回路図である。接続不良検出回路1は、コンパレータ(比較回路)5と、このコンパレータ5のしきい値電圧Vt1を決定するための抵抗R1,R2と、ダイオードD1〜D8にそれぞれ電流を流すための定電流源6を備える。抵抗R1,R2には、電圧源Vbgが接続されており、並列接続されたダイオードD1〜D8の各アノードには定電流源6がそれぞれ接続されており、カソードはそれぞれ接地されている。
図2は、図1に示すLDMOS2の接続不良を検出するための接続不良検出回路の回路図である。接続不良検出回路1は、コンパレータ(比較回路)5と、このコンパレータ5のしきい値電圧Vt1を決定するための抵抗R1,R2と、ダイオードD1〜D8にそれぞれ電流を流すための定電流源6を備える。抵抗R1,R2には、電圧源Vbgが接続されており、並列接続されたダイオードD1〜D8の各アノードには定電流源6がそれぞれ接続されており、カソードはそれぞれ接地されている。
ダイオードD1〜D8の各アノードと、直列接続された抵抗R1,R2の中点とが、コンパレータ5に接続されている。ボンディングワイヤW1〜W6のいずれにも接続不良が発生していない通常の状態では、各ダイオードD1〜D8のアノード電圧Vが、抵抗R1,R2により発生するしきい値電圧Vt1よりも低い状態となり、コンパレータ5の出力電圧Voがハイレベル(H)を維持する。
コンパレータ5は、何れかのダイオードのアノード電圧Vがしきい値電圧Vt1を超えたときに出力電圧Voをハイレベルからローレベル(L)に変化させる。
ボンディングワイヤW1〜W6の何れか1本に接続不良が発生すると、そのボンディングワイヤが接続されていたパッドに流れる電流が減少するため、そのパッドの温度が低下する。すると、そのパッドの両側に配置されている各ダイオードの温度が低下し、その各ダイオードのアノード電圧Vがしきい値電圧Vt1を超えるため、コンパレータ5の出力電圧Voがハイレベルからローレベル(L)に変化する。
ボンディングワイヤW1〜W6の何れか1本に接続不良が発生すると、そのボンディングワイヤが接続されていたパッドに流れる電流が減少するため、そのパッドの温度が低下する。すると、そのパッドの両側に配置されている各ダイオードの温度が低下し、その各ダイオードのアノード電圧Vがしきい値電圧Vt1を超えるため、コンパレータ5の出力電圧Voがハイレベルからローレベル(L)に変化する。
これにより、ボンディングワイヤW1〜W6の何れか1本に接続不良が発生したことを検出することができる。なお、しきい値電圧Vt1は、何れか1本のボンディングワイヤを外した状態にし、そのボンディングワイヤが接続されるべきパッドの隣に配置されたダイオードのアノード電圧Vを測定して決定する。また、そのしきい値電圧Vt1に基づいて抵抗R1,R2の抵抗値を決定する。
たとえば、ワイヤボンディングミスにより、ボンディングワイヤW1がパッドP1に接続されなかったとすると、パッドP1の温度が低下するため、パッドP1の両側に配置されているダイオードD1,D2の温度が低下する。そして、ダイオードD1,D2の各アノード電圧Vがしきい値電圧Vt1を超え、コンパレータ5の出力電圧Voがハイレベルからローレベルに変化するため、ボンディングワイヤW1の断線を検出することができる。
図3は、接続不良検出回路による検出結果を示す説明図である。図3に示す例では、ダイオードD1,D2のアノード電圧Vが、しきい値電圧Vt1を超えており、ボンディングワイヤW1が接続不良であることを知ることができる。たとえば、温度上昇したダイオードD1,D2の温度は60℃であり、温度上昇していない他のダイオードD3〜D8の温度は40℃であり、両者には20℃の温度差がある。また、ダイオードの温度・電圧特性が、1℃/2mVであり、温度上昇していないダイオードD3〜D8のアノード電圧Vが480mVであるとすると、温度上昇したダイオードD1,D2のアノード電圧は520mVとなる。
したがって、しきい値電圧Vt1を500mVに設定すれば、何れかのダイオードからコンパレータ5に印加された電圧が500mVを超えたときに、コンパレータ5の出力電圧Voがハイレベルからローレベルに変化するため、何れかのボンディングワイヤが接続不良であることを検出することができる。
また、ボンディングワイヤが2本以上接続不良となった場合も、コンパレータ5の出力電圧Voが、しきい値電圧Vt1を超えるため、何れかのボンディングワイヤが接続不良であることを検出することができる。なお、電圧源Vbgの電圧を調整することにより、しきい値電圧Vt1を調整することができる。
<第2実施形態>
次に、この発明の第2実施形態について図を参照して説明する。この実施形態に係る接続不良検出回路は、LDMOSの過熱状態およびボンディングワイヤの断線状態の両方を検出できることを特徴とする。図4は、この実施形態に係る接続不良検出回路の回路図である。図5は、チップ本体の温度Tと、ダイオードのアノード電圧Vとの関係を示すグラフである。
次に、この発明の第2実施形態について図を参照して説明する。この実施形態に係る接続不良検出回路は、LDMOSの過熱状態およびボンディングワイヤの断線状態の両方を検出できることを特徴とする。図4は、この実施形態に係る接続不良検出回路の回路図である。図5は、チップ本体の温度Tと、ダイオードのアノード電圧Vとの関係を示すグラフである。
図4に示すように、接続不良検出回路1は、抵抗R1に並列接続された抵抗R3と、スイッチSWとを備える。スイッチSWがオンすると、抵抗R1,R3が並列接続され、スイッチSWをオフにすると、抵抗R1,R3の並列接続状態が解除される。
つまり、スイッチSWをオンにすると、コンパレータ5のしきい値電圧は、ボンディングワイヤの接続不良を検出するためのしきい値電圧Vt1に設定され、スイッチSWをオフにすると、コンパレータ5のしきい値電圧は、LDMOS2の過熱状態を検出するためのしきい値電圧Vt2に設定される。
つまり、スイッチSWをオンにすると、コンパレータ5のしきい値電圧は、ボンディングワイヤの接続不良を検出するためのしきい値電圧Vt1に設定され、スイッチSWをオフにすると、コンパレータ5のしきい値電圧は、LDMOS2の過熱状態を検出するためのしきい値電圧Vt2に設定される。
LDMOS2の温度が上昇すると、それに伴い、各ダイオードの温度が上昇し、各アノード電圧Vが低下する。そこで、LDMOS2が過熱状態になったときの各ダイオードのアノード電圧Vをしきい値電圧Vt2として予め測定しておき、そのしきい値電圧Vt2に基づいて抵抗R1,R3の抵抗値を決定する。
図4に示す例において、抵抗R1,R2間に印加された電圧をVbg、抵抗R1〜R3の各抵抗値をそれぞれR1,R2,R3とすると、しきい値電圧Vt1およびVt2は、次式(1),(2)により決定することができる。
図4に示す例において、抵抗R1,R2間に印加された電圧をVbg、抵抗R1〜R3の各抵抗値をそれぞれR1,R2,R3とすると、しきい値電圧Vt1およびVt2は、次式(1),(2)により決定することができる。
Vt1=Vbg×R2/(R1×R3/(R1+R3)+R2) ・・・(1)
Vt2=Vbg×R2/(R1+R2) ・・・(2)
Vt2=Vbg×R2/(R1+R2) ・・・(2)
図5に示すように、LDMOS2の温度がT1(たとえば、180℃)になったときの各ダイオードのアノードの電圧をしきい値電圧Vt2(たとえば、400mV)に設定する。そして、LDMOS2の検査工程において、スイッチSWをオフにした状態でコンパレータ5の出力電圧Voが、しきい値電圧Vt2を下回れば、LDMOS2が過熱状態にあり、LDMOS2の内部に異常箇所が存在することが分かる。また、スイッチSWをオンした状態でコンパレータ5の出力電圧Voが、しきい値電圧Vt1を超えれば、何れかのボンディングワイヤが接続不良になっていることが分かる。
以上のように、第2実施形態の接続不良検出回路1を使用すれば、LDMOS2の各パッドとリードとを接続するボンディングワイヤの何れかが接続不良であることを検出できるのみならず、LDMOS2が過熱状態であることをも検出することができる。
<他の実施形態>
(1)図6〜図8は、ダイオードの配置形態の変更例を示す説明図である。図6(a)に示すように、パッド1つに付きダイオードを1個配置しても良い。また、ダイオードD1,D5を配置せず、パッド間に配置されたダイオードが、その両側にある2つのパッドの温度を検出するようにしても良い。これらの構成によれば、ダイオードの数を削減することができるため、接続不良検出回路1の製造コストを低減することができる。
(1)図6〜図8は、ダイオードの配置形態の変更例を示す説明図である。図6(a)に示すように、パッド1つに付きダイオードを1個配置しても良い。また、ダイオードD1,D5を配置せず、パッド間に配置されたダイオードが、その両側にある2つのパッドの温度を検出するようにしても良い。これらの構成によれば、ダイオードの数を削減することができるため、接続不良検出回路1の製造コストを低減することができる。
(2)また、図6(b)に示すように、各パッドの裏面にダイオードを配置しても良い。この構成によれば、ダイオードを配置するためのスペースをパッドの横方向に確保する必要がないので、パッドの配置間隔を狭くすることができる。
(3)図7(a)に示すように、パッドがチップ本体2aの上に配置されている構造の場合は、ダイオードを各パッド毎に近傍に配置しても良い。また、図7(b)に示すように、ダイオードを各パッドの裏面に配置しても良い。
(4)図8(a)に示すように、チップ本体2aが平面視コ字状に形成されており、凹部2bの両側のチップ上にパッドが配置されている場合は、凹部2b内の相対向するパッド間にダイオードを配置しても良い。また、図8(b)に示すように、ダイオードを各パッドの裏面に配置しても良い。
(5)温度検出素子としては、温度によって出力電圧が変化する特性を有する素子であれば良く、ツェナーダイオードを用いることもできる。また、トランジスタを用いることもできる。
(6)前述の各実施形態では、この発明に係る接続不良検出回路として、LDMOSの各パッドとリードとの接続不良を検出するための接続不良検出回路を説明したが、この発明は、縦型MOSトランジスタ素子(VDMOS:Vertical Diffused Metal Oxide Semiconductor)の各パッドとリードとの接続不良を検出するための接続不良検出回路にも適用することができる。また、DMOS以外のパワーMOSFET、または、IGBTなどの半導体チップの各パッドとリードとの接続不良を検出するための接続不良検出回路にも適用することができる。
(7)また、前述の各実施形態では、この発明に係る接続不良検出回路として、ボンディングワイヤの接続不良を検出するための接続不良検出回路を説明したが、この発明は、フリップチップなどのベアチップ接続における接続不良を検出するための接続不良検出回路にも適用することができる。この場合もダイオードは、半導体チップの各パッドの近傍に配置することにより、半導体チップおよび回路配線間を接続する半田の接続不良を検出することができる。
1・・接続不良検出回路、2・・LDMOS、2a・・チップ本体、
3,4・・リード、5・・コンパレータ、D1〜D8・・ダイオード、
P1〜P8・・パッド、W1〜W6・・ボンディングワイヤ。
3,4・・リード、5・・コンパレータ、D1〜D8・・ダイオード、
P1〜P8・・パッド、W1〜W6・・ボンディングワイヤ。
Claims (9)
- 半導体チップを構成する半導体素子と電気的に接続されたパッドと、前記パッドと回路配線とを電気的に接続するための接続部材との接続不良を検出するための接続不良検出回路であって、
前記パッドの熱が伝熱する部位に配置されており、前記パッドの温度低下に伴って出力電圧を上昇させる温度検出素子と、
前記接続部材が接続不良になっているときの前記温度検出素子の出力電圧が第1のしきい値電圧に設定されており、前記温度検出素子からの電圧が前記第1のしきい値電圧を超えたことを検出する検出回路と、
を備えたことを特徴とする接続不良検出回路。 - 前記検出回路には、前記半導体チップが過熱状態になっているときの前記温度検出素子の出力電圧が第2のしきい値電圧に設定されており、
前記検出回路は、前記温度検出素子からの電圧が前記第2のしきい値電圧を下回ったことを検出する機能をさらに備えることを特徴とする請求項1に記載の接続不良検出回路。 - 前記検出回路は、前記第1のしきい値電圧または前記第2のしきい値電圧に切替える切替回路を備えることを特徴とする請求項2に記載の接続不良検出回路。
- 前記パッドが複数配置されており、前記温度検出素子が各パッドに対応して複数配置されており、
前記検出回路は、特定の温度検出素子からの電圧が前記第1のしきい値電圧を超えたことを検出することを特徴とする請求項1ないし請求項3のいずれか1つに記載の接続不良検出回路。 - 前記回路配線1本に付き前記接続部材が複数接続されてなることを特徴とする請求項1ないし請求項4のいずれか1つに記載の接続不良検出回路。
- 前記温度検出素子は、前記パッドの裏面に配置されてなることを特徴とする請求項1ないし請求項5のいずれか1つに記載の接続不良検出回路。
- 前記パッドは、前記半導体チップの上に配置されてなることを特徴とする請求項1ないし請求項6のいずれか1つに記載の接続不良検出回路。
- 前記接続部材は、ボンディングワイヤであることを特徴とする請求項1ないし請求項7のいずれか1つに記載の接続不良検出回路。
- 前記半導体チップは、パワーMOSFETであることを特徴とする請求項1ないし請求項8のいずれか1つに記載の接続不良検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152848A JP2009302183A (ja) | 2008-06-11 | 2008-06-11 | 接続不良検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008152848A JP2009302183A (ja) | 2008-06-11 | 2008-06-11 | 接続不良検出回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009302183A true JP2009302183A (ja) | 2009-12-24 |
Family
ID=41548803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008152848A Pending JP2009302183A (ja) | 2008-06-11 | 2008-06-11 | 接続不良検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009302183A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019140278A (ja) * | 2018-02-13 | 2019-08-22 | ローム株式会社 | 半導体集積回路 |
US10971076B2 (en) | 2019-04-18 | 2021-04-06 | Tianma Japan, Ltd. | Display device and method of controlling the same |
-
2008
- 2008-06-11 JP JP2008152848A patent/JP2009302183A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019140278A (ja) * | 2018-02-13 | 2019-08-22 | ローム株式会社 | 半導体集積回路 |
US10971076B2 (en) | 2019-04-18 | 2021-04-06 | Tianma Japan, Ltd. | Display device and method of controlling the same |
US11495180B2 (en) | 2019-04-18 | 2022-11-08 | Wuhan Tianma Micro-Electronics Co., Ltd. | Display device and method of controlling the same |
US11741908B2 (en) | 2019-04-18 | 2023-08-29 | Wuhan Tianma Micro-Electronics Co., Ltd. | Display device and method of controlling the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9010999B2 (en) | Method for determining the temperature of a power semiconductor | |
EP0343977B1 (en) | Mosfet having drain voltage detection function | |
JP5125106B2 (ja) | 半導体装置 | |
JP6171599B2 (ja) | 半導体装置及びその制御方法 | |
JP2008533734A (ja) | 温度感知機能を有するmosfet | |
US20050199999A1 (en) | Semiconductor device | |
JP2011171478A (ja) | 半導体装置 | |
JPWO2017168951A1 (ja) | 過熱保護制御装置および車載用電力回路装置 | |
EP2043266B1 (en) | Load drive device | |
US20100301332A1 (en) | Detecting a Fault State of a Semiconductor Arrangement | |
JP2019114727A (ja) | パワーモジュールおよび電力変換装置 | |
US11799026B2 (en) | SiC device having a dual mode sense terminal, electronic systems for current and temperature sensing, and methods of current and temperature sensing | |
JP2007040817A (ja) | 電力用半導体素子の異常検出装置 | |
US7875928B2 (en) | Component arrangement having an evaluation circuit for detecting wear on connections | |
Chen et al. | Driver Integrated Online R ds-on Monitoring Method for SiC Power Converters | |
JP2011023569A (ja) | パワーモジュール | |
US6876043B1 (en) | Temperature-protected semiconductor switch | |
JP2009302183A (ja) | 接続不良検出回路 | |
US20100079190A1 (en) | Power Transistor and Method for Controlling a Power Transistor | |
JP4673360B2 (ja) | 半導体装置 | |
JP4323299B2 (ja) | 半導体装置 | |
JP2007095848A (ja) | 半導体装置 | |
JP2010199149A (ja) | 半導体装置 | |
GB2589373A (en) | Semiconductor device monolithically integrated with a leakage current sense region | |
JP2014204003A (ja) | 電力供給モジュール |