JP7479523B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7479523B2
JP7479523B2 JP2022579178A JP2022579178A JP7479523B2 JP 7479523 B2 JP7479523 B2 JP 7479523B2 JP 2022579178 A JP2022579178 A JP 2022579178A JP 2022579178 A JP2022579178 A JP 2022579178A JP 7479523 B2 JP7479523 B2 JP 7479523B2
Authority
JP
Japan
Prior art keywords
current
semiconductor element
semiconductor
sense
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022579178A
Other languages
English (en)
Other versions
JPWO2022168156A1 (ja
Inventor
健太郎 吉田
啓 林
文雄 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022168156A1 publication Critical patent/JPWO2022168156A1/ja
Application granted granted Critical
Publication of JP7479523B2 publication Critical patent/JP7479523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/18—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers
    • G01R15/181—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using inductive devices, e.g. transformers using coils without a magnetic core, e.g. Rogowski coils
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/207—Constructional details independent of the type of device used
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本開示は、半導体装置に関する。
パワーモジュールなどの半導体モジュールにおいて、半導体モジュール内の半導体装置に含まれる半導体素子を保護するために、半導体素子に流れる電流を検出する技術が様々に提案されている。例えば特許文献１には、半導体素子及び電流検出コイルを内蔵し、電流検出コイルで半導体素子の主電流を検出する半導体モジュールが提案されている。
特開平１１－３１７４９５号公報
しかしながら、半導体素子の主電流を検出するためには、主電流経路を周回するように電流検出コイルを配設する必要があるため、電流検出コイルのサイズが比較的大きくなる。この結果、電流検出コイルを含む半導体装置のサイズが大きくなるという問題があった。
そこで、本開示は、上記のような問題点を鑑みてなされたものであり、半導体装置のサイズを低減可能な技術を提供することを目的とする。
本開示に係る半導体装置は、主電流が流れる第１半導体素子と、前記第１半導体素子の出力と配線を介して接続された出力を有し、前記主電流と相関を有するセンス電流が流れる第２半導体素子と、前記センス電流を非接触で検出する電流検出器とを備える。
本開示によれば、センス電流を非接触で検出するので、電流検出器を小型化でき、半導体装置のサイズを低減することができる。
本開示の目的、特徴、局面及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
実施の形態１に係る半導体装置の構成を示す回路図である。 実施の形態１に係る半導体装置の構成を示す平面図である。 関連装置の構成を示す回路図である。 実施の形態２に係る半導体装置の構成を示す回路図である。 実施の形態２に係る半導体装置の構成を示す平面図である。 実施の形態２に係る半導体装置の構成を示す平面図である。 実施の形態３に係る半導体装置の構成を示す回路図である。 実施の形態４に係る半導体装置の製造方法を示すフローチャートである。 実施の形態５に係る半導体装置の製造方法を示すフローチャートである。 実施の形態６に係る半導体装置の構成を示す回路図である。 実施の形態７に係る半導体装置の製造方法を示すフローチャートである。
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置と方向は、実際の実施時の方向とは必ず一致しなくてもよい。
＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の構成を示す回路図である。図１の半導体装置は、半導体モジュール１と、回路基板である駆動基板６とを含む。半導体モジュール１は、半導体素子２と、電流検出器３とを含む電力変換装置である。
半導体素子２は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＢＪＴ（Bipolar junction transistor）などを含む。本実施の形態１では、半導体素子２は、第１半導体素子であるメイン素子２１と、第２半導体素子であるセンス素子２２とを含み、メイン素子２１及びセンス素子２２のそれぞれはＩＧＢＴであるものとして説明するが、これに限ったものではない。
メイン素子２１及びセンス素子２２は、同一の半導体基板に配設されている。ここで、メイン素子２１及びセンス素子２２の各素子は、半導体基板での面積を除けば実質的に同じように構成されており、各素子に流れる電流は、半導体基板での素子の面積が大きくなるほど大きくなる。このため、センス素子２２に流れるセンス電流は、メイン素子２１に流れる主電流と相関を有している。また、半導体基板におけるセンス素子２２とメイン素子２１との面積比は、例えば１：１００～１：１０００程度であり、センス素子２２に流れるセンス電流は、メイン素子２１に流れる主電流よりも小さくなっている。
メイン素子２１のゲート及びセンス素子２２のゲートは、同じゲートパッドＧに接続されている。メイン素子２１のコレクタと、センス素子２２のコレクタとは半導体基板などにおいて互いに接続されている。メイン素子２１のエミッタは分岐してエミッタパッドＥ及びエミッタセンスパッドＥｓと接続され、センス素子２２のエミッタは電流センスパッドＣｓと接続されている。半導体素子２の表面に配設された各パッドと、モジュールの信号端子とが、アルミニウム等のワイヤで接続されることで、各パッドの電位が半導体素子２のモジュールの信号端子に取り出される。
なお本実施の形態１では、半導体モジュール１が１つの半導体素子２を含む構成について説明するが、これに限ったものではない。例えば、半導体モジュール１が、並列接続された複数の半導体素子２を含み、その中の１つの半導体素子２が、ゲートパッドＧの電位などに応じて選択的に用いられる構成であってもよい。
なお、半導体素子２の材料は、珪素であってもよいし、ワイドバンドギャップ半導体であってもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、酸化ガリウムまたはダイヤモンドを含む。半導体素子２の材料がワイドバンドギャップ半導体である構成では、半導体装置の耐圧を高めることができる。
電流検出器３は、配線３１と、コイル３２と、オペアンプ３３とを含む。配線３１は、電流入力＋ピンであるピンＰ１と、電流入力－ピンであるピンＰ５とを接続し、コイル３２は、配線３１を周回するように配設されている。
オペアンプ３３の正電源は、検出器電源ピンであるピンＰ３と接続され、オペアンプ３３の負電源は、検出器ＧＮＤピンであるピンＰ４と接続されている。オペアンプ３３の非反転入力及び反転入力はコイル３２と接続され、オペアンプ３３の出力は、出力信号ピンであるピンＰ２と接続されている。
このように構成された電流検出器３は、配線３１に流れる電流から磁束が発生した場合に、当該磁束の発生によってコイル３２に発生した誘導電流を検出することが可能である。このため、電流検出器３は、当該誘導電流に基づいて、配線３１に流れる電流を、配線３１と非接触で検出することが可能となっている。電流検出器３による検出結果はピンＰ２から出力される。なお、本実施の形態１では、電流検出器３はホール素子タイプの電流検出器であるが、これに限ったものではなく、例えば、ＣＴタイプの電流検出器、または、それ以外の非接触型の電流検出器であってもよい。
ここで、センス素子２２の出力であるエミッタと接続された電流センスパッドＣｓと、ピンＰ１と、ピンＰ５と、メイン素子２１の出力であるエミッタと接続されたエミッタセンスパッドＥｓとは、配線４によって接続されている。この配線４には、センス素子２２に流れるセンス電流が流れる。
本実施の形態１では、上記配線４の少なくとも一部が、電流検出器３の配線３１となっている。このため、電流検出器３は、センス素子２２に流れるセンス電流を配線３１から非接触で検出することが可能となっている。なお本実施の形態１では、電流検出器３は、センス素子２２のエミッタ側を流れるセンス電流を非接触で検出するように構成されているが、センス素子２２のコレクタ側を流れるセンス電流を非接触で検出するように構成されてもよい。
以上のような、メイン素子２１及びセンス素子２２を含む半導体素子２と、電流検出器３とが、モジュールである半導体モジュール１にパッケージングされて内蔵されている。このような構成によれば、半導体モジュール１外部に電流検出器３を配設する必要がないため、半導体モジュール１の周辺回路の構成を簡素化することができる。
駆動基板６は、電源６１と、グランド６２と、ＭＣＵ（Micro Controller Unit）６３と、駆動保護回路６４とを含む。電源６１は、ピンＰ３と接続されており、オペアンプ３３に電源電位を供給する。グランド６２は、ピンＰ４と接続されており、オペアンプ３３に接地電位を供給する。なお、図示しないが、グランド６２は、エミッタセンスパッドＥｓにも電気的に接続されている。
ＭＣＵ６３は、ピンＰ２と接続されており、電流検出器３で検出されたセンス電流に基づいて主電流を算出する。例えば、ＭＣＵ６３は、センス電流に、半導体基板におけるセンス素子２２とメイン素子２１との一定の面積比に対応する一定の分流比を乗じることにより、主電流を算出する。
駆動保護回路６４は、ＭＣＵ６３で算出された主電流に基づいて、メイン素子２１及びセンス素子２２を含む半導体素子２を制御する。例えば、駆動保護回路６４は、ＭＣＵ６３で算出された主電流が閾値以上である場合には、半導体素子２の駆動を抑制または停止する。
なお、ＭＣＵ６３による主電流の算出、及び、駆動保護回路６４による半導体素子２の制御は、ＭＣＵ６３のみで行われてもよいし、駆動保護回路６４のみで行われてもよい。以上のように構成された駆動基板６は、メイン素子２１及びセンス素子２２を含む半導体素子２を制御することが可能となっている。
図２は、図１の回路を実現するためのモジュール構成の一例を示す平面図である。半導体素子２のパッド、電流検出器３のピン、及び、駆動基板６の外部接続用のモジュール制御端子は、アルミニウム等のワイヤなどによって選択的に接続されている。
例えば図２に示すように、半導体素子２及び電流検出器３は、導電パターン１ａが配設された絶縁基板１ｂ上に接合されている。メイン素子２１及びセンス素子２２のコレクタは、導電パターン１ａによってコレクタ主電流端子７１と接続され、メイン素子２１のエミッタは、ワイヤによってエミッタ主電流端子７２と接続されている。
駆動基板６のモジュール制御端子は、ゲート端子６５と、検出器ＧＮＤ端子６６と、電流検出端子６７と、検出器電源端子６８とを含む。ゲート端子６５は、図１の駆動保護回路６４の出力と接続されており、ワイヤによってゲートパッドＧと接続されている。検出器ＧＮＤ端子６６は、図１のグランド６２と接続されており、ワイヤによってピンＰ４と接続されている。電流検出端子６７は、図１のＭＣＵ６３の入力と接続されており、ワイヤによってピンＰ２と接続されている。検出器電源端子６８は、図１の電源６１と接続されており、ワイヤによってピンＰ３と接続されている。ピンＰ１は、電流センスパッドＣｓと配線４のワイヤによって接続され、ピンＰ５は、エミッタセンスパッドＥｓと配線４のワイヤによって接続されている。
＜実施の形態１のまとめ＞
本実施の形態１によれば、図１のように電流センスパッドＣｓとエミッタセンスパッドＥｓとが配線４によって接続されることによって、メイン素子２１及びセンス素子２２のエミッタが同電位となっており、その状態のセンス電流を非接触で検出する。つまり、メイン素子２１及びセンス素子２２のそれぞれのゲート－エミッタ間電圧が等しく、かつ、メイン素子２１及びセンス素子２２のそれぞれのコレクタ－エミッタ間電圧が等しい状態で、センス電流を非接触で検出する。このような構成によれば、センス電流の検出精度及び主電流の検出精度が高めることができ、かつ、半導体装置のサイズを低減することができる。以下、このことについて説明する。
図３は、本実施の形態１に係る半導体装置に関連する半導体装置（以下「関連装置」と記す）の構成を示す回路図である。関連装置では、電流検出器３の代わりに、電流センスパッドＣｓとエミッタセンスパッドＥｓとの間にセンス抵抗Ｒｓが配設されている。関連装置は、センス抵抗Ｒｓに生じた電圧値を、センス抵抗Ｒｓの抵抗値で割ることによって、センス電流Ｉｓの電流値を算出し、当該センス電流Ｉｓに基づいてセンス電流を算出するように構成されている。
しかしながら、この関連装置では、メイン素子２１のバイアス条件とセンス素子２２のバイアス条件との間に差異が生じる。具体的には、メイン素子２１のコレクタ－エミッタ間電圧がＶＣＥであり、メイン素子２１のゲート－エミッタの電圧がＶＧＥである条件を想定する。この場合、センス素子２２のコレクタ－エミッタ間電圧は（ＶＣＥ－Ｉｓ×Ｒｓ）となり、センス素子２２のゲート－エミッタ間電圧は（ＶＧＥ－Ｉｓ×Ｒｓ）となる。このようなメイン素子２１とセンス素子２２との間の差異と、半導体素子２の特性とによって、電流検出信号の出力にばらつきが生じるため、関連装置では、センス電流の検出精度及び主電流の検出精度に問題があった。
この問題を解決するための構成として、電流検出器によって、主電流そのものを非接触で検出する構成も考えられる。しかしながら、主電流はセンス電流と比べて値が大きいため、大型の電流検出器が必要になるという問題があった。これに対して本実施の形態１では、電流検出器によって、主電流ではなくセンス電流を検出するので、小型の電流検出器を用いることができ、その結果として半導体装置のサイズを低減することができる。
また本実施の形態１では、電流検出器３は配線３１を含み、当該配線３１からセンス電流を非接触で検出する。このような構成によれば、半導体素子２と、電流検出器３とを別々に形成することができるため、半導体装置を効率よく形成することができる。また、コイル３２が配設されていない半導体素子２と、コイル３２が配設された電流検出器３とを接続するという比較的簡単な工程によって、半導体装置を組み立てることができる。
＜実施の形態２＞
図４は、本実施の形態２に係る半導体装置の構成を示す回路図である。本実施の形態２に係る半導体素子２及び電流検出器３などの配置は、実施の形態１に係る半導体素子２及び電流検出器３などの配置と異なっている。
具体的には、本実施の形態２では、実施の形態１に係る駆動基板６が、駆動保護回路６４が配設された駆動保護回路基板６ａと、ＭＣＵ６３が配設された制御回路基板６ｂとに分割されている。電流検出器３が、半導体モジュール１ではなく、回路基板である駆動保護回路基板６ａ上に配設されている。そして、メイン素子２１及びセンス素子２２を含む半導体モジュール１と、駆動保護回路基板６ａとが、モジュールであるインテリジェントパワーモジュール（ＩＰＭ）１１にパッケージングされて内蔵されている。
図５及び図６は、図４の回路を実現するためのモジュール構成の一例を示す平面図である。
図５は、半導体モジュール１に含まれる絶縁基板１ｂの構成素示す。図５に示すように、モジュール制御端子は、検出器ＧＮＤ端子６６、電流検出端子６７、及び、検出器電源端子６８の代わりに、エミッタ端子７５及び電流センス端子７６を含む。エミッタ端子７５は、エミッタセンスパッドＥｓとワイヤによって接続され、電流センス端子７６は、電流センスパッドＣｓとワイヤによって接続されている。
図６は、図５の絶縁基板１ｂ上に搭載される駆動保護回路基板６ａの構成を示す。図６に示すように、駆動保護回路基板６ａ上には導電パターン７７が配設されている。ゲート端子６５は駆動保護回路６４と導電パターン７７によって接続され、エミッタ端子７５はピンＰ５と導電パターン７７によって接続され、電流センス端子７６はピンＰ１と導電パターン７７によって接続されている。ピンＰ２は駆動保護回路６４と導電パターン７７によって接続され、ピンＰ３及びピンＰ４は電源６１及び駆動保護回路６４と導電パターン７７によって接続されている。
以上のような本実施の形態２によれば、半導体モジュール１と電流検出器３との接続に、駆動保護回路基板６ａの導電パターン７７を用いることができるため、半導体モジュール１内の配線が実施の形態１の配線よりも容易になる。また、電流検出器３の電源に駆動保護回路基板６ａ内の電源を用いることができるため、電源の配線も容易になる。
＜実施の形態３＞
図７は、本実施の形態３に係る半導体装置の構成を示す回路図である。本実施の形態３に係る半導体素子２及び電流検出器３などの配置は、実施の形態１，２に係る半導体素子２及び電流検出器３などの配置と異なっている。
具体的には、本実施の形態３では、電流検出器３が、半導体モジュール１ではなく、回路基板である駆動基板６上に配設されている。メイン素子２１及びセンス素子２２を含む半導体素子２は、モジュールである半導体モジュール１（またはＩＰＭ）にパッケージングされて内蔵されているが、電流検出器３は、半導体モジュール１（またはＩＰＭ）の外部に配設されている。
以上のような本実施の形態３によれば、半導体モジュール１などに電流検出器３を内蔵する実施の形態１，２に比べて、半導体モジュール１などの製造工程を簡易化することができる。
＜実施の形態４＞
本実施の形態４に係る半導体装置は、メイン素子２１及びセンス素子２２の温度を検出する温度検出素子をさらに含む。本実施の形態４に係る温度検出素子は、半導体素子２に含まれる感温ダイオードであるが、サーミスタ、熱電対などであってもよい。
実施の形態１～３では、ＭＣＵ６３は、センス電流に、一定の分流比を乗じることにより、主電流を算出した。これに対して本実施の形態４では、ＭＣＵ６３は、予め定められた検査データと、電流検出器３の検出結果と、温度検出素子で検出された温度とに基づいて、主電流を算出する。なお、検査データは、主電流とセンス電流との相関と、当該相関と対応付けられたメイン素子２１及びセンス素子２２の温度とを対応付けて含んでいる。つまり、検査データは、主電流とセンス電流との分流比特性の温度特性を含んでいる。検査データの作成及び設定は、半導体装置の製造時などに行われる。
本実施の形態４に係るＭＣＵ６３は、主電流がセンス電流及び温度が対応付けられた検査データから、電流検出器３で検出されたセンス電流と、温度検出素子で検出された温度との組み合わせに対応する主電流を求めることで、主電流を補正可能に構成されている。
図８は、本実施の形態４に係る半導体装置の製造方法を説明するための図である。以下、実施の形態１に適用する場合について説明するが、実施の形態２，３に適用する場合の説明も以下と同様である。
まずステップＳ１にて、電流検出器３と駆動基板６とを取り付ける前の半導体素子２単体について、図示しない各種測定器が、分流比特性の温度特性を検出して取得する。例えば、半導体素子２のメイン素子２１及びセンス素子２２のエミッタを互いに直接接続し、ゲート－エミッタ間に実際に使用する条件に近い電圧をかけた状態で、コレクタ電流を通電したときの主電流値及びセンス電流値を測定する。そして、半導体素子２の温度を変更しながら、主電流とセンス電流とから取得された分流比特性と、温度検出素子で検出された温度とを、検査データとして取得する。これにより、主電流を高精度に測定することができる。
ステップＳ２にて、図示しないパッケージング装置が、半導体素子２をパッケージングして半導体モジュール１を形成する。
ステップＳ２と並行してステップＳ３にて、図示しない組み立て装置などが、主電流を算出可能なＭＣＵ６３を含む駆動基板６を形成し、ＭＣＵ６３の算出が検査データを用いて補正される。この補正は、ＭＣＵ６３またはその周辺のハードウェアを調整することによって行われてもよいし、ＭＣＵ６３のソフトウェアを調整することによって行われてもよい。
ステップＳ４にて、図示しない実装装置が、半導体モジュール１を駆動基板６に実装する。
＜実施の形態４のまとめ＞
実施の形態１～３のように、メイン素子２１及びセンス素子２２のエミッタを同電位にして、各素子のバイアス条件を揃えたとしても、半導体素子２の面内の特性ばらつき、半導体素子の温度により、分流比は完全には面積比に対応しないことがある。これに対して本実施の形態４によれば、分流比特性の温度特性を含む検査データに基づいて主電流を検出するため、分流比が面積比に対応していない場合であっても、主電流を補正することができ、主電流を高精度で検出することができる。
なお、以上の説明では、検査データは、分流比特性の温度特性を含んだが、これに限ったものではない。例えば、検査データは、温度を含まずに、主電流とセンス電流との相関を含んでもよい。つまり、ＭＣＵ６３は、主電流とセンス電流と対応付けられた検査データから、電流検出器３で検出されたセンス電流に対応する主電流を求めてもよい。
＜実施の形態５＞
本実施の形態５では、実施の形態４で説明した検査データが、メイン素子２１及びセンス素子２２を内蔵した半導体モジュール１の表面に印字されている。
図９は、本実施の形態５に係る半導体装置の製造方法を説明するための図である。
ステップＳ１及びステップＳ２にて、実施の形態４で説明した図８のステップＳ１及びステップＳ２と同様の工程を行う。
ステップＳ５にて、図示しない印字装置が、ステップＳ１で取得された検査データを、ステップＳ２で形成された半導体モジュール１の表面に印字する。ステップＳ６にて、図示しない読取装置が、半導体モジュール１の表面に印字された検査データを読み取る。
その後のステップＳ３及びステップＳ４にて、ステップＳ６で読み取られた検査データを用いて、実施の形態４で説明した図８のステップＳ３及びステップＳ４と同様の工程を行う。
以上のような本実施の形態５によれば、検査データと半導体モジュール１との紐づけが容易となり、検査データの取り扱い性を高めることができる。また、半導体モジュール１の製造ラインと、駆動基板６の製造ラインとの間で、検査データを受け渡すためのデータベースなどのシステムがなくても、印字された検査データを用いてＭＣＵ６３を形成することができる。
＜実施の形態６＞
実施の形態４では、ＭＣＵ６３が主電流を補正した。これに対して本実施の形態６では、以下で説明するように、センス素子２２が複数のセンス素子候補の中から選択されることで主電流を補正することが可能となっている。
図１０は、本実施の形態６に係る半導体装置を示す回路図である。図１０の半導体素子２は、半導体基板での面積が互いに異なる複数の第２半導体素子候補として、センス素子候補２２ａ～２２ｄを含んでいる。なお、ここではセンス素子候補の数は４であるが、これに限ったものではない。
本実施の形態６では、センス素子候補２２ａ～２２ｄの面積は等比数列をなしている。例えば、センス素子候補２２ａ～２２ｄの面積のうち最も小さい面積がＳである場合、残りの面積はＳ×２１、Ｓ×２２、Ｓ×２３となっている。なお、センス素子候補の数がｎであり、それらの面積のうち最も小さい面積がＳである場合、残りの面積はＳ×２１、Ｓ×２２、…、Ｓ×２ｎ－１となる。
センス素子２２は、センス素子候補２２ａ～２２ｄの中から、メイン素子２１の主電流と、センス素子候補２２ａ～２２ｄをそれぞれ流れるセンス電流との相関を含む検査データに基づいて選択される。本実施の形態６に係る検査データは、実施の形態４に係る検査データと同様である。検査データに含まれる相関のうち、ＭＣＵ６３で用いられる分流比に最も対応する相関が選択され、選択された相関を有するセンス素子候補が、センス素子２２として選択される。
図１０の例では、センス素子候補２２ｂがセンス素子２２として選択された結果、センス素子候補２２ｂの電流センスパッドＣｓが、電流検出器３のピンＰ１と接続されている。そして、センス素子候補２２ａ，２２ｃ，２２ｄの図１０では図示しない電流センスパッドが、電流検出器３のピンＰ１またはエミッタセンスパッドＥｓと接続されている。これらの接続は、半導体装置の製造時に行われる。なお、図１０の例では、１つのセンス素子候補２２ｂがセンス素子２２として選択されているが、これに限ったものではなく、複数のセンス素子候補２２ｂがセンス素子２２として選択されてもよい。
以上のような本実施の形態６によれば、検査データに基づいてセンス素子２２を選択するため、主電流を補正することができ、主電流を高精度で検出することができる。また、センス素子候補２２ａ～２２ｄの面積が等比数列をなすことで、主電流の算出に用いられるセンス電流を例えば２ｎ段階などで補正することができる。
＜実施の形態７＞
本実施の形態７では、実施の形態６で説明したセンス素子候補の検査データが、当該センス素子候補の表面に印字されている。
図１１は、本実施の形態７に係る半導体装置の製造方法を説明するための図である。
ステップＳ１１にて、電流検出器３と駆動基板６とを取り付ける前の半導体素子２単体について、図示しない各種測定器が、複数のセンス素子候補の分流比特性を検出して取得する。
ステップＳ１２にて、図示しない印字装置が、ステップＳ１１で取得された検査データを、対応するセンス素子候補の表面に印字する。ステップＳ１３にて、図示しない読取装置が、半導体モジュール１の表面に印字された検査データを読み取る。ステップＳ１４にて、図示しないワイヤボンディング装置が、検査データに基づいて選択されたセンス素子２２と電流検出器３とを接続する。ステップＳ１５にて、図示しない実装装置が、半導体モジュール１を駆動基板６に実装する。
以上のような本実施の形態７によれば、検査データとセンス素子候補との紐づけが容易となり、検査データの取り扱い性を高めることができる。
なお、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
上記した説明は、すべての局面において、例示であって、限定的なものではない。例示されていない無数の変形例が、想定され得るものと解される。
１ 半導体モジュール、３ 電流検出器、６ 駆動基板、１１ ＩＰＭ、２１ メイン素子、２２ センス素子、２２ａ～２２ｄ センス素子候補。

Claims (11)

  1. 主電流が流れる第１半導体素子と、
    前記第１半導体素子の出力と配線を介して接続された出力を有し、前記主電流と相関を有するセンス電流が流れる第２半導体素子と、
    前記センス電流を非接触で検出する電流検出器と
    を備える、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記電流検出器は、
    前記配線の少なくとも一部を含み、前記センス電流を当該少なくとも一部から非接触で検出する、半導体装置。
  3. 請求項１または請求項２に記載の半導体装置であって、
    前記第１半導体素子、前記第２半導体素子、及び、前記電流検出器が、モジュールに内蔵されている、半導体装置。
  4. 請求項１に記載の半導体装置であって、
    前記第１半導体素子及び前記第２半導体素子を制御する回路基板をさらに備え、
    前記電流検出器は前記回路基板上に配設され、
    前記第１半導体素子、前記第２半導体素子、及び、前記回路基板が、モジュールに内蔵されている、半導体装置。
  5. 請求項１に記載の半導体装置であって、
    前記第１半導体素子及び前記第２半導体素子を制御する回路基板をさらに備え、
    前記電流検出器は前記回路基板上に配設され、
    前記第１半導体素子及び前記第２半導体素子はモジュールに内蔵されるが、前記回路基板は前記モジュールの外部に配設されている、半導体装置。
  6. 請求項１に記載の半導体装置であって、
    前記主電流と前記センス電流との相関を含む検査データと、前記電流検出器の検出結果とに基づいて、前記主電流を検出する、半導体装置。
  7. 請求項６に記載の半導体装置であって、
    前記第１半導体素子及び前記第２半導体素子の温度を検出する温度検出素子をさらに備え、
    前記検査データは、前記相関と対応付けられた前記第１半導体素子及び前記第２半導体素子の温度をさらに含み、
    前記検査データと、前記電流検出器の検出結果と、前記温度検出素子で検出された温度とに基づいて、前記主電流を検出する、半導体装置。
  8. 請求項６または請求項７に記載の半導体装置であって、
    前記検査データが、前記第１半導体素子及び前記第２半導体素子を内蔵したモジュールの表面に印字されている、半導体装置。
  9. 請求項１に記載の半導体装置であって、
    前記第２半導体素子は、
    半導体基板での面積が互いに異なる複数の第２半導体素子候補の中から、前記主電流と前記複数の第２半導体素子候補をそれぞれ流れるセンス電流との相関を含む検査データに基づいて選択される、半導体装置。
  10. 請求項９に記載の半導体装置であって、
    前記複数の第２半導体素子候補の前記面積は等比数列をなす、半導体装置。
  11. 請求項９または請求項１０に記載の半導体装置であって、
    前記第２半導体素子候補の前記検査データが、当該第２半導体素子候補の表面に印字されている、半導体装置。
JP2022579178A 2021-02-02 2021-02-02 半導体装置 Active JP7479523B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2021/003719 WO2022168156A1 (ja) 2021-02-02 2021-02-02 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2022168156A1 JPWO2022168156A1 (ja) 2022-08-11
JP7479523B2 true JP7479523B2 (ja) 2024-05-08

Family

ID=82741247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022579178A Active JP7479523B2 (ja) 2021-02-02 2021-02-02 半導体装置

Country Status (5)

Country Link
US (1) US20240003960A1 (ja)
JP (1) JP7479523B2 (ja)
CN (1) CN116762171A (ja)
DE (1) DE112021007004T5 (ja)
WO (1) WO2022168156A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094280A (ja) 2007-10-09 2009-04-30 Toshiba Memory Systems Co Ltd 半導体装置
JP2009124086A (ja) 2007-11-19 2009-06-04 Toshiba Corp 集積回路装置
JP2012065483A (ja) 2010-09-17 2012-03-29 Mitsubishi Electric Corp パワーモジュール
JP2015198188A (ja) 2014-04-02 2015-11-09 トヨタ自動車株式会社 半導体モジュール
JP2020180895A (ja) 2019-04-26 2020-11-05 新電元工業株式会社 電流検出器及びパワーモジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877428B2 (ja) 1998-05-06 2007-02-07 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタモジュールおよび駆動回路付絶縁ゲート型バイポーラトランジスタモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094280A (ja) 2007-10-09 2009-04-30 Toshiba Memory Systems Co Ltd 半導体装置
JP2009124086A (ja) 2007-11-19 2009-06-04 Toshiba Corp 集積回路装置
JP2012065483A (ja) 2010-09-17 2012-03-29 Mitsubishi Electric Corp パワーモジュール
JP2015198188A (ja) 2014-04-02 2015-11-09 トヨタ自動車株式会社 半導体モジュール
JP2020180895A (ja) 2019-04-26 2020-11-05 新電元工業株式会社 電流検出器及びパワーモジュール

Also Published As

Publication number Publication date
DE112021007004T5 (de) 2023-11-30
US20240003960A1 (en) 2024-01-04
JPWO2022168156A1 (ja) 2022-08-11
WO2022168156A1 (ja) 2022-08-11
CN116762171A (zh) 2023-09-15

Similar Documents

Publication Publication Date Title
US5399905A (en) Resin sealed semiconductor device including multiple current detecting resistors
US10663492B2 (en) Current sensor
US10283440B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6727428B2 (ja) 半導体装置
JP4097613B2 (ja) 半導体装置
JP6505505B2 (ja) 電流センサ
US10957619B2 (en) Semiconductor apparatus
US11594873B2 (en) Semiconductor device and overcurrent protection method
JP2020013955A (ja) 半導体装置、および、抵抗素子
JP7479523B2 (ja) 半導体装置
JP6833101B2 (ja) 半導体装置
CN108291843B (zh) 具有第一温度测量元件的半导体构件以及用于确定流过半导体构件的电流的方法
JP4323299B2 (ja) 半導体装置
JP2008147683A (ja) 半導体装置
JPH02302634A (ja) 半導体集積回路の温度センサ
JP7097671B2 (ja) Ｉｃ化磁気センサおよびそれに使用するリードフレーム
JP2014204003A (ja) 電力供給モジュール
JP2009302183A (ja) 接続不良検出回路
JP7276070B2 (ja) 半導体モジュール
US20230253862A1 (en) Semiconductor device and motor driving system
JP2013205293A (ja) 温度検出装置及び温度検出方法
US20220412811A1 (en) Semiconductor module and method of manufacturing semiconductor module
JP3973491B2 (ja) 半導体装置
JP2022174923A (ja) 半導体モジュール
JP3477002B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240423

R150 Certificate of patent or registration of utility model

Ref document number: 7479523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150