JP6493565B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6493565B2 JP6493565B2 JP2017560013A JP2017560013A JP6493565B2 JP 6493565 B2 JP6493565 B2 JP 6493565B2 JP 2017560013 A JP2017560013 A JP 2017560013A JP 2017560013 A JP2017560013 A JP 2017560013A JP 6493565 B2 JP6493565 B2 JP 6493565B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- semiconductor
- current
- voltage
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 114
- 238000001514 detection method Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 15
- 238000001816 cooling Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 238000012544 monitoring process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 206010037660 Pyrexia Diseases 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
- H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Power Conversion In General (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
本発明は、半導体素子の温度を常にモニタできる半導体装置に関する。
電力制御機器等に使用される半導体装置において、半導体素子の通電時の発熱による破壊を防ぐために半導体素子の温度をモニタしている。モニタ方法として、サーミスタによる測定又は温度センスダイオードによる測定等がある。前者では、正確な温度測定ができない。後者では、半導体素子上に温度センスダイオードが設置されていることにより、コレクタ電流に対する有効面積が小さくなる。これに対して、一定のコレクタ電流を印加した際のコレクタ電圧の温度特性から温度を算出する技術が提案されている（例えば、特許文献１参照）。
特許文献１の技術では、モニタタイミングがある一点のコレクタ電流のみに限定されてしまう。このため、モニタタイミングが起動時などに限定されてしまうという問題があった。
本発明は、上述のような課題を解決するためになされたもので、その目的は半導体素子の温度を常にモニタできる半導体装置を得るものである。
本発明に係る半導体装置は、半導体素子と、前記半導体素子に流れる素子電流を検出する電流検出回路と、前記半導体素子に印加された素子電圧を検出する電圧検出回路と、複数の素子電流と複数の素子電圧にそれぞれ対応する前記半導体素子固有の素子温度をまとめたテーブルを有し、前記電流検出回路により検出された素子電流と前記電圧検出回路により検出された素子電圧に対応する素子温度を前記テーブルから読み出す温度算出素子と、前記半導体素子が実装される絶縁基板と、前記絶縁基板の温度を検出する温度検出素子とを備え、前記温度算出素子は、前記素子温度と前記絶縁基板の温度の差を前記素子電流及び前記素子電圧で割って熱抵抗を算出することを特徴とする。
本発明では、複数の素子電流と複数の素子電圧にそれぞれ対応する半導体素子の素子温度をまとめたテーブルを予め用意する。そして、温度算出素子が、電流検出回路により検出された素子電流と電圧検出回路により検出された素子電圧に対応する素子温度をテーブルから読み出す。これにより、半導体素子の温度を常にモニタできる。
本発明の実施の形態に係る半導体装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す図である。半導体素子１は、ここでは絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor、IGBT）である。これに限らず、半導体素子１は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ショットキーバリアダイオード(Schottky Barrier diode、SBD)、ＰＮダイオードなどでもよい。ダイオード２が半導体素子１に逆並列に接続されている。駆動回路３が半導体素子１のゲートにゲート電圧ＶＧを印加して半導体素子１を駆動する。
図１は、本発明の実施の形態１に係る半導体装置を示す図である。半導体素子１は、ここでは絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor、IGBT）である。これに限らず、半導体素子１は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ショットキーバリアダイオード(Schottky Barrier diode、SBD)、ＰＮダイオードなどでもよい。ダイオード２が半導体素子１に逆並列に接続されている。駆動回路３が半導体素子１のゲートにゲート電圧ＶＧを印加して半導体素子１を駆動する。
電流検出回路４は、例えばシャント抵抗などであり、半導体素子１に流れるコレクタ電流Ｉｃ（素子電流）を検出する。電圧検出回路５は、例えばＤＥＳＡＴ回路などであり、半導体素子１に印加されたコレクタ電圧ＶＣＥ（素子電圧）を検出する。
温度算出素子６は、メモリに記憶されたプログラムを実行するマイコンである。温度算出素子６のメモリにテーブルが記憶されている。図２は、温度算出素子に記憶されたテーブルを示す図である。テーブルは、予め計測された複数のコレクタ電流Ｉｃと複数のコレクタ電圧ＶＣＥにそれぞれ対応する半導体素子１の素子温度Ｔｊをまとめたものである。
温度算出素子６は、電流検出回路４により検出されたコレクタ電流Ｉｃと電圧検出回路５により検出されたコレクタ電圧ＶＣＥに対応する素子温度Ｔｊをテーブルから読み出す。なお、温度算出素子６はマイコンに限らず、システムＬＳＩ等の処理回路でもよいし、複数の処理回路が連携して上記の処理を行ってもよい。
図３は、温度計算素子へのテーブルの書き込み方法を示すフローチャートである。まず、駆動回路３が半導体素子１を駆動する際のスイッチング周波数を下限値へ設定する（ステップＳ１）。次に、ゲート電圧ＶＧを下限値へ設定する（ステップＳ２）。次に、コレクタ電流Ｉｃの下限値を半導体素子１へ通電させる（ステップＳ３）。
次に、半導体素子１のコレクタ電圧ＶＣＥと素子温度Ｔｊをモニタする（ステップＳ４）。なお、スイッチング周波数、ゲート電圧ＶＧ、コレクタ電流Ｉｃが一定であっても、半導体素子１の温度が動作時間の経過と共に上昇するため、コレクタ電圧ＶＣＥと素子温度Ｔｊは変化する。
次に、コレクタ電圧ＶＣＥ、素子温度Ｔｊ、コレクタ電流Ｉｃを温度算出素子６へ時間毎に書き込む（ステップＳ５）。コレクタ電圧ＶＣＥと素子温度Ｔｊが共に飽和した場合には次のステップＳ７に進み、飽和していない場合にはステップＳ４に戻る（ステップＳ６）。次に、コレクタ電流Ｉｃを変更して半導体素子１へ通電させる（ステップＳ７）。
次に、コレクタ電流Ｉｃの上限値にて書き込みを行った場合には次のステップＳ９に進み、行っていない場合にはステップＳ４に戻る（ステップＳ８）。次に、ゲート電圧ＶＧを変更して半導体素子１へ通電させる（ステップＳ９）。ゲート電圧ＶＧの上限値にて書き込みを行った場合には次のステップＳ１１に進み、行っていない場合にはステップＳ４に戻る（ステップＳ１０）。
次に、スイッチング周波数を変更して半導体素子１へ通電させる（ステップＳ１１）。スイッチング周波数の上限値にて書き込みを行った場合には処理を終了し、行っていない場合にはステップＳ４に戻る（ステップＳ１２）。
以上説明したように、本実施の形態では、複数のコレクタ電流Ｉｃと複数のコレクタ電圧ＶＣＥにそれぞれ対応する半導体素子１の素子温度Ｔｊをまとめたテーブルを予め用意する。そして、素子温度Ｔｊ依存性のあるコレクタ電流Ｉｃとコレクタ電圧ＶＣＥを検出し、それらに対応する素子温度Ｔｊをテーブルから読み出す。これにより、半導体素子１の温度を常にモニタできる。また、半導体素子１に温度検出素子を設ける必要が無いため、コレクタ電流に対する有効面積が小さくならない。
実施の形態２．
図４は、本発明の実施の形態２に係る半導体装置を示す図である。温度算出素子６は、算出した素子温度を駆動回路３へフィードバックし、素子温度が閾値を超えた場合に駆動回路３に駆動停止命令を送信して駆動回路３の動作を強制停止させる。これにより、素子温度が閾値以上となった過熱時に半導体素子１を保護することができる。
図４は、本発明の実施の形態２に係る半導体装置を示す図である。温度算出素子６は、算出した素子温度を駆動回路３へフィードバックし、素子温度が閾値を超えた場合に駆動回路３に駆動停止命令を送信して駆動回路３の動作を強制停止させる。これにより、素子温度が閾値以上となった過熱時に半導体素子１を保護することができる。
実施の形態３．
図５は、本発明の実施の形態３に係る半導体装置を示す図である。温度算出素子６は、算出した素子温度を制御回路７へフィードバックする。制御回路７は、その素子温度に応じて、駆動回路３が半導体素子１を駆動する際のスイッチング周波数を制御する。例えば、素子温度が予めマイコンに設定していた閾値を超えた場合にスイッチング周波数を下げ、その後に素子温度がある値まで下がった場合にスイッチング周波数を上げる。これにより、適切なスイッチング周波数を設定することができる。
図５は、本発明の実施の形態３に係る半導体装置を示す図である。温度算出素子６は、算出した素子温度を制御回路７へフィードバックする。制御回路７は、その素子温度に応じて、駆動回路３が半導体素子１を駆動する際のスイッチング周波数を制御する。例えば、素子温度が予めマイコンに設定していた閾値を超えた場合にスイッチング周波数を下げ、その後に素子温度がある値まで下がった場合にスイッチング周波数を上げる。これにより、適切なスイッチング周波数を設定することができる。
実施の形態４．
図６は、本発明の実施の形態４に係る半導体装置を示す断面図である。図７は、本発明の実施の形態４に係る半導体装置を示す図である。
図６は、本発明の実施の形態４に係る半導体装置を示す断面図である。図７は、本発明の実施の形態４に係る半導体装置を示す図である。
ベース板８上に絶縁基板９が実装されている。絶縁基板９の下面電極１０がはんだ１１を介してベース板８に接合されている。絶縁基板９の上面電極１２上に半導体素子１，ダイオード２が実装されている。半導体素子１のコレクタ電極とダイオード２のカソード電極がそれぞれはんだ１３，１４を介して上面電極１２に接合されている。
半導体素子１のエミッタ電極がワイヤ１５によりダイオード２のアノード電極に接続されている。ダイオード２のアノード電極はワイヤ１６により主電極端子１７に接続されている。半導体素子１のゲート電極はワイヤ１８により制御端子１９に接続されている。上面電極１２はコレクタ電圧出力端子２０に接続され、かつワイヤ２１を介して主電極端子２２に接続されている。
半導体素子１等を囲う樹脂製の側壁２２がベース板８上に設けられている。ベース板８と側壁２２がケースとなる。半導体素子１等の上方にノイズ遮断板２４が設けられ、その上方に制御基板２５が設けられている。制御基板２５は、駆動回路３、電流検出回路４、電圧検出回路５、及び温度算出素子６を有する。
サーミスタ等の温度検出素子２６が絶縁基板９上に設けられている。この温度検出素子２６が絶縁基板９の温度Ｔｉを検出して温度算出素子６へフィードバックする。温度算出素子６は、以下の数式１のように、素子温度Ｔｊと絶縁基板９の温度Ｔｉの差をコレクタ電流Ｉｃ及びコレクタ電圧ＶＣＥで割って、半導体素子１と絶縁基板９との間の熱抵抗を算出する。
熱抵抗＝ΔＴ／Ｗ＝（Ｔｊ−Ｔｉ）／（ＩＣ×ＶＣＥ） ［℃／Ｗ］ （数式１）
熱抵抗＝ΔＴ／Ｗ＝（Ｔｊ−Ｔｉ）／（ＩＣ×ＶＣＥ） ［℃／Ｗ］ （数式１）
熱抵抗が上昇した場合には、半導体素子１の温度が著しく上昇する。従って、半導体素子１の過度な発熱を抑えるためには熱抵抗をモニタして駆動を制御する必要がある。また、熱抵抗の劣化により、製品の寿命をどの程度消費しているかを把握することもできる。
実施の形態５．
図８は、本発明の実施の形態５に係る半導体装置を示す断面図である。サーミスタ等の温度検出素子２７がベース板８上に設けられている。この温度検出素子２７が、ベース板８の温度、即ち半導体素子１を収納するケースの温度ＴＣを検出して温度算出素子６へフィードバックする。温度算出素子６は、以下の数式２のように、素子温度Ｔｊとケースの温度ＴＣの差をコレクタ電流Ｉｃ及びコレクタ電圧ＶＣＥで割って、半導体素子１とケースとの間の熱抵抗を算出する。これにより、実施の形態４と同様の効果を得ることができる。
熱抵抗＝ΔＴ／Ｗ＝（Ｔｊ−ＴＣ）／（ＩＣ×ＶＣＥ） ［℃／Ｗ］ （数式２）
図８は、本発明の実施の形態５に係る半導体装置を示す断面図である。サーミスタ等の温度検出素子２７がベース板８上に設けられている。この温度検出素子２７が、ベース板８の温度、即ち半導体素子１を収納するケースの温度ＴＣを検出して温度算出素子６へフィードバックする。温度算出素子６は、以下の数式２のように、素子温度Ｔｊとケースの温度ＴＣの差をコレクタ電流Ｉｃ及びコレクタ電圧ＶＣＥで割って、半導体素子１とケースとの間の熱抵抗を算出する。これにより、実施の形態４と同様の効果を得ることができる。
熱抵抗＝ΔＴ／Ｗ＝（Ｔｊ−ＴＣ）／（ＩＣ×ＶＣＥ） ［℃／Ｗ］ （数式２）
実施の形態６．
図９は、本発明の実施の形態６に係る半導体装置を示す断面図である。ヒートシンクなどの冷却器２８がベース板８の下面に設けられている。サーミスタ等の温度検出素子２９が冷却器２８上に設けられている。この温度検出素子２９が、半導体素子１を冷却する冷却器２８の温度ＴＷを検出して温度算出素子６へフィードバックする。温度算出素子６は、以下の数式３のように、素子温度Ｔｊと冷却器２８の温度ＴＷの差をコレクタ電流Ｉｃ及びコレクタ電圧ＶＣＥで割って、半導体素子１と絶縁基板９との間の熱抵抗を算出する。これにより、実施の形態４と同様の効果を得ることができる。
熱抵抗＝ΔＴ／Ｗ＝（Ｔｊ−ＴＷ）／（ＩＣ×ＶＣＥ） ［℃／Ｗ］ （数式３）
図９は、本発明の実施の形態６に係る半導体装置を示す断面図である。ヒートシンクなどの冷却器２８がベース板８の下面に設けられている。サーミスタ等の温度検出素子２９が冷却器２８上に設けられている。この温度検出素子２９が、半導体素子１を冷却する冷却器２８の温度ＴＷを検出して温度算出素子６へフィードバックする。温度算出素子６は、以下の数式３のように、素子温度Ｔｊと冷却器２８の温度ＴＷの差をコレクタ電流Ｉｃ及びコレクタ電圧ＶＣＥで割って、半導体素子１と絶縁基板９との間の熱抵抗を算出する。これにより、実施の形態４と同様の効果を得ることができる。
熱抵抗＝ΔＴ／Ｗ＝（Ｔｊ−ＴＷ）／（ＩＣ×ＶＣＥ） ［℃／Ｗ］ （数式３）
実施の形態７．
図１０は、本発明の実施の形態７に係る半導体装置を示す断面図である。図１１は、本発明の実施の形態７に係る半導体装置を示す図である。実施の形態４〜６の温度検出素子２６，２７，２９が全て設けられ、その検出結果を参照して温度算出素子６は各箇所の熱抵抗を算出する。これにより、各箇所の熱抵抗をリアルタイムでモニタすることができる。
図１０は、本発明の実施の形態７に係る半導体装置を示す断面図である。図１１は、本発明の実施の形態７に係る半導体装置を示す図である。実施の形態４〜６の温度検出素子２６，２７，２９が全て設けられ、その検出結果を参照して温度算出素子６は各箇所の熱抵抗を算出する。これにより、各箇所の熱抵抗をリアルタイムでモニタすることができる。
実施の形態８．
図１２は、本発明の実施の形態８に係る半導体装置を示す図である。温度算出素子６は、算出した熱抵抗を制御回路７へフィードバックする。制御回路７は、温度算出素子６が算出した熱抵抗に応じて、駆動回路３が半導体素子１を駆動する際のスイッチング周波数を制御する。例えば、熱抵抗が予めマイコンに設定していた閾値を超えた場合にスイッチング周波数を下げる。これにより、熱抵抗が悪化した箇所の半導体素子１の過度な発熱を抑えることができる。
図１２は、本発明の実施の形態８に係る半導体装置を示す図である。温度算出素子６は、算出した熱抵抗を制御回路７へフィードバックする。制御回路７は、温度算出素子６が算出した熱抵抗に応じて、駆動回路３が半導体素子１を駆動する際のスイッチング周波数を制御する。例えば、熱抵抗が予めマイコンに設定していた閾値を超えた場合にスイッチング周波数を下げる。これにより、熱抵抗が悪化した箇所の半導体素子１の過度な発熱を抑えることができる。
実施の形態９．
図１３は、本発明の実施の形態９に係る半導体装置を示す図である。温度算出素子６は、算出した熱抵抗を制御回路７へフィードバックする。制御回路７は、温度算出素子６が算出した熱抵抗が予めマイコンに設定していた閾値を超えた場合に駆動回路３にゲート電圧ＶＧを下げさせる。これにより、熱抵抗が悪化した箇所の半導体素子１コレクタ電流を制限して、半導体素子１の過度な発熱を抑えることができる。
図１３は、本発明の実施の形態９に係る半導体装置を示す図である。温度算出素子６は、算出した熱抵抗を制御回路７へフィードバックする。制御回路７は、温度算出素子６が算出した熱抵抗が予めマイコンに設定していた閾値を超えた場合に駆動回路３にゲート電圧ＶＧを下げさせる。これにより、熱抵抗が悪化した箇所の半導体素子１コレクタ電流を制限して、半導体素子１の過度な発熱を抑えることができる。
実施の形態１０．
図１４は、本発明の実施の形態１０に係る半導体装置を示す図である。実施の形態１〜９では電流検出回路４が半導体素子１に流れるコレクタ電流Ｉｃを検出するが、本実施の形態では素子電流としてコレクタセンス電流ＩＳＥＮＳＥ＝Ｉｃ／α（αは例えば１００００）を検出する。この場合でも実施の形態１〜９と同様の効果を得ることができる。
図１４は、本発明の実施の形態１０に係る半導体装置を示す図である。実施の形態１〜９では電流検出回路４が半導体素子１に流れるコレクタ電流Ｉｃを検出するが、本実施の形態では素子電流としてコレクタセンス電流ＩＳＥＮＳＥ＝Ｉｃ／α（αは例えば１００００）を検出する。この場合でも実施の形態１〜９と同様の効果を得ることができる。
なお、半導体素子１及びダイオード２は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１ 半導体素子、３ 駆動回路、４ 電流検出回路、５ 電圧検出回路、６ 温度算出素子、７ 制御回路、８ベース板（ケース）、９ 絶縁基板、２２ 側壁（ケース）、２６，２７，２９ 温度検出素子、２８ 冷却器
Claims (6)
- 半導体素子と、
前記半導体素子に流れる素子電流を検出する電流検出回路と、
前記半導体素子に印加された素子電圧を検出する電圧検出回路と、
複数の素子電流と複数の素子電圧にそれぞれ対応する前記半導体素子固有の素子温度をまとめたテーブルを有し、前記電流検出回路により検出された素子電流と前記電圧検出回路により検出された素子電圧に対応する素子温度を前記テーブルから読み出す温度算出素子と、
前記半導体素子が実装される絶縁基板と、
前記絶縁基板の温度を検出する温度検出素子とを備え、
前記温度算出素子は、前記素子温度と前記絶縁基板の温度の差を前記素子電流及び前記素子電圧で割って熱抵抗を算出することを特徴とする半導体装置。 - 半導体素子と、
前記半導体素子に流れる素子電流を検出する電流検出回路と、
前記半導体素子に印加された素子電圧を検出する電圧検出回路と、
複数の素子電流と複数の素子電圧にそれぞれ対応する前記半導体素子固有の素子温度をまとめたテーブルを有し、前記電流検出回路により検出された素子電流と前記電圧検出回路により検出された素子電圧に対応する素子温度を前記テーブルから読み出す温度算出素子と、
前記半導体素子を収納するケースと、
前記ケースの温度を検出する温度検出素子とを備え、
前記温度算出素子は、前記素子温度と前記ケースの温度の差を前記素子電流及び前記素子電圧で割って熱抵抗を算出することを特徴とする半導体装置。 - 半導体素子と、
前記半導体素子に流れる素子電流を検出する電流検出回路と、
前記半導体素子に印加された素子電圧を検出する電圧検出回路と、
複数の素子電流と複数の素子電圧にそれぞれ対応する前記半導体素子固有の素子温度をまとめたテーブルを有し、前記電流検出回路により検出された素子電流と前記電圧検出回路により検出された素子電圧に対応する素子温度を前記テーブルから読み出す温度算出素子と、
前記半導体素子を冷却する冷却器と、
前記冷却器の温度を検出する温度検出素子とを備え、
前記温度算出素子は、前記素子温度と前記冷却器の温度の差を前記素子電流及び前記素子電圧で割って熱抵抗を算出することを特徴とする半導体装置。 - 前記半導体素子を駆動する駆動回路と、
前記温度算出素子が算出した熱抵抗に応じて、前記駆動回路が前記半導体素子を駆動する際のスイッチング周波数を制御する制御回路とを更に備えることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。 - 前記半導体素子にゲート電圧を供給して前記半導体素子を駆動する駆動回路を更に備え、
前記温度算出素子は、算出した熱抵抗が閾値を超えた場合に前記駆動回路に前記ゲート電圧を下げさせることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。 - 前記素子電流はコレクタ電流又はコレクタセンス電流であることを特徴とする請求項１〜５の何れか１項に記載の半導体装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2016/050532 WO2017119126A1 (ja) | 2016-01-08 | 2016-01-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017119126A1 JPWO2017119126A1 (ja) | 2018-03-15 |
| JP6493565B2 true JP6493565B2 (ja) | 2019-04-03 |
Family
ID=59273417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017560013A Active JP6493565B2 (ja) | 2016-01-08 | 2016-01-08 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10734990B2 (ja) |
| JP (1) | JP6493565B2 (ja) |
| WO (1) | WO2017119126A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3627702A1 (en) * | 2018-09-21 | 2020-03-25 | Maschinenfabrik Reinhausen GmbH | Determining an operating condition of a transistor |
| JP7300941B2 (ja) * | 2019-09-06 | 2023-06-30 | ローム株式会社 | 熱抵抗計測方法 |
| US10972088B1 (en) * | 2020-09-01 | 2021-04-06 | Infineon Technologies Ag | Temperature detection of a power switch based on paired measurements of current and voltage |
| US11378614B2 (en) | 2020-09-01 | 2022-07-05 | Infineon Technologies Ag | Temperature detection of power switch using modulation of driver output impedance |
| DE102020123149A1 (de) | 2020-09-04 | 2022-03-10 | Infineon Technologies Ag | Ansteuerschaltung für elektronischen schalter |
| US11569798B2 (en) * | 2021-06-23 | 2023-01-31 | Infineon Technologies Ag | Differential techniques for measuring voltage over a power switch |
| US11867762B1 (en) | 2022-11-18 | 2024-01-09 | Infineon Technologies Ag | Techniques for measuring voltage over a power switch using zero current detection point |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0533071Y2 (ja) | 1987-08-31 | 1993-08-24 | ||
| JPH01301189A (ja) | 1988-05-30 | 1989-12-05 | Nec Kansai Ltd | 半導体装置の電気的特性測定方法 |
| JPH04326748A (ja) | 1991-04-26 | 1992-11-16 | Toyota Autom Loom Works Ltd | 半導体装置の温度検出方法 |
| JP3701573B2 (ja) | 2001-03-28 | 2005-09-28 | 株式会社オートネットワーク技術研究所 | 負荷駆動回路 |
| JP4840159B2 (ja) | 2006-06-29 | 2011-12-21 | 株式会社デンソー | 負荷駆動制御装置および負荷駆動制御システム |
| JP5189929B2 (ja) | 2008-08-19 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | 半導体スイッチ制御装置 |
| US9074941B1 (en) * | 2013-03-14 | 2015-07-07 | Western Digital Technologies, Inc. | Systems and methods for measuring ambient and laser temperature in heat assisted magnetic recording |
-
2016
- 2016-01-08 WO PCT/JP2016/050532 patent/WO2017119126A1/ja active Application Filing
- 2016-01-08 JP JP2017560013A patent/JP6493565B2/ja active Active
- 2016-01-08 US US15/741,873 patent/US10734990B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017119126A1 (ja) | 2017-07-13 |
| US20180219543A1 (en) | 2018-08-02 |
| JPWO2017119126A1 (ja) | 2018-03-15 |
| US10734990B2 (en) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6493565B2 (ja) | 半導体装置 | |
| US9508700B2 (en) | Semiconductor device module with solder layer | |
| JP6171599B2 (ja) | 半導体装置及びその制御方法 | |
| US10168381B2 (en) | Method for determining a deterioration of power semiconductor modules as well as a device and circuit arrangement | |
| JP5289580B2 (ja) | 半導体装置 | |
| JP6045611B2 (ja) | ゲート駆動回路 | |
| JP4830993B2 (ja) | 半導体装置の劣化検出方法 | |
| JP5940211B2 (ja) | 半導体装置 | |
| JP2008533734A (ja) | 温度感知機能を有するｍｏｓｆｅｔ | |
| US11101259B2 (en) | Semiconductor device | |
| JP6522232B2 (ja) | 過熱保護制御装置および車載用電力回路装置 | |
| JP2009043780A (ja) | 半導体装置 | |
| JP4097613B2 (ja) | 半導体装置 | |
| JP6384406B2 (ja) | 半導体装置 | |
| JP2019079839A (ja) | 半導体パワーモジュール | |
| JP5549611B2 (ja) | 炭化珪素半導体装置 | |
| JP4677756B2 (ja) | パワーモジュール | |
| JP5546687B2 (ja) | モータ制御装置 | |
| CN107408896B (zh) | 电力转换装置及其控制方法 | |
| JP5563779B2 (ja) | 半導体装置 | |
| JP2011108684A (ja) | 半導体装置 | |
| JP6218156B2 (ja) | 電力変換装置及び電力変換装置の制御方法 | |
| US11923673B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A527 Effective date: 20171120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171121 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6493565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |