JP2001144247A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001144247A JP2001144247A JP32221799A JP32221799A JP2001144247A JP 2001144247 A JP2001144247 A JP 2001144247A JP 32221799 A JP32221799 A JP 32221799A JP 32221799 A JP32221799 A JP 32221799A JP 2001144247 A JP2001144247 A JP 2001144247A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- semiconductor device
- semiconductor chips
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 接着剤の塗布作業時間を短縮し、接着剤の使
用量を節減できる品質の高い半導体装置を提供する。 【解決手段】 インナーリード４０を有するリードフレ
ーム２０と、リードフレーム２０の表裏両面に接合して
搭載される第１、第２の半導体チップ５０、６０と、第
１、第２の半導体チップ５０、６０とインナーリード４
０とを電気的に連結する連結手段７０と、これらを封止
する封止樹脂８０とを有する半導体装置１０において、
第１、第２の半導体チップ５０、６０の素子搭載部３０
の中央には、第１、第２の半導体チップ５０、６０の何
れか一方の前後幅より広い広幅空間部３１が形成され、
広幅空間部３１の左右両側に第１、第２の半導体チップ
５０、６０の接合部３２が形成されている。
用量を節減できる品質の高い半導体装置を提供する。 【解決手段】 インナーリード４０を有するリードフレ
ーム２０と、リードフレーム２０の表裏両面に接合して
搭載される第１、第２の半導体チップ５０、６０と、第
１、第２の半導体チップ５０、６０とインナーリード４
０とを電気的に連結する連結手段７０と、これらを封止
する封止樹脂８０とを有する半導体装置１０において、
第１、第２の半導体チップ５０、６０の素子搭載部３０
の中央には、第１、第２の半導体チップ５０、６０の何
れか一方の前後幅より広い広幅空間部３１が形成され、
広幅空間部３１の左右両側に第１、第２の半導体チップ
５０、６０の接合部３２が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップレベ
ルで三次元実装された半導体装置に関し、特に、リード
フレームの両面に半導体チップを搭載し、一体に封止し
てなる半導体装置の半導体チップ搭載部の構成に関す
る。
ルで三次元実装された半導体装置に関し、特に、リード
フレームの両面に半導体チップを搭載し、一体に封止し
てなる半導体装置の半導体チップ搭載部の構成に関す
る。
【０００２】
【従来の技術】従来、電極パッドが左、右両側に設けら
れたＤＵＡＬ型の半導体チップをリードフレームの表裏
両面に搭載することによって三次元実装された半導体装
置は、例えば特開平１０−１５４７８６号公報に開示さ
れている。この半導体装置は、例えば図５に示すよう
に、リードフレーム１００の中央に設けた半導体チップ
２００の形状より僅かに大きい形状の半導体チップ搭載
部（以下、素子搭載部という）１１０と、その両側にそ
れぞれ素子搭載部１１０に搭載した半導体チップ２００
の電極パッドに対応する複数のインナーリード１２０と
を備えている。半導体チップ２００は、素子搭載部１１
０の表裏両面に塗布した接着剤によってそれぞれ固定さ
れる。インナーリード１２０と半導体チップ２００の電
極パッドとはワイヤーボンディングによりそれぞれ電気
的に接続され、封止樹脂によってインナーリード１２
０、ワイヤーボンディング及び半導体チップ２００が一
体にモールドされて半導体装置が形成される。
れたＤＵＡＬ型の半導体チップをリードフレームの表裏
両面に搭載することによって三次元実装された半導体装
置は、例えば特開平１０−１５４７８６号公報に開示さ
れている。この半導体装置は、例えば図５に示すよう
に、リードフレーム１００の中央に設けた半導体チップ
２００の形状より僅かに大きい形状の半導体チップ搭載
部（以下、素子搭載部という）１１０と、その両側にそ
れぞれ素子搭載部１１０に搭載した半導体チップ２００
の電極パッドに対応する複数のインナーリード１２０と
を備えている。半導体チップ２００は、素子搭載部１１
０の表裏両面に塗布した接着剤によってそれぞれ固定さ
れる。インナーリード１２０と半導体チップ２００の電
極パッドとはワイヤーボンディングによりそれぞれ電気
的に接続され、封止樹脂によってインナーリード１２
０、ワイヤーボンディング及び半導体チップ２００が一
体にモールドされて半導体装置が形成される。
【０００３】
【発明が解決しようとする課題】ところが、近年、半導
体装置はメモリー容量が大幅に増加したものが要求され
てきており、半導体チップの形状も大型化して、例えば
正方形の一辺が１２〜１５ｍｍ程度の形状のものが多く
なっている。前記従来例では、素子搭載部の全面に接着
剤を塗布しているが、半導体チップの形状が大型化する
と接着面積も大きくなり、接着剤を素子搭載部に均一な
厚みにするために、半導体チップの裏面全体が一様に濡
れるように接着剤を広げなければならない。そのため、
接着剤の塗布作業では、接着剤を素子搭載部のほぼ全面
に広げるために、半導体チップ１個当たり片面で例えば
１５〜２５秒という長い時間がかかる。また、接着剤の
使用量もそれだけ多くなるという問題があった。また、
素子搭載部の接着面積が広いため、両方の半導体チップ
の間から接着剤に含まれる溶剤等の気体や混入した空気
の排出が十分行われず、封止樹脂によってモールドした
際に気泡が生じたり、熱膨張によって亀裂が生じたりし
て、品質を低下させるおそれがあった。本発明はかかる
事情に鑑みてなされたもので、接着剤の塗布作業時間を
短縮し、接着剤の使用量を節減できる品質の高い半導体
装置を提供することを目的とする。
体装置はメモリー容量が大幅に増加したものが要求され
てきており、半導体チップの形状も大型化して、例えば
正方形の一辺が１２〜１５ｍｍ程度の形状のものが多く
なっている。前記従来例では、素子搭載部の全面に接着
剤を塗布しているが、半導体チップの形状が大型化する
と接着面積も大きくなり、接着剤を素子搭載部に均一な
厚みにするために、半導体チップの裏面全体が一様に濡
れるように接着剤を広げなければならない。そのため、
接着剤の塗布作業では、接着剤を素子搭載部のほぼ全面
に広げるために、半導体チップ１個当たり片面で例えば
１５〜２５秒という長い時間がかかる。また、接着剤の
使用量もそれだけ多くなるという問題があった。また、
素子搭載部の接着面積が広いため、両方の半導体チップ
の間から接着剤に含まれる溶剤等の気体や混入した空気
の排出が十分行われず、封止樹脂によってモールドした
際に気泡が生じたり、熱膨張によって亀裂が生じたりし
て、品質を低下させるおそれがあった。本発明はかかる
事情に鑑みてなされたもので、接着剤の塗布作業時間を
短縮し、接着剤の使用量を節減できる品質の高い半導体
装置を提供することを目的とする。
【０００４】
【課題を解決するための手段】前記目的に沿う本発明に
係る半導体装置は、インナーリードを有するリードフレ
ームと、リードフレームの表裏両面に接合して搭載され
る第１、第２の半導体チップと、第１、第２の半導体チ
ップとインナーリードとを電気的に連結する連結手段
と、これらを封止する封止樹脂とを有する半導体装置に
おいて、第１、第２の半導体チップの素子搭載部の中央
には、第１、第２の半導体チップの何れか一方の前後幅
より広い広幅空間部が形成され、広幅空間部の左右両側
に第１、第２の半導体チップの接合部が形成されてい
る。これにより、素子搭載部に設けた第１、第２の半導
体チップを接合するための接合部は、広幅空間部の両側
に分離して設けられ、両方の接合部を合わせても素子搭
載部全体の面積より小さくなる。したがって、第１、第
２の半導体チップを接合するための接着剤を塗布する面
積が減少し、接着剤の塗布作業時間が短縮され、接着剤
の使用量を節減できる。また、封止樹脂によって第１、
第２の半導体チップ、ボンディングワイヤ及びインナー
リードとを封止する場合、封止樹脂が第１の半導体チッ
プと第２の半導体チップの間の広幅空間部に充填され
る。そのため、接着剤から排出される溶剤や第１の半導
体チップと第２の半導体チップの間の空気等が広幅空間
部から排出されて、封止樹脂のモールドの際に気泡（ボ
イド）や亀裂が発生しない良質の封止樹脂が形成され
る。
係る半導体装置は、インナーリードを有するリードフレ
ームと、リードフレームの表裏両面に接合して搭載され
る第１、第２の半導体チップと、第１、第２の半導体チ
ップとインナーリードとを電気的に連結する連結手段
と、これらを封止する封止樹脂とを有する半導体装置に
おいて、第１、第２の半導体チップの素子搭載部の中央
には、第１、第２の半導体チップの何れか一方の前後幅
より広い広幅空間部が形成され、広幅空間部の左右両側
に第１、第２の半導体チップの接合部が形成されてい
る。これにより、素子搭載部に設けた第１、第２の半導
体チップを接合するための接合部は、広幅空間部の両側
に分離して設けられ、両方の接合部を合わせても素子搭
載部全体の面積より小さくなる。したがって、第１、第
２の半導体チップを接合するための接着剤を塗布する面
積が減少し、接着剤の塗布作業時間が短縮され、接着剤
の使用量を節減できる。また、封止樹脂によって第１、
第２の半導体チップ、ボンディングワイヤ及びインナー
リードとを封止する場合、封止樹脂が第１の半導体チッ
プと第２の半導体チップの間の広幅空間部に充填され
る。そのため、接着剤から排出される溶剤や第１の半導
体チップと第２の半導体チップの間の空気等が広幅空間
部から排出されて、封止樹脂のモールドの際に気泡（ボ
イド）や亀裂が発生しない良質の封止樹脂が形成され
る。
【０００５】前記本発明に係る半導体装置において、前
記接合部のうち第１、第２の半導体チップが搭載される
部分には、所定の間隔で複数の第１の貫通孔を形成して
もよい。この場合、第１の半導体チップと第２の半導体
チップを接合部に接着する接着剤が、接合部に設けた第
１の貫通孔に充填されるので、第１、第２の半導体チッ
プ間のアンカーホールとして機能する。前記本発明に係
る半導体装置において、第１、第２の半導体チップの両
側に延長された接合部に、第２の貫通孔を形成してもよ
い。この場合、封止樹脂が延長された接合部に設けた第
２の貫通孔の中に充填され、封止樹脂と接合部とを接合
する。前記本発明に係る半導体装置において、第１の半
導体チップは応力緩衝用接着剤を介して接合部に接合
し、且つ第２の半導体チップに接合してもよい。この場
合、第１の半導体チップと第２の半導体チップとが応力
緩衝用接着剤によって一体に接合される。また、前記本
発明に係る半導体装置において、第１、第２の半導体チ
ップの両側に延長された接合部のいずれか一方の裏表に
は、第１、第２の半導体チップの位置決め合いマークを
形成してもよい。この場合、第１、第２の半導体チップ
が正確に接合部に位置決めされる。
記接合部のうち第１、第２の半導体チップが搭載される
部分には、所定の間隔で複数の第１の貫通孔を形成して
もよい。この場合、第１の半導体チップと第２の半導体
チップを接合部に接着する接着剤が、接合部に設けた第
１の貫通孔に充填されるので、第１、第２の半導体チッ
プ間のアンカーホールとして機能する。前記本発明に係
る半導体装置において、第１、第２の半導体チップの両
側に延長された接合部に、第２の貫通孔を形成してもよ
い。この場合、封止樹脂が延長された接合部に設けた第
２の貫通孔の中に充填され、封止樹脂と接合部とを接合
する。前記本発明に係る半導体装置において、第１の半
導体チップは応力緩衝用接着剤を介して接合部に接合
し、且つ第２の半導体チップに接合してもよい。この場
合、第１の半導体チップと第２の半導体チップとが応力
緩衝用接着剤によって一体に接合される。また、前記本
発明に係る半導体装置において、第１、第２の半導体チ
ップの両側に延長された接合部のいずれか一方の裏表に
は、第１、第２の半導体チップの位置決め合いマークを
形成してもよい。この場合、第１、第２の半導体チップ
が正確に接合部に位置決めされる。
【０００６】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）、（Ｂ）はそれ
ぞれ本発明の第１の実施の形態に係る半導体装置の製作
工程の途中の状態（リードフレーム上に半導体チップを
搭載した状態）を示す平面図、同側断面図、図２は同半
導体装置の側断面図、図３は本発明の第２の実施の形態
に係る半導体装置の平断面図、図４は本発明の第３の実
施の形態に係る半導体装置の側断面図である。
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１（Ａ）、（Ｂ）はそれ
ぞれ本発明の第１の実施の形態に係る半導体装置の製作
工程の途中の状態（リードフレーム上に半導体チップを
搭載した状態）を示す平面図、同側断面図、図２は同半
導体装置の側断面図、図３は本発明の第２の実施の形態
に係る半導体装置の平断面図、図４は本発明の第３の実
施の形態に係る半導体装置の側断面図である。
【０００７】図１（Ａ）、（Ｂ）及び図２に示すよう
に、本発明の第１の実施の形態に係る半導体装置１０に
用いるリードフレーム２０は、枠部２１の内側中央に素
子搭載部３０を有し、枠部２１の内側の左右両側、すな
わち素子搭載部３０の横方向の両側に隣接して外側に複
数のインナーリード４０が配列されている。素子搭載部
３０の中央には、縦幅（前後幅）が第１の半導体チップ
５０及び第２の半導体チップ６０の何れか一方の縦幅よ
り広く、横幅（左右幅）が第１の半導体チップ５０及び
第２の半導体チップ６０の何れの横幅より狭い広幅空間
部３１を形成している。広幅空間部３１の横方向の両側
（左右両側）には素子搭載部３０の表裏両面にそれぞれ
搭載される第１の半導体チップ５０及び第２の半導体チ
ップ６０を接合する接合部３２を設けている。一方側
（ここでは左側）の接合部３２には第１の半導体チップ
５０及び第２の半導体チップ６０の両側に延長された部
分の裏表に、第１の半導体チップ５０及び第２の半導体
チップ６０のを搭載する位置を決める位置決め合いマー
ク３３が設けられている。左右両側の接合部３２の延長
された両側には複数の第２の貫通孔３４を設けている。
なお、片側の接合部３２の横方向の幅は、第１の半導体
チップ５０又は第２の半導体チップ６０の横方向幅の１
／６〜１／８程度（例えば実寸法で横幅が２ｍｍ、縦幅
が１２〜１６ｍｍ程度）でも、通常利用されている例え
ばポリエステル樹脂やエポキシ樹脂等の工業用の接着剤
によって十分な接着強度を維持することができる。
に、本発明の第１の実施の形態に係る半導体装置１０に
用いるリードフレーム２０は、枠部２１の内側中央に素
子搭載部３０を有し、枠部２１の内側の左右両側、すな
わち素子搭載部３０の横方向の両側に隣接して外側に複
数のインナーリード４０が配列されている。素子搭載部
３０の中央には、縦幅（前後幅）が第１の半導体チップ
５０及び第２の半導体チップ６０の何れか一方の縦幅よ
り広く、横幅（左右幅）が第１の半導体チップ５０及び
第２の半導体チップ６０の何れの横幅より狭い広幅空間
部３１を形成している。広幅空間部３１の横方向の両側
（左右両側）には素子搭載部３０の表裏両面にそれぞれ
搭載される第１の半導体チップ５０及び第２の半導体チ
ップ６０を接合する接合部３２を設けている。一方側
（ここでは左側）の接合部３２には第１の半導体チップ
５０及び第２の半導体チップ６０の両側に延長された部
分の裏表に、第１の半導体チップ５０及び第２の半導体
チップ６０のを搭載する位置を決める位置決め合いマー
ク３３が設けられている。左右両側の接合部３２の延長
された両側には複数の第２の貫通孔３４を設けている。
なお、片側の接合部３２の横方向の幅は、第１の半導体
チップ５０又は第２の半導体チップ６０の横方向幅の１
／６〜１／８程度（例えば実寸法で横幅が２ｍｍ、縦幅
が１２〜１６ｍｍ程度）でも、通常利用されている例え
ばポリエステル樹脂やエポキシ樹脂等の工業用の接着剤
によって十分な接着強度を維持することができる。
【０００８】半導体装置１０を形成するときは、リード
フレーム２０の接合部３２の表面に接着剤を塗布し、接
着剤の厚みを均一にするためにローラーなどにより接合
部３２の縦方向に広げる。その後、第１の半導体チップ
５０を位置決め合いマーク３３に合わせて両方の接合部
３２の上に載置し、接着剤を硬化させて固定する。次
に、インナーリード４０と第１の半導体チップ５０の電
極パッドとを連結手段であるボンディングワイヤ７０に
よりそれぞれ電気的に接続する。次に、リードフレーム
２０を反転し、表面と同様に接合部３２の裏面に接着剤
を塗布し、更に接合部３２の縦方向に広げる。その後、
第２の半導体チップ６０を位置決め合いマーク３３に合
わせて両方の接合部３２の上に載置し、接着剤を硬化さ
せて固定する。次に、インナーリード４０と第２の半導
体チップ６０の電極パッドとをボンディングワイヤ７０
によりそれぞれ電気的に接続する。次に、接合部３２、
インナーリード４０、ボンディングワイヤ７０、第１の
半導体チップ５０及び第２の半導体チップ６０を一体に
封止樹脂８０によりモールドし、樹脂により封止する。
最後に、図１（Ａ）２点鎖線で示す横のトリミングライ
ンＡと縦のトリミングラインＢに沿ってリードフレーム
２０を切断して枠部２１を除去し、図２に示すような半
導体装置１０を得る。
フレーム２０の接合部３２の表面に接着剤を塗布し、接
着剤の厚みを均一にするためにローラーなどにより接合
部３２の縦方向に広げる。その後、第１の半導体チップ
５０を位置決め合いマーク３３に合わせて両方の接合部
３２の上に載置し、接着剤を硬化させて固定する。次
に、インナーリード４０と第１の半導体チップ５０の電
極パッドとを連結手段であるボンディングワイヤ７０に
よりそれぞれ電気的に接続する。次に、リードフレーム
２０を反転し、表面と同様に接合部３２の裏面に接着剤
を塗布し、更に接合部３２の縦方向に広げる。その後、
第２の半導体チップ６０を位置決め合いマーク３３に合
わせて両方の接合部３２の上に載置し、接着剤を硬化さ
せて固定する。次に、インナーリード４０と第２の半導
体チップ６０の電極パッドとをボンディングワイヤ７０
によりそれぞれ電気的に接続する。次に、接合部３２、
インナーリード４０、ボンディングワイヤ７０、第１の
半導体チップ５０及び第２の半導体チップ６０を一体に
封止樹脂８０によりモールドし、樹脂により封止する。
最後に、図１（Ａ）２点鎖線で示す横のトリミングライ
ンＡと縦のトリミングラインＢに沿ってリードフレーム
２０を切断して枠部２１を除去し、図２に示すような半
導体装置１０を得る。
【０００９】このようにリードフレーム２０には、左右
両側の接合部３２の間に広幅空間部３１が形成され、し
かも広幅空間部３１の縦幅を第１の半導体チップ５０及
び第２の半導体チップ６０の何れか一方の縦幅より広く
している。したがって、左右両側の接合部３２に第１の
半導体チップ５０及び第２の半導体チップ６０を搭載し
たとき、広幅空間部３１と第１の半導体チップ５０又は
第２の半導体チップ６０との縦幅の差だけ広幅空間部３
１が広くなり、第１の半導体チップ５０及び第２の半導
体チップ６０の縦方向の両端に開口部ができる。その開
口部が樹脂導入部３５を形成することになり、封止樹脂
８０をモールドするとき、樹脂導入部３５から広幅空間
部３１の中に封止樹脂８０が充填され、それに伴って広
幅空間部３１内にあった空気や接着剤から排出される溶
剤などが排出される。その結果、封止樹脂のモールドの
際に高温に加熱されても空気の熱膨張による亀裂などが
発生することが防止できる。また、封止樹脂８０は接合
部３２の延長された両側に設けた第２の貫通孔３４の中
にも充填され、第２の貫通孔３４が封止樹脂８０のアン
カーホールとして機能し、封止樹脂８０と接合部３２と
の接合を強固にする。また、各接合部３２の横方向の幅
を第１の半導体チップ５０又は第２の半導体チップ６０
の横方向幅の１／６〜１／８程度にすることができるの
で、接着剤を塗布する面積は、従来例のように半導体チ
ップの全面積に塗布する場合に比べて、１／３〜１／４
程度になり、塗布時間及び接着剤の量も１／３〜１／４
程度にすることができる。
両側の接合部３２の間に広幅空間部３１が形成され、し
かも広幅空間部３１の縦幅を第１の半導体チップ５０及
び第２の半導体チップ６０の何れか一方の縦幅より広く
している。したがって、左右両側の接合部３２に第１の
半導体チップ５０及び第２の半導体チップ６０を搭載し
たとき、広幅空間部３１と第１の半導体チップ５０又は
第２の半導体チップ６０との縦幅の差だけ広幅空間部３
１が広くなり、第１の半導体チップ５０及び第２の半導
体チップ６０の縦方向の両端に開口部ができる。その開
口部が樹脂導入部３５を形成することになり、封止樹脂
８０をモールドするとき、樹脂導入部３５から広幅空間
部３１の中に封止樹脂８０が充填され、それに伴って広
幅空間部３１内にあった空気や接着剤から排出される溶
剤などが排出される。その結果、封止樹脂のモールドの
際に高温に加熱されても空気の熱膨張による亀裂などが
発生することが防止できる。また、封止樹脂８０は接合
部３２の延長された両側に設けた第２の貫通孔３４の中
にも充填され、第２の貫通孔３４が封止樹脂８０のアン
カーホールとして機能し、封止樹脂８０と接合部３２と
の接合を強固にする。また、各接合部３２の横方向の幅
を第１の半導体チップ５０又は第２の半導体チップ６０
の横方向幅の１／６〜１／８程度にすることができるの
で、接着剤を塗布する面積は、従来例のように半導体チ
ップの全面積に塗布する場合に比べて、１／３〜１／４
程度になり、塗布時間及び接着剤の量も１／３〜１／４
程度にすることができる。
【００１０】図３は、本発明の第２の実施の形態に係る
半導体装置１１の平断面図で、接合部３２の第１、第２
の半導体チップ５０、６０を搭載する部分に第１の貫通
孔３６を所定間隔で複数個設けたものである。そして、
接合部３２の表裏面全体に接着剤を塗布し、第１、第２
の半導体チップ５０、６０を接合部３２に接合する。第
１、第２の半導体チップ５０、６０が接合部３２に押し
つけられると、接着剤の流動性により接合部３２に塗布
した接着剤が第１の貫通孔３６の中に流れ込む。これに
より、第１の貫通孔３６が第１、第２の半導体チップ５
０、６０間のアンカーホールとして機能し、第１の貫通
孔３６に充填された接着剤によって第１の半導体チップ
５０と第２の半導体チップ６０が強固に接合することが
できる。
半導体装置１１の平断面図で、接合部３２の第１、第２
の半導体チップ５０、６０を搭載する部分に第１の貫通
孔３６を所定間隔で複数個設けたものである。そして、
接合部３２の表裏面全体に接着剤を塗布し、第１、第２
の半導体チップ５０、６０を接合部３２に接合する。第
１、第２の半導体チップ５０、６０が接合部３２に押し
つけられると、接着剤の流動性により接合部３２に塗布
した接着剤が第１の貫通孔３６の中に流れ込む。これに
より、第１の貫通孔３６が第１、第２の半導体チップ５
０、６０間のアンカーホールとして機能し、第１の貫通
孔３６に充填された接着剤によって第１の半導体チップ
５０と第２の半導体チップ６０が強固に接合することが
できる。
【００１１】図４は本発明の第３の実施の形態に係る半
導体装置１２で、第１の半導体チップ５０を接合部３２
に接合するときに、例えば熱可塑性樹脂又はエポキシ樹
脂等の半硬化状態（Ｂステージ）の熱硬化性樹脂からな
るシート状の応力緩衝用接着剤９０を予め第１の半導体
チップ５０の裏面全体に貼付して、第１の半導体チップ
５０を接合部３２の表面上に載せて接合する。更にリー
ドフレーム２０を反転して、第２の半導体チップ６０の
裏面全体に応力緩衝用接着剤９０を貼付し、第２の半導
体チップ６０を接合部３２裏面上に載せ、第１の半導体
チップ５０と第２の半導体チップ６０を接合部３２の表
裏両面に押しつけながら加熱して第１の半導体チップ５
０、第２の半導体チップ６０及び接合部３２を一体に接
合する。このとき、加熱により応力緩衝用接着剤９０が
軟化して流動性が生じるので、広幅空間部３１に応力緩
衝用接着剤９０が充填され、その状態で硬化される。そ
の後、インナーリード４０と第１、第２の半導体チップ
５０、６０の電極パッドとをボンディングワイヤ７０に
よりそれぞれ電気的に接続し、更に封止樹脂８０により
封止する。この場合、第１の半導体チップ５０と第２の
半導体チップ６０と接合部３２とが応力緩衝用接着剤９
０によって一体に接合されるので、第１、第２の半導体
チップ５０、６０が強固に接合される。また、応力緩衝
用接着剤９０は第１の貫通孔３６にも充填されて、更に
第１の半導体チップ５０と第２の半導体チップ６０と接
合部３２とが強固に接合される。
導体装置１２で、第１の半導体チップ５０を接合部３２
に接合するときに、例えば熱可塑性樹脂又はエポキシ樹
脂等の半硬化状態（Ｂステージ）の熱硬化性樹脂からな
るシート状の応力緩衝用接着剤９０を予め第１の半導体
チップ５０の裏面全体に貼付して、第１の半導体チップ
５０を接合部３２の表面上に載せて接合する。更にリー
ドフレーム２０を反転して、第２の半導体チップ６０の
裏面全体に応力緩衝用接着剤９０を貼付し、第２の半導
体チップ６０を接合部３２裏面上に載せ、第１の半導体
チップ５０と第２の半導体チップ６０を接合部３２の表
裏両面に押しつけながら加熱して第１の半導体チップ５
０、第２の半導体チップ６０及び接合部３２を一体に接
合する。このとき、加熱により応力緩衝用接着剤９０が
軟化して流動性が生じるので、広幅空間部３１に応力緩
衝用接着剤９０が充填され、その状態で硬化される。そ
の後、インナーリード４０と第１、第２の半導体チップ
５０、６０の電極パッドとをボンディングワイヤ７０に
よりそれぞれ電気的に接続し、更に封止樹脂８０により
封止する。この場合、第１の半導体チップ５０と第２の
半導体チップ６０と接合部３２とが応力緩衝用接着剤９
０によって一体に接合されるので、第１、第２の半導体
チップ５０、６０が強固に接合される。また、応力緩衝
用接着剤９０は第１の貫通孔３６にも充填されて、更に
第１の半導体チップ５０と第２の半導体チップ６０と接
合部３２とが強固に接合される。
【００１２】
【発明の効果】請求項１〜５記載の半導体装置において
は、第１、第２の半導体チップの素子搭載部の中央に、
第１、第２の半導体チップの何れか一方より広い前後幅
を有する広幅空間部が形成され、広幅空間部の左右両側
に第１、第２の半導体チップの接合部が形成されている
ので、従来のように半導体チップとほぼ同じ面積を有す
る素子搭載部のほぼ全面にわたって接着剤を塗布する場
合に比べて、素子搭載部の接着剤塗布面積が極めて小さ
く、例えば１／３〜１／４程度となる。それに伴って、
接着剤の塗布作業の時間と、接着剤の使用量を節減でき
る。また、接着工程で用いる接着装置（ダイボンダー）
の使用台数も従来に比べて、例えば１／３〜１／４程度
となり、設備費及び設備占有面積が少なくて済む効果が
ある。また、第１、第２の半導体チップの両側に延長さ
れた両接合部の間に樹脂導入部を形成しているので、封
止樹脂によって第１、第２の半導体チップ、ボンディン
グワイヤ及びインナーリードを封止する場合、封止樹脂
が樹脂導入部から第１の半導体チップと第２の半導体チ
ップの間に充填されて、接着剤から排出される溶剤や第
１の半導体チップと第２の半導体チップの間の空気が排
出され、封止樹脂のモールドの際に高温に加熱されても
空気の熱膨張による亀裂などが発生することが防止で
き、高品質の半導体装置を提供できる。
は、第１、第２の半導体チップの素子搭載部の中央に、
第１、第２の半導体チップの何れか一方より広い前後幅
を有する広幅空間部が形成され、広幅空間部の左右両側
に第１、第２の半導体チップの接合部が形成されている
ので、従来のように半導体チップとほぼ同じ面積を有す
る素子搭載部のほぼ全面にわたって接着剤を塗布する場
合に比べて、素子搭載部の接着剤塗布面積が極めて小さ
く、例えば１／３〜１／４程度となる。それに伴って、
接着剤の塗布作業の時間と、接着剤の使用量を節減でき
る。また、接着工程で用いる接着装置（ダイボンダー）
の使用台数も従来に比べて、例えば１／３〜１／４程度
となり、設備費及び設備占有面積が少なくて済む効果が
ある。また、第１、第２の半導体チップの両側に延長さ
れた両接合部の間に樹脂導入部を形成しているので、封
止樹脂によって第１、第２の半導体チップ、ボンディン
グワイヤ及びインナーリードを封止する場合、封止樹脂
が樹脂導入部から第１の半導体チップと第２の半導体チ
ップの間に充填されて、接着剤から排出される溶剤や第
１の半導体チップと第２の半導体チップの間の空気が排
出され、封止樹脂のモールドの際に高温に加熱されても
空気の熱膨張による亀裂などが発生することが防止で
き、高品質の半導体装置を提供できる。
【００１３】特に請求項２記載の半導体装置において、
接合部のうち第１、第２の半導体チップを搭載する部分
には、所定の間隔で複数の第１の貫通孔を形成している
ので、第１の半導体チップと第２の半導体チップを接合
部に接着する接着剤が、接合部に設けた第１の貫通孔に
充填され、第１の貫通孔に充填された接着剤によって第
１の半導体チップと第２の半導体チップを強固に接合す
ることができる。請求項３記載の半導体装置において
は、第１、第２の半導体チップの両側に延長された接合
部に、第２の貫通孔を形成しているので、封止樹脂が延
長された接合部に設けた第２の貫通孔の中に充填され、
封止樹脂と接合部の接合を強固にすることができる。請
求項４記載の半導体装置においては、第１の半導体チッ
プは応力緩衝用接着剤を介して接合部に接合し、且つ第
２の半導体チップに接合しているので、第１の半導体チ
ップと第２の半導体チップとが応力緩衝用接着剤によっ
て一体に接合され、第１、第２の半導体チップの接合を
強固にすることができる。また、請求項５記載の半導体
装置においては、第１、第２の半導体チップの両側に延
長された接合部のいずれか一方の裏表には、第１、第２
の半導体チップの位置決め合いマークを形成しているの
で、第１、第２の半導体チップが正確に接合部に位置決
めされ、高い寸法精度の半導体装置が得られる。
接合部のうち第１、第２の半導体チップを搭載する部分
には、所定の間隔で複数の第１の貫通孔を形成している
ので、第１の半導体チップと第２の半導体チップを接合
部に接着する接着剤が、接合部に設けた第１の貫通孔に
充填され、第１の貫通孔に充填された接着剤によって第
１の半導体チップと第２の半導体チップを強固に接合す
ることができる。請求項３記載の半導体装置において
は、第１、第２の半導体チップの両側に延長された接合
部に、第２の貫通孔を形成しているので、封止樹脂が延
長された接合部に設けた第２の貫通孔の中に充填され、
封止樹脂と接合部の接合を強固にすることができる。請
求項４記載の半導体装置においては、第１の半導体チッ
プは応力緩衝用接着剤を介して接合部に接合し、且つ第
２の半導体チップに接合しているので、第１の半導体チ
ップと第２の半導体チップとが応力緩衝用接着剤によっ
て一体に接合され、第１、第２の半導体チップの接合を
強固にすることができる。また、請求項５記載の半導体
装置においては、第１、第２の半導体チップの両側に延
長された接合部のいずれか一方の裏表には、第１、第２
の半導体チップの位置決め合いマークを形成しているの
で、第１、第２の半導体チップが正確に接合部に位置決
めされ、高い寸法精度の半導体装置が得られる。
【図１】（Ａ）、（Ｂ）はそれぞれ本発明の第１の実施
の形態に係る半導体装置の製作工程の途中の状態（リー
ドフレーム上に半導体チップを搭載した状態）を示す平
面図、同側断面図である。
の形態に係る半導体装置の製作工程の途中の状態（リー
ドフレーム上に半導体チップを搭載した状態）を示す平
面図、同側断面図である。
【図２】同半導体装置の側断面図である。
【図３】本発明の第２の実施の形態に係る半導体装置の
平断面図である。
平断面図である。
【図４】本発明の第３の実施の形態に係る半導体装置の
側断面図である。
側断面図である。
【図５】従来例のリードフレーム上に半導体チップを搭
載した状態を示す平面図である。
載した状態を示す平面図である。
１０、１１、１２：半導体装置、２０：リードフレー
ム、２１：枠部、３０：素子搭載部、３１：広幅空間
部、３２：接合部、３３：位置決め合いマーク、３４：
第２の貫通孔、３５：樹脂導入部、３６：第１の貫通
孔、４０：インナーリード：５０：第１の半導体チッ
プ、６０：第２の半導体チップ、７０：ボンディングワ
イヤ、８０：封止樹脂、９０：応力緩衝用接着剤
ム、２１：枠部、３０：素子搭載部、３１：広幅空間
部、３２：接合部、３３：位置決め合いマーク、３４：
第２の貫通孔、３５：樹脂導入部、３６：第１の貫通
孔、４０：インナーリード：５０：第１の半導体チッ
プ、６０：第２の半導体チップ、７０：ボンディングワ
イヤ、８０：封止樹脂、９０：応力緩衝用接着剤
Claims (5)
- 【請求項１】 インナーリードを有するリードフレーム
と、該リードフレームの表裏両面に接合して搭載される
第１、第２の半導体チップと、該第１、第２の半導体チ
ップと前記インナーリードとを電気的に連結する連結手
段と、これらを封止する封止樹脂とを有する半導体装置
において、前記第１、第２の半導体チップの素子搭載部
の中央には、該第１、第２の半導体チップの何れか一方
の前後幅より広い広幅空間部が形成され、該広幅空間部
の左右両側に前記第１、第２の半導体チップの接合部が
形成されていることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、前
記接合部のうち前記第１、第２の半導体チップが搭載さ
れる部分には、所定の間隔で複数の第１の貫通孔が形成
されていることを特徴とする半導体装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、前記第１、第２の半導体チップの両側に延長された
前記接合部には、第２の貫通孔が形成されていることを
特徴とする半導体装置。 - 【請求項４】 請求項１〜３のいずれか１項に記載の半
導体装置において、前記第１の半導体チップは応力緩衝
用接着剤を介して前記接合部に接合し、且つ前記第２の
半導体チップに接合されていることを特徴とする半導体
装置。 - 【請求項５】 請求項１〜４のいずれか１項に記載の半
導体装置において、前記第１、第２の半導体チップの両
側に延長された前記接合部のいずれか一方の裏表には、
前記第１、第２の半導体チップの位置決め合いマークが
形成されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32221799A JP2001144247A (ja) | 1999-11-12 | 1999-11-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32221799A JP2001144247A (ja) | 1999-11-12 | 1999-11-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144247A true JP2001144247A (ja) | 2001-05-25 |
Family
ID=18141266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32221799A Pending JP2001144247A (ja) | 1999-11-12 | 1999-11-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144247A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060562A (ja) * | 2006-08-04 | 2008-03-13 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
| US8143707B2 (en) | 2008-12-26 | 2012-03-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2012253390A (ja) * | 2012-09-24 | 2012-12-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
-
1999
- 1999-11-12 JP JP32221799A patent/JP2001144247A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060562A (ja) * | 2006-08-04 | 2008-03-13 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置 |
| US8143707B2 (en) | 2008-12-26 | 2012-03-27 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2012253390A (ja) * | 2012-09-24 | 2012-12-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4699353B2 (ja) | 代替のｆｌｍｐパッケージ設計およびそのパッケージ製造方法 | |
| US8232634B2 (en) | Semiconductor device having a pin mounted heat sink | |
| US5157478A (en) | Tape automated bonding packaged semiconductor device incorporating a heat sink | |
| JPH11176887A (ja) | 半導体装置およびその製造方法 | |
| JP2001077232A (ja) | 半導体装置およびその製造方法 | |
| JPWO2005024933A1 (ja) | 半導体装置の製造方法 | |
| JPH1167834A (ja) | 半導体チップの実装構造および実装方法 | |
| JP2001144247A (ja) | 半導体装置 | |
| JPH04213867A (ja) | 電子部品搭載用基板フレーム | |
| JP3905311B2 (ja) | サーマルヘッドユニット、サーマルヘッドの製造方法、及びサーマルヘッドユニットの製造方法 | |
| JP4631205B2 (ja) | 半導体装置及びその製造方法 | |
| JP4068647B2 (ja) | サーマルヘッドの製造方法 | |
| JPH11307658A (ja) | 半導体装置のパッケージ | |
| JP2710986B2 (ja) | 電子装置 | |
| JPH06104295A (ja) | ハイブリッドｉｃのはんだ付け方法 | |
| JPH1065084A (ja) | リードフレーム | |
| JPH0473955A (ja) | 半導体装置及びその製造方法 | |
| JPS63209152A (ja) | リ−ドフレ−ム | |
| JP4254487B2 (ja) | 半導体装置 | |
| JP3213578B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH11289146A (ja) | 複合配線材及びその製造方法 | |
| JP2526506B2 (ja) | 樹脂モ―ルド型半導体装置の製造方法 | |
| JPH09307198A (ja) | 電子部品搭載用基板 | |
| JP3732604B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
| JPH07201894A (ja) | 電子部品搭載装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060314 |