JPS63209152A - リ−ドフレ−ム - Google Patents
リ−ドフレ−ムInfo
- Publication number
- JPS63209152A JPS63209152A JP4336587A JP4336587A JPS63209152A JP S63209152 A JPS63209152 A JP S63209152A JP 4336587 A JP4336587 A JP 4336587A JP 4336587 A JP4336587 A JP 4336587A JP S63209152 A JPS63209152 A JP S63209152A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- solder
- conductive paste
- lead
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims description 7
- 239000011347 resin Substances 0.000 abstract description 7
- 229920005989 resin Polymers 0.000 abstract description 7
- 238000007789 sealing Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000001721 transfer moulding Methods 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はリードフレームに関し、特に基板電極に接続さ
れる金属性リードの構造を改良したリードフレームに関
する。
れる金属性リードの構造を改良したリードフレームに関
する。
従来この種のリードフレームにおける各リードの先端は
搭載する基板などの電極部が平坦であるため、対応する
ように平坦構造となっている。
搭載する基板などの電極部が平坦であるため、対応する
ように平坦構造となっている。
第３図は従来の一例を示す回路基板搭載後のリードフレ
ームの平面図である。
ームの平面図である。
第３図に示すように、このリードフレーム１１はこのフ
レーム１１に回路基板１２を搭載するにあたり、回路基
板１２の各電極部１４ａ、１４ｂに対しはんだ又は導電
性ペースト１５−．１５ｂ等を用いてリードフレーム１
１の各金属性リード１７ｍ、１７ｂの先端を電気的に接
続する。しかる後、回路基板１２とリードフレーム１１
に形成され前記電極部に接続された各金属性リード１７
−．１７ｂの途中までとを封止樹脂１６により封止し、
最終的にはリードフレーム１１の各リード１７．，１７
ｂを接続するバーを含めて切断することにより個々の素
子として形成する。
レーム１１に回路基板１２を搭載するにあたり、回路基
板１２の各電極部１４ａ、１４ｂに対しはんだ又は導電
性ペースト１５−．１５ｂ等を用いてリードフレーム１
１の各金属性リード１７ｍ、１７ｂの先端を電気的に接
続する。しかる後、回路基板１２とリードフレーム１１
に形成され前記電極部に接続された各金属性リード１７
−．１７ｂの途中までとを封止樹脂１６により封止し、
最終的にはリードフレーム１１の各リード１７．，１７
ｂを接続するバーを含めて切断することにより個々の素
子として形成する。
第４図は第３図に示すリードフレームのＢ−Ｂ′線断面
図である。
図である。
第４図に示すように、かかるリードフレーム１１の各リ
ード１７−．１７ｂの先端は回路基板１２の電極１４．
．１４ｂとはんだ又は導電性ぺ−スト１５−．１５ｂを
介して接続される。
ード１７−．１７ｂの先端は回路基板１２の電極１４．
．１４ｂとはんだ又は導電性ぺ−スト１５−．１５ｂを
介して接続される。
上述した従来のリードフレームの構造はリード先端部が
平坦となっているため、回路基板をはんだ又は導電性ペ
ースト等を用いて接合する際発生する気泡により接合が
不十分となり、接合強度の低下及び接触抵抗を増加させ
る欠点がある。
平坦となっているため、回路基板をはんだ又は導電性ペ
ースト等を用いて接合する際発生する気泡により接合が
不十分となり、接合強度の低下及び接触抵抗を増加させ
る欠点がある。
また、はんだ又は導電性ペースト等の流動性が大きいた
め、フレームの電極部より流れ出て他の回路と短絡する
欠点がある。
め、フレームの電極部より流れ出て他の回路と短絡する
欠点がある。
本発明の目的は、かかるリードの接合強度を保ち接触抵
抗を増加させることなく、且つ導電性ペースト等による
他回路との短絡を防止し得るリードフレームを提供する
ことにある。
抗を増加させることなく、且つ導電性ペースト等による
他回路との短絡を防止し得るリードフレームを提供する
ことにある。
本発明のリードフレームは、回路基板に形成した複数の
電極にはんだもしくは導電性ペースト等を介して複数個
の金属性リードを固着するリードフレームにおいて、前
記電極と対向する前記金属性リードの先端に貫通穴部を
設けるように構成される。
電極にはんだもしくは導電性ペースト等を介して複数個
の金属性リードを固着するリードフレームにおいて、前
記電極と対向する前記金属性リードの先端に貫通穴部を
設けるように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路基板搭載後のリー
ドフレームの平面図である。
ドフレームの平面図である。
第１図に示すように、リード７、．７．の先端部に貫通
穴部３−．３ｂを設けたリードフレーム１にはんだ又は
導電性ペースト等５−．５ｂを用いて回路基板２の電極
４−．４ｈを接合する。次に、外装として封止樹脂６を
トランスファーモールド方法を用いて実施し、回路基板
２やリードの一部を封止する。
穴部３−．３ｂを設けたリードフレーム１にはんだ又は
導電性ペースト等５−．５ｂを用いて回路基板２の電極
４−．４ｈを接合する。次に、外装として封止樹脂６を
トランスファーモールド方法を用いて実施し、回路基板
２やリードの一部を封止する。
第２図は第１図に示すリードフレームのＡ −Ａ′線断
面図である。
面図である。
第２図に示すように、かかるリードフレームにおいては
り−ド７−．７ｂの先端部と回路基板２の電極部４−．
４ｂとを導電性ペースト５．。
り−ド７−．７ｂの先端部と回路基板２の電極部４−．
４ｂとを導電性ペースト５．。
５ｂを介して接続し、その際に生ずる気泡彰は前記リー
ド先端部に設けた貫通穴部３−，３ｂにより吸収するよ
うな構造である。
ド先端部に設けた貫通穴部３−，３ｂにより吸収するよ
うな構造である。
すなわち、本構造において接合の際発生する気泡の逃げ
及びはんだ又は導電性ペースト５．。
及びはんだ又は導電性ペースト５．。
５ｂ等の流れ防止を貫通穴部３．，３ｂが行うため、気
泡による接合強度の劣化及び接触抵抗の増加を防止でき
、また流れによる他の回路との短絡をも防止することが
できる。更に、前記ペースト５−．５ｂはリード７−．
７ｂと封止樹脂６との界面に達しないため、リード７ｍ
＋７ｂと封止樹脂６との密着性を維持でき、従って、耐
湿性の劣化が生じることもない。
泡による接合強度の劣化及び接触抵抗の増加を防止でき
、また流れによる他の回路との短絡をも防止することが
できる。更に、前記ペースト５−．５ｂはリード７−．
７ｂと封止樹脂６との界面に達しないため、リード７ｍ
＋７ｂと封止樹脂６との密着性を維持でき、従って、耐
湿性の劣化が生じることもない。
以上説明したように、本発明はリードの先端部に貫通穴
部を設けることにより、はんだ又は導電性ペースト等が
接合の際に生ずる気泡の逃げ及び流れ防止ができると共
に、リードと封止樹脂の界面がはんだ又は導電性ペース
ト等に影響されないため耐湿性の劣化が生じない効果が
ある。また、本発明においては、成形金型の型締めの安
定化も可能となり成形歩留り向上の効果もある。更に、
前記貫通穴部を追加してもエツチング又はプレスの同一
加工のためリードフレームの製造コストを上昇させるこ
ともない利点がある。
部を設けることにより、はんだ又は導電性ペースト等が
接合の際に生ずる気泡の逃げ及び流れ防止ができると共
に、リードと封止樹脂の界面がはんだ又は導電性ペース
ト等に影響されないため耐湿性の劣化が生じない効果が
ある。また、本発明においては、成形金型の型締めの安
定化も可能となり成形歩留り向上の効果もある。更に、
前記貫通穴部を追加してもエツチング又はプレスの同一
加工のためリードフレームの製造コストを上昇させるこ
ともない利点がある。
第１図は本発明の一実施例を示す回路基板搭載後のリー
ドフレームの平面図、第２図は第１図におけるリードフ
レームのＡ−Ａ’線の断面図、第３図は従来の一例を示
す回路基板搭載後のリードフレームの平面図、第４図は
第３図におけるリードフレームのＢ−Ｂ’線の断面図で
ある。 １・・・リードフレーム、２・・・回路基板、３ Ｋ
＋３ｂ・・・貫通穴（部）、４−．４ｂ・・・電極部、
５．。 ５ｂ・・・半田又は導電性ペースト等、６・・・封止樹
脂、７ａ、７ｂ・・・リード。 代理人 弁理士 内 原 音Ｑ− ゝ−５′二 ′ｙ！Ｊ１ 図 第２回 Ｉａ だｂ 呵３図 欝４図
ドフレームの平面図、第２図は第１図におけるリードフ
レームのＡ−Ａ’線の断面図、第３図は従来の一例を示
す回路基板搭載後のリードフレームの平面図、第４図は
第３図におけるリードフレームのＢ−Ｂ’線の断面図で
ある。 １・・・リードフレーム、２・・・回路基板、３ Ｋ
＋３ｂ・・・貫通穴（部）、４−．４ｂ・・・電極部、
５．。 ５ｂ・・・半田又は導電性ペースト等、６・・・封止樹
脂、７ａ、７ｂ・・・リード。 代理人 弁理士 内 原 音Ｑ− ゝ−５′二 ′ｙ！Ｊ１ 図 第２回 Ｉａ だｂ 呵３図 欝４図
Claims (1)
- 回路基板に形成した複数の電極にはんだもしくは導電性
ペースト等を介して複数個の金属性リードを固着するリ
ードフレームにおいて、前記電極と対向する前記金属性
リードの先端に貫通穴部を設けたことを特徴とするリー
ドフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4336587A JPS63209152A (ja) | 1987-02-25 | 1987-02-25 | リ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4336587A JPS63209152A (ja) | 1987-02-25 | 1987-02-25 | リ−ドフレ−ム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63209152A true JPS63209152A (ja) | 1988-08-30 |
Family
ID=12661825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4336587A Pending JPS63209152A (ja) | 1987-02-25 | 1987-02-25 | リ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63209152A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0348436A (ja) * | 1989-04-17 | 1991-03-01 | Matsushita Electric Ind Co Ltd | 高周波半導体装置 |
| US5021866A (en) * | 1987-09-28 | 1991-06-04 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit apparatus |
| EP1094518A1 (en) * | 1999-09-30 | 2001-04-25 | Ming-Tung Shen | Semiconductor device comprising a lead frame and method for fabricating the same |
| US6246109B1 (en) | 1999-08-05 | 2001-06-12 | Ming-Tung Shen | Semiconductor device and method for fabricating the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831307A (ja) * | 1971-08-29 | 1973-04-24 |
-
1987
- 1987-02-25 JP JP4336587A patent/JPS63209152A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831307A (ja) * | 1971-08-29 | 1973-04-24 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5021866A (en) * | 1987-09-28 | 1991-06-04 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit apparatus |
| JPH0348436A (ja) * | 1989-04-17 | 1991-03-01 | Matsushita Electric Ind Co Ltd | 高周波半導体装置 |
| US6246109B1 (en) | 1999-08-05 | 2001-06-12 | Ming-Tung Shen | Semiconductor device and method for fabricating the same |
| EP1094518A1 (en) * | 1999-09-30 | 2001-04-25 | Ming-Tung Shen | Semiconductor device comprising a lead frame and method for fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5252784A (en) | Electronic-parts mounting board and electronic-parts mounting board frame | |
| JPH05129473A (ja) | 樹脂封止表面実装型半導体装置 | |
| JP2000003988A (ja) | リードフレームおよび半導体装置 | |
| JP2002124548A (ja) | テープキャリア及びそれを用いた半導体装置 | |
| US5274197A (en) | Electronic-parts mounting board and electronic-parts mounting board frame | |
| JPS63209152A (ja) | リ−ドフレ−ム | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0945964A (ja) | チップマウント用ｌｅｄ素子及びその製造方法 | |
| JPH0233959A (ja) | 半導体装置用リードフレーム | |
| JP2851791B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JP2545964B2 (ja) | 磁気抵抗効果素子 | |
| JPS63278264A (ja) | Ｍｏｓｆｅｔモジユ−ル | |
| JPH029157A (ja) | 半導体装置 | |
| JPH02252251A (ja) | フィルムキャリヤーテープ | |
| JPS6388833A (ja) | テ−プキヤリヤ実装テ−プ | |
| JPS5933853A (ja) | パツケ−ジおよび半導体装置の製造方法 | |
| JPH0445251Y2 (ja) | ||
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| JPH09116080A (ja) | リード端子及びそれに用いるリードフレーム | |
| JPH02133986A (ja) | 樹脂封止モジュールとその製造方法 | |
| JPH04209564A (ja) | テストパット付集積回路用パッケージ | |
| JPH02181959A (ja) | 混成集積回路 |