JP2007051336A - 金属板パターン及び回路基板の形成方法 - Google Patents

金属板パターン及び回路基板の形成方法 Download PDF

Info

Publication number
JP2007051336A
JP2007051336A JP2005237467A JP2005237467A JP2007051336A JP 2007051336 A JP2007051336 A JP 2007051336A JP 2005237467 A JP2005237467 A JP 2005237467A JP 2005237467 A JP2005237467 A JP 2005237467A JP 2007051336 A JP2007051336 A JP 2007051336A
Authority
JP
Japan
Prior art keywords
metal
masking
resist
metal plate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005237467A
Other languages
English (en)
Inventor
Toyoaki Sakai
豊明 酒井
Katsuya Fukase
克哉 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2005237467A priority Critical patent/JP2007051336A/ja
Priority to TW095129799A priority patent/TW200712790A/zh
Priority to US11/506,589 priority patent/US7454832B2/en
Priority to CN200610115926.0A priority patent/CN1917743B/zh
Publication of JP2007051336A publication Critical patent/JP2007051336A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Metallurgy (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • ing And Chemical Polishing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 金属のマスキングによって多段のエッチングを施し、高アスペクト比を持つ金属パターン、或いは回路基板を形成する。
【解決手段】 銅板（１０）の両面又は片面にレジスト（１２）を塗布し、このレジストをパターニングしてレジストパターンを形成し、このレジストパターンを利用してスズめっき層（１４）を形成し、このスズめっき層をマスキングとして銅板をハーフエッチングし、ポジ型レジスト（１８）の塗布、露光・現像して、スズめっき層の下部のポジ型レジストを保護し、スズめっき層及び保護レジスト層をマスキングとして再度ハーフエッチングを施す。この工程を繰り返し、最終的にマスキングとして使用したレジスト及びスズめっき層を除去して金属パターンを得る。
【選択図】 図１

Description

本発明はリードフレーム、メタルマスク金属メッシュ等の金属板パターンや、或いはプリント回路基板上の配線パターンを形成する方法に関し、更に詳しくは、セミアディティブ法によるパターン形成技術を利用して金属板からリードフレーム、メタルマスク金属メッシュ等のアスペクト比が高く且つ微細な金属板パターンを形成する方法、或いはプリント回路基板を製造するにあたり、絶縁基板上に微細な配線パターンを形成する方法に関する。
プリント回路基板を製造する場合において、サブトラクティブ法は安価で簡便な方法であり、従来から最も広く使用されている。その半面、近年における半導体装置や各種の電子機器の高密度化、微細化に伴って、回路基板におけるより微細な導体パターンを得るという点では、不利な面もある。
金属パターンの形成方法においては、エッチングを被エッチング層の厚さに対して一定深さの部位まで行って一旦中止し、最初のエッチングにより生じたサイドエッチング部に耐エッチング層を被覆した後、再度エッチングを行う方法が提案されている。
上述のように、高アスペクト比を得るために金属のエッチングを複数の段階にて行う従来技術として次のようなものがある。
（１）被エッチング層にマスキングとしてドライ・フィルム・レジスト（ＤＦＲ）を塗布し、ＤＦＲを露光・現像してパターニングした後、被エッチング層のエッチング（ハーフエッチング）を行い、このエッチングにより生じたサイドエッチング部を耐エッチング保護し、再度エッチングを行うことにより、高密度なパターンを形成する（例えば、特開平１−１８８７００号公報、特開平１−２９０２８９号公報）。この場合において、サイドエッチング部の耐エッチング保護層として、ポジ型の感光性レジストを使用すること（例えば、特開平１０−２２９１５３号公報）、電着レジストを使用すること（例えば、特開２００４−２０４２５１号公報）が提案されている。
ただし、この従来技術によると、サイドエッチング部の耐エッチング保護層を形成する際にＤＦＲの遮光性が不十分なためＤＦＲ下のポジ型レジストが現像工程で溶解してＤＦＲとの間に隙間が生じ、耐エッチング保護層として機能しなくなる問題がある。また、ポジ型レジストの現像時にＤＦＲが現像液により溶解（膨潤）剥離してしまう。あるいは、現像液の水圧でＤＦＲが変形することによりＤＦＲの密着力が低下し、剥離してしまいマスキングとして機能しなくなる問題がある。
（２）上記のように被エッチング層にマスキングとしてＤＦＲをラミネートしパターニングした後に、このＤＦＲの遮光性を高めるために、ＤＦＲ上に遮光層としてトナー層を形成した上で、同様の複数段階のエッチングを行なうこと（例えば、特開２００５−０２６６４６号公報）が提案されている。この場合においても、同様に、ポジ型レジストの現像時にＤＦＲが現像液により溶解（膨潤）剥離してしまう。あるいは、現像液の水圧でＤＦＲが変形することによりＤＦＲの密着力が低下し、剥離してしまう問題がある。
（３）また、（２）と同様に、ＤＦＲの遮光性を高めるために被エッチング層とＤＦＲの間に薄い金属層（銀）を形成した上で、同様の複数段階のエッチングを行なうこと（例えば、特開２００５−０２６６４５号公報）が提案されている。この場合においても、同様に、ポジ型レジストの現像時にＤＦＲが現像液により溶解（膨潤）剥離してしまい、現像液の水圧で薄い金属層が変形、破損して、マスキングとして機能しなくなる問題がある。
特開平１−１８８７００号公報 特開平１−２９０２８９号公報 特開平１０−２２９１５３号公報 特開２００４−２０４２５１号公報 特開２００５−２６６４６号公報 特開２００５−０２６６４５号公報
そこで、本発明では、前記従来技術の（１）及び（２）の多段エッチング法におけるドライ・フィルム・レジスト（ＤＦＲ）の剥離等の問題を解消すると共に、上記（３）の方法において、マスキングの厚さが変化することにより、エッチング精度が不安定になるという問題を解消した、多段エッチングによる高アスペクト比を持った金属板パターン及び絶縁基材上の回路パターンを形成する方法を提供することを課題とする。
上記の課題を達成するために、本発明によれば、金属板の両面又は片面上に該金属板と異種の金属からなるパターンニングされた第１金属層を形成する工程と、該第１金属層を第１マスキングとして、前記金属板に選択ハーフエッチングを施す工程と、前記第１マスキング上からハーフエッチングを施した面にネガ型レジストを塗布し、前記第１マスキングの上部から露光・現像して、該第１マスキング下部に形成されたサイドエッチング層の未露光可溶性のネガ型レジストを除去する工程と、該未硬化ネガ型レジストを除去したサイドエッチング層に前記金属板と異種の金属からなる第２金属層を第２マスキングとして形成する工程と、露光され硬化したネガ型レジストを除去する工程と、前記第１マスキング及び第２マスキングを介して前記金属板に再度選択ハーフエッチングを施す工程と、前記第１マスキング及び第２マスキングを除去する工程と、からなることを特徴とする金属板パターン形成方法が提供される。
また、本発明によると、絶縁基材の両面又は片面に形成した金属箔上に該金属箔と異種の金属からなるパターンニングされた第１金属層を形成する工程と、該第１金属層を第１マスキングとして、前記金属箔に選択ハーフエッチングを施す工程と、前記第１マスキング上からハーフエッチングを施した面にネガ型レジストを塗布し、前記第１マスキングの上部から露光・現像して、該第１マスキング下部に形成されたサイドエッチング層の未露光可溶性のネガ型レジストを除去する工程と、該未硬化ネガ型レジストを除去したサイドエッチング層に前記金属箔と異種の金属からなる第２金属層を第２マスキングとして形成する工程と、露光され硬化したネガ型レジストを除去する工程と、前記第１マスキング及び第２マスキングを介して前記金属箔に再度選択ハーフエッチングを施す工程と、前記第１マスキング及び第２マスキングを除去する工程と、からなることを特徴とする回路基板の形成方法が提供される。
上記の場合において、パターンニングされた第１金属層を形成する前記工程は、絶縁基材の両面又は片面に形成した金属箔上にレジストを塗布し、該レジストをパターニングしてレジストパターンを形成する段階と、該レジストパターンのマスキングされていない箇所に前記第１金属層をパターンめっきにより形成する工程と、該レジストを除去する工程と、からなることを特徴とする。
また、前記ネガ型レジストの塗布し、露光・現像し、該第１マスキング下部のサイドエッチング層の可溶性のネガ型レジストを除去する工程と、前記サイドエッチング層に第２金属層を第２マスキングとして形成する工程と、硬化したネガ型レジストを除去する工程と、前記第１マスキング及び第２マスキングを介して前記金属箔に再度選択ハーフエッチングを施す工程と、を繰り返し行うことを特徴とする。
このように、繰り返し行う場合において、第２回目以降は、ネガ型レジストに代えてポジ型レジストを塗布し、露光・現像し、第１マスキング下部のサイドエッチング層にポジ型レジストの硬化層を形成し、該硬化したネガ型レジストを第２マスキングとすることも可能である。
また、金属板又は金属箔は使用するエッチング液により溶解可能な銅、鉄、又は鉄−ニッケル合金であり、前記金属めっき層は該エッチング液には溶解しないスズめっき層、はんだめっき層、銀めっき層、又は金めっき層であることを特徴とする。
また、金属板又は金属箔上に塗布するレジストは、ドライ・フィルム・レジスト又は、液状レジストであり、前記ネガ型レジストは、液状ネガ型レジスト又は電着ネガ型レジストであることを特徴とする。
更に、上記の形成方法により作製した金属板パターンと前記金属板とは同種又は異種の金属とを電解液に浸漬する工程と、該電解液中の該金属板パターンを正極とし、該同所又は異種の金属を負極とし、両極間に電圧を印加して該金属板パターンの表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする金属板パターンの形成方法が提供される。
更に、上記の形成方法により作製した回路基板と該回路基板のパターン金属と同種又は異種の金属とを電解液に浸漬する工程と、該電解液中の回路基板を正極とし、該同種又は異種の金属を負極とし、両極間に電圧を印加して該回路基板の表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする回路基板の形成方法が提供される。
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
図１及び図２はセミアディティブ法による本発明の第１実施形態に係る金属板パターン、例えばリードフレームを形成する方法を各工程毎に示すものである。この第１実施形態では、金属板の片面から多段エッチングを施すことにより金属板パターンを形成するものである。
先ず第１工程では、金属基材としての銅からなる金属板１０の一方の面の全面に、フィルム状のドライ・フィルム・レジスト（ＤＦＲ）１２を塗布し、第２工程において、所定のマスクパターン（図示せず）にて露光し且つ現像することによりレジストのパターニングを行う。
第３工程では、パターニングされたＤＦＲ１２ａをマスキングとして、ＤＦＲ１２ａの開口部に、スズめっき層１４を形成する。この場合は、金属板１０を陰極として電解めっきによりスズめっき層１４を形成する。第４工程では、周知の方法によりＤＦＲ１２ａを剥離し、金属板１０上にスズめっきのパターン１４が残るようにする。
第５工程では、スズめっきのパターン１４をマスキングとして金属板１０に向けてエッチング液を吹き付けることにより、ハーフエッチングないし選択的なエッチングを施す。このハーフエッチングでは、スズめっきのパターンを第１マスキングとするエッチング液通過部分の下側の金属板１０の周辺領域がエッチング液により溶解される。そして、金属板１０の溶解領域は、金属板１０の下面には達することはない。一方で、マスキング下部の側部１０ｂもエッチングされ、いわゆるサイドエッチングが行われる。したがって、第１回目のハーフエッチングでは、金属板１０の溶解する領域が所定範囲内となるように、ハーフエッチングの条件（エッチング時間等）を調整する。
これにより、図示のように、金属板１０の第１マスキングパターン１４に近接する上部においては、金属板１０の溶解した部分が第１マスキングパターン１４のエッチング液通過部分の幅（ｄ）より金属板１０の内側へ若干食い込んでいて、溶解された部分の幅（ｅ）が第１マスキングパターン幅（ｄ）より大きく、サイドエッチング部１０ｂが形成される。半面、金属板１０のエッチングにより溶解された溝の部分は金属板１０の下面にまで達することはなく断面形状が全体として丸みを帯びていて略Ｕ字形状の溝１０ａとなる。
次に、第６工程では、前工程でハーフエッチングを施した部分を含む全面にネガ型液状レジスト１８を塗布する。この場合に、ネガ型液状レジスト１８はスズめっきパターン層１４上、スズめっきパターン層１４の側面上、エッチングにより溶解した金属板１０の略Ｕ字形状の溝１０ａの底部及びサイドエッチング部１０ｂ上に渡って塗布される。
次に、第７工程では、ネガ型液状レジスト１８の上面から平行な紫外線１９を照射して露光し且つ現像する。ここで、露光に使用する紫外線１９は、この金属板１０上のマスキングの面に対して直交する方向に照射する平行光であることが望ましいが、ネガ型液状レジスト１８内への光線の届く範囲が深い場合は、必ずしも平行光である必要はない。
この露光工程では、ネガ型液状レジスト１８のスズめっきパターン層１４上の部分１８ａ、スズめっきパターン層１４の側面上の部分、略Ｕ字形状の溝１０ａの底部上にある領域部分１８ｃが露光される。換言すると、スズめっきパターン層１４の下側の領域であって、前工程におけるハーフエッチングの際に、マスクパターンの幅（ｄ）より金属板１０の内側へ若干食い込んで溶解されたサイドエッチング部１０ｂ上の領域１８ｂは、露光されないで状態のままである。
なお、ネガ型レジスト１８の形成方法としては、液状レジスト１８を塗布することに代えて、金属の存在している部分のみにネガ型レジストを付着させる電着（Electro Deposition)によって行ってもよい。
次に、現像工程では、露光部分の液状レジスト１８ａ、１８ｃを硬化させてそのまま残す一方で、サイドエッチング部１０ｂ上の未露光部分である可溶出部のレジスト１８ｂのみが除去される。
次に、第８工程では、レジスト１８ｂを除去した金属板１０のサイドエッチング部１０ｂに、残っているレジスト１８ａ、１８ｃをマスキングとして、これらのレジストの開口部に、スズめっき層１４ａを形成する。この場合は、金属板１０自体を陰極として電解めっきによりスズめっき層１４ａを形成することができる。次いで、第９工程では、周知の方法により残っているレジスト１８ａ、１８ｃを剥離し、金属板１０上にスズめっきのパターン１４、１４ａが残るようにする。
次に、図２により第１実施形態の第１０工程以下の工程について説明する。第１０工程では、上面のスズめっき層１４及びザイドエッチング部の表面に形成されているスズめっき層１４ａよりなる第２マスキングを介して、金属板１０に向けてエッチング液を吹き付けることにより、第２次のハーフエッチングないし選択的なエッチングを施す。この第２回目のハーフエッチング工程では、これらのスズめっき層１４、１４ａで保護されていない金属板の１０ａ部がエッチングされ、断面が略円形の溝２１が形成される。この溝２１の幅（ｆ）はスズめっき層１４、１４ａのマスクパターン幅（ｄ）より大きいものとなる。
次に、第１１工程において、前工程で第２回目のハーフエッチングを施した部分を含む全面にネガ型液状レジスト１８を再度塗布する。次いで、第１２工程において、ネガ型液状レジスト１８の上面から平行な紫外線１９を照射して露光した後、現像する。ここで、前述の第７工程の場合と同様、露光に使用する紫外線１９は、この金属板１０上のマスキングの面に対して直交する方向に照射する平行光であることが望ましいが、ネガ型液状レジスト１８内への光線の届く範囲が深い場合は、必ずしも平行光である必要はない。
この露光工程により、ネガ型液状レジスト１８のスズめっき層１４上の部分１８ａ、スズめっき層１４の側面上の部分、略Ｕ字形状の溝２１の底部上にある領域部分１８ｃが露光される。換言すると、第１回目のハーフエッチングの場合と同様にスズめっきパターン層１４の下側の領域であって、マスクパターンの幅（ｄ）より金属板１０の内側へ若干食い込んで溶解されたサイドエッチング部１０ｂ上の領域１８ｂは、未露光部分となり、現像工程において、可溶出部分として除去されることとなる。
次に第１３工程では、前述の第８工程の場合と同様、レジスト１８ｂを除去した金属板１０のサイドエッチング部１０ｂに、残っているレジスト１８ａ、１８ｃをマスキングとして、これらのレジストの開口部に、スズめっき層１４ｂを形成する。この場合は、前述の場合と同様、金属板１０自体を陰極として電解めっきによりスズめっき層１４ｂを形成することができる。次いで、第１４工程では、周知の方法により残っているレジスト１８ａ、１８ｃを剥離し、金属板１０上にスズめっきのパターン１４、１４ａ、１４ｂが残るようにする。第１５工程では、第３回目のハーフエッチングを施す状態を示す。
以下必要に応じて、前述の第１１工程から第１５工程まで工程を所要回数繰り返す（第１６工程）。そして、最後の第１７工程で、残存するスズめっきのパターン１４、１４ａ、１４ｂを除去し、最終的に、導体パターンであるリードフレームのリード２０の断面形状において上面と下面との幅寸法の差が小さな、即ち高アスペクト比のリードないし金属板パターン２０を得ることができる。これにより、リードフレームのリードの微細化を達成することができる。
図３〜図５はセミアディティブ法を用いた本発明の第２実施形態に係る金属板パターン、例えばリードフレーム又は金属メッシュを形成する方法を各工程毎に示すものである。この第２実施形態では、金属板の両面から多段エッチングを施すことにより金属板パターンを形成するものである。
この第２実施形態では、金属板の両面から同時に処理する点を除き、基本的には、金属板の片面のみから処理する第１実施形態に準ずる。即ち、第１工程では、金属基材としての銅からなる金属板１０の上下両面から全面に、ドライ・フィルム・レジスト（ＤＦＲ）１２を塗布し、第２工程において、所定のマスクパターンにて露光し且つ現像することによりレジストのパターニングを行う。
第３工程では、金属板１０の上下両面に同様に、パターニングされたＤＦＲ１２ａをマスキングとして、ＤＦＲ１６の開口部に、スズめっき層１４を形成する。第４工程では、周知の方法により、ＤＦＲ１２ａを剥離し、金属板１０上にスズめっき層１４が残るようにする。第５工程では、スズめっきパターン１４を第１マスキングとして金属板１０の両面に向けて同時にエッチング液を吹き付けることにより、各面についてそれぞれハーフエッチングないし選択的なエッチングを施す。これにより、金属板１０の両面には、エッチングにより溶解された溝の部分は断面形状が全体として丸みを帯びていて略Ｕ字形状の溝１０ａとなる。
次に、第６工程では、前工程でハーフエッチングを施した部分を含む金属板１０の両面の全面にネガ型液状レジスト１８を塗布する。次に、第７工程では、金属板１０の両面のネガ型液状レジスト１８の上面から平行な紫外線１９を照射して露光するとともに現像する。この現像工程により、サイドエッチング部１０ｂ上の未露光の液状レジスト１８ｂは可溶出部として除去され、露光され硬化したレジスト１８ａ、１８ｃがそのまま残る。
第８工程では、残っているレジスト１８ａ、１８ｃをマスキングとして、これらのレジストの開口部に、スズめっき層１４ａを形成する。ついで、第９工程では、残っているレジスト１８ａ、１８ｃを剥離し、金属板１０上にスズめっきのパターン１４、１４ａが残るようにする。
図４の第１０工程では、スズめっきパターン層１４、１４ａを第２マスキングとしてエッチング液を吹き付けることにより、第２次のハーフエッチングないし選択的なエッチングを施す。
第１１工程において、金属板１０の両面の全面にネガ型液状レジスト１８を再度塗布する。次に第１２工程において、金属板の両面からネガ型液状レジスト１８に平行な紫外線１９を照射して露光し且つ現像する。
次に第１３工程では、残っているレジスト１８ａ、１８ｃをマスキングとして、これらのレジストの開口部に、再度スズめっき層１４ｂを形成する。第１４工程では、残っているレジスト１８ａ、１８ｃを剥離し、金属板１０上にスズめっきのパターン１４、１４ａ、１４ｂが残るようにする。第１５工程では、第３回目のハーフエッチングを施す。
以下必要に応じて、前述の第１１工程から第１５工程まで工程を所要回数繰り返す（第１６工程）。そして、最後の第１７工程で、残存するスズめっきのパターン１４、１４ａ、１４ｂを除去し、最終的に、アスペクト比の高いリードないし金属パターン２０を得ることができる。
また、第２実施形態では、金属板１０の両面から多段エッチングを施しているので、より一層アスペクト比の高い金属パターンの形成が可能となり、また、金属板の両面から多段エッチングを施すことにより、より短時間で金属パターンを形成することが可能となる。
次に、図６〜図８は本発明の第３実施形態であって、回路基板上の配線パターンを形成する方法を各工程毎に示すものである。この第３実施形態では、両面銅張樹脂板の片面から多段エッチングを施すことにより回路基板を形成するものであるが、配線パターンの形成方法自体は前述の第１実施形態に係る金属板パターンを形成する方法に準ずるものである。
先ず第１工程では、絶縁基材３１の両面に銅箔３２が張り付けられた両面銅張樹脂板３０の一方の面の全面に、ドライ・フィルム・レジスト（ＤＦＲ）１２を塗布し、第２工程において、所定のマスクパターン（図示せず）にて露光し且つ現像することによりレジストのパターニングを行う。
第３工程では、パターニングされたＤＦＲ１２ａをマスキングとして、ＤＦＲ１２ａの開口部に、スズめっき層１４を形成する。この場合は、銅箔３２を一方の電極（陰極）として電解めっきによりスズめっき層１４を形成する。第４工程では、周知の方法によりＤＦＲ１２ａを剥離し、銅箔３２上にスズめっきパターン１４が残るようにする。
第５工程では、スズめっきパターン１４を第１マスキングとして銅箔３２に向けてエッチング液を吹き付けることにより、ハーフエッチングないし選択的なエッチングを施す。このハーフエッチングでは、スズめっきパターン１４を第１マスキングのエッチング液通過部分の下側の銅箔３２の周辺領域が溶解される。そして、銅箔３２の溶解領域は、銅箔３２の下面には達することなく、一方でマスキング下部の側部もエッチングされ、いわゆるサイドエッチングが行われる。したがって、銅箔３２の溶解する領域が所定範囲内となるように、ハーフエッチングの条件（エッチング時間等）を調整する。
これにより、図示のように、銅箔３２の第１マスキングパターン１４に近接する上部においては、サイドエッチング部１０ｂが形成され、半面、溶解された溝の部分は断面形状が全体として丸みを帯びていて略Ｕ字形状の溝１０ａとなる。
次に、第６工程では、前工程でハーフエッチングを施した部分を含む全面にネガ型液状レジスト１８を塗布する。この場合に、ネガ型液状レジスト１８はスズめっきパターン層１４上、スズめっきパターン層１４の側面上、エッチングにより溶解した銅箔３２の略Ｕ字形状の溝１０ａの底部及びサイドエッチング部１０ｂ上に渡って塗布される。
次に、第７工程では、ネガ型液状レジスト１８の上面から平行な紫外線１９を照射して露光し、次いで現像することにより露光部分のレジスト１８ａ、１８ｃを硬化させて残存させ、未露光部分であるサイドエッチング部１０ｂ上のレジスト１８ｂを除去する。第８工程では、残っているレジスト１８ａ、１８ｃをマスキングとして、これらのレジストの開口部に、スズめっき層１４ａを形成する。ついで、第９工程では、残っているレジスト１８ａ、１８ｃを剥離する。
図７の第１０工程では、残存しているスズめっきパターン層１４、１４ａを第２マスキングとしてエッチング液を吹き付けることにより、第２次のハーフエッチングないし選択的なエッチングを施す。第１１工程において、前工程で第２次のハーフエッチングを施した部分を含む全面に再度ネガ型液状レジスト１８を塗布する。次に第１２工程において、両面からネガ型液状レジスト１８に平行な紫外線１９を照射して露光し且つ現像する。
次に第１３工程では、残っているレジスト１８ａ、１８ｃをマスキングとして、これらのレジストの開口部に、再度スズめっき層１４ｂを形成する。第１４工程では、残っているレジスト１８ａ、１８ｃを剥離し、金属板１０上にスズめっきのパターン１４、１４ａ、１４ｂが残るようにする。第１５工程では、第３回目のハーフエッチングを施す。
以下必要に応じて、前述の第１１工程から第１５工程まで工程を所要回数繰り返す（第１６工程）。そして、最後の第１７工程で、残存するスズめっきのパターン１４、１４ａ、１４ｂを除去し、最終的に、基板にアスペクト比の高い配線２０をもった回路基板を製造することができる。
図９〜図１１は本発明の第４実施形態に係る回路基板における導体パターンの形成方法を各工程毎に示すものである。この第４実施形態では、両面銅張樹脂板の両面から多段エッチングを施すことにより回路基板を形成するものである。回路基板を形成する点は前述の第３実施形態に準ずるものであり、かつ両面から同時に処理する点においては前述の第２実施形態に準ずるものであるので詳細な説明は省略する。
この第４実施形態によれば、最終的に、アスペクト比の高い配線パターンを有する回路基板を形成することができる。なお、この第４実施形態において、樹脂基板３１の上下両面に同一の配線パターンを有する場合について説明したが、回路基板の種類により、樹脂基板３１の上下各面を別個の配線パターンとし、各配線パターンを同時進行で形成することも可能である。
なお、上述の第１〜第４の各実施形態において、リードフレームを形成する場合、或いは、絶縁基板上に配線パターンを形成する場合の各々において、金属パターンの材質、厚み、ピッチ、パターン間距離、その他種々の条件下におけるエッチング液の種類、エッチング時間等の各パラメーターを調整する必要があることはいうまでもない。
また、エッチングを施す基材として、金属板が銅である場合（第１及び第２実施形態）、或いは樹脂基板上の銅が張り付けられている場合（第３及び第４実施形態）について説明したが、金属の基材として銅の他に、鉄、鉄−ニッケル合金等の場合についても適用することができる。
また、上記の金属基板を選択的にエッチングするためのマスキングとして用いる遮光層は当該基材である銅をエッチング液にて溶解する際に、当該エッチング液では溶解しない金属としてスズめっきを用いる場合について説明したが、基材である金属（例えば、銅、鉄、鉄−ニッケル合金）をエッチングにより溶解させる際にマスキングとして溶解しなければスズ以外の金属、例えば、はんだめっき、銀めっき、或いは金めっき等を使用することもできる。これらは基材金属の種類や価格等の観点から適宜選択することができる。
なお、この点に関し、上記実施形態１〜４では、最初に用いたマスキング材料（符号１４）も２回目以降にサイドエッチング部に用いるマスキング材料（符号１４ａ、１４ｂ）も共にスズめっきを用いたが、２回目以降に用いるマスキング材料としては金属基材と異なる材料であれば、スズ以外の材料も可能である。また、２回目以降のマスキングの形成方法も電解めっきに限らず、無電解めっき、蒸着、スパッタリング等でも可能である。ただし、膜厚を所要の範囲で形成する点からは、電解めっきが最適である。
また、上記実施形態１〜４において、第６工程において全面に塗布するレジスト材も、第２回目以降（第１１工程或いはその後の工程）に塗布するレジスト材も、同じネガ型液状レジスト１８を使用したが、例えば、最初に塗布するレジスト材は上記実施形態と同様のネガ型液状レジストとし、第２回目以降に塗布するレジスト材をポジ型液状レジスト１８に変更し、このレジストを露光及び現像することにより、サイドエッチング部におけるレジスト自体を硬化させてマスキングとして用いることも可能である。この場合は、スズめっき（符号１４ｂ）の代わりに、硬化されたレジスト自体がマスキングとなる。
図１２〜図１４は上記第１〜第４の各実施形態において、複数回エッチングを行って形成した高アスペクト比をもった金属板パターンや配線パターンに突起が残存するのを解消して平坦化するための方法を示すものである。金属パターンの隔壁を正電極とし、この金属隔壁と同種の金属を対極として両者を電解液に浸漬する。そして、両極間に電圧を印加すると、正極である金属隔壁の凸部に電界が集中して、その箇所から優先的に溶出が生じる為、金属パターンの隔壁面を平坦にすること可能となる。このような電解研磨の進行過程を次に説明する。
まず、図１２は上記各実施形態において、複数回のエッチングを施して、表面およびサイドエッチング層を保護していたスズめっきを選択的にエッチング除去した状態を示すものである。複数回のエッチングにより金属パターン２０の隔壁面には凸部２０ａが残存している。
次に、図１３において、金属パターン２０の隔壁面の一部分を拡大して示すものであるが、前述のように、金属パターン２０の隔壁を正電極とし、この金属隔壁（例えば銅）と同種の金属（例えば銅）を陰極として電解液に浸漬し、両極間に電圧を印加して正極を溶出していく過程である。電界は金属隔壁の凸部２０ａに集中する結果、隔壁側面の凸部２０ａが優先的に電解液中に溶出する。これにより、図１３（ａ）〜図１３（ｃ）のように電解研磨が進行する過程で金属隔壁の平坦度が漸次増すこととなる。そして、最終的には、図１４に示すように、平坦度の高い隔壁２０ｂをもった金属パターン２０とすることができる。
なお、図１２〜図１４の電解研磨において、正極である金属板パターン又は配線パターンの対極として使用する金属を、金属板パターン又は配線パターンと同種の金属としたが、異なる金属を用いて負極とし、両者の電解液に浸漬して、両極間に電圧を印加して、電解研磨を行うことも可能である。この場合においても、金属板パターン又は配線パターンの隔壁の凸部に電界が集中し、凸部が優先的に電解液中に溶出されるため、金属隔壁の平坦化が進行する。
以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
以上説明したように、本発明によれば、金属板パターン又は回路基板における配線パターンのピッチを狭くすることができる。また、金属板パターン又は配線パターンの上部の幅を確保することができ、上部付近のパターン幅と下部付近のパターン幅との差を小さくしてアスペクト比を高くすることができる。
ポジ型レジストの遮光層として適度な厚みを有する金属マスクを使用しているため、ＤＦＲを用いた従来例において、不十分な遮光性からサイドエッチング部の耐エッチング保護層を形成する際にＤＦＲ下のポジ型レジストが現像工程で溶解してＤＦＲとの間に隙間が生じ、耐エッチング保護層として機能しなくなったり、また、ポジ型レジストの現像時にＤＦＲが現像液により溶解（膨潤）剥離してしまう、あるいは、現像液の水圧でＤＦＲが変形することによりＤＦＲの密着力が低下し、剥離してしまうことによりマスキングとして機能しなくなる問題がなくなった。
本発明の第１実施形態に係る金属板の片面からの多段エッチングによる金属板パターンの形成方法の各工程を示す。 図１に続く金属板パターンの形成方法の各工程を示す。 本発明の第２実施形態に係る金属板の両面からの多段エッチングによる金属板パターンの形成方法の各工程を示す。 図３に続く金属板パターンの形成方法の各工程を示す。 図４に続く金属板パターンの形成方法の各工程を示す。 本発明の第３実施形態に係る樹脂基板の片面からの多段エッチングによる回路基板の形成方法の各工程を示す。 図６に続く回路基板の形成方法の各工程を示す。 図７に続く回路基板の形成方法の各工程を示す。 本発明の第４実施形態に係る樹脂基板の両面からの多段エッチングによる回路基板の形成方法の各工程を示す。 図９に続く回路基板の形成方法の各工程を示す。 図１０に続く回路基板の形成方法の各工程を示す。 複数回エッチング及びレジスト除去後の金属隔壁を示す。 金属隔壁の電解研磨の過程を示す。 電解研磨後の金属隔壁を示す。
符号の説明
１０ 金属（銅）板
１２ ドライ・フィルム・レジスト（ＤＦＲ）
１４ スズめっき層
１８ ネガ型液状レジスト
２０ リードフレーム（金属パターン）
２０ａ 凸部
２０ｂ 平坦度を増した隔壁面
３０ 両面銅張樹脂基板
３１ 絶縁基材
３２ 金属（銅）箔

Claims (14)

  1. 金属板の両面又は片面上に該金属板と異種の金属からなるパターンニングされた第１金属層を形成する工程と、
    該第１金属層を第１マスキングとして、前記金属板に選択ハーフエッチングを施す工程と、
    前記第１マスキング上からハーフエッチングを施した面にネガ型レジストを塗布し、前記第１マスキングの上部から露光・現像して、該第１マスキング下部に形成されたサイドエッチング層の未露光可溶性のネガ型レジストを除去する工程と、
    該ネガ型レジストを除去したサイドエッチング層に前記金属板と異種の金属からなる第２金属層を第２マスキングとして形成する工程と、
    露光され硬化したネガ型レジストを除去する工程と、
    前記第１マスキング及び第２マスキングを介して前記金属板に再度選択ハーフエッチングを施す工程と、
    前記第１マスキング及び第２マスキングを除去する工程と、
    からなることを特徴とする金属板パターン形成方法。
  2. パターンニングされた第１金属層を形成する前記工程は、金属板の両面又は片面上にレジストを塗布し、該レジストをパターニングしてレジストパターンを形成する段階と、該レジストパターンのマスキングされていない箇所に前記第１金属層をパターンめっきにより形成する段階と、該レジストを除去する段階と、からなることを特徴とする請求項１に記載の金属板パターン形成方法。
  3. 前記ネガ型レジストを塗布し、露光・現像し、該第１マスキング下部のサイドエッチング層の可溶性のネガ型レジストを除去する工程と、前記サイドエッチング層に第２金属層を第２マスキングとして形成する工程と、硬化したネガ型レジストを除去する工程と、前記第１マスキング及び第２マスキングを介して前記金属板に再度選択ハーフエッチングを施す工程と、を繰り返し行うことを特徴とする請求項１又は２に記載の金属板パターン形成方法。
  4. 金属板は使用するエッチング液により溶解可能な銅、鉄、又は鉄−ニッケル合金であり、前記第１金属層及び第２金属層は共に該エッチング液には溶解しないスズめっき層、はんだめっき層、銀めっき層、又は金めっき層であることを特徴とする請求項１〜３のいずれか１項に記載の金属板パターン形成方法。
  5. 金属板上に塗布するレジストは、ドライ・フィルム・レジスト又は、液状レジストであり、前記ネガ型レジストは、液状ネガ型レジスト又は電着ネガ型レジストであることを特徴とする請求項１〜４のいずれか１項に記載の金属板パターン形成方法。
  6. 絶縁基材の両面又は片面に形成した金属箔上に該金属箔と異種の金属からなるパターンニングされた第１金属層を形成する工程と、
    該第１金属層を第１マスキングとして、前記金属箔に選択ハーフエッチングを施す工程と、
    前記第１マスキング上からハーフエッチングを施した面にネガ型レジストを塗布し、前記第１マスキングの上部から露光・現像して、該第１マスキング下部に形成されたサイドエッチング層の未露光可溶性のネガ型レジストを除去する工程と、
    該ネガ型レジストを除去したサイドエッチング層に前記金属箔と異種の金属からなる第２金属層を第２マスキングとして形成する工程と、
    露光され硬化したネガ型レジストを除去する工程と、
    前記第１マスキング及び第２マスキングを介して前記金属箔に再度選択ハーフエッチングを施す工程と、
    前記第１マスキング及び第２マスキングを除去する工程と、
    からなることを特徴とする回路基板の形成方法。
  7. パターンニングされた第１金属層を形成する前記工程は、絶縁基材の両面又は片面に形成した金属箔上にレジストを塗布し、該レジストをパターニングしてレジストパターンを形成する段階と、該レジストパターンのマスキングされていない箇所に前記第１金属層をパターンめっきにより形成する工程と、該レジストを除去する工程と、からなることを特徴とする請求項６に記載の回路基板の形成方法。
  8. 前記ネガ型レジストを塗布し、露光・現像し、該第１マスキング下部のサイドエッチング層の可溶性のネガ型レジストを除去する工程と、前記サイドエッチング層に第２金属層を第２マスキングとして形成する工程と、硬化したネガ型レジストを除去する工程と、
    前記第１マスキング及び第２マスキングを介して前記金属箔に再度選択ハーフエッチングを施す工程と、を繰り返し行うことを特徴とする請求項６又は７に記載の回路基板の形成方法。
  9. 金属箔は使用するエッチング液により溶解可能な銅、鉄、又は鉄−ニッケル合金であり、前記金属めっき層は該エッチング液には溶解しないスズめっき層、はんだめっき層、銀めっき層、又は金めっき層であることを特徴とする請求項６〜８のいずれか１項に記載の回路基板の形成方法。
  10. 金属箔上に塗布するレジストは、ドライ・フィルム・レジスト又は、液状レジストであり、前記ネガ型レジストは、液状ネガ型レジスト又は電着ネガ型レジストであることを特徴とする請求項６〜９のいずれか１項に記載の回路基板の形成方法。
  11. 請求項１〜５のいずれか１項に記載した形成方法により作製した金属板パターンと前記金属板とは異なる金属とを電解液に浸漬する工程と、該電解液中の該金属板パターンを正極とし、該金属板とは異なる金属を負極とし、両極間に電圧を印加して該金属板パターンの表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする金属板パターンの形成方法。
  12. 請求項１〜５のいずれか１項に記載した形成方法により作製した金属板パターンと前記金属板と同種の金属とを電解液に浸漬する工程と、該電解液中の該金属板パターンを正極とし、該金属板と同種の金属を負極とし、両極間に電圧を印加して該金属板パターンの表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする金属板パターンの形成方法。
  13. 請求項６〜１０のいずれか１項に記載した形成方法により作製した回路基板と該回路基板を形成する前記金属箔とは異なる金属とを電解液に浸漬する工程と、該電解液中の回路基板を正極とし、該金属を負極とし、両極間に電圧を印加して該回路基板の表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする回路基板の形成方法。
  14. 請求項６〜１０のいずれか１項に記載した形成方法により作製した回路基板と該回路基板を形成する前記金属箔と同種の金属を電解液に浸漬する工程と、該電解液中の回路基板を正極とし、該同種の金属を負極とし、両極間に電圧を印加して該回路基板の表面に存在する突出物を優先的に溶出させて電解研磨する工程と、からなることを特徴とする回路基板の形成方法。
JP2005237467A 2005-08-18 2005-08-18 金属板パターン及び回路基板の形成方法 Pending JP2007051336A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005237467A JP2007051336A (ja) 2005-08-18 2005-08-18 金属板パターン及び回路基板の形成方法
TW095129799A TW200712790A (en) 2005-08-18 2006-08-14 Method of forming metal plate pattern and circuit board
US11/506,589 US7454832B2 (en) 2005-08-18 2006-08-18 Method of forming metal plate pattern and circuit board
CN200610115926.0A CN1917743B (zh) 2005-08-18 2006-08-18 形成金属板图形以及电路板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005237467A JP2007051336A (ja) 2005-08-18 2005-08-18 金属板パターン及び回路基板の形成方法

Publications (1)

Publication Number Publication Date
JP2007051336A true JP2007051336A (ja) 2007-03-01

Family

ID=37738593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005237467A Pending JP2007051336A (ja) 2005-08-18 2005-08-18 金属板パターン及び回路基板の形成方法

Country Status (4)

Country Link
US (1) US7454832B2 (ja)
JP (1) JP2007051336A (ja)
CN (1) CN1917743B (ja)
TW (1) TW200712790A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983341B1 (ko) 2008-08-05 2010-09-20 (주)하드램 디지털 마이크로미러 디바이스를 이용한 마킹 장치 및 방법
KR101029028B1 (ko) * 2008-09-19 2011-04-19 엘지이노텍 주식회사 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN103205692A (zh) * 2012-01-16 2013-07-17 昆山允升吉光电科技有限公司 一种蒸镀用掩模板的加工工艺、返修工艺
JP2014173595A (ja) * 2013-03-08 2014-09-22 General Electric Co <Ge> タービンブレード冷却チャネル形成

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897704B2 (ja) * 2003-01-16 2007-03-28 松下電器産業株式会社 リードフレーム
US20090004840A1 (en) * 2007-06-27 2009-01-01 Farinelli Matthew J Method of Creating Molds of Variable Solder Volumes for Flip Attach
WO2010052973A1 (ja) * 2008-11-05 2010-05-14 株式会社三井ハイテック 半導体装置及びその製造方法
KR101064755B1 (ko) * 2008-12-24 2011-09-15 엘지이노텍 주식회사 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
TWI397614B (zh) * 2009-12-22 2013-06-01 Zhen Ding Technology Co Ltd 電鍍治具
CN102448252B (zh) * 2010-10-13 2014-04-30 宏恒胜电子科技（淮安）有限公司 电路板制作方法
CN101977482B (zh) * 2010-11-09 2012-03-28 深圳崇达多层线路板有限公司 一种高纵横比的pcb产品外层线路蚀刻方法
CN102927429A (zh) * 2011-08-12 2013-02-13 上海格林赛高新材料有限公司 一种用于加工t型截面金属带材的带坯断面形状
CN103515375B (zh) * 2012-06-18 2016-01-20 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置
US10028394B2 (en) * 2012-12-17 2018-07-17 Intel Corporation Electrical interconnect formed through buildup process
CN104023479A (zh) * 2014-06-12 2014-09-03 深圳崇达多层线路板有限公司 一种刚柔结合电路板的外层线路制作方法
TWI625799B (zh) * 2015-04-27 2018-06-01 南茂科技股份有限公司 導線架結構的製作方法
JP6482377B2 (ja) 2015-05-15 2019-03-13 アルプスアルパイン株式会社 可溶性材料層の溶解除去方法、部材の製造方法、電子部品用ソケット、および電気・電子機器
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム
JP6828959B2 (ja) * 2017-01-17 2021-02-10 大口マテリアル株式会社 リードフレームおよびその製造方法
CN113950204B (zh) * 2020-07-16 2024-04-12 深南电路股份有限公司 一种预制电路板的制造方法及预制电路板
CN112170994B (zh) * 2020-09-27 2021-12-28 南京工业大学 基于掩膜电场约束电化学沉积-电解组合加工方法
CN113013371A (zh) * 2021-02-20 2021-06-22 上海毅蓝电子科技有限公司 锂电池用金属箔的开孔方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60248899A (ja) * 1984-05-22 1985-12-09 Kyoei Mach Tool:Kk バリ取り方法
JPS61252685A (ja) * 1985-05-02 1986-11-10 キヤノン株式会社 エツチング方法
JPS63153889A (ja) * 1986-12-17 1988-06-27 日立プラント建設株式会社 プリント基板のパタ−ン形成方法
JP2003246196A (ja) * 2002-02-25 2003-09-02 Seiko Epson Corp 装飾品の製造方法、装飾品及び時計

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01188700A (ja) 1988-01-22 1989-07-27 Hitachi Plant Eng & Constr Co Ltd 高密度パターン形成方法
JPH01290289A (ja) 1988-05-18 1989-11-22 Hitachi Plant Eng & Constr Co Ltd 導体パターン形成方法
US5466540A (en) * 1994-02-14 1995-11-14 Ceridian Corporation Mark of an electronic component lid
JPH10229153A (ja) 1997-02-13 1998-08-25 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP2005026646A (ja) 2002-10-15 2005-01-27 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP2004204251A (ja) 2002-12-24 2004-07-22 Toppan Printing Co Ltd 金属エッチング製品及びその製造方法
KR100538379B1 (ko) * 2003-11-11 2005-12-21 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60248899A (ja) * 1984-05-22 1985-12-09 Kyoei Mach Tool:Kk バリ取り方法
JPS61252685A (ja) * 1985-05-02 1986-11-10 キヤノン株式会社 エツチング方法
JPS63153889A (ja) * 1986-12-17 1988-06-27 日立プラント建設株式会社 プリント基板のパタ−ン形成方法
JP2003246196A (ja) * 2002-02-25 2003-09-02 Seiko Epson Corp 装飾品の製造方法、装飾品及び時計

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983341B1 (ko) 2008-08-05 2010-09-20 (주)하드램 디지털 마이크로미러 디바이스를 이용한 마킹 장치 및 방법
KR101029028B1 (ko) * 2008-09-19 2011-04-19 엘지이노텍 주식회사 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
CN103205692A (zh) * 2012-01-16 2013-07-17 昆山允升吉光电科技有限公司 一种蒸镀用掩模板的加工工艺、返修工艺
JP2014173595A (ja) * 2013-03-08 2014-09-22 General Electric Co <Ge> タービンブレード冷却チャネル形成

Also Published As

Publication number Publication date
TW200712790A (en) 2007-04-01
CN1917743A (zh) 2007-02-21
CN1917743B (zh) 2010-04-14
US7454832B2 (en) 2008-11-25
US20070042585A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
JP2007051336A (ja) 金属板パターン及び回路基板の形成方法
JP2007023338A (ja) 金属板パターン及び回路基板の形成方法
US7408261B2 (en) BGA package board and method for manufacturing the same
CN108617104B (zh) 印刷电路板的局部图形铜厚加厚的制作方法
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
US7005241B2 (en) Process for making circuit board or lead frame
KR102465114B1 (ko) 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
US20050124091A1 (en) Process for making circuit board or lead frame
KR20220030279A (ko) 인쇄회로기판 제조 방법 및 상기 제조 방법에 따라 제조된 인쇄회로기판
KR100731604B1 (ko) 스티프니스 특성이 강화된 인쇄회로기판 제조방법
KR20050025285A (ko) 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법
JP4599132B2 (ja) プリント基板の製造方法およびプリント基板
JP2003500845A (ja) プラスチックチップキャリヤの製造プロセス及びプラスチックチップキャリヤ
JP2016035992A (ja) プリント配線板の製造方法及びプリント配線板
JP2006060054A (ja) 金属板パターン及び回路基板の形成方法
JPH07142841A (ja) プリント配線板の製造方法
KR20030073919A (ko) 단일 에칭 세미 애디티브 방식을 이용한 다층인쇄회로기판의 제조방법
JP2004218033A (ja) エッチング製品及びエッチング方法
JP2005336552A (ja) 金属エッチング製品の製造方法及び金属エッチング製品
JP3178677B2 (ja) 多層配線基板の製造方法
WO2012148332A1 (en) Manufacturing method for printed circuit boards
JP2005026646A (ja) 回路基板及びその製造方法
JP2004204251A (ja) 金属エッチング製品及びその製造方法
JP2002344120A (ja) 可撓性回路基板及びその製造法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026