CN1917743A - 形成金属板图形以及电路板的方法 - Google Patents

形成金属板图形以及电路板的方法 Download PDF

Info

Publication number
CN1917743A
CN1917743A CN200610115926.0A CN200610115926A CN1917743A CN 1917743 A CN1917743 A CN 1917743A CN 200610115926 A CN200610115926 A CN 200610115926A CN 1917743 A CN1917743 A CN 1917743A
Authority
CN
China
Prior art keywords
metal
resist
mask
layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610115926.0A
Other languages
English (en)
Other versions
CN1917743B (zh
Inventor
酒井丰明
深濑克哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1917743A publication Critical patent/CN1917743A/zh
Application granted granted Critical
Publication of CN1917743B publication Critical patent/CN1917743B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Geometry (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

公开了一种通过利用金属掩模的多阶段蚀刻形成高纵横比金属板图形或电路板的方法。在铜板(10)的一个或两个表面上涂覆抗蚀剂(12)，并构图所述抗蚀剂形成抗蚀剂图形。使用该抗蚀剂图形形成锡镀敷层(14)，并利用该锡镀敷层作为掩模，半蚀刻所述铜板。通过涂覆、曝光和显影正性抗蚀剂(18)，在所述锡镀敷层下方的所述正性抗蚀剂受到保护。利用所述锡镀敷层和所述保护性抗蚀剂层作为掩模，再次进行半蚀刻。重复该工艺，直到最后去除用作掩模的所述抗蚀剂和所述锡镀敷层，以产生金属图形(20)。

Description

形成金属板图形以及电路板的方法
技术领域
本发明涉及一种形成金属板图形如引线框或金属掩模网孔或在印刷电路板上的布线图形的方法，或者具体地说，涉及一种使用半加成工艺图形形成技术由金属板形成高纵横比精细金属板图形如引线框或金属掩模网孔的方法，或者在绝缘基板上形成精细布线图形以制造印刷电路板的方法。
背景技术
减成工艺是制造印刷电路板的便宜、简单的方法，且已经被非常广泛地使用。另一方面，近期趋向于较高密度和较小尺寸的半导体器件及各种电子器件，当在电路板上制造精细导体图形时，减成方法在一些方面是不利的。
已经提出了形成金属图形的方法，其中在沿着蚀刻层的厚度被蚀刻至预定深度之后临时暂停蚀刻工艺，且通过第一蚀刻过程(session)产生的侧蚀刻部分被抗蚀刻层覆盖，这之后，恢复蚀刻工艺。
在下述的任一常规技术中在多个阶段中蚀刻金属以确保高纵横比。
(1)利用干膜抗蚀剂(DFR)作为掩模涂覆将被蚀刻的层，该干膜抗蚀剂通过曝光和显影被构图，这之后，(通过“半蚀刻”)蚀刻将被蚀刻的层。该说明书中的术语“半蚀刻”或“选择性蚀刻”指的是这样的蚀刻，通过该蚀刻，将被蚀刻的层不被完全蚀刻穿过其厚度，而是被蚀刻直到其预定厚度。获得的侧蚀刻部分受到抗蚀刻层的保护，且由此再次执行蚀刻工艺以产生高密度图形(例如，日本未审专利公开No.1-188700和1-290289)。在这种情况下，已经提出使用正性光敏抗蚀剂(例如，日本未审专利公开No.10-229153)或电沉积抗蚀剂(例如，日本未审专利公开No.2004-204251)作为侧蚀刻部分的抗蚀刻保护层。
然而，这些常规技术造成的问题在于，形成侧蚀刻部分的抗蚀刻保护层的DFR的光掩蔽特性不够，且因此在DFR下方的正性抗蚀剂溶解并产生与DFR之间的间隙，导致作为抗蚀刻保护层的功能的损失。另一个问题在于，通过显影剂，DFR被溶解(膨胀)并剥离，或者通过在正性抗蚀剂的显影期间显影剂的液体压力下的变形，使DFR的附着力降低并将DFR剥离，导致掩模功能的损失。
(2)如上所述，已经提出了一种方法，其中通过在蚀刻层上的作为掩模的叠层来构图DFR，这之后通过在DFR上形成作为掩蔽层的调色层(toner layer)来提高DFR的光掩蔽特性，且在多个阶段中进行蚀刻工艺(例如，日本未审专利公开No.2005-026646)。同样在这种情况下，通过在正性抗蚀剂的显影期间的显影剂，DFR被溶解(膨胀)并剥离，或者在显影剂的液体压力之下DFR的变形降低了DFR的附着力，DFR由此而被剥离。
(3)如同上面的(2)，已经提出了一种方法(例如，日本未审专利公开No.2005-026645)，其中，在被蚀刻的层和DFR之间形成薄的金属(银)层以提高DFR的光掩蔽特性之后，在多个步骤中执行蚀刻工艺。该方法也造成了这样的问题，即通过在正性抗蚀剂的显影期间的显影剂，DFR被溶解(膨胀)并剥离，且显影剂的液体压力使薄金属层变形并损伤该薄金属层，导致掩蔽特性的损失。
发明内容
因此，本发明的一个目的是消除在(1)和(2)中描述的多阶段蚀刻工艺中干膜抗蚀剂(DFR)的剥离的常规问题。
本发明的另一个目的是提供一种通过多阶段的蚀刻形成具有高纵横比的金属板图形和在绝缘基体构件上的电路图形的方法，在该方法中解决了在上面的(3)中描述的方法中由掩膜厚度的变化引起的蚀刻精度不稳定的问题。
为了实现上述目的，根据本发明的一个方面，提供一种形成金属板图形的方法，包括以下步骤：在金属板的两个表面中的至少一个上，形成由其材料不同于所述金属板的材料的金属的构图的第一金属层；利用所述第一金属层作为第一掩模，选择性半蚀刻所述金属板；从所述第一掩模的上部在被半蚀刻的表面上涂覆负性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，去除形成于所述第一掩模下方的侧蚀刻层的未曝光且可溶解的负性抗蚀剂；在已从其去除了未硬化的负性抗蚀剂的所述侧蚀刻层上，形成由其材料不同于所述金属板的材料的金属形成的第二金属层，利用所述第二金属层作为第二掩模；通过所述第一和第二掩模再次半蚀刻所述金属板；以及去除所述第一和第二掩模。
根据本发明的另一方面，提供一种形成电路板的方法，包括以下步骤：形成构图的第一金属层，其包括形成于绝缘基体构件的两个表面中的至少一个上的金属箔，并且所述第一金属层的材料不同于所述金属箔的材料；利用所述第一金属层作为第一掩模，选择性半蚀刻所述金属箔；从所述第一掩模的上部在被半蚀刻的表面上涂覆负性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，去除形成于所述第一掩模下方的侧蚀刻层的未曝光且可溶解的负性抗蚀剂；在已从其中去除了未硬化的负性抗蚀剂的所述侧蚀刻层上，形成其材料不同于所述金属箔的材料的第二金属层，利用所述第二金属层作为第二掩模；通过所述第一和第二掩模再次半蚀刻所述金属箔；以及去除所述第一和第二掩模。
在这种情况下，形成所述构图的第一金属层的步骤包括以下步骤：在形成于所述绝缘基体构件的两个表面中的至少一个上的所述金属箔上涂覆抗蚀剂，并通过构图所述抗蚀剂形成抗蚀剂图形；在未用所述抗蚀剂构图的位置处，通过图形镀敷形成所述第一金属层；以及去除所述抗蚀剂。
而且，重复进行以下步骤：涂覆、曝光和显影所述负性抗蚀剂，并去除所述第一掩模下方的所述侧蚀刻层的可溶解的负性抗蚀剂；在所述侧蚀刻层上形成作为第二掩模的第二金属层；以及通过所述第一和第二掩模再次半蚀刻所述金属箔。
在如上所述重复的工艺的第二和随后的过程中，代替所述负性抗蚀剂，可涂覆正性抗蚀剂，可在所述第一掩膜下方的所述侧蚀刻层上形成正性抗蚀剂的硬化层，以及硬化的负性抗蚀剂可用作第二掩膜。
而且，所述金属板或所述金属箔由可被所使用的蚀刻溶液溶解的铜、铁或铁-镍合金形成，以及所述金属镀敷层是不被所述蚀刻溶液溶解的锡镀敷层、焊料镀敷层、银镀敷层或金镀敷层。
此外，涂覆在所述金属板或所述金属箔上的所述抗蚀剂是干膜抗蚀剂，以及所述负性抗蚀剂是液体负性抗蚀剂或电沉积的抗蚀剂。
根据本发明的再一方面，提供一种形成金属板图形的方法，包括以下步骤：将通过上述形成方法制造的金属板图形和其材料与所述金属板的材料相同或不同的金属浸入电解溶液中；以及将电压施加于在所述电解溶液中作为正电极的所述金属板图形和作为负电极的所述相同或不同的金属之间，并通过优先洗脱(elute)在所述金属板图形表面上的突起来电解抛光。
根据本发明的又一方面，提供一种形成电路板的方法，包括以下步骤：将通过上述形成方法制造的电路板和其材料与所述电路板的图形金属相同或不同的金属浸入电解溶液中；以及将电压施加于在所述电解溶液中作为正电极的所述电路板和作为负电极的所述相同或不同的金属之间，并通过优先洗脱在所述电路板表面上的突起来电解抛光。
附图说明
图1示出了根据本发明第一实施例通过从金属板的一个表面的多阶段蚀刻形成金属板图形的方法的步骤。
图2示出了在图1中示出的工艺之后形成金属板图形的方法的步骤。
图3示出了根据本发明第二实施例通过从金属板的两个表面的多阶段蚀刻形成金属板图形的方法的步骤。
图4示出了在图3中示出的工艺之后形成金属板图形的方法的步骤。
图5示出了在图4中示出的工艺之后形成金属板图形的方法的步骤。
图6示出了根据本发明第三实施例通过从树脂基板的一个表面的多阶段蚀刻形成电路板的方法的步骤。
图7示出了在图6中示出的工艺之后形成电路板的方法的步骤。
图8示出了在图7中示出的工艺之后形成电路板的方法的步骤。
图9示出了根据本发明第四实施例通过从树脂基板的两个表面的多阶段蚀刻形成电路板的方法的步骤。
图10示出了在图9中示出的工艺之后形成电路板的方法的步骤。
图11示出了在图10中示出的工艺之后形成电路板的方法的步骤。
图12示出了在多次蚀刻过程和去除抗蚀剂之后的金属分隔壁。
图13示出了电解抛光金属分隔壁的工艺。
图14示出了在电解抛光之后的金属分隔壁。
具体实施方式
以下参考附图详细描述本发明的实施例。
图1和2示出了根据本发明的第一实施例使用半加成工艺形成金属板图形如引线框的方法的步骤。根据该第一实施例，通过从金属板的一个表面进行多阶段蚀刻，形成金属板图形。
在第一步骤中，用层叠的干膜抗蚀剂(DFR)12整体涂覆由铜制成的作为金属基体构件的金属板10的一个表面，在第二步骤中通过利用预定的掩模图形(未示出)曝光和显影，构图该干膜抗蚀剂12。
在第三步骤中，利用构图的DFR 12a作为掩模，通过使用金属板10作为负电极电解镀敷，在DFR 12a的每个开口中形成锡镀敷层14。在第四步骤中，通过公知的方法将DFR 12a剥离，以在金属板10上留下锡镀敷图形14。
在第五步骤中，通过利用锡镀敷图形14作为掩模在金属板10上喷射蚀刻溶液，进行半蚀刻或选择性蚀刻。在该半蚀刻工艺中，利用锡镀敷图形作为第一掩模，通过蚀刻溶液去除蚀刻溶液经过的金属板10下方的部分周围的每个区域。金属板10的每个被去除区域不能到达金属板10的下表面。另一方面，在掩模下方的侧部分10b也通过被称作“侧蚀刻”的蚀刻而被蚀刻。因此，在第一半蚀刻过程中，调整半蚀刻工艺的条件(蚀刻时间等)，以去除在预定范围内的金属板10的区域。
结果，如所示出的，在第一掩模图形14附近的金属板10的每个上部部分中，金属板10的被去除部分从蚀刻溶液经过的第一掩模图形14的各部分的宽度(d)稍微侵入金属板10的内侧。由此，形成侧蚀刻部分10b，其中被去除部分的宽度(e)大于第一掩模图形的宽度(d)。另一方面，通过蚀刻金属板10而被去除的每个沟槽部分不能到达金属板10的下表面，并构成具有稍圆截面的基本上为U状的沟槽10a。
接下来，在第六步骤中，利用负性液体抗蚀剂18涂覆包括在之前步骤中被半蚀刻的部分的整个表面。在这种情况下，将负性液体抗蚀剂18施加在锡镀敷图形层14的上和侧表面上、通过蚀刻被去除的金属板10的每个基本上为U状的沟槽10a的底部上以及每个侧蚀刻部分10b上。
在第七步骤中，从负性液体抗蚀剂18的上表面辐照平行紫外光线19以用于曝光和显影。希望用于曝光的紫外光19是在垂直于金属板10上的掩模表面的方向上辐照的平行光。然而，如果其能够深入到达负性液体抗蚀剂18中的话，则紫外光19不必是平行光。
在该曝光步骤中，曝光在锡镀敷图形层14上的负性液体抗蚀剂18的每个部分18a、其在锡镀敷图形层14的每个侧表面上的部分，以及在基本上为U状沟槽10a的底部上的每个部分18c。换句话说，在之前的半蚀刻步骤中从掩模图形宽度(d)稍向金属板10的内侧被去除的在锡镀敷图形层14下方的侧蚀刻部分10b上的区域18b保持未曝光。
作为形成负性抗蚀剂18的方法，除了涂覆液体抗蚀剂18，还可通过仅仅对具有金属表面的部分电沉积，形成负性抗蚀剂。
在显影步骤中，曝光部分的液体抗蚀剂18a、18c硬化并按原状保留，而仅仅在侧蚀刻部分10b上的未曝光的可洗脱部分的抗蚀剂18b被去除。
接下来，在第八步骤中，利用保留的抗蚀剂18a、18c作为掩模，在金属板10的每个侧蚀刻部分10b上的这些抗蚀剂的每个开口中，形成锡镀敷层14a，其中抗蚀剂18b从侧蚀刻部分被去除。在这种情况下，可通过利用金属板10本身作为负电极电解镀敷，形成锡镀敷层14a。然后，在第九步骤中，通过公知的方法剥离保留的抗蚀剂18a、18c，从而在金属板10上留下锡镀敷图形14、14a。
接下来，将参考图2说明根据第一实施例的第十以及随后的步骤。在第十步骤中，利用由上部锡镀敷层14和形成在侧蚀刻部分表面上的锡镀敷层14a构成的第二掩模，通过对金属板10施加蚀刻溶液，进行第二半蚀刻或选择性蚀刻。在该第二半蚀刻步骤中，蚀刻未被锡镀敷层14、14a保护的金属板部分10a，从而形成具有基本上为圆形截面的沟槽21。该沟槽21的宽度(f)大于锡镀敷图形层14、14a的掩模图形宽度(d)。
接下来，在第11步骤中，在包括在之前的步骤中进行了第二半蚀刻的部分的整个表面上，再次涂覆负性液体抗蚀剂18。在第12步骤中，从负性液体抗蚀剂18的上表面辐照平行紫外光19以用于曝光，随后显影。与上述的第七步骤中相似，希望用于曝光的紫外光19是在垂直于金属板10上的掩模表面的方向上辐照的平行光。然而，在光线可深入到达负性液体抗蚀剂18中的情况下，紫外光不必是平行光。
在该曝光步骤中，曝光在锡镀敷层14上的负性液体抗蚀剂18的部分18a、锡镀敷图形层14的侧表面部分，以及在基本上为U状沟槽21的底部上的部分18c。换句话说，与第一次半蚀刻过程相同，在锡镀敷图形层14下方的侧蚀刻部分10b上的区域18b保持未曝光，其中该区域18b从掩模图形宽度(d)稍向金属板10的内侧溶解，并在显影步骤中作为可洗脱部分而被去除。
在第13步骤中，与上述的第八步骤中相似，利用保留的抗蚀剂18a、18c作为掩模，在金属板10的侧蚀刻部分10b上的这些抗蚀剂的每个开口中，形成锡镀敷层14b，其中抗蚀剂18b已从侧蚀刻部分去除。在这种情况下，与上述情况中相似，可通过利用金属板10本身作为负电极电解镀敷，形成锡镀敷层14b。然后，在第14步骤中，通过公知的方法剥离保留的抗蚀剂18a、18c，从而在金属板10上留下锡镀敷图形14、14a、14b。在第15步骤中，进行第三半蚀刻。
随后，重复所需要多次的第11至第15步骤的工艺(第16步骤)。在最后的第17步骤中，去除保留的锡镀敷图形14、14a、14b。因此，最后，制造出了引线或金属板图形20，其具有高纵横比，即在构成导体图形的引线框的引线20的截面中，上和下表面之间的宽度差很小。这样，可最小化引线框的引线的宽度。
图3至5示出了使用半加成方法根据本发明的第二实施例形成金属板图形如引线框或金属网孔的方法的步骤。根据第二实施例，通过从金属板的两个表面的多阶段蚀刻，形成金属板图形。
除了同时处理金属板的两个表面之外，第二实施例基本上类似于第一实施例，在第一实施例中，处理仅从金属板的一个表面开始。具体地，在第一步骤中，在作为基体金属构件的铜金属板10的整个上和下表面上涂覆干膜抗蚀剂(DFR)12。在第二步骤中，通过利用预定的掩模图形曝光和显影，构图抗蚀剂。
在第三步骤中，使用构图的DFR 12a作为掩模，在金属板10的上和下表面上以相似的方式，在DFR 16的每个开口中形成锡镀敷层14。在第四步骤中，通过公知的方法剥离DFR 12a，而同时在金属板10上留下锡镀敷层14。在第五步骤中，在使用锡镀敷图形14作为第一掩模的同时，在金属板10的两个表面上施加蚀刻溶液，从而半蚀刻或选择性蚀刻每个表面。结果，在通过于金属板10的两个表面上的蚀刻而被去除的每个部分处，形成具有通常为圆形截面的基本上为U状的沟槽10a。
接下来，在第六步骤中，在包括在之前的步骤中被半蚀刻的部分的金属板10的两个表面的全部上，施加负性液体抗蚀剂18。在第七步骤中，在金属板10的两个表面上，从负性液体抗蚀剂18的上表面辐照用于曝光和显影的平行紫外光19。在该显影步骤中，在侧蚀刻部分10b上的未曝光的液体抗蚀剂18b作为可洗脱部分被去除，而曝光且硬化的抗蚀剂18a、18c按原状留下。
在第八步骤中，利用保留的抗蚀剂18a和18c作为掩模，在这些抗蚀剂的每个中的开口中，形成锡镀敷层14a。在第九步骤中，以这样的方式剥离保留的抗蚀剂18a、18c，以在金属板10上留下锡镀敷图形14、14a。
在图4中示出的第十步骤中，利用锡镀敷图形层14、14a作为第二掩模，通过施加蚀刻溶液，进行第二半蚀刻或选择性蚀刻。
在第11步骤中，再次在金属板10的两个表面的全部上施加负性液体抗蚀剂18。在第12步骤中，从金属板的两个表面在负性液体抗蚀剂18上辐照平行紫外光19，用于曝光和显影。
在第13步骤中，利用保留的抗蚀剂18a和18c作为掩模，在这些抗蚀剂的每个中的开口中，再次形成锡镀敷层14b。在第14步骤中，剥离保留的抗蚀剂18a、18c，以在金属板10上留下锡镀敷图形14、14a、14b。在第15步骤中，进行第三半蚀刻过程。
随后，重复需要次数的上述第11至第15步骤(第16步骤)。在最后的第17步骤中，去除保留的锡镀敷图形14、14a、14b，从而最后制造出高纵横比的引线或金属图形20。
而且，根据第二实施例，从金属板10的两个表面进行多阶段蚀刻，因此可形成更高纵横比的金属图形。此外，从金属板的两个表面进行的多阶段蚀刻可在较短时间长度之内形成金属图形。
图6至8示出了根据本发明的第三实施例在电路板上形成布线图形的方法的步骤。在第三实施例中，通过从两面覆有铜的树脂板的一个表面的多阶段蚀刻，形成电路板，其中与第一实施例中的金属板图形类似地形成布线图形。
在第一步骤中，利用干膜抗蚀剂(DFR)12，涂覆绝缘基体构件31的两个表面上承载铜箔32的两面覆有铜的树脂板30的一个表面的全部。在第二步骤中，利用预定的掩模图形(未示出)，通过曝光和显影，构图抗蚀剂。
在第三步骤中，利用构图的DFR 12a作为掩模，通过用铜箔32作为一个电极(负电极)的电解镀敷，在DFR 12a的每个开口中形成锡镀敷层14。在第四步骤中，通过公知的方法剥离DFR 12a，同时在铜箔32上留下锡镀敷图形14。
在第五步骤中，利用锡镀敷图形14作为第一掩模，对铜箔32施加蚀刻溶液，由此进行半蚀刻或选择性蚀刻。在半蚀刻工艺中，去除在构成第一掩模的锡镀敷图形14的蚀刻溶液所经过的部分下方的铜箔32周围的区域。铜箔32的被去除区域不能到达铜箔32的下表面，同时掩模的下部部分的侧部分也被蚀刻，这称作侧蚀刻。因此，调整用于半蚀刻的条件(蚀刻时间等)，以使铜箔32的被去除区域在预定范围内。
结果，如所示出的，在第一掩模图形14附近的铜箔32的上部形成侧蚀刻部分10b，同时每个被去除的沟槽部分构成了具有通常为圆形截面的基本上为U状的沟槽10a。
在第六步骤中，在包括于之前步骤中被半蚀刻的部分的整个表面上，涂覆负性液体抗蚀剂18。在这种情况下，在锡镀敷图形层14的上和侧表面上、通过蚀刻被去除的铜箔32的基本上为U状沟槽10a的底部上以及侧蚀刻部分10b上，涂覆负性液体抗蚀剂18。
接下来，在第七步骤中，从负性液体抗蚀剂18的上表面辐照用于曝光的平行紫外光19，随后显影，在该显影步骤中，通过硬化留下曝光部分的抗蚀剂18a和18c，而去除在未曝光的侧蚀刻部分10b上的抗蚀剂18b。在第八步骤中，利用保留的抗蚀剂18a、18c作为掩模，在这些抗蚀剂的每个开口中，形成锡镀敷层14a。在第九步骤中，剥离保留的抗蚀剂18a、18c。
在第十步骤中，使用保留的锡镀敷图形层14和14a作为第二掩模，施加蚀刻溶液，以进行第二半蚀刻或选择性蚀刻。在第11步骤中，在包括进行了之前步骤中的第二半蚀刻过程的部分的整个表面上，再次施加负性液体抗蚀剂18。在第12步骤中，从负性液体抗蚀剂18的两个表面辐照平行紫外光19，用于曝光和显影。
接下来，在第13步骤中，利用保留的抗蚀剂18a和18c作为掩模，在这些抗蚀剂的每个开口中，再次形成锡镀敷层14b。在第14步骤中，以这样的方式剥离保留的抗蚀剂18a、18c，以在金属板10上留下锡镀敷图形14、14a、14b。在第15步骤中，进行第三半蚀刻工艺。
之后，重复所需要的次数的第11至第15步骤的工艺(第16步骤)。在最后的第17步骤中，去除保留的锡镀敷图形14、14a和14b，从而最后在基板上制造出具有高纵横比布线图形20的电路板。
图9至11逐步地示出了根据本发明的第四实施例形成电路板上的导体图形的方法。根据第四实施例，通过从两面覆有铜的树脂板的两个表面的多阶段蚀刻，形成电路板。该实施例与用于形成电路板的第三实施例相类似，且也与同时从两个表面开始处理的第二实施例相类似。因此，不详细描述该实施例。
根据第四实施例，最后可形成具有高纵横比布线图形的电路板。上面参考在树脂基板31的上和下表面上具有相同布线图形的情况说明了第四实施例。然而，可根据电路板的类型，在树脂基板31的上和下表面上同时形成不同的布线图形。
根据上述的第一至第四实施例中的每一个，在绝缘基板上形成引线框或布线图形时，当然必须根据包括金属图形的材料、厚度、间距和图形间(inter-pattern)距离的各种条件，适当地调整蚀刻溶液的类型、蚀刻时间和其它参数。
而且，尽管前面描述了其中金属板由铜形成(第一和第二实施例)或者铜附着在树脂基板上(第三和第四实施例)作为将被蚀刻的基体构件的情况，但是除了铜之外，金属基体构件可选地还可由具有相同效果的铁、铁-镍合金等形成。
前述的说明涉及到这样的情况，其中当金属不溶解于用于溶解基体构件的铜的蚀刻溶液时，用于选择性蚀刻金属基板的掩模层由锡镀层形成。然而，在通过蚀刻部分地去除构成基体构件的金属(铜、铁或铁-镍合金)的工艺中，除了锡之外的金属如不可溶解的焊料镀层或银镀层也可用作掩模。可从基体金属构件的类型和成本的观点，适当地选择这些金属。
在这方面，根据上述第一至第四实施例，在侧蚀刻部分中用于第一过程的掩蔽材料(参考标号14)和用于第二及随后过程的掩蔽材料(参考标号14a、14b)都是锡。然而，就用于第二及随后过程的掩蔽材料而言，可使用与金属基体构件不同的除了锡之外的任何其它材料。而且，形成用于第二及随后过程的掩模的方法不限于电解镀敷，而是也可采用具有相同效果的无电解镀敷、气相沉积、溅射等。然而，电解镀敷最适于确保膜厚度在预定范围内。
而且，在上述第一至第四实施例中，在第六步骤和第二及随后的过程(第11及随后的步骤)中，使用相同的负性液体抗蚀剂18作为涂覆在整个表面上的抗蚀剂材料。然而，可选地，对于第一涂覆，如在上述实施例中一样采用负性液体抗蚀剂18，而对于第二及随后的过程，可使用正性液体抗蚀剂18。通过曝光和显影该抗蚀剂，在各侧蚀刻部分处的抗蚀剂硬化，并可用作掩模。在这种情况下，替代锡镀层(标号14b)，硬化的抗蚀剂本身用作掩模。
图12至14示出了通过消除保留在由根据第一至第四实施例进行多个蚀刻过程形成的金属板图形或高纵横比布线图形上的突起来平坦化的方法。利用金属图形的分隔壁作为正电极以及与金属分隔壁相同类型的金属作为对电极，将两个电极浸入电解溶液中。一旦在两个电极之间施加电压，电场就集中在构成正电极的金属分隔壁的突起上，从该突起优先发生洗脱，从而可以平坦化金属图形的分隔壁表面。以下说明该电解抛光过程。
图12示出了其中通过多个蚀刻过程去除了保护表面和侧蚀刻层的锡镀敷图形的状态。在多个蚀刻过程之后，突起20a保留在金属图形20的分隔壁表面上。
在示出了金属图形20的分隔壁表面的图13的部分放大图中，将由金属图形20的分隔壁构成的正电极和由与金属分隔壁(如铜)相同类型的金属(如铜)构成的负电极浸入电解溶液中，并在两个电极之间施加电压，以导致正电极的洗脱。电场集中在金属分隔壁的突起20a上，并因此优先将在分隔壁的表面上的突起20a洗脱到电解溶液中。因此，如图13(a)至13(c)中所示，在电解抛光工艺期间，金属分隔壁的平坦度逐渐提高。因此，最后，如图14中所示，形成具有高平坦度的分隔壁20b的金属图形20。
在图12至14中示出的电解抛光工艺中，用作与构成正电极的金属板图形或布线图形相对的电极的金属是与金属板图形或布线图形相同类型的金属，这根据情况而定。作为可选方案，不同类型的金属可用作负电极。然后，可将两个电极浸入电解溶液中，且将电压施加到两个电极之间以进行电解抛光工艺。而且，在这种情况下，电场集中在金属板图形或布线图形的分隔壁的突起处，且优先将这些突起洗脱到电解溶液中，从而平坦化金属分隔壁。
上面参考附图说明了本发明的实施例。然而，本发明不限于这些实施例，并且可对本发明进行各种修改和变化，而不脱离其范围和精神。
如上所述，根据本发明，可将金属板图形或电路板的布线图形的间距制作得很窄。而且，可确保金属板图形或布线图形的上部的宽度，从而可降低上部和下部之间的图形宽度差，由此提高纵横比。
考虑到具有适当厚度的金属掩模用作正性抗蚀剂的掩模层的事实，消除了使用DFR的现有技术中的问题，现有技术中，由于不充分的掩蔽能力，在形成侧蚀刻部分的抗蚀刻保护膜时，在DFR下方的正性抗蚀剂溶解，且形成了与DFR之间的间隙，导致作为抗蚀刻保护层的功能的损失，而且，在显影正性抗蚀剂时，通过显影剂，DFR被溶解(膨胀)并剥离，或者在显影剂的压力下，DFR变形，引起DFR的较低附着力和剥离，导致掩蔽功能的损失。

Claims (14)

1.一种形成金属板图形的方法，包括以下步骤：
在金属板的两个表面中的至少一个上，形成其材料不同于所述金属板的材料的构图的第一金属层；
利用所述第一金属层作为第一掩模，对所述金属板进行选择性半蚀刻；
从所述第一掩模的上部在被半蚀刻的表面上涂覆负性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，去除形成于所述第一掩模下方的侧蚀刻层的未曝光的可溶解负性抗蚀剂；
在已从其去除了所述负性抗蚀剂的所述侧蚀刻层上，形成作为第二掩膜的其材料不同于所述金属板的材料的第二金属层；
去除曝光且硬化的所述负性抗蚀剂；
通过所述第一和第二掩模再次选择性半蚀刻所述金属板；以及
去除所述第一和第二掩模。
2.根据权利要求1的形成金属板图形的方法，
其中形成所述构图的第一金属层的步骤包括以下步骤：在所述金属板的两个表面中的至少一个上施加抗蚀剂，并通过构图所述抗蚀剂形成抗蚀剂图形；在未掩蔽所述抗蚀剂图形的部分处，通过图形镀敷形成所述第一金属层；以及去除所述抗蚀剂。
3.根据权利要求1的形成金属板图形的方法，
还包括重复进行以下步骤：施加用于曝光和显影的所述负性抗蚀剂，从而去除在所述第一掩模下方的所述侧蚀刻部分的可溶解的负性抗蚀剂；在所述侧蚀刻层上形成作为第二掩模的所述第二金属层；去除硬化的所述负性抗蚀剂；以及通过所述第一和第二掩模再次选择性半蚀刻所述金属板。
4.根据权利要求1的形成金属板图形的方法，
其中所述金属板由选自可被所使用的蚀刻溶液溶解的铜、铁和铁-镍合金中的一种形成，以及
其中所述第一和第二金属层均由选自不溶解于所述蚀刻溶液中的锡镀敷层、焊料镀敷层和银镀敷层中的一种形成。
5.根据权利要求1的形成金属板图形的方法，
其中涂覆在所述金属板上的所述抗蚀剂是选自干膜抗蚀剂和液体抗蚀剂中的一种，以及所述负性抗蚀剂是选自液体负性抗蚀剂和电沉积的负性抗蚀剂中的一种。
6.一种形成电路板的方法，包括以下步骤：
形成构图的第一金属层，其材料不同于金属箔的材料，所述金属箔形成在绝缘基体构件的两个表面中的至少一个上；
利用所述第一金属层作为第一掩模，对所述金属箔进行选择性半蚀刻；
从所述第一掩模的上部在被半蚀刻的表面上涂覆负性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，去除形成于所述第一掩模下方的侧蚀刻层的未曝光的可溶解负性抗蚀剂；
在已从其去除了所述负性抗蚀剂的所述侧蚀刻层上，形成作为第二掩模的其材料不同于所述金属箔的材料的第二金属层；
去除曝光且硬化的所述负性抗蚀剂；
通过所述第一和第二掩模再次选择性半蚀刻所述金属箔；以及
去除所述第一和第二掩模。
7.根据权利要求6的形成电路板的方法，
其中形成所述构图的第一金属层的步骤包括以下步骤：在形成于绝缘基体构件的两个表面中的至少一个上的所述金属箔上施加抗蚀剂，并通过构图所述抗蚀剂形成抗蚀剂图形；在未掩蔽所述抗蚀剂图形的部分处，通过图形镀敷形成所述第一金属层；以及去除所述抗蚀剂。
8.根据权利要求6的形成电路板的方法，
还包括重复进行以下步骤：施加用于曝光和显影的所述负性抗蚀剂，从而去除在所述第一掩模下方的所述侧蚀刻层的可溶解的负性抗蚀剂；在所述侧蚀刻层上形成作为第二掩模的所述第二金属层；去除硬化的所述负性抗蚀剂；以及通过所述第一和第二掩模再次选择性半蚀刻所述金属箔。
9.根据权利要求6的形成电路板的方法，
其中所述金属箔由选自可被所使用的蚀刻溶液溶解的铜、铁和铁-镍合金中的一种形成，以及
其中所述金属镀敷层由选自不溶解于所述蚀刻溶液中的锡镀敷层、焊料镀敷层和银镀敷层中的一种形成。
10.根据权利要求6的形成电路板的方法，
其中涂覆在所述金属箔上的所述抗蚀剂是选自干膜抗蚀剂和液体抗蚀剂中的一种，以及所述负性抗蚀剂是选自液体负性抗蚀剂和电沉积的负性抗蚀剂中的一种。
11.一种形成金属板图形的方法，包括以下步骤：
将通过在权利要求1中所述的形成方法制造的金属板图形和其材料与所述金属板的材料不同的金属浸入电解溶液中；以及
将电压施加于在所述电解溶液中作为正电极的所述金属板图形和作为负电极的与所述金属板不同类型的所述金属之间，并通过优先洗脱在所述金属板图形表面上的突起来电解抛光。
12.一种形成金属板图形的方法，包括以下步骤：
将通过在权利要求1中所述的形成方法制造的金属板图形和其材料与所述金属板的材料相同的金属浸入电解溶液中；以及
将电压施加于在所述电解溶液中作为正电极的所述金属板图形和作为负电极的与所述金属板相同类型的所述金属之间，并通过优先洗脱在所述金属板图形表面上的突起来电解抛光。
13.一种形成电路板的方法，包括以下步骤：
将通过在权利要求6中所述的形成方法制造的电路板和其材料与形成所述电路板的所述金属箔的材料不同的金属浸入电解溶液中；以及
将电压施加于在所述电解溶液中作为正电极的所述电路板和作为负电极的所述金属之间，并通过优先洗脱在所述电路板表面上的突起来电解抛光。
14.一种形成电路板的方法，包括以下步骤：
将通过在权利要求6中所述的形成方法制造的电路板和其材料与形成所述电路板的所述金属箔的材料相同类型的金属浸入电解溶液中；以及
将电压施加于在所述电解溶液中作为正电极的所述电路板和作为负电极的与所述金属箔相同类型的所述金属之间，并通过优先洗脱在所述电路板表面上的突起来电解抛光。
CN200610115926.0A 2005-08-18 2006-08-18 形成金属板图形以及电路板的方法 Expired - Fee Related CN1917743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP237467/2005 2005-08-18
JP2005237467A JP2007051336A (ja) 2005-08-18 2005-08-18 金属板パターン及び回路基板の形成方法

Publications (2)

Publication Number Publication Date
CN1917743A true CN1917743A (zh) 2007-02-21
CN1917743B CN1917743B (zh) 2010-04-14

Family

ID=37738593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610115926.0A Expired - Fee Related CN1917743B (zh) 2005-08-18 2006-08-18 形成金属板图形以及电路板的方法

Country Status (4)

Country Link
US (1) US7454832B2 (zh)
JP (1) JP2007051336A (zh)
CN (1) CN1917743B (zh)
TW (1) TW200712790A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101977482A (zh) * 2010-11-09 2011-02-16 深圳崇达多层线路板有限公司 一种高纵横比的pcb产品外层线路蚀刻方法
CN102448252A (zh) * 2010-10-13 2012-05-09 宏恒胜电子科技（淮安）有限公司 电路板制作方法
CN102927429A (zh) * 2011-08-12 2013-02-13 上海格林赛高新材料有限公司 一种用于加工t型截面金属带材的带坯断面形状
WO2013189144A1 (zh) * 2012-06-18 2013-12-27 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置
CN103871906A (zh) * 2012-12-17 2014-06-18 英特尔公司 通过组合工艺形成的电互连
CN112170994A (zh) * 2020-09-27 2021-01-05 南京工业大学 基于掩膜电场约束电化学沉积-电解组合加工方法
CN113013371A (zh) * 2021-02-20 2021-06-22 上海毅蓝电子科技有限公司 锂电池用金属箔的开孔方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897704B2 (ja) * 2003-01-16 2007-03-28 松下電器産業株式会社 リードフレーム
US20090004840A1 (en) * 2007-06-27 2009-01-01 Farinelli Matthew J Method of Creating Molds of Variable Solder Volumes for Flip Attach
KR100983341B1 (ko) 2008-08-05 2010-09-20 (주)하드램 디지털 마이크로미러 디바이스를 이용한 마킹 장치 및 방법
KR101029028B1 (ko) * 2008-09-19 2011-04-19 엘지이노텍 주식회사 반도체 패키지용 다열형 리드리스 프레임 및 이를 이용한 반도체 패키지의 제조방법
WO2010052973A1 (ja) * 2008-11-05 2010-05-14 株式会社三井ハイテック 半導体装置及びその製造方法
KR101064755B1 (ko) * 2008-12-24 2011-09-15 엘지이노텍 주식회사 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법
TWI397614B (zh) * 2009-12-22 2013-06-01 Zhen Ding Technology Co Ltd 電鍍治具
CN103205692A (zh) * 2012-01-16 2013-07-17 昆山允升吉光电科技有限公司 一种蒸镀用掩模板的加工工艺、返修工艺
US9273559B2 (en) * 2013-03-08 2016-03-01 General Electric Company Turbine blade cooling channel formation
CN104023479A (zh) * 2014-06-12 2014-09-03 深圳崇达多层线路板有限公司 一种刚柔结合电路板的外层线路制作方法
TWI625799B (zh) * 2015-04-27 2018-06-01 南茂科技股份有限公司 導線架結構的製作方法
JP6482377B2 (ja) 2015-05-15 2019-03-13 アルプスアルパイン株式会社 可溶性材料層の溶解除去方法、部材の製造方法、電子部品用ソケット、および電気・電子機器
JP6777365B2 (ja) * 2016-12-09 2020-10-28 大口マテリアル株式会社 リードフレーム
JP6828959B2 (ja) * 2017-01-17 2021-02-10 大口マテリアル株式会社 リードフレームおよびその製造方法
CN113950204B (zh) * 2020-07-16 2024-04-12 深南电路股份有限公司 一种预制电路板的制造方法及预制电路板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60248899A (ja) * 1984-05-22 1985-12-09 Kyoei Mach Tool:Kk バリ取り方法
JPS61252685A (ja) * 1985-05-02 1986-11-10 キヤノン株式会社 エツチング方法
JPS63153889A (ja) * 1986-12-17 1988-06-27 日立プラント建設株式会社 プリント基板のパタ−ン形成方法
JPH01188700A (ja) 1988-01-22 1989-07-27 Hitachi Plant Eng & Constr Co Ltd 高密度パターン形成方法
JPH01290289A (ja) 1988-05-18 1989-11-22 Hitachi Plant Eng & Constr Co Ltd 導体パターン形成方法
US5466540A (en) * 1994-02-14 1995-11-14 Ceridian Corporation Mark of an electronic component lid
JPH10229153A (ja) 1997-02-13 1998-08-25 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP2003246196A (ja) * 2002-02-25 2003-09-02 Seiko Epson Corp 装飾品の製造方法、装飾品及び時計
JP2005026646A (ja) 2002-10-15 2005-01-27 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP2004204251A (ja) 2002-12-24 2004-07-22 Toppan Printing Co Ltd 金属エッチング製品及びその製造方法
KR100538379B1 (ko) * 2003-11-11 2005-12-21 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102448252B (zh) * 2010-10-13 2014-04-30 宏恒胜电子科技（淮安）有限公司 电路板制作方法
CN102448252A (zh) * 2010-10-13 2012-05-09 宏恒胜电子科技（淮安）有限公司 电路板制作方法
CN101977482B (zh) * 2010-11-09 2012-03-28 深圳崇达多层线路板有限公司 一种高纵横比的pcb产品外层线路蚀刻方法
CN101977482A (zh) * 2010-11-09 2011-02-16 深圳崇达多层线路板有限公司 一种高纵横比的pcb产品外层线路蚀刻方法
CN102927429A (zh) * 2011-08-12 2013-02-13 上海格林赛高新材料有限公司 一种用于加工t型截面金属带材的带坯断面形状
CN103515375A (zh) * 2012-06-18 2014-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置
WO2013189144A1 (zh) * 2012-06-18 2013-12-27 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置
US9219088B2 (en) 2012-06-18 2015-12-22 Boe Technology Group Co., Ltd Array substrate, manufacturing method thereof, and display device
CN103515375B (zh) * 2012-06-18 2016-01-20 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置
CN103871906A (zh) * 2012-12-17 2014-06-18 英特尔公司 通过组合工艺形成的电互连
US10028394B2 (en) 2012-12-17 2018-07-17 Intel Corporation Electrical interconnect formed through buildup process
CN112170994A (zh) * 2020-09-27 2021-01-05 南京工业大学 基于掩膜电场约束电化学沉积-电解组合加工方法
CN112170994B (zh) * 2020-09-27 2021-12-28 南京工业大学 基于掩膜电场约束电化学沉积-电解组合加工方法
CN113013371A (zh) * 2021-02-20 2021-06-22 上海毅蓝电子科技有限公司 锂电池用金属箔的开孔方法

Also Published As

Publication number Publication date
US7454832B2 (en) 2008-11-25
JP2007051336A (ja) 2007-03-01
TW200712790A (en) 2007-04-01
US20070042585A1 (en) 2007-02-22
CN1917743B (zh) 2010-04-14

Similar Documents

Publication Publication Date Title
CN1917743A (zh) 形成金属板图形以及电路板的方法
CN1942057A (zh) 形成金属板图形以及电路板的方法
US7498074B2 (en) Metal photoetching product and production method thereof
CN1309281C (zh) 电路基板及电路基板的制造方法
CN108617104B (zh) 印刷电路板的局部图形铜厚加厚的制作方法
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
KR101001875B1 (ko) 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재
CN110537396B (zh) 利用种子层的电路形成方法
JPS63146485A (ja) メタル像を形成するプロセス
CN1694603A (zh) 印制电路板的电解镀金方法
CN1610488A (zh) 布线电路板的制造方法
US3240684A (en) Method of etching rhodium plated metal layers and of making rhodium plated printed circuit boards
JP2004221450A (ja) プリント配線板およびその製造方法
KR100797708B1 (ko) 인쇄회로기판의 제조방법
CN114190002A (zh) 一种柔性封装基板半埋入式厚铜精细线路的成型方法
JP2004095983A (ja) プリント配線板の製造方法
CN1123068C (zh) 引线框架制造方法
JP2004218033A (ja) エッチング製品及びエッチング方法
WO2012148332A1 (en) Manufacturing method for printed circuit boards
KR20060015949A (ko) 금속 패턴 형성 방법
JP2009278017A (ja) プリント配線板及びその製造方法
TWI268128B (en) PCB ultra-thin circuit forming method
JP2005264283A (ja) 金属エッチング製品及びその製造方法
KR101250768B1 (ko) 전해탈지를 이용한 포토레지스트의 박리 방법
US20040166438A1 (en) Promoting adhesion between a polymer and a metallic substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100414

Termination date: 20110818