CN1942057A - 形成金属板图形以及电路板的方法 - Google Patents

形成金属板图形以及电路板的方法 Download PDF

Info

Publication number
CN1942057A
CN1942057A CN200610125710.2A CN200610125710A CN1942057A CN 1942057 A CN1942057 A CN 1942057A CN 200610125710 A CN200610125710 A CN 200610125710A CN 1942057 A CN1942057 A CN 1942057A
Authority
CN
China
Prior art keywords
mask
resist
metal
metallic plate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200610125710.2A
Other languages
English (en)
Inventor
酒井丰明
深濑克哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shinko Electric Co Ltd
Original Assignee
Shinko Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Co Ltd filed Critical Shinko Electric Co Ltd
Publication of CN1942057A publication Critical patent/CN1942057A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0508—Flood exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184—Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/062—Etching masks consisting of metals or alloys or metallic inorganic compounds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • ing And Chemical Polishing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

公开了一种通过利用金属掩模的多阶段蚀刻形成高纵横比金属板图形和电路板的方法。在铜板(10)的一个或两个表面上涂覆抗蚀剂(12)，并构图所述抗蚀剂以形成抗蚀剂图形。使用该抗蚀剂图形形成锡镀敷层(14)，并利用该锡镀敷层作为掩模，选择性半蚀刻所述铜板。通过涂覆、曝光和显影正性抗蚀剂(18)，在所述锡镀敷层下方的侧蚀刻部分受到所述正性抗蚀剂的保护。利用所述锡镀敷层和所述保护性抗蚀剂层作为掩模，再次进行半蚀刻。重复该工艺，直到最后去除用作掩模的所述抗蚀剂和所述锡镀敷层，以产生金属图形(20)。

Description

形成金属板图形以及电路板的方法
技术领域
本发明涉及一种形成金属板图形如引线框或金属掩模网孔或在印刷电路板上的布线图形的方法，或者具体地说，涉及一种使用半加成工艺图形形成技术由金属板形成高纵横比精细金属板图形如引线框或金属掩模网孔的方法，或者在绝缘基板上形成精细布线图形以制造印刷电路板的方法。
背景技术
减成工艺是制造印刷电路板的便宜、简单的方法，且已经被非常广泛地使用。另一方面，考虑到近期趋向于较高密度和较小尺寸的半导体器件及各种电子器件，当在电路板上制造精细导体图形时，减成方法在一些方面是不利的。
已经提出了形成金属图形的方法，其中在沿着蚀刻层的厚度被蚀刻至预定深度之后临时暂停蚀刻工艺，且通过第一蚀刻过程(session)产生的侧蚀刻部分被抗蚀刻层覆盖，这之后，恢复蚀刻工艺。
在下述的任一常规技术中在多个阶段中蚀刻金属以确保高纵横比。
(1)利用干膜抗蚀剂(DFR)作为掩模涂覆将被蚀刻的层，该干膜抗蚀剂通过曝光和显影被构图，这之后，(通过“半蚀刻”)蚀刻将被蚀刻的层。该说明书中的术语“半蚀刻”或“选择性蚀刻”指的是这样的蚀刻，通过该蚀刻，将被蚀刻的层不被完全蚀刻穿过其厚度，而是被蚀刻直到其预定厚度。获得的侧蚀刻部分受到抗蚀刻层的保护，且由此再次执行蚀刻工艺以产生高密度图形(例如，日本未审专利公开No.1-188700和1-290289)。在这种情况下，已经提出使用正性光敏抗蚀剂(例如，日本未审专利公开No.10-229153)或电沉积抗蚀剂(例如，日本未审专利公开No.2004-204251)作为侧蚀刻部分的抗蚀刻保护层。
然而，这些常规技术造成的问题在于，形成侧蚀刻部分的抗蚀刻保护层的DFR的光掩蔽特性不够，且因此在DFR下方的正性抗蚀剂溶解并产生与DFR之间的间隙，导致作为抗蚀刻保护层的功能的损失。另一个问题在于，通过显影剂，DFR被溶解(膨胀)并剥离，或者通过在正性抗蚀剂的显影期间显影剂的液体压力下的变形，使DFR的附着力降低并将DFR剥离，导致掩模功能的损失。
(2)如上所述，已经提出了一种方法，其中通过在蚀刻层上的作为掩模的叠层来构图DFR，这之后通过在DFR上形成作为掩蔽层的调色层(toner layer)来提高DFR的光掩蔽特性，且在多个阶段中进行蚀刻工艺(例如，日本未审专利公开No.2005-026646)。同样在这种情况下，通过在正性抗蚀剂的显影期间的显影剂，DFR被溶解(膨胀)并剥离，或者在显影剂的液体压力之下DFR的变形降低了DFR的附着力，DFR由此而被剥离。
(3)如同上面的(2)，已经提出了一种方法(例如，日本未审专利公开No.2005-026645)，其中，在被蚀刻的层和DFR之间形成薄的金属(银)层以提高DFR的光掩蔽特性之后，在多个步骤中执行蚀刻工艺。该方法也造成了这样的问题，即通过在正性抗蚀剂的显影期间的显影剂，DFR被溶解(膨胀)并剥离，且显影剂的液体压力使薄金属层变形并损伤该薄金属层，导致掩蔽特性的损失。
发明内容
因此，本发明的一个目的是提供一种通过多阶段的蚀刻形成高纵横比金属板图形和在电路板上的导体图形的方法，以消除在(1)中的不充分的掩蔽特性以及上面的(1)、(2)和(3)中描述的多阶段蚀刻工艺中干膜抗蚀剂(DFR)的剥离的问题。
为了实现上述目的，根据本发明的一个方面，提供一种形成金属板图形的方法，包括以下步骤：在金属板的一个或两个表面上涂覆抗蚀剂，并通过构图所述抗蚀剂形成抗蚀剂图形；在未掩蔽所述抗蚀剂图形的部分处，通过图形镀敷形成与所述金属板不同类型的金属的金属层；去除所述抗蚀剂；利用所述金属镀敷层作为第一掩模，半蚀刻所述金属板；在所述第一掩模上被半蚀刻的表面上涂覆正性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，在形成于所述第一掩模下方的侧蚀刻层上，形成作为第二掩模的正性抗蚀剂；通过所述第一和第二掩模再次半蚀刻所述金属板；以及去除所述第一和第二掩模。
根据本发明的另一方面，提供一种形成电路板的方法，包括以下步骤：在形成于绝缘基体构件的一个或两个表面上的金属箔上涂覆抗蚀剂，并通过构图所述抗蚀剂形成抗蚀剂图形；在未掩蔽所述抗蚀剂图形的部分处，通过图形镀敷形成与所述金属箔不同类型的金属的金属层；去除所述抗蚀剂；利用所述金属镀敷层作为第一掩模，半蚀刻所述金属箔；从所述第一掩模的上部在被半蚀刻的表面上涂覆正性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，在形成于所述第一掩模下方的侧蚀刻层上，形成作为第二掩模的正性抗蚀剂；通过所述第一和第二掩模再次半蚀刻所述金属箔；以及去除所述第一和第二掩模。
在本发明的该方面中，重复进行涂覆、曝光和显影所述正性抗蚀剂以及在所述第一掩模下方的所述侧蚀刻层上形成正性抗蚀剂的步骤，以及通过所述第一和第二掩模再次半蚀刻所述金属板或所述金属箔的步骤。
而且，所述金属板或所述金属箔由可溶解在所使用的蚀刻溶液中的铜、铁或铁-镍合金形成，以及所述金属镀敷层是不被所述蚀刻溶液溶解的锡镀敷层、焊料镀敷层、银镀敷层或金镀敷层。
此外，涂覆在所述金属板或所述金属箔上的所述抗蚀剂是干膜抗蚀剂，以及所述正性抗蚀剂是液体正性抗蚀剂或电沉积的抗蚀剂。
根据本发明的再一方面，提供一种形成金属板图形的方法，包括以下步骤：将通过上述形成方法制造的所述金属板图形和与所述金属板图形相同类型或不同类型的金属浸入电解溶液中，以及将电压施加于在所述电解溶液中作为正电极的所述金属板图形和作为负电极的所述相同或不同类型的金属之间，并通过在所述金属板图形表面上的突起的优先洗脱(elution)来电解抛光。
根据本发明的又一方面，提供一种形成电路板的方法，包括以下步骤：将通过上述形成方法制造的所述电路板和与所述电路板的所述图形金属相同类型或不同类型的金属浸入电解溶液中，以及将电压施加于在所述电解溶液中作为正电极的所述电路板和作为负电极的所述相同或不同类型的金属之间，并通过在所述电路板表面上的突起的优先洗脱来电解抛光。
附图说明
图1示出了根据本发明第一实施例通过从金属板的一个表面的多阶段蚀刻形成金属板图形的方法的步骤。
图2示出了在图1中示出的工艺之后形成金属板图形的方法的步骤。
图3示出了根据本发明第二实施例通过从金属板的两个表面的多阶段蚀刻形成金属板图形的方法的步骤。
图4示出了在图3中示出的工艺之后形成金属板图形的方法的步骤。
图5示出了在图4中示出的工艺之后形成金属板图形的方法的步骤。
图6示出了根据本发明第三实施例通过从树脂基板的一个表面的多阶段蚀刻形成电路板的方法的步骤。
图7示出了在图6中示出的工艺之后形成电路板的方法的步骤。
图8示出了根据本发明第四实施例通过从树脂基板的两个表面的多阶段蚀刻形成电路板的方法的步骤。
图9示出了在图8中示出的工艺之后形成电路板的方法的步骤。
图10示出了在图9中示出的工艺之后形成电路板的方法的步骤。
图11示出了在多次蚀刻过程和去除抗蚀剂之后的金属分隔壁。
图12示出了电解抛光金属分隔壁的工艺。
图13示出了在电解抛光之后的金属分隔壁。
具体实施方式
以下参考附图详细描述本发明的实施例。
图1和2示出了根据本发明的第一实施例使用半加成工艺形成金属板图形如引线框的方法的步骤。根据该第一实施例，金属板图形通过从金属板的一个表面进行多阶段蚀刻来形成。
在第一步骤中，用层叠的干膜抗蚀剂(DFR)12整体涂覆由铜制成的作为基体金属构件的金属板10的一个表面，在第二步骤中通过利用预定的掩模图形(未示出)曝光和显影，构图该干膜抗蚀剂12。
在第三步骤中，利用构图的DFR 12a作为掩模，通过使用金属板10作为一个电极的电解镀敷，在DFR 12a的开口或沟槽中形成锡镀敷层14。在第四步骤中，通过公知的方法将DFR 12a剥离，以在金属板10上留下锡镀敷图形14。
在第五步骤中，通过利用锡镀敷图形14作为掩模在金属板10上喷射蚀刻溶液，进行半蚀刻或选择性蚀刻。在该半蚀刻工艺中，利用锡镀敷图形作为第一掩模，通过蚀刻溶液去除在蚀刻溶液喷射区域下方的部分周围的金属板10的每个区域。金属板10的每个被去除区域不能到达金属板10的下表面。另一方面，在掩模下方的表面部分10b也通过被称作侧蚀刻的蚀刻而被蚀刻。因此，在第一半蚀刻过程中，调整条件(蚀刻时间等)以去除在预定范围内的金属板10的区域。
结果，如所示出的，在第一掩模图形14附近的金属板10的每个上部部分中，金属板10的被去除部分从蚀刻溶液经过的第一掩模图形14的各部分的宽度(d)稍微侵入金属板10中。由此，形成了侧蚀刻部分10b，其中被去除部分的宽度(e)大于第一掩模图形的宽度(d)。另一方面，通过蚀刻金属板10而被去除的每个沟槽部分不能到达金属板10的下表面，并构成具有稍圆截面的基本上为U状的沟槽10a。
接下来，在第六步骤中，利用正性液体抗蚀剂18涂覆包括在之前步骤中半蚀刻的部分的整个表面。在这种情况下，将正性液体抗蚀剂18施加在锡镀敷图形层14的上和侧表面上、通过蚀刻被去除的金属板10的每个基本上为U状的沟槽10a的底部上以及每个侧蚀刻部分10b上。
在第七步骤中，从正性液体抗蚀剂18的上表面辐照平行紫外光线19以用于曝光。希望用于曝光的紫外光19是在垂直于金属板10上的掩模表面的方向上辐照的平行光。然而，如果其能够深入到达正性液体抗蚀剂18中的话，则紫外光19不必是平行光。
在该曝光步骤中，正性液体抗蚀剂18的曝光部分包括在锡镀敷图形层14上的正性液体抗蚀剂18的每个部分18a、其在锡镀敷图形层14的每个侧表面上的部分，以及在基本上为U状沟槽10a的底部上的每个部分18c。换句话说，在之前的半蚀刻步骤中从掩模图形宽度(d)稍向金属板10的内侧被去除的在锡镀敷图形层14下方的侧蚀刻部分10b上的区域18b保持未曝光。
代替涂覆液体抗蚀剂18，还可通过电沉积形成正性抗蚀剂18，其中抗蚀剂仅附着至具有金属表面的部分。
接下来，在第八步骤中，显影并去除在可洗脱部分中的液体抗蚀剂18a、18c，同时按照原状将沉积的抗蚀剂18b留在侧蚀刻部分10b上。以这种方式，保护形成蚀刻层的金属板10的侧蚀刻部分10b不受下一蚀刻过程的影响。
在第九步骤中，通过对金属板10施加蚀刻溶液，进行第二半蚀刻或选择性蚀刻，其中金属板10形成有由锡镀敷图形层14和保护侧蚀刻部分表面的抗蚀剂18b构成的第二掩模。在该第二半蚀刻步骤中，蚀刻未被第一和第二掩模保护的金属板部分10a，从而形成具有基本上为圆形截面的沟槽21。该沟槽21的宽度(f)大于锡镀敷层14的掩模图形宽度(d)。
接下来，将参考图2说明根据第一实施例的第十以及随后的步骤。首先，在第十步骤中，在包括在之前的步骤中进行了第二半蚀刻的部分的整个表面上，再次涂覆正性液体抗蚀剂18。
在第11步骤中，从正性液体抗蚀剂18的上表面辐照平行紫外光19以用于曝光，随后显影。与上述的第七步骤中相似，希望用于曝光的紫外光是在垂直于金属板10上的掩模表面的方向上辐照的平行光。然而，在这种情况下，如果光线可深入到达正性液体抗蚀剂18中，则紫外光不必是平行光。
在该曝光步骤中，曝光暴露至光的正性液体抗蚀剂18的部分，即在正性液体抗蚀剂18的锡镀敷图形层14上的部分18a、锡镀敷图形层14的侧表面部分，以及在基本上为U状沟槽21的底部上的部分18c。换句话说，与第一次半蚀刻过程相同，在锡镀敷图形层14下方的侧蚀刻部分10b上的区域18b保持未曝光，其中该区域18b从掩模图形宽度(d)稍向金属板10的内侧侵入。
在第12步骤中，去除已经溶解的正性液体抗蚀剂18a和18c，同时仅仅留下硬化了的抗蚀剂18b，在这之后，在第13步骤中进行第三半蚀刻过程。
随后，重复所需要多次的第十至第13步骤的工艺(第14步骤)。在最后的第15步骤中，去除留下的正性液体抗蚀剂18b，而同时蚀刻去除锡镀敷层14。
因此，最后，制造出了高纵横比引线或金属板图形20，其中在具有导体图形的引线框的引线20截面中，上和下表面之间的宽度差很小。结果，可最小化引线框的引线的宽度。
图3至5示出了使用半加成方法根据本发明的第二实施例形成金属板图形如引线框或金属网孔的方法的步骤。根据第二实施例，通过从金属板的两个表面的多阶段蚀刻，形成金属板图形。
除了同时处理金属板的两个表面之外，第二实施例基本上类似于第一实施例，在第一实施例中，处理仅从金属板的一个表面开始。具体地，在第一步骤中，在作为基体金属构件的铜金属板10的整个上和下表面上涂覆层叠形式的干膜抗蚀剂(DFR)12。在第二步骤中，通过利用预定的掩模图形的曝光和显影，构图抗蚀剂。
在第三步骤中，使用构图的DFR 12a作为掩模，在金属板10的上和下表面上以相似的方式，在DFR 16的每个开口上形成锡镀敷层14。在第四步骤中，通过公知的方法剥离DFR 12a，而同时在金属板10上留下锡镀敷层14。在第五步骤中，在使用锡镀敷图形14作为第一掩模的同时，对金属板10的两个表面施加蚀刻溶液，从而半蚀刻或选择性蚀刻每个表面。结果，在通过于金属板10的两个表面上的蚀刻而被去除的每个部分处，形成具有通常为圆形截面的基本上为U状的沟槽10a。
接下来，在第六步骤中，对包括在之前的步骤中被半蚀刻的部分的金属板10的两个表面的全部施加正性液体抗蚀剂18。在第七步骤中，在金属板10的两个表面上从正性液体抗蚀剂18的上表面辐照平行紫外光19，以用于曝光。
在第八步骤中，去除在可洗脱部分中的液体抗蚀剂18a和18c，同时仅留下在硬化的侧蚀刻部分10b上的抗蚀剂18b。在第九步骤中，通过使用保护侧蚀刻部分的表面的抗蚀剂18b的部分和留下的锡镀敷图形层14作为第二掩模施加蚀刻溶液，进行第二半蚀刻或选择性蚀刻工艺。
在第十步骤中，再次在金属板10的两个表面的全部上施加正性液体抗蚀剂18。在第11步骤中，从金属板的两个表面在正性液体抗蚀剂18上辐照平行紫外光19，以用于曝光。
在第12步骤中，显影并去除现在处于溶解形式的正性液体抗蚀剂18a和18c，随后是其中进行第三半蚀刻过程的第13步骤。
随后，重复需要次数的上述第十至第13步骤(第14步骤)。在最后的第15步骤中，去除保留的正性液体抗蚀剂18b，而同时选择性蚀刻去除锡镀敷层14。
结果，可最后获得高纵横比的引线或金属图形20。而且，根据第二实施例，从金属板10的两个表面进行多阶段蚀刻，因此可形成更高纵横比的金属图形。此外，从金属板的两个表面进行的多阶段蚀刻可在较短时间长度之内形成金属图形。
图6和7示出了根据本发明的第三实施例在电路板上形成布线图形的方法的步骤。在第三实施例中，通过从两面覆有铜的树脂板的一个表面的多阶段蚀刻形成电路板，其中与第一实施例中的金属板图形相似地形成布线图形。
在第一步骤中，利用层叠的干膜抗蚀剂(DFR)12，涂覆绝缘基体构件31的两个表面上承载铜箔32的两面覆有铜的树脂板30的一个表面的全部。在第二步骤中，利用预定的掩模图形(未示出)，通过曝光和显影，构图抗蚀剂。
在第三步骤中，利用构图的DFR 12a作为掩模，通过用铜箔32作为一个电极的电解镀敷，在DFR 12a的每个开口中形成锡镀敷层14。在第四步骤中，通过公知的方法剥离DFR 12a，同时在铜箔32上留下锡镀敷图形14。
在第五步骤中，利用锡镀敷图形14作为第一掩模，对铜箔32施加蚀刻溶液，由此进行半蚀刻或选择性蚀刻。在半蚀刻工艺中，去除在构成第一掩模的锡镀敷图形14的蚀刻溶液所经过的部分下方的铜箔32周围的区域。铜箔32的被去除区域不能到达铜箔32的下表面，同时掩模的下部部分的表面部分也被蚀刻，这称作“侧蚀刻”。因此，调整用于半蚀刻的条件(蚀刻时间等)，以使铜箔32的被去除区域在预定范围内。
结果，如所示出的，在第一掩模图形14附近的铜箔32的上部形成侧蚀刻部分10b，同时每个被去除的沟槽部分构成了具有通常为圆形截面的基本上为U状的沟槽10a。
在第六步骤中，在包括于之前步骤中被半蚀刻的部分的整个表面上涂覆正性液体抗蚀剂18。在这种情况下，在锡镀敷图形层14的上和侧表面上、通过蚀刻被去除的铜箔32的基本上为U状沟槽10a的底部上以及侧蚀刻部分10b上，涂覆正性液体抗蚀剂18。
接下来，在第七步骤中，从正性液体抗蚀剂18的上表面辐照平行紫外光19，以用于曝光。
在第八步骤中，通过显影去除可洗脱的液体抗蚀剂18a和18c，且仅仅按照原状留下在硬化的侧蚀刻部分10a上的抗蚀剂18b。在第九步骤中，使用保护留下的锡镀敷图形层14和侧蚀刻部分的表面的抗蚀剂18b的部分作为第二掩模，施加蚀刻溶液，以进行第二半蚀刻或选择性蚀刻。在第十步骤中，在包括进行了之前步骤中的第二半蚀刻过程的部分的整个表面上，再次施加正性液体抗蚀剂18。在第11步骤中，从正性液体抗蚀剂18的上表面辐照平行紫外光19，以用于曝光。
接下来，在第12步骤中，通过显影去除适于洗脱的正性液体抗蚀剂18a和18b，之后是进行第三半蚀刻过程的第13步骤。
之后，重复所需要的次数的第十至第13步骤的工艺(第14步骤)。在最后的第15步骤中，去除正性液体抗蚀剂18b，而同时选择性蚀刻去除锡镀敷层14。
因此，最后形成了具有高纵横比布线图形20的电路板。
图8至10逐步地示出了根据本发明的第四实施例形成电路板上的导体图形的方法。根据第四实施例，通过从两面覆有铜的树脂板的两个表面的多阶段蚀刻，形成电路板。该实施例与用于形成电路板的第三实施例相类似，且也与同时从两个表面开始处理的第二实施例相类似。因此，不详细描述该实施例。
根据第四实施例，最后可形成具有高纵横比布线图形的电路板。上面参考在树脂基板31的上和下表面上具有相同布线图形的情况说明了第四实施例。然而，可根据电路板的类型，在树脂基板31的上和下表面上同时形成不同的布线图形。
根据上述的第一至第四实施例中的每一个，在绝缘基板上形成引线框或布线图形时，当然必须根据包括金属图形的材料、厚度、间距和图形间(inter-pattern)距离的各种条件，适当地调整蚀刻溶液的类型、蚀刻时间和其它参数。
而且，尽管前面描述了其中金属板由铜形成(第一和第二实施例)或者铜附着在树脂基板上(第三和第四实施例)作为将被蚀刻的基体构件的情况，但是除了铜之外，金属基体构件可选地可由铁、铁-镍合金等形成。
前述的说明涉及到这样的情况，其中当金属不溶解于用于溶解基体构件的铜的蚀刻溶液时，用于选择性蚀刻金属基板的掩模层由锡镀层形成。然而，在通过蚀刻去除构成基体构件的金属(铜、铁或铁-镍合金)的工艺中，除了锡之外的金属如不溶解的焊料镀层、银镀层或金镀层也可用作的掩模。可从基体金属构件的类型和成本的观点，适当地选择这些金属。
图11至13示出了通过消除保留在由根据第一至第四实施例进行多个蚀刻过程形成的金属板图形或高纵横比布线图形上的突起来平坦化的方法。利用金属图形的分隔壁作为正电极以及与金属分隔壁相同类型的金属作为对电极，将两个电极浸入电解溶液中。一旦在两个电极之间施加电压，电场就集中在构成正电极的金属分隔壁的突起上，从该突起首先发生洗脱，从而可以平坦化金属图形的分隔壁表面。以下说明该电解抛光过程。
图11示出了其中在通过多个蚀刻过程去除了保护侧蚀刻层的正性抗蚀剂之后仍然保留锡镀敷图形14的状态。在多个蚀刻过程之后，突起20a保留在金属图形20的分隔壁表面上。
在示出了金属图形20的分隔壁表面的图12的部分放大图中，将由金属图形20的分隔壁构成的正电极和由与金属分隔壁(如铜)相同类型的金属(如铜)构成的负电极浸入电解溶液中，并在两个电极之间施加电压，以导致正电极的洗脱。电场集中在金属分隔壁的突起20a上，并因此优先将在分隔壁的表面上的突起20a洗脱到电解溶液中。因此，如图12(a)至12(c)中所示，在电解抛光工艺期间，金属分隔壁的平坦度逐渐提高。因此，一旦最终去除了锡镀敷层14，如图13中所示，就形成了具有高平坦度的分隔壁20b的金属图形20。
在图11至13中示出的电解抛光工艺中，用作与构成正电极的金属板图形或布线图形相对的电极的金属是与金属板图形或布线图形相同类型的金属，这根据情况而定。作为可选方案，不同类型的金属可用作负电极。然后，可将两个电极浸入电解溶液中，且将电压施加到两个电极之间以进行电解抛光工艺。而且，在这种情况下，电场集中在金属板图形或布线图形的分隔壁的突起处，且优先将这些突起洗脱到电解溶液中，从而进一步平坦化金属分隔壁。
上面参考附图说明了本发明的实施例。本发明不限于这些实施例，并且可对本发明进行各种修改和变化，而不脱离本发明的范围和精神。
如上所述，根据本发明，可将金属板图形或电路板的布线图形的间距制作得很窄。而且，可确保金属板图形或布线图形的上部的宽度，从而可降低上部和下部之间的图形宽度差，由此提高纵横比。
考虑到具有适当厚度的金属掩模用作正性抗蚀剂的掩模层的事实，消除了使用DFR的现有技术中的问题，现有技术中，由于不充分的掩蔽能力，在形成侧蚀刻部分的抗蚀刻保护膜时，在DFR下方的正性抗蚀剂溶解，且形成了与DFR之间的间隙，导致作为抗蚀刻保护层的功能的损失，在显影正性抗蚀剂时，通过显影剂，DFR被溶解(膨胀)并剥离，或者在显影剂的压力下，DFR变形，引起DFR的较低附着力和剥离，导致掩蔽功能的损失。

Claims (12)

1.一种形成金属板图形的方法，包括以下步骤：
在金属板的一个或两个表面上涂覆抗蚀剂，并通过构图所述抗蚀剂形成抗蚀剂图形；
在未掩蔽所述抗蚀剂图形的部分处，通过图形镀敷形成与所述金属板不同类型的金属的金属层；
去除所述抗蚀剂；
利用所述金属镀敷层作为第一掩模，半蚀刻所述金属板；
从所述第一掩模的上部在被半蚀刻的表面上涂覆正性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，在形成于所述第一掩模下方的侧蚀刻层上，形成作为第二掩模的正性抗蚀剂；
通过所述第一和第二掩模再次半蚀刻所述金属板；以及
去除所述第一和第二掩模。
2.根据权利要求1的形成金属板图形的方法，
其中重复进行所述涂覆、曝光和显影所述正性抗蚀剂的步骤、在所述第一掩模下方的所述侧蚀刻层上形成正性抗蚀剂的步骤，以及所述通过所述第一和第二掩模再次半蚀刻所述金属板的步骤。
3.根据权利要求1的形成金属板图形的方法，
其中所述金属板由选自可被所使用的蚀刻溶液溶解的铜、铁和铁-镍合金中的一种形成，以及所述金属镀敷层由选自不溶解于所述蚀刻溶液的锡、焊料、银和金中的一种形成。
4.根据权利要求1的形成金属板图形的方法，
其中涂覆在所述金属板上的所述抗蚀剂是干膜抗蚀剂，以及所述正性抗蚀剂是液体正性抗蚀剂或电沉积的正性抗蚀剂。
5.一种形成电路板的方法，包括以下步骤：
在绝缘基体构件的一个或两个表面上涂覆抗蚀剂，并通过构图形成抗蚀剂图形；
在未掩蔽所述抗蚀剂图形的部分处，通过图形镀敷形成与所述金属箔不同类型的金属的金属层；
去除所述抗蚀剂；
利用所述金属镀敷层作为第一掩模，半蚀刻所述金属箔；
从所述第一掩模的上部在被半蚀刻的表面上涂覆正性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，在形成于所述第一掩模下方的侧蚀刻层上，形成作为第二掩模的正性抗蚀剂；
通过所述第一和第二掩模再次半蚀刻所述金属箔；以及
去除所述第一和第二掩模。
6.根据权利要求5的形成电路板的方法，
其中重复进行所述涂覆、曝光和显影所述正性抗蚀剂并保护在所述第一掩模下方的正性抗蚀剂的步骤，以及所述通过所述第一和第二掩模再次半蚀刻所述金属箔的步骤。
7.根据权利要求5的形成电路板的方法，
其中所述金属箔由选自可溶解于所使用的蚀刻溶液的铜、铁和铁-镍合金中的一种形成，以及所述金属镀敷层由选自不溶解于所述蚀刻溶液的锡、焊料、银和金中的一种形成。
8.根据权利要求5的形成电路板的方法，
其中涂覆在所述金属箔上的所述抗蚀剂是干膜抗蚀剂，以及所述正性抗蚀剂是选自液体正性抗蚀剂和电沉积的正性抗蚀剂中的一种。
9.一种形成金属板图形的方法，包括以下步骤：
在金属板的一个或两个表面上涂覆抗蚀剂，并通过构图所述抗蚀剂形成抗蚀剂图形；
在未掩蔽所述抗蚀剂图形的部分处，通过图形镀敷形成与所述金属板不同类型的金属的金属层；
去除所述抗蚀剂；
利用所述金属镀敷层作为第一掩模，半蚀刻所述金属板；
从所述第一掩模的上部在被半蚀刻的表面上涂覆正性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，在形成于所述第一掩模下方的侧蚀刻层上，形成作为第二掩模的正性抗蚀剂；
通过所述第一和第二掩模再次半蚀刻所述金属板；
去除所述第一和第二掩模；
将所述金属板和与所述金属板不同类型的金属浸入电解溶液中；以及
将电压施加于在所述电解溶液中作为正电极的所述金属板图形和与所述金属板不同类型的作为负电极的所述金属之间，并通过优先洗脱在所述金属板图形表面上的突起来电解抛光。
10.一种形成金属板图形的方法，包括以下步骤：
在金属板的一个或两个表面上涂覆抗蚀剂，并通过构图所述抗蚀剂形成抗蚀剂图形；
在未掩蔽所述抗蚀剂图形的部分处，通过图形镀敷形成与所述金属板不同类型的金属的金属层；
去除所述抗蚀剂；
利用所述金属镀敷层作为第一掩模，半蚀刻所述金属板；
从所述第一掩模的上部在被半蚀刻的表面上涂覆正性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，在形成于所述第一掩模下方的侧蚀刻层上，形成作为第二掩模的正性抗蚀剂；
通过所述第一和第二掩模再次半蚀刻所述金属板；
去除所述第一和第二掩模；
将所述金属板和与所述金属板相同类型的金属浸入电解溶液中；以及
将电压施加于在所述电解溶液中作为正电极的所述金属板图形和与所述金属板相同类型的作为负电极的金属之间，并通过优先洗脱在所述金属板图形的表面上的突起来电解抛光。
11.一种形成电路板器件的方法，包括以下步骤：
在绝缘基体构件的一个或两个表面上涂覆抗蚀剂，并通过构图形成抗蚀剂图形；
在未掩蔽所述抗蚀剂图形的部分处，通过图形镀敷形成与所述金属箔不同类型的金属的金属层；
去除所述抗蚀剂；
利用所述金属镀敷层作为第一掩模，半蚀刻所述金属箔；
从所述第一掩模的上部在被半蚀刻的表面上涂覆正性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，在形成于所述第一掩模下方的侧蚀刻层上，形成作为第二掩模的正性抗蚀剂；
通过所述第一和第二掩模再次半蚀刻所述金属箔，并去除所述第一和第二掩模；
去除所述第一和第二掩模以形成电路板；
将所述电路板和金属浸入电解溶液中；以及
将电压施加于在所述电解溶液中作为正电极的所述电路板和作为负电极的所述金属之间，并通过优先洗脱在所述电路板的表面上的突起来电解抛光。
12.一种形成电路板器件的方法，包括以下步骤：
在绝缘基体构件的一个或两个表面上涂覆抗蚀剂，并通过构图形成抗蚀剂图形；
在未掩蔽所述抗蚀剂图形的部分处，通过图形镀敷形成与所述金属箔不同类型的金属的金属层；
去除所述抗蚀剂；
通过利用所述金属镀敷层作为第一掩模，半蚀刻所述金属箔；
从所述第一掩模的上部在被半蚀刻的表面上涂覆正性抗蚀剂，并通过从所述第一掩模的上部曝光和显影，在形成于所述第一掩模下方的侧蚀刻层上，形成作为第二掩模的正性抗蚀剂；
通过所述第一和第二掩模再次半蚀刻所述金属箔，并去除所述第一和第二掩模；
去除所述第一和第二掩模以形成电路板；
将所述电路板和与形成所述电路板的所述金属箔相同类型的金属浸入电解溶液中；以及
将电压施加于在所述电解溶液中作为正电极的所述电路板和与所述金属箔相同类型的作为负电极的所述金属之间，并通过优先洗脱在所述电路板的表面上的突起来电解抛光。
CN200610125710.2A 2005-07-15 2006-07-14 形成金属板图形以及电路板的方法 Pending CN1942057A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005207034A JP2007023338A (ja) 2005-07-15 2005-07-15 金属板パターン及び回路基板の形成方法
JP207034/2005 2005-07-15

Publications (1)

Publication Number Publication Date
CN1942057A true CN1942057A (zh) 2007-04-04

Family

ID=37677731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610125710.2A Pending CN1942057A (zh) 2005-07-15 2006-07-14 形成金属板图形以及电路板的方法

Country Status (4)

Country Link
US (1) US20070017090A1 (zh)
JP (1) JP2007023338A (zh)
CN (1) CN1942057A (zh)
TW (1) TW200727752A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102014576A (zh) * 2010-11-24 2011-04-13 深南电路有限公司 局部镀金板的制作工艺
CN102224586A (zh) * 2008-09-25 2011-10-19 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法
CN102315580A (zh) * 2010-06-30 2012-01-11 欣兴电子股份有限公司 制作连接器的方法
CN103108490A (zh) * 2011-11-11 2013-05-15 深南电路有限公司 一种超厚铜线路板的线路加工方法
CN104378923A (zh) * 2014-11-14 2015-02-25 江门崇达电路技术有限公司 一种印刷线路板的蚀刻方法
CN105142355A (zh) * 2015-07-27 2015-12-09 广州杰赛科技股份有限公司 一种电路板的制作方法
US9818713B2 (en) 2015-07-10 2017-11-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN113194621A (zh) * 2021-05-13 2021-07-30 湖南好易佳电路板有限公司 一种电路板精细线宽/间隙多次光刻-蚀刻的加工方法
CN116121752A (zh) * 2022-12-26 2023-05-16 东莞赛诺高德蚀刻科技有限公司 一种侧壁保护的金属散热片蚀刻方法及金属散热片
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7462936B2 (en) * 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
US7709968B2 (en) 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
CN101874296B (zh) 2007-09-28 2015-08-26 泰塞拉公司 利用成对凸柱进行倒装芯片互连
KR101041004B1 (ko) 2008-10-22 2011-06-16 엘지이노텍 주식회사 다열형 리드리스 프레임 및 반도체 패키지의 제조방법
KR101139971B1 (ko) * 2008-10-14 2012-04-30 엘지이노텍 주식회사 능동소자 매립형 리드 프레임 및 반도체 패키지 및 그의 제조방법
KR101036354B1 (ko) * 2008-09-25 2011-05-23 엘지이노텍 주식회사 다열 리드프레임 및 반도체 칩 패키지 및 그 제조방법
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
JP6075779B2 (ja) * 2013-08-30 2017-02-08 京セラ株式会社 光学素子および光学素子アレイ
CN114686884B (zh) * 2020-12-29 2023-07-07 苏州运宏电子有限公司 一种精密防侧蚀的蚀刻区域控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60248899A (ja) * 1984-05-22 1985-12-09 Kyoei Mach Tool:Kk バリ取り方法
JPS61252685A (ja) * 1985-05-02 1986-11-10 キヤノン株式会社 エツチング方法
US4663005A (en) * 1985-11-15 1987-05-05 Edson Gwynne I Electropolishing process
JPS63153889A (ja) * 1986-12-17 1988-06-27 日立プラント建設株式会社 プリント基板のパタ−ン形成方法
JPH0499185A (ja) * 1990-08-06 1992-03-31 Nippon Micron Kk フォトエッチングの方法
US6475703B2 (en) * 1998-12-01 2002-11-05 Visteon Global Technologies, Inc. Method for constructing multilayer circuit boards having air bridges
US6299741B1 (en) * 1999-11-29 2001-10-09 Applied Materials, Inc. Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US20020119079A1 (en) * 1999-12-10 2002-08-29 Norbert Breuer Chemical microreactor and microreactor made by process
US6344125B1 (en) * 2000-04-06 2002-02-05 International Business Machines Corporation Pattern-sensitive electrolytic metal plating
TW583731B (en) * 2001-08-23 2004-04-11 Mykrolis Corp Process, system, and liquid composition for selectively removing a metal film
EP1295647A1 (en) * 2001-09-24 2003-03-26 The Technology Partnership Public Limited Company Nozzles in perforate membranes and their manufacture
JP2003246196A (ja) * 2002-02-25 2003-09-02 Seiko Epson Corp 装飾品の製造方法、装飾品及び時計
US20050124091A1 (en) * 2003-06-09 2005-06-09 Shinko Electric Industries Co., Ltd. Process for making circuit board or lead frame

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102224586A (zh) * 2008-09-25 2011-10-19 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法
US8659131B2 (en) 2008-09-25 2014-02-25 Lg Innotek Co., Ltd. Structure for multi-row lead frame and semiconductor package capable of minimizing an under-cut
CN102224586B (zh) * 2008-09-25 2013-12-11 Lg伊诺特有限公司 多行引线框架和半导体封装的结构和制造方法
CN102315580B (zh) * 2010-06-30 2013-09-18 欣兴电子股份有限公司 制作连接器的方法
CN102315580A (zh) * 2010-06-30 2012-01-11 欣兴电子股份有限公司 制作连接器的方法
CN102014576B (zh) * 2010-11-24 2012-05-23 深南电路有限公司 局部镀金板的制作工艺
CN102014576A (zh) * 2010-11-24 2011-04-13 深南电路有限公司 局部镀金板的制作工艺
CN103108490A (zh) * 2011-11-11 2013-05-15 深南电路有限公司 一种超厚铜线路板的线路加工方法
CN103108490B (zh) * 2011-11-11 2015-10-07 深南电路有限公司 一种超厚铜线路板的线路加工方法
CN104378923A (zh) * 2014-11-14 2015-02-25 江门崇达电路技术有限公司 一种印刷线路板的蚀刻方法
US11710718B2 (en) 2015-07-10 2023-07-25 Adeia Semiconductor Technologies Llc Structures and methods for low temperature bonding using nanoparticles
US9818713B2 (en) 2015-07-10 2017-11-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10535626B2 (en) 2015-07-10 2020-01-14 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10892246B2 (en) 2015-07-10 2021-01-12 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN105142355A (zh) * 2015-07-27 2015-12-09 广州杰赛科技股份有限公司 一种电路板的制作方法
US11973056B2 (en) 2016-10-27 2024-04-30 Adeia Semiconductor Technologies Llc Methods for low temperature bonding using nanoparticles
US12027487B2 (en) 2016-10-27 2024-07-02 Adeia Semiconductor Technologies Llc Structures for low temperature bonding using nanoparticles
CN113194621A (zh) * 2021-05-13 2021-07-30 湖南好易佳电路板有限公司 一种电路板精细线宽/间隙多次光刻-蚀刻的加工方法
CN116121752A (zh) * 2022-12-26 2023-05-16 东莞赛诺高德蚀刻科技有限公司 一种侧壁保护的金属散热片蚀刻方法及金属散热片
CN116121752B (zh) * 2022-12-26 2023-10-13 东莞赛诺高德蚀刻科技有限公司 一种侧壁保护的金属散热片蚀刻方法及金属散热片

Also Published As

Publication number Publication date
TW200727752A (en) 2007-07-16
JP2007023338A (ja) 2007-02-01
US20070017090A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
CN1942057A (zh) 形成金属板图形以及电路板的方法
CN1917743A (zh) 形成金属板图形以及电路板的方法
CN108617104B (zh) 印刷电路板的局部图形铜厚加厚的制作方法
US7596862B2 (en) Method of making a circuitized substrate
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
KR102465114B1 (ko) 시드층을 이용한 회로형성방법 및 시드층의 선택적 에칭을 위한 에칭액 조성물
US20060255009A1 (en) Plating method for circuitized substrates
CN1694603A (zh) 印制电路板的电解镀金方法
CN101908518A (zh) 半导体板构件
JP6625872B2 (ja) 配線基板及び配線基板の製造方法
KR100652099B1 (ko) 에칭 방법 및 그것을 이용한 회로 장치의 제조 방법
US3240684A (en) Method of etching rhodium plated metal layers and of making rhodium plated printed circuit boards
JP2004221450A (ja) プリント配線板およびその製造方法
CN1392024A (zh) 高分辨率焊接凸块形成方法
JP4705972B2 (ja) プリント配線板及びその製造方法
US5773198A (en) Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer
JP2017123387A (ja) 配線基板の製造方法、配線基板
CN1123068C (zh) 引线框架制造方法
KR100582425B1 (ko) 회로기판의 비어홀 필링방법
JP2016035992A (ja) プリント配線板の製造方法及びプリント配線板
JP2003258411A (ja) プリント配線板の製造方法
JP2004218033A (ja) エッチング製品及びエッチング方法
CN1717158A (zh) 提升电路板制程良率的方法
US6908684B2 (en) Promoting adhesion between a polymer and a metallic substrate
WO2012148332A1 (en) Manufacturing method for printed circuit boards

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication