CN1717158A - 提升电路板制程良率的方法 - Google Patents
提升电路板制程良率的方法 Download PDFInfo
- Publication number
- CN1717158A CN1717158A CN 200410050059 CN200410050059A CN1717158A CN 1717158 A CN1717158 A CN 1717158A CN 200410050059 CN200410050059 CN 200410050059 CN 200410050059 A CN200410050059 A CN 200410050059A CN 1717158 A CN1717158 A CN 1717158A
- Authority
- CN
- China
- Prior art keywords
- conductor layer
- circuit
- layer
- deck
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
一种提升电路板制程良率的方法。为提供一种使线路的宽度及间距达到标准值、提升电路板制程的良率的电路板制造方法，提出本发明，它包含于绝缘基板至少一表面设置第一导体层步骤、打薄绝缘基板表面的第一导体层至预定厚度步骤、设置数个同时贯穿绝缘基板及导体层的穿孔步骤、于穿孔内周缘表面化学镀设内导体层步骤、于第一导体层上形成线路的电镀及线路成型流程步骤、借以增加线路的宽度且缩小线路间距的于所有线路上以设定电镀时间及电镀电流方式电镀第三导体层步骤、对线路进行自动光学检测步骤、于部分线路覆盖一层防焊阻绝层步骤、于未覆盖防焊绝层的线路上电镀一层特殊导体层步骤及后续流程步骤。
Description
技术领域
本发明属于电路板制造方法，特别是一种提升电路板制程良率的方法。
背景技术
一般单层、双层或多层印刷电路板的制程大略包含下列步骤：
一、于绝缘基板表面设置导体层，导体层为铜箔层或压合后的多层板；
二、于基板上钻设数个穿孔；
三、化学镀覆穿孔(PTH)；
四、于导体层上覆盖一层感光阻剂，借由感光阻剂受紫外线照射而硬化的特性，使导体层上的感光阻剂部分硬化并固设于导体层上，而进行线路影像转移；
五、以化学药剂等蚀刻清除未覆盖硬化感光阻剂的导体层，以于电路板上形成线路；
六、对于印刷电路板实施自动光学检测(AOI)；
七、对于印刷电路板表面的部分线路覆盖防焊阻绝层，如热硬化型或紫外线硬化型的防焊油墨等；
八、对未覆盖防焊阻绝层的线路进行电镀镍、金等金属层；
九、后续流程，如电路板的机械加工、电路板清洗等等。
由于印刷电路板上线路的宽度及线路彼此之间距具有一定标准值，以避免线路宽度不足而造成良率不佳，或线路间距过小而形成短路，来提高印刷电路板成型的品质。然而，传统印刷电路制程上以蚀刻技术而形成印刷电路板线路的方式，难以精确控制蚀刻后线路宽度或线距的大小，常会造成印刷电路板的良率低落及设计线路与制作线路的瓶颈，例如：欲进行蚀刻以制作线宽2密耳(mil)(其中1mil＝0.0254mm)及线距2密耳(mil)时，于蚀刻后往往造成线宽等于或小于1.5密耳(mil)，而不符合线宽标准，进而造成电路板制程良率低落，而使大量的印刷电路板报废。
印刷电路板上的芯片与线路连接部分为数个接指(Bonding Finger)，接指为电路板引线的接点，接指的宽度可直接影响引线的成功率。一般引线方式均需将接指宽度提高，且缩小接指间距至不致于短路的距离，但用蚀刻技术制作接指的方法却难以精确控制接指宽度及接指间距。例如当欲进行蚀刻以制作接指宽度2密耳(mil)及接指间距2密耳(mil)时，于蚀刻后往往造成接指宽度等于或小于1.5密耳(mil)，而不符合标准，进而造成电路板制程良率低落，而使大量的印刷电路板报废。
发明内容
本发明的目的是提供一种使线路的宽度及间距达到标准值、提升电路板制程的良率的提升电路板制程良率的方法。
本发明包含于绝缘基板至少一表面设置第一导体层步骤、打薄绝缘基板表面的第一导体层至预定厚度步骤、设置数个同时贯穿绝缘基板及导体层的穿孔步骤、于穿孔内周缘表面化学镀设内导体层步骤、于第一导体层上形成线路的电镀及线路成型流程步骤、借以增加线路的宽度且缩小线路间距的于所有线路上以设定电镀时间及电镀电流方式电镀第三导体层步骤、对线路进行自动光学检测步骤、于部分线路覆盖一层防焊阻绝层步骤、于未覆盖防焊绝层的线路上电镀一层特殊导体层步骤及后续流程步骤。
其中：
电镀及线路成型流程步骤为Panel电镀及线路成型流程，其包含于第一导体层及内导体层表面电镀一层第二导体层、于第二导体层部分表面覆盖一层可受紫外线照射而硬化的感光阻剂并对覆盖于第二导体层上的部分感光阻剂进行紫外线曝光以进行线路图案的影像转移及对第一导体层及第二导体层蚀刻形成一组线路。
电镀及线路成型流程步骤为Pattern电镀及线路成型流程，其包含于第一导体层部分表面覆盖一层可受紫外线照射而硬化的感光阻剂并对覆盖于第一导体层上的部分感光阻剂进行紫外线曝光以进行线路图案的影像转移、于未覆盖感光阻剂的第一导体层及内导体层表面上电镀一层第二导体层并接着电镀一层保护层及蚀刻未被保护层覆盖的第一导体层及第二导体层且同时蚀刻保护层而留下受保护层覆盖的部分第一、二导体层以形成一组线路。
电镀及线路成型流程步骤中保护层为锡层。
电镀及线路成型流程步骤中保护层为锡铅合金层。
一种提升电路板制程良率的方法，它包含于绝缘基板至少一表面设置第一导体层步骤、打薄绝缘基板表面的第一导体层至预定厚度步骤、设置数个同时贯穿绝缘基板及导体层的穿孔步骤、于穿孔内周缘表面化学镀设内导体层步骤、于第一导体层上形成线路的电镀及线路成型流程步骤、借以增加接指的宽度且缩小线路间距的于接指上以设定电镀时间及电镀电流方式电镀第三导体层步骤、对线路进行自动光学检测步骤、于部分线路覆盖一层防焊阻绝层步骤、于未覆盖防焊绝层的接指上电镀一层特殊导体层步骤及后续流程步骤。
电镀及线路成型流程步骤为Panel电镀及线路成型流程，其包含于第一导体层及内导体层表面电镀一层第二导体层、于第二导体层部分表面覆盖一层可受紫外线照射而硬化的感光阻剂并对覆盖于第二导体层上的部分感光阻剂进行紫外线曝光以进行线路图案的影像转移及对第一、二导体层蚀刻形成一组线路。
电镀及线路成型流程步骤为Pattern电镀及线路成型流程，其包含于第一导体层部分表面覆盖一层可受紫外线照射而硬化的感光阻剂并对覆盖于第一导体层上的部分感光阻剂进行紫外线曝光以进行线路图案的影像转移、于未覆盖感光阻剂的第一导体层及内导体层表面上电镀一层第二导体层并接着电镀一层保护层及蚀刻未被保护层覆盖的第一导体层及第二导体层且同时蚀刻保护层而留下受保护层覆盖的部分第一、二导体层以形成一组线路。
电镀及线路成型流程步骤中保护层为锡层。
电镀及线路成型流程步骤中保护层为锡铅合金层。
由于本发明包含于绝缘基板至少一表面设置第一导体层步骤、打薄绝缘基板表面的第一导体层至预定厚度步骤、设置数个同时贯穿绝缘基板及导体层的穿孔步骤、于穿孔内周缘表面化学镀设内导体层步骤、于第一导体层上形成线路的电镀及线路成型流程步骤、借以增加线路的宽度且缩小线路间距的于所有线路上以设定电镀时间及电镀电流方式电镀第三导体层步骤、对线路进行自动光学检测步骤、于部分线路覆盖一层防焊阻绝层步骤、于未覆盖防焊绝层的线路上电镀一层特殊导体层步骤及后续流程步骤。借由在蚀刻印刷电路板后，透过电镀线路或接指的方式，使得线路或接指的宽度及间距达到即定的标准值，而能挽救已报废的印刷电路板，而达到提升印刷电路板制程良率的效果；可使线路的宽度及间距达到标准值、提升电路板制程的良率，达到本发明的目的。
附图说明
图1、为本发明实施例一流程图(panel电镀及线路成型)。
图2、为本发明实施例一流程图(Pattern电镀及线路成型)。
图3、为本发明实施例一电镀步骤平面示意图。
图4、为本发明实施例二流程图(panel电镀及线路成型)。
图5、为本发明实施例二流程图(Pattern电镀及线路成型)。
图6、为本发明实施例二电镀步骤平面示意图。
具体实施方式
实施例一
如图1、图2、图3所示，本发明的方法包含以下步骤：
A、于绝缘基板10表面设置第一导体层11，第一导体层11为铜箔层或压合后的多层板等；并可配合电路设计于绝缘基板10的一面或两面设置第一导体层11。
B、打薄绝缘基板10表面的第一导体层11，使第一导体层11厚度缩减至预定厚度。
C、设置数个同时贯穿绝缘基板10及导体层11的穿孔101。
D、于穿孔101内周缘表面化学镀设内导体层111，如铜等(PTH)。
E、电镀及线路成型流程，其可选择性为Panel电镀及线路成型流程(Panelplating process)或为Pattern电镀及线路成型流程(Patter platingpricess)。
如图1所示，Panel电镀及线路成型流程包含：
e1、于第一导体层11及内导体层111表面电镀一层第二导体层12，第二导体层12为铜等。
e2、于第二导体层12部分表面覆盖一层可受紫外线照射而硬化的感光阻剂13，感光阻剂13为感光油墨等，对覆盖于第二导体层12上的感光阻剂13进行紫外线曝光，以进行线路图案的影像转移。
e3、以蚀刻溶液，如氯化铜、氯化铁或硷性腐蚀剂等化学药剂蚀刻未覆盖硬化感光阻剂13的第一导体层11及第二导体层12部分，而形成一组线路20。
如图2所示，为Pattern电镀及线路成型流程包含：
e1、于第一导体层11部分表面覆盖一层可受紫外线照射而硬化的感光阻剂13，感光阻剂13为感光油墨等，对覆盖于第一导体层11上的感光阻剂13进行紫外线曝光，以进行线路图案的影像转移。
e2、于未覆盖感光阻剂13的第一导体层11表面及内导体层111表面上电镀一层第二导体层12，第二导体层12为铜等；并接着电镀一层保护层19，保护层19为锡或锡铅合金等。
e3、去除感光阻剂13，蚀刻未被保护层19覆盖的第一导体层11及第二导体层12，同时蚀刻保护层19并留下受保护层19覆盖的部分第一导体层11及第二导体层12以形成一组线路。
H、于所有线路20上以设定电镀时间及电镀电流方式电镀第三导体层15，第三导体层15为铜等，以增加线路20的宽度且缩小线路20间的间距。例如，电镀前的线路20的宽度及线路20之间的间距各为1.5密耳(mil)及2.5密耳(mil)，而电镀后的线路20宽度及线路20之间的间距各为2密耳(mil)及2密耳(mil)，而使电路20达到预定的宽度。
I、对线路进行自动光学检测(AOI)。
J、于部分线路20覆盖一层用以防止焊锡附着及保持线路20绝缘的防焊阻绝层14，防焊阻绝层14为防焊油墨等。
K、于未覆盖防焊绝层14的线路20上电镀一层特殊导体层16，特殊导体层16为镍、金等金属。
L、后续流程，如机械加工，电路板清洗等等。
实施例二
如图4、图5、图6所示，本发明仅针对电路板上接指(Bonding Finger)部分进行制程，其包含以下步骤：
A、于绝缘基板10表面设置第一导体层11，第一导体层11为铜箔层或压合后的多层板等；并可配合电路设计于绝缘基板10的一面或两面设置第一导体层11。
B、打薄绝缘基板10表面的第一导体层11，使第一导体层11厚度缩减至预定厚度。
C、设置数个同时贯穿绝缘基板10及导体层11的穿孔101。
D、于穿孔101内周缘表面化学镀设内导体层111，如铜等(PTH)。
B、电镀及线路成型流程，其可选择性为Panel电镀及线路成型流程或为Pattern电镀及线路成型流程。
如图4所示，Panel电镀及线路成型流程包含：
e1、于第一导体层11及内导体层111表面电镀一层第二导体层12，第二导体层12为铜等。
e2、于第二导体层12部分表面覆盖一层可受紫外线照射而硬化的感光阻剂13，感光阻剂13为感光油墨等，对覆盖于第二导体层12上的感光阻剂13进行紫外线曝光，以进行线路图案的影像转移。
e3、以蚀刻溶液，如氯化铜、氯化铁或硷性腐蚀剂等化学药剂蚀刻未覆盖硬化感光阻剂13的第一导体层11及第二导体层12部分，而形成一组线路20。
如图5所示，为Pattern电镀及线路成型流程包含：
e1、于第一导体层11部分表面覆盖一层可受紫外线照射而硬化的感光阻剂13，感光阻剂13为感光油墨等，对覆盖于第一导体层11上的感光阻剂13进行紫外线曝光，以进行线路图案的影像转移。
e2、于未覆盖感光阻剂13的第一导体层11表面及内导体层111表面上电镀一层第二导体层12，第二导体层12为铜等；并接着电镀一层保护层19，保护层19为锡或锡铅合金等。
e3、去除感光阻剂13，蚀刻未被保护层19覆盖的第一导体层11及第二导体层12，同时蚀刻保护层19并留下受保护层19覆盖的部分第一导体层11及第二导体层12以形成一组线路。
H、对线路20进行自动光学检测(AOI)。
I、于部分线路20覆盖一层用以防止焊锡附着及保持线路20绝缘的防焊阻绝层14，防焊阻绝层14为防焊油墨等；而于线路20末端的接指(BondingFinger)21则不覆盖防焊阻绝层14。
J、于接指21上以设定电镀时间及电镀电流方式电镀第三导体层15，第三导体层15为铜等，以增加接指21宽度且缩小接指21之间的间距。例如，电镀前的接指21宽度及接指21之间的间距各为1.5密耳(mil)及2.5密耳(mil)，而电镀后的接指21宽度及接指21之间的间距各为2密耳(mil)及2密耳(mil)。
K、于未包覆防焊绝层14的接指21上电镀一层特殊导体层16，特殊导体层16为镍、金等金属。
L、后续流程，如机械加工，电路板清洗等等。
借由上述技术手段，本发明可在蚀刻印刷电路板后，透过电镀线路20或接指21的方式，使得线路20或接指21的宽度及间距达到即定的标准值，而能挽救已报废的印刷电路板，而达到提升印刷电路板制程良率的效果。
Claims (10)
1、一种提升电路板制程良率的方法，它包含于绝缘基板至少一表面设置第一导体层步骤、打薄绝缘基板表面的第一导体层至预定厚度步骤、设置数个同时贯穿绝缘基板及导体层的穿孔步骤、于穿孔内周缘表面化学镀设内导体层步骤、于第一导体层上形成线路的电镀及线路成型流程步骤、对线路进行自动光学检测步骤、于部分线路覆盖一层防焊阻绝层步骤、于未覆盖防焊绝层的线路上电镀一层特殊导体层步骤及后续流程步骤；其特征在于在所述的电镀及线路成型流程步骤与对线路进行自动光学检测步骤之间设有借以增加线路的宽度且缩小线路间距的于所有线路上以设定电镀时间及电镀电流方式电镀第三导体层步骤。
2、根据权利要求1所述的提升电路板制程良率的方法，其特征在于所述的电镀及线路成型流程步骤为Panel电镀及线路成型流程，其包含于第一导体层及内导体层表面电镀一层第二导体层、于第二导体层部分表面覆盖一层可受紫外线照射而硬化的感光阻剂并对覆盖于第二导体层上的部分感光阻剂进行紫外线曝光以进行线路图案的影像转移及对第一导体层及第二导体层蚀刻形成一组线路。
3、根据权利要求1所述的提升电路板制程良率的方法，其特征在于所述的电镀及线路成型流程步骤为Pattern电镀及线路成型流程，其包含于第一导体层部分表面覆盖一层可受紫外线照射而硬化的感光阻剂并对覆盖于第一导体层上的部分感光阻剂进行紫外线曝光以进行线路图案的影像转移、于未覆盖感光阻剂的第一导体层及内导体层表面上电镀一层第二导体层并接着电镀一层保护层及蚀刻未被保护层覆盖的第一导体层及第二导体层且同时蚀刻保护层而留下受保护层覆盖的部分第一、二导体层以形成一组线路。
4、根据权利要求3所述的提升电路板制程良率的方法，其特征在于所述的电镀及线路成型流程步骤中保护层为锡层。
5、根据权利要求3所述的提升电路板制程良率的方法，其特征在于所述的电镀及线路成型流程步骤中保护层为锡铅合金层。
6、一种提升电路板制程良率的方法，它包含于绝缘基板至少一表面设置第一导体层步骤、打薄绝缘基板表面的第一导体层至预定厚度步骤、设置数个同时贯穿绝缘基板及导体层的穿孔步骤、于穿孔内周缘表面化学镀设内导体层步骤、于第一导体层上形成线路的电镀及线路成型流程步骤、对线路进行自动光学检测步骤、于部分线路覆盖一层防焊阻绝层步骤、于未覆盖防焊绝层的接指上电镀一层特殊导体层步骤及后续流程步骤；其特征在于在所述的电镀及线路成型流程步骤与对线路进行自动光学检测步骤之间设有借以增加接指的宽度且缩小线路间距的于接指上以设定电镀时间及电镀电流方式电镀第三导体层步骤。
7、根据权利要求6所述的提升电路板制程良率的方法，其特征在于所述的电镀及线路成型流程步骤为Panel电镀及线路成型流程，其包含于第一导体层及内导体层表面电镀一层第二导体层、于第二导体层部分表面覆盖一层可受紫外线照射而硬化的感光阻剂并对覆盖于第二导体层上的部分感光阻剂进行紫外线曝光以进行线路图案的影像转移及对第一、二导体层蚀刻形成一组线路。
8、根据权利要求6所述的提升电路板制程良率的方法，其特征在于所述的电镀及线路成型流程步骤为Pattern电镀及线路成型流程，其包含于第一导体层部分表面覆盖一层可受紫外线照射而硬化的感光阻剂并对覆盖于第一导体层上的部分感光阻剂进行紫外线曝光以进行线路图案的影像转移、于未覆盖感光阻剂的第一导体层及内导体层表面上电镀一层第二导体层并接着电镀一层保护层及蚀刻未被保护层覆盖的第一导体层及第二导体层且同时蚀刻保护层而留下受保护层覆盖的部分第一、二导体层以形成一组线路。
9、根据权利要求6所述的提升电路板制程良率的方法，其特征在于所述的电镀及线路成型流程步骤中保护层为锡层。
10、根据权利要求6所述的提升电路板制程良率的方法，其特征在于所述的电镀及线路成型流程步骤中保护层为锡铅合金层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100500598A CN100417313C (zh) | 2004-06-29 | 2004-06-29 | 提升电路板制程良率的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100500598A CN100417313C (zh) | 2004-06-29 | 2004-06-29 | 提升电路板制程良率的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1717158A true CN1717158A (zh) | 2006-01-04 |
| CN100417313C CN100417313C (zh) | 2008-09-03 |
Family
ID=35822470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100500598A Expired - Fee Related CN100417313C (zh) | 2004-06-29 | 2004-06-29 | 提升电路板制程良率的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100417313C (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101352109B (zh) * | 2006-02-22 | 2010-09-22 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
| CN101476124B (zh) * | 2008-11-24 | 2012-07-04 | 番禺得意精密电子工业有限公司 | 绝缘材料镀膜方法及其结构 |
| CN104952376A (zh) * | 2015-06-12 | 2015-09-30 | 信丰福昌发电子有限公司 | 一种改善小点距led灯板渗金短路的工艺 |
| CN111133846A (zh) * | 2017-07-26 | 2020-05-08 | 吉布尔·施密德有限责任公司 | 用于制造电路板的方法、装置和设备 |
| CN111132455A (zh) * | 2018-10-30 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 电路载体及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY144574A (en) * | 1998-09-14 | 2011-10-14 | Ibiden Co Ltd | Printed circuit board and method for its production |
| JP2000244130A (ja) * | 1998-12-25 | 2000-09-08 | Ngk Spark Plug Co Ltd | 配線基板、コア基板及びその製造方法 |
| JP3592129B2 (ja) * | 1999-04-15 | 2004-11-24 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
-
2004
- 2004-06-29 CN CNB2004100500598A patent/CN100417313C/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101352109B (zh) * | 2006-02-22 | 2010-09-22 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
| CN101476124B (zh) * | 2008-11-24 | 2012-07-04 | 番禺得意精密电子工业有限公司 | 绝缘材料镀膜方法及其结构 |
| CN104952376A (zh) * | 2015-06-12 | 2015-09-30 | 信丰福昌发电子有限公司 | 一种改善小点距led灯板渗金短路的工艺 |
| CN104952376B (zh) * | 2015-06-12 | 2017-07-28 | 信丰福昌发电子有限公司 | 一种改善小点距led灯板渗金短路的工艺 |
| CN111133846A (zh) * | 2017-07-26 | 2020-05-08 | 吉布尔·施密德有限责任公司 | 用于制造电路板的方法、装置和设备 |
| US11963306B2 (en) | 2017-07-26 | 2024-04-16 | Gebr. Schmid Gmbh | Apparatus for manufacturing printed circuit boards |
| CN111132455A (zh) * | 2018-10-30 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 电路载体及其制造方法 |
| US11006532B2 (en) | 2018-10-30 | 2021-05-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuit carrier and manifacturing method thereof |
| CN111132455B (zh) * | 2018-10-30 | 2021-12-03 | 台湾积体电路制造股份有限公司 | 电路载体及其制造方法 |
| US11665834B2 (en) | 2018-10-30 | 2023-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electronic assembly having circuit carrier and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100417313C (zh) | 2008-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7802361B2 (en) | Method for manufacturing the BGA package board | |
| US7227250B2 (en) | Ball grid array substrate having window and method of fabricating same | |
| CN108617104B (zh) | 印刷电路板的局部图形铜厚加厚的制作方法 | |
| KR100632577B1 (ko) | 인쇄회로기판의 전해 금도금 방법 | |
| CN1825581A (zh) | 印刷电路板,倒装芯片球栅阵列板及其制造方法 | |
| US20060060558A1 (en) | Method of fabricating package substrate using electroless nickel plating | |
| CN1797758A (zh) | 具有半－刻蚀键合焊盘和切割电镀线的bga封装及其制造方法 | |
| CN100344212C (zh) | 形成导电轨迹的改进方法及由此制得的印刷电路 | |
| KR20100101018A (ko) | 가요성 인쇄 회로 기판에서의 비아 홀의 형성 방법 | |
| CN105704948B (zh) | 超薄印制电路板的制作方法及超薄印制电路板 | |
| CN1798485A (zh) | 多层印刷电路板及其制造方法 | |
| CN1956628A (zh) | 制造刚柔印刷电路板的方法 | |
| JP2006108613A (ja) | プリント基板およびその製造方法 | |
| CN1731919A (zh) | 以并行方式制造pcb的方法 | |
| CN1575111A (zh) | 用于安装半导体器件的印刷线路板 | |
| CN1610488A (zh) | 布线电路板的制造方法 | |
| CN1438832A (zh) | 布线基板及其制造方法 | |
| US7982138B2 (en) | Method of nickel-gold plating and printed circuit board | |
| CN1717158A (zh) | 提升电路板制程良率的方法 | |
| TWI252721B (en) | Method of manufacturing double-sided printed circuit board | |
| CN101765341A (zh) | 激光辅助基板线路成型结构与方法 | |
| CN114375097B (zh) | 传感器用封装基板的加工工艺 | |
| CN1836472A (zh) | 印刷布线板及其制造方法 | |
| CN102686052A (zh) | 软性印刷电路板及其制造方法 | |
| CN1090892C (zh) | 双面导电金属箔型电路板的制造方法及其产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080903 Termination date: 20210629 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |