CN101908518A - 半导体板构件 - Google Patents

半导体板构件 Download PDF

Info

Publication number
CN101908518A
CN101908518A CN2010102323911A CN201010232391A CN101908518A CN 101908518 A CN101908518 A CN 101908518A CN 2010102323911 A CN2010102323911 A CN 2010102323911A CN 201010232391 A CN201010232391 A CN 201010232391A CN 101908518 A CN101908518 A CN 101908518A
Authority
CN
China
Prior art keywords
layer
isotropic etching
photoresist
etch
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102323911A
Other languages
English (en)
Inventor
李相侑
白智钦
金秀烘
刘昌佑
尹星云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN101908518A publication Critical patent/CN101908518A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0597—Resist applied over the edges or sides of conductors, e.g. for protection during etching or plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Wire Bonding (AREA)

Abstract

一种使用各向同性蚀刻来形成精细图案的方法包括以下步骤：在半导体基片上形成蚀刻层，并且在所述蚀刻层上涂覆光致抗蚀剂层；对涂覆有所述光致抗蚀剂层的所述蚀刻层进行光刻工艺，并且对包括通过所述光刻工艺形成的光致抗蚀剂图案的所述蚀刻层进行第一各向同性蚀刻工艺；在包括所述光致抗蚀剂图案的所述蚀刻层上沉积钝化层；以及对所述钝化层进行第二各向同性蚀刻工艺。在不去除所述钝化层的所述预定部分的情况下直接进行所述第二各向同性蚀刻工艺。

Description

半导体板构件
本申请是申请日为2007年9月20日、名称为“用各向同性蚀刻来形成精细图案的方法”的第200780036512.1号发明专利申请的分案申请。
技术领域
本发明涉及一种用于形成精细图案的方法，更具体而言，涉及一种通过使用各向同性蚀刻来形成精细图案的方法，该方法能够充分确保半导体集成电路中精细图案的宽度并且增加半导体集成电路和引线之间的结合强度。
具体而言，本发明提供一种使用各向同性蚀刻来形成精细图案的方法，其中通过沉积保护材料层来进行各向同性蚀刻，从而形成一个通过通常的各向同性蚀刻方法不能实现的精细图案。因此，能充分确保引线的顶宽，从而获得优越的分辨率(resolution)和聚焦边缘(focus margin)。此外，引线的形状变为具有增大的截面积，使得从半导体集成芯片散发的热量更加快速地消散并且所述引线能容易地与半导体集成芯片结合。从而，所述引线适用于各种工业领域，诸如作为半导体集成电路基片的带载封装(tape carrier package)、膜上芯片(chip-on film)以及柔性电路基片。
背景技术
在半导体集成电路的制造过程中，蚀刻工艺是指一种用于选择性地去除通过氧化工艺或薄膜沉积工艺形成在基片上的层的工艺。
此外，蚀刻工艺用于去除晶片表面的选定部分，并且在半导体工艺中在光刻工艺之后进行。具体而言，根据蚀刻工艺，通过光刻工艺形成的光致抗蚀剂(PR)图案用作掩模，在掩模下面的部分和暴露于外部的部分经受不同的化学反应，并且通过使用气体、酸或碱性化学材料将不必要的部分从晶片表面去除，从而形成精细的电路图案。这样的图案形成工序对于各图案层重复进行。
光刻工艺分为光学光刻技术和辐射光刻技术。光学光刻技术使用紫外线(UV)光束，且辐射光刻技术使用x射线束、电子束或电离束。
由光刻工艺形成的光致抗蚀剂图案用作掩模，并且在掩模下面的部分和暴露于外部的部分经受不同的化学反应，使得不受掩模保护的部分在光刻工艺过程中被蚀刻掉。
通过上述蚀刻工艺，确定了扩散区域和离子注入区域，并且进行金属化工艺。蚀刻工艺根据去除氧化层的方法分为湿式蚀刻工艺和干式蚀刻工艺。湿式蚀刻工艺在半导体工艺中应用最为广泛。换句话说，蚀刻工艺用于对切割晶片进行表面抛光，用于在生长热氧化层或外延硅化物层(ESL)之前进行晶片清洁，并且用于制造线宽至少为3μm的半导体设备。
虽然湿式蚀刻工艺能通过使用具有选择性的蚀刻液而提供优越的选择性，但湿式蚀刻工艺因各向同性的特性而产生底切现象，使得湿式蚀刻工艺在当需要形成精细图案时不适宜。
底切现象的产生是因为蚀刻液流入掩模的下部而在湿式蚀刻工艺中形成氧化图案。
图1是示出了根据相关技术被各向同性地蚀刻的图案的视图，且图2到5是示出了根据传统的各向同性过蚀刻被蚀刻的剖面的视图。
从图1可以看出，在进行了各向同性蚀刻后精细图案的截面显示为梯形的形状。这是因为蚀刻液渗入光致抗蚀剂图案110的下部从而在蚀刻工艺中连续不断地蚀刻所要蚀刻的层(以下称为“蚀刻层”)的上部，因此蚀刻层在其上部具有逐渐变窄的宽度，结果成为梯形的形状。当以圆形的形状对蚀刻层进行蚀刻时，连续不断地进行该蚀刻工艺直到暴露半导体基片130的表面。随着上述圆形扩大，在光致抗蚀剂层下方的底切变得更为严重。直到光致抗蚀剂层被去除才能发现底切的形成范围。
参考图2到5，氧化层图案的边缘形状表现出底切的程度，并且随着蚀刻工艺的进行，蚀刻的剖面示于图2到5中。形成在光致抗蚀剂图案110和半导体基片130上的已蚀刻的精细图案120根据倾斜面的程度具有不同的边缘形状。根据在已蚀刻的倾斜面上的氧化层厚度生成多个色带，并且可以通过利用在氧化层图案周边上生成的黑带的宽度识别底切的程度。
图6是示出根据相关技术使用各向同性蚀刻的精细图案的引线形状的照相视图。参考图6，如果进行各向同性蚀刻，使得在假定使用相关技术的各向同性蚀刻法的膜上芯片上内部引线的间距宽度(未示出)为25μm的情况下内部引线的高为7.5μm，那么底切发生的程度为内部引线上部的长度为4.9μm以及内部引线下部的长度为12.75μm。因此，内部引线上部的宽度过度地变窄，使得精细图案具有梯形的形状。
如上所述，根据常规的各向同性蚀刻方法，因为产生底切，所以在需要引线顶宽至少为6μm的柔性印刷电路(FPC)、带载封装(TCP)以及膜上芯片(COP)的情况下不能实现图案。此外，因为精细图案的截面具有梯形形状或三角形形状，所以精细图案和半导体集成电路之间的结合困难。
发明内容
技术问题
本发明用于解决在现有技术中出现的上述问题，并且本发明的一个目的在于提供一种各向同性蚀刻方法，所述方法能确保精细图案的引线顶宽并且能改善与半导体集成电路的结合强度。
技术方案
为了实现本发明的目的，提供了一种使用各向同性蚀刻来形成精细图案的方法，所述方法包括以下步骤：(1)在半导体基片上形成蚀刻层，并且在所述蚀刻层上涂覆光致抗蚀剂层，(2)对涂覆有所述光致抗蚀剂层的所述蚀刻层进行光刻工艺，并且对包括通过所述光刻工艺形成的光致抗蚀剂图案的所述蚀刻层进行第一各向同性蚀刻工艺，(3)在包括所述光致抗蚀剂图案的所述蚀刻层上沉积钝化层，以及(4)对所述钝化层进行第二各向同性蚀刻工艺。
所述方法进一步包括在步骤(3)之后将与经受所述第一各向同性蚀刻工艺的预定部分对应的所述钝化层去除的步骤，其中，在步骤(4)中，对其中所述钝化层被去除的部分进行第二各向同性蚀刻工艺。
此外，所述半导体基片包括聚酰亚胺膜。
进一步，在步骤(2)中，进行所述第一各向同性蚀刻工艺，直到从所述蚀刻层的与所述光致抗蚀剂层接触的上表面蚀刻掉所述蚀刻层的厚度的10％到50％。
所述蚀刻层是金属层、绝缘层以及导体层之一。
经受所述第一各向同性蚀刻工艺的所述预定部分是与在所述光致抗蚀剂图案中形成的沟槽的宽度对应的部分。
此外，所述光致抗蚀剂层是化学增强型光致抗蚀剂层。
进一步，所述光致抗蚀剂具有在1到4μm范围内的厚度。
有益效果
如上所述，根据本发明，通过沉积保护材料层进行各向同性蚀刻，从而形成一个通过通常的各向同性蚀刻方法不能实现的精细图案。因此，能充分确保引线的顶宽，从而获得优越的分辨率和聚焦边缘。此外，改变引线的形状以具有增大的截面积，使得从半导体集成芯片散发的热量更加快速地消散并且所述引线能容易与半导体集成芯片结合。从而，所述引线适用于各种工业领域，诸如为半导体集成电路基片的带载封装、膜上芯片以及柔性电路基片。
附图说明
图1是示出根据相关技术被各向同性地蚀刻的图案的视图；
图2到5是示出了通过传统的各向同性过蚀刻被蚀刻的剖面的视图；
图6是示出根据相关技术的使用各向同性蚀刻的精细图案的引线的形状的照相视图；
图7是示出根据本发明的一种使用各向同性蚀刻来形成精细图案的方法的流程图；
图8到11是示出根据本发明的各向同性蚀刻工艺的视图；
图12是示出根据本发明的一个实施方案的引线的形状的照相视图；以及
图13是示出根据本发明的另一实施方案的引线的形状的照相视图。
实施本发明的最佳方式
根据本发明的优选实施方法，提供了一种使用各向同性蚀刻来形成精细图案的方法，所述方法包括以下步骤：(1)在半导体基片上形成蚀刻层，且在所述蚀刻层上涂覆光致抗蚀剂层，(2)对涂覆有所述光致抗蚀剂层的所述蚀刻层进行光刻工艺，并且对包括通过所述光刻工艺形成的光致抗蚀剂图案的所述蚀刻层进行第一各向同性蚀刻工艺，(3)在包括所述光致抗蚀剂图案的所述蚀刻层上沉积钝化层，以及(4)对所述钝化层进行第二各向同性蚀刻工艺。
特别地，所述方法进一步包括在步骤(3)和步骤(4)之间将与经受所述第一各向同性蚀刻工艺的预定部分对应的所述钝化层去除的步骤。在此情况下，在步骤(4)中，对其中所述钝化层被去除的部分进行第二各向同性蚀刻工艺。
优选地，所述半导体基片包括聚酰亚胺膜。
更优选地，在步骤(2)中，进行所述第一各向同性蚀刻工艺，直到从所述蚀刻层的与所述光致抗蚀剂层接触的上表面蚀刻掉所述蚀刻层的厚度的10％到50％。
当在所述半导体基片上形成所述蚀刻层时，所述蚀刻层优选地是金属层、绝缘层以及导体层之一。
进一步，优选地经受所述第一各向同性蚀刻工艺的所述预定部分是与在所述光致抗蚀剂图案中形成的沟槽的宽度对应的部分。
此外，优选地，所述光致抗蚀剂层是化学增强型光致抗蚀剂层，并且具有在1到4μm范围内的厚度。
具体实施方式
以下将根据附图描述本发明的实施方案。
图7是示出根据本发明的一种使用各向同性蚀刻来形成精细图案的方法的流程图。
在形成蚀刻层之后，在蚀刻层上形成光致抗蚀剂层(步骤210)。如果在蚀刻层上形成光致抗蚀剂层的方法在本领域中公知，那么所述方法并不专门限制形成光致抗蚀剂层的方法。例如，形成光致抗蚀剂层的方法为旋转涂覆法、层压涂覆法、深涂覆法、或棒涂覆法(barcoating scheme)。
优选地，光致抗蚀剂层可以是化学增强型光致抗蚀剂。
所述化学增强型光致抗蚀剂包括光致产酸剂(PAG)和酸不稳定聚合物/化合物作为主要成分。所述光致产酸剂包括有机磺酸酯或鎓盐。所述有机磺酸酯或所述鎓盐是光致分解的，从而产生诸如有机磺酸的强酸。所产生的强酸与作为催化剂的酸不稳定聚合物发生反应从而开始连锁反应，使得生成许多化学结合并且发生许多分解反应。化学增强型光致抗蚀剂通过将包括酸不稳定聚合物和光致产酸剂(PAG)的二元系，或者包括酸不稳定化合物、光致产酸剂(PAG)和基质树脂的三元系与用于提高光致抗蚀剂特性的控制剂或添加剂混合来制成。所述光致产酸剂(PAG)是一种光致抗蚀剂成分，该成分包括重量比在2％到5％范围内的固体成分。在所述化学增强型光致抗蚀剂中，酸不稳定聚合物/化合物在光刻工艺中不直接参加反应，并且酸从暴露部分的光致产酸剂(PAG)产生，从而只形成潜像。所产生的酸在接下来的暴露后焙烧(PEB)工艺中作为用于酸不稳定材料的催化剂，以增强化学反应并且产生显著的溶解度差异。换句话说，在光刻工艺中，所述酸催化剂在光致抗蚀剂层上三维地分布从而形成潜像，并且酸催化剂通过在大约100℃温度的暴露后焙烧工艺中加热而产生，以在光致抗蚀剂层的暴露部分和非暴露部分中产生显著的溶解度变化，从而极大地提高光敏性。
更优选地，光致抗蚀剂层可以被形成具有1到4μm范围内的厚度。如果光致抗蚀剂层的厚度为1μm或更小，则光致抗蚀剂层不能充分地涂覆在蚀刻层上，从而不能确保工艺的均匀性。如果光致抗蚀剂层的厚度为4μm或更大，那么在制造过程中会出现光致抗蚀剂层的厚度差异。
对涂有光致抗蚀剂层的蚀刻层进行光刻工艺(步骤220)。所述光刻工艺包括曝光过程和显影过程。所述曝光过程是通过穿过光掩模的紫外线光照射将在光掩模上形成的精细图案的形状转印到涂覆的光致抗蚀剂上。光源包括本领域公知的光源，并且本发明不特别限制光源。
进行显影过程以通过使用溶剂将光致抗蚀剂溶的在曝光过程中与基片具有弱结合强度的一部分溶解。因此，在显影过程中形成光致抗蚀剂图案。在正性光致抗蚀剂的情况下，结合更弱的聚合物链在显影过程中溶解。显影液主要分为碱性溶液和溶剂基溶液。一般而言，虽然诸如氢氧化钾(KOH)溶液等的碱性溶液用作显影液，但丙酮基溶液或特定溶剂基溶液可以用于诸如锶单位系列(SU系列)的负性光致抗蚀剂。
虽然未被描述为本发明的一个工艺，但是进行温和焙烧以挥发光致抗蚀剂的有机材料并且提高所述光致抗蚀剂的粘合力。详细地，温和焙烧在显影过程之后进行温和焙烧，以硬化在所述显影过程中释放的聚合物组织。在所述光刻工艺中经常进行这样的温和焙烧，并且主要分为在光致抗蚀剂涂覆之后的温和烘焙和光照后的暴露后焙烧。
在进行温和焙烧之后，光致抗蚀剂的对应于上部金属互联的一部分被露出和显影，接着进行强烈焙烤以除去与显影剂溶液接触的有机材料以及提高光致抗蚀剂的耐化学性和耐久性，从而形成光致抗蚀剂图案。
对半导体基片进行第一各向同性蚀刻，其中所述半导体基片包括在光刻工艺中形成的光致抗蚀剂图案(步骤230)。
根据本发明，在进行对蚀刻层进行第一各向同性蚀刻的步骤中，可将第一各向同性蚀刻一直进行到从蚀刻层的与光致抗蚀剂层接触的上表面蚀刻掉蚀刻层厚度的10％到50％。如果将第一各向同性蚀刻进行到蚀刻层厚度的10％或更少，以及如果在之后的工艺中进行第二各向同性蚀刻，那么在钝化层的下部会产生底切，使得钝化层沉积的实际利用率降低。此外，如果将第一各向同性蚀刻一直进行到到蚀刻层厚度的50％或更多被蚀刻，那么底切显著提前，使得不可能实现根据本发明预期的引线顶宽。
将钝化层沉积在包括光致抗蚀剂图案的蚀刻层上(步骤240)。
在进行第一各向同性蚀刻之后，将钝化层沉积在包括光致抗蚀剂图案的蚀刻层上。在此情况下，钝化层防止外部冲击传递到光致抗蚀剂层和被蚀刻部分。此外，所述钝化层通过屏蔽湿气而防止腐蚀且防止上述底切。通过用深涂覆法将蚀刻层用有机材料涂覆来形成钝化层，本发明不特别限制沉积钝化层的方法。
优选地，可以将钝化层沉积在已经受第一各向同性蚀刻的部分。常规地，在进行各向同性蚀刻时，随着光致抗蚀剂层下部的蚀刻层被蚀刻，在蚀刻层的与光致抗蚀剂层接触的上端部分产生底切。因为这个原因，在各向同性蚀刻最终完成后，蚀刻层的精细图案具有三角形或梯形形状的截面，因此难于确保适合于引线的最小宽度。因此，沉积钝化层，使得防止底切的产生。
去除与已经受第一各向同性蚀刻的部分对应的钝化层(步骤250)。
用于去除钝化层的方法可以作为本技术领域公知的方法被使用，本发明不特别限制用于去除钝化层的方法。例如，通常，可以使用普通的蚀刻方法来去除钝化层，用于普通蚀刻方法的溶剂包括氯化铁基溶剂、氯化铜溶剂或氨水，且可以使用紫外线激光束或CO2激光束。
优选地，在将与已经受第一各向同性蚀刻的部分对应的钝化层去除的步骤中，所述部分的宽度可以相当于光致抗蚀剂图案的沟槽的宽度。对应于沟槽宽度的钝化层在平行于蚀刻的方向上被去除。
此外，将与已经受第一各向同性蚀刻的部分对应的钝化层去除的步骤250根据工艺环境可以被省略。在此情况下，在将钝化层沉积在包括光致抗蚀剂图案的蚀刻层上(步骤240)之后，可以进行后面的第二各向同性蚀刻(步骤260)。
对不具有钝化层的预定部分进行第二各向同性蚀刻(步骤260)。
换句话说，对已经受第一各向同性蚀刻且不具有钝化层的部分，在垂直于已蚀刻的层的方向上进行第二各向同性蚀刻。第二各向同性蚀刻的蚀刻方法可以与第一各向同性蚀刻的方法相同，并且本发明不特别限制蚀刻方法。
优选地，半导体基片包括聚酰亚胺(PI)膜。PI薄膜近来作为柔性印刷电路板(PCB)的原始材料用于便携电话、等离子体显示板(PDP)以及液晶显示器(LCD)。如果PI薄膜被涂覆了电沉积的铜箔，那就形成了柔性覆铜层压板(FCCL)。接着，通过包括蚀刻的多个工艺在FCCL上获得电路，从而构建PCB。
所述蚀刻层包括金属层、绝缘层以及导体层之一。
最后，在进行第二各向同性蚀刻之后，通过一去除光致抗蚀剂图案的剥离工艺来形成预期的精细图案。
图8到11是示出根据本发明的一个实施方案的一种用于形成精细图案的方法的视图。
参考图8，在半导体基片310上形成蚀刻层320之后，在蚀刻层320的上部上形成光致抗蚀剂层330，并且接着形成第一各向同性蚀刻。
根据本发明，在对蚀刻层320进行第一各向同性蚀刻的步骤中，可以进行第一各向同性蚀刻直到从蚀刻层320的与光致抗蚀剂层330接触的顶面蚀刻掉蚀刻层320厚度的10％到50％。如果将第一各向同性蚀刻一直进行到蚀刻层厚度的10％或更少被蚀刻，那么在钝化层340的下部会产生底切。如果将第一各向同性蚀刻一直进行到蚀刻层320厚度的50％或更多被蚀刻，那么在所述第一各向同性蚀刻过程中所述底切会显著提前，因此很难实现根据本发明的预期的引线顶宽。
参考图9，在进行了第一各向同性蚀刻之后，将钝化层340沉积到包括光致抗蚀剂图案330的蚀刻层320上。在此情况下，钝化层340防止外部冲击直接传递到光致抗蚀剂层和被蚀刻部分。此外，钝化340通过屏蔽湿气防止腐蚀并且防止上述底切。
优选地，可以将钝化层340沉积到已经受第一各向同性蚀刻的部分上。
参考图10，在沉积了钝化层340之后，将与已经受第一各向同性蚀刻的部分的钝化层340去除。
优选地，在将与已经受第一各向同性蚀刻的预定部分对应的钝化层去除的步骤中，所述预定部分可以是与光致抗蚀剂图案330的沟槽宽度对应的部分331。平行于蚀刻方向将所述部分331的钝化层去除。
参考图11，在将与已经受第一各向同性蚀刻的预定部分对应的钝化层340去除之后，对蚀刻层310进行第二各向同性蚀刻。换句话说，对已经受第一各向同性蚀刻并且不具有钝化层的部分在垂直于蚀刻层的方向上进行第二各向同性蚀刻。
因此，根据本发明，对涂覆有光致抗蚀剂层的蚀刻层进行第一各向同性蚀刻，在已经受第一各向同性蚀刻的部分上形成钝化层，并且接着进行第二各向同性蚀刻，从而防止在设有图案的光致抗蚀剂的下部的蚀刻层310的底切。因此，能够实现具有与经受各向异性蚀刻的精细图案相同形状的精细图案。
图12是示出根据本发明的一个实施方案的引线形状的照相视图，且图13是示出根据本发明的另一实施方案的引线形状的照相视图。
参考图12，如果在与图6相同的条件下进行各向同性蚀刻，即柔性芯片的内部引线的间距宽度(未示出)为25μm，并且内部引线的高为7.5μm，那么内部引线下部的宽度为10.9μm，并且内部引线上部的宽度为9.1μm。因此，从图12可以看出，在内部引线上部和下部的宽度之间造成的差别很小。此外，与图6的情况相比，可以看出，在相同间距和相同高度的情况下，根据本发明的内部引线上部的宽度增加1.9倍。
因此，根据本发明，形成了通过通常的各向异性蚀刻不能实现的精细图案，其甚至具有相同间距，因此能充分确保引线的顶宽，从而获得优越的分辨率和聚焦边缘。
参考图13，如果在膜上芯片的内部引线的间距宽度(未示出)为30μm，并且内部引线的高度为7.5μm的条件下进行根据本发明的各向同性蚀刻，那么内部引线下部的宽度为12.3μm，并且内部引线上部的宽度为10.7μm。当将图13的结果与图12的结果比较时，可以看出，即使柔性芯片内部引线的间距宽度增加了，在所述内部引线上部和下部的宽度之间造成的差别很小。该比较结果表明根据本发明的各向同性蚀刻在形成精细图案方面有显著效果。
此外，图6中所示的膜上芯片中内部引线的截面面积为66.19μm2，并且图12中所示的膜上芯片中内部引线的截面面积为75.00μm2。因此，通过根据本发明的蚀刻方法得到的图案截面积宽于通过根据相关技术的蚀刻方法得到的图案截面积，因此由于所述引线具有扩大的截面积从而能实现更快地消散从半导体集成电路散发的热量。
详细地，本发明提供了一种使用各向同性蚀刻来形成精细图案的方法，在该方法中通过沉积保护材料层进行各向同性蚀刻，从而形成一个通过通常的各向同性蚀刻方法不能实现的精细图案。因此，可以充分确保引线的顶宽，从而获得优越的分辨率和聚焦边缘。此外，引线的形状变为具有增大的截面积，使得从半导体集成芯片散发的热量更快速地消散并且所述引线能容易地与半导体集成芯片结合。从而，当形成精确的精细图案时，获得优越的分辨率且确保聚焦边缘，使得所述精细图案可适用于各种工业领域，诸如作为半导体集成电路基片的带载封装、膜上芯片以及柔性电路基片。
对于本领域技术人员显而易见的，可以在本发明中进行各种修改和改变。从而，这意味着，本发明涵盖本发明的修改和改变，只要这些修改和改变在附带的权利要求及其等同文本所限定的范围内。

Claims (1)

1.一种具有精细图案的半导体板构件，包括：
半导体基片；以及
在所述半导体基片上形成的内部引线，
其中所述内部引线的上部宽度与下部宽度的比值大于4.9∶12.75并且为10.7∶12.3或更小。
CN2010102323911A 2006-09-30 2007-09-20 半导体板构件 Pending CN101908518A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0096735 2006-09-30
KR1020060096735A KR101001875B1 (ko) 2006-09-30 2006-09-30 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800365121A Division CN101523568A (zh) 2006-09-30 2007-09-20 用各向同性蚀刻来形成精细图案的方法

Publications (1)

Publication Number Publication Date
CN101908518A true CN101908518A (zh) 2010-12-08

Family

ID=39230341

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010102323911A Pending CN101908518A (zh) 2006-09-30 2007-09-20 半导体板构件
CNA2007800365121A Pending CN101523568A (zh) 2006-09-30 2007-09-20 用各向同性蚀刻来形成精细图案的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2007800365121A Pending CN101523568A (zh) 2006-09-30 2007-09-20 用各向同性蚀刻来形成精细图案的方法

Country Status (5)

Country Link
US (2) US8486838B2 (zh)
JP (1) JP2010506385A (zh)
KR (1) KR101001875B1 (zh)
CN (2) CN101908518A (zh)
WO (1) WO2008038947A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109844974A (zh) * 2016-09-13 2019-06-04 Lg伊诺特有限公司 沉积掩模用金属板以及沉积掩模及其制造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101674538B1 (ko) * 2011-03-24 2016-11-09 해성디에스 주식회사 금속 패턴 형성 방법
CN103963537A (zh) * 2013-02-01 2014-08-06 比亚迪股份有限公司 一种基于半导体工艺的工艺品及其制造方法
KR101541517B1 (ko) * 2014-03-26 2015-08-03 부산대학교 산학협력단 단결정 구리를 이용한 나노 망사 다층 구조의 투명전극 및 그 제조방법
US10211056B2 (en) 2014-04-25 2019-02-19 Mitsubishi Electric Corporation Semiconductor device manufacturing method
JP2019140225A (ja) 2018-02-09 2019-08-22 株式会社東芝 エッチング方法、半導体チップの製造方法及び物品の製造方法
JP2019204815A (ja) * 2018-05-21 2019-11-28 東京エレクトロン株式会社 基板処理方法及び基板処理装置
DE102019120765B4 (de) 2018-09-27 2024-02-22 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zum bilden eines halbleiterbauelements
CN110589756B (zh) * 2019-08-02 2020-11-10 南方科技大学 曲面纳米结构的制备方法
TWI748286B (zh) * 2019-11-21 2021-12-01 華邦電子股份有限公司 半導體裝置以及其形成方法
JP7391741B2 (ja) 2020-03-23 2023-12-05 株式会社東芝 構造体
CN114025496B (zh) * 2021-11-11 2023-11-07 江苏普诺威电子股份有限公司 Pcb等边三角形的制作方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5513964A (en) * 1978-07-17 1980-01-31 Nec Corp Method of manufacturing semiconductor device
US4487653A (en) * 1984-03-19 1984-12-11 Advanced Micro Devices, Inc. Process for forming and locating buried layers
JPS6248025A (ja) * 1985-08-28 1987-03-02 Sharp Corp 絶縁膜へのコンタクト孔形成方法
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
US4985371A (en) 1988-12-09 1991-01-15 At&T Bell Laboratories Process for making integrated-circuit device metallization
JPH02218127A (ja) * 1989-02-17 1990-08-30 Sharp Corp ドライエッチング方法
JPH0324285A (ja) * 1989-06-19 1991-02-01 Hitachi Cable Ltd 金属のエッチング方法
JPH0496327A (ja) * 1990-08-14 1992-03-27 Kawasaki Steel Corp エッチング方法
JP3538930B2 (ja) * 1994-09-21 2004-06-14 ソニー株式会社 磁気ヘッド
WO1998012756A1 (fr) * 1996-09-19 1998-03-26 Ngk Insulators, Ltd. Dispositif a semi-conducteurs et procede de fabrication
US6583063B1 (en) * 1998-12-03 2003-06-24 Applied Materials, Inc. Plasma etching of silicon using fluorinated gas mixtures
US6235638B1 (en) * 1999-02-16 2001-05-22 Micron Technology, Inc. Simplified etching technique for producing multiple undercut profiles
US6472329B1 (en) * 1999-08-16 2002-10-29 Applied Komatsu Technology, Inc. Etching aluminum over refractory metal with successive plasmas
KR20020012750A (ko) * 2000-08-08 2002-02-20 박종섭 아이-라인용 포토 레지스트의 제조 방법
FR2834382B1 (fr) * 2002-01-03 2005-03-18 Cit Alcatel Procede et dispositif de gravure anisotrope du silicium a haut facteur d'aspect
JP2005026645A (ja) * 2002-10-15 2005-01-27 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
JP2004266230A (ja) * 2003-03-04 2004-09-24 Shinko Electric Ind Co Ltd 回路基板及びその製造方法
US6916746B1 (en) * 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
JP3726089B2 (ja) * 2003-05-19 2005-12-14 沖電気工業株式会社 半導体装置の製造方法
TWI282377B (en) * 2003-07-25 2007-06-11 Mec Co Ltd Etchant, replenishment solution and method for producing copper wiring using the same
KR101007807B1 (ko) * 2003-12-13 2011-01-14 삼성전자주식회사 다반응성 선형 실록산 화합물, 상기 화합물로부터 제조된실록산 중합체 및 상기 중합체를 이용한 절연막 제조방법
JP2005307183A (ja) * 2004-03-23 2005-11-04 Fuji Photo Film Co Ltd 膜形成用組成物、それを含有する塗布液及びその塗布液を用いて得られる絶縁膜を有する電子デバイス
JP2006011054A (ja) * 2004-06-25 2006-01-12 Shin Etsu Chem Co Ltd リンス液及びこれを用いたレジストパターン形成方法
JP2006086437A (ja) * 2004-09-17 2006-03-30 Seiko Epson Corp ゲート絶縁膜の形成方法、半導体装置、電気光学装置及び電子デバイス
JP4751083B2 (ja) * 2005-03-25 2011-08-17 株式会社東芝 半導体装置およびその製造方法
JP2006351866A (ja) * 2005-06-16 2006-12-28 Sharp Corp 被処理層の処理方法
KR101033174B1 (ko) * 2005-12-30 2011-05-11 아주대학교산학협력단 다단계 습식 식각을 이용한 유리 미세 가공
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109844974A (zh) * 2016-09-13 2019-06-04 Lg伊诺特有限公司 沉积掩模用金属板以及沉积掩模及其制造方法
US11732364B2 (en) 2016-09-13 2023-08-22 Lg Innotek Co., Ltd. Metal plate for deposition mask, and deposition mask and manufacturing method therefor
US11795549B2 (en) 2016-09-13 2023-10-24 Lg Innotek Co., Ltd. Metal plate for deposition mask, and deposition mask and manufacturing method therefor
CN109844974B (zh) * 2016-09-13 2024-03-15 Lg伊诺特有限公司 沉积掩模用金属板以及沉积掩模及其制造方法

Also Published As

Publication number Publication date
CN101523568A (zh) 2009-09-02
KR101001875B1 (ko) 2010-12-17
KR20080030396A (ko) 2008-04-04
US8486838B2 (en) 2013-07-16
WO2008038947A1 (en) 2008-04-03
JP2010506385A (ja) 2010-02-25
US20130299964A1 (en) 2013-11-14
US9209108B2 (en) 2015-12-08
US20100041237A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
CN101908518A (zh) 半导体板构件
US8110344B2 (en) Metal photoetching product and production method thereof
US7454832B2 (en) Method of forming metal plate pattern and circuit board
US20070017090A1 (en) Method of forming metal plate pattern and circuit board
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
CN1671270A (zh) 制造带式线路基底的方法
KR100843553B1 (ko) 유기 전자 소자의 유기 물질층 패터닝 방법과 상기 방법을이용하여 제작된 유기 박막 트랜지스터 및 유기 전계 발광디바이스
KR20200000700U (ko) 프린트 배선판
US20050124091A1 (en) Process for making circuit board or lead frame
JP2005336552A (ja) 金属エッチング製品の製造方法及び金属エッチング製品
KR101407494B1 (ko) 전도성 패턴 형성방법 및 전도성 패턴이 형성된 구조물
JP2005285946A (ja) 回路基板の製造方法
JP2006222217A (ja) 配線回路基板の製造方法
KR20090065647A (ko) 인쇄 회로 기판의 회로 선폭 제어 방법
JP3994767B2 (ja) ウエットエッチング法を用いた金属薄板加工方法及び金属薄板加工装置
KR20000063830A (ko) 감광막을 이용한 연성 인쇄회로기판의 구리 회로배선 형성방법.
JP2833315B2 (ja) Ｔａｂ用テープキャリア
JP2003158158A (ja) 両面配線ｔａｂテープキャリアの製造方法
JP2006190880A (ja) 基板およびその製造方法と、前記基板を用いた回路基板およびその製造方法
JP2005026646A (ja) 回路基板及びその製造方法
KR100408030B1 (ko) 표시소자의 전극패턴 형성방법
KR100642734B1 (ko) 양면 배선기판의 제조방법 및 양면 배선기판
CN116744564A (zh) 使用极薄光阻的电路基板全板镀铜减除法制程
JP2006060054A (ja) 金属板パターン及び回路基板の形成方法
JP2010135461A (ja) 電子部品実装用フィルムキャリアテープの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20101208