JP3726089B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3726089B2 JP3726089B2 JP2003139729A JP2003139729A JP3726089B2 JP 3726089 B2 JP3726089 B2 JP 3726089B2 JP 2003139729 A JP2003139729 A JP 2003139729A JP 2003139729 A JP2003139729 A JP 2003139729A JP 3726089 B2 JP3726089 B2 JP 3726089B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- cross
- entire surface
- trapezoidal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置、特に配線間容量を小さくした半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図８に示すように、従来、半導体装置の配線１は下層配線層２に堆積した絶縁膜３中に配列され、その断面形状は、長方形のものが一般的であるが、配線の側面は隣接している配線の側面と平行になっている。
このため配線間容量が大きく、回路動作に影響を及ぼしていた。
また、文献としては次のものがある。
【特許文献１】
特開平０９−０６４１８２号公報
【特許文献２】
特開平０６−２０４３５０号公報
【特許文献３】
特開平０５−１０９９１２号公報
【０００３】
特許文献１は、配線の断面形状を平行四辺形又は楕円形にすることにより、隣接する配線の側面の各点における離間距離を大きくして配線間容量を小さくしている。
しかしながら、特許文献１では、配線を平行四辺形状に埋め込むため、方向性のあるエッチングを行う必要がある。方向性のあるエッチングを行うためには、レジスト膜から斜め方向に削るので、エッチング精度が悪くなるという問題がある。
また、楕円形状の配線については、エッチング方法について詳細に述べられていないので不明確であるが、実際に作るのは非常に困難であるという問題がある。
【０００４】
特許文献２は配線の向かい合った端面部の上部又は下部を互いに削り、削った部分の配線間隔を広げて、配線間容量を減少させている。
しかしながら、削った部分だけ配線の断面積が小さくなるため、配線抵抗が増加するという問題がある。
【０００５】
特許文献３は配線の側面にテーパを有する形状、即ち、断面が台形形状の配線とすることにより配線間容量を低下させている。
しかしながら、断面を台形形状にし、配線間距離を大きくして配線間容量を低下させた場合、断面積が小さくなるので配線抵抗が増加するという問題がある。
【０００６】
【発明が解決しようとする課題】
本発明は、製造が容易で、配線の断面積を小さくせずに配線間容量を小さくすることを課題とする。
【０００７】
【課題を解決するための手段】
本発明は、短辺と長辺とを有する凸型形状又は台形形状の断面を持つ複数の配線を有し、短辺と長辺とが交互に配置されるように、複数の配線が絶縁膜を介して配置されたことを特徴とするものである。
【０００８】
【発明の実施の形態】
図１は本発明の第１の実施形態を示す断面図である。
配線１１，１２は、従来と同じ下層配線層２上に堆積された絶縁膜１０中に配列される。
配線１１は断面が凸型形状をしており、配線１２は断面が逆凸型形状をしている。配線１１，１２は、従来技術と比較するために、同じ断面積で、同じ配線ピッチで同一平面上にそれぞれ複数本配置されている。
第１の実施形態は、上記した凸型形状の配線１１と逆凸型形状の配線１２とが絶縁膜１０を介して交互に配置される。即ち、短辺と、短辺と対向する長辺とを有する凸型形状の断面を持つ複数の配線を有し、短辺と長辺とが交互に配置されるように、複数の配線が絶縁膜を介して配置される。
【０００９】
図２は第１の実施形態と従来技術との容量比較を示す図で、縦軸は容量（ｐＦ）を浮動小数点数の表現法で表示している。
第１の実施形態は図１、従来技術は図８に示した数値に基いてシュミレーションにより配線間容量を求めた結果であり、第１の実施形態の方が配線間容量を約３％程度削減することができる。
【００１０】
一般に、対向する並行平板電極の離間距離に相当する配線１１，１２の側面の離間距離は、図１及び図８に示した数値例で計算すると０．４μｍであり、図１及び図８共に対向する側面の離間距離の総和は同じと考えられる。
第１の実施形態では、凸型形状の配線１１と逆凸型形状の配線１２を交互に配置するため、対向する側面に不連続点が発生し、その影響で配線間容量が低減したものと考えられる。また、凸型形状の配線１１と下層配線層２との層間容量が増えるため、相対的に隣接する配線間容量が減ると考えられる。
【００１１】
図３及び図４は第１の実施形態の製造方法の工程を示す断面図である。
（ａ）に示すように、まず、公知の方法により下層配線層２及び層間絶縁膜１３を堆積する。
その上にレジスト膜１４でマスクをして断面が凸型形状の配線１１及び断面が逆凸型形状の配線１２のそれぞれの下部領域１１ａ，１２ｂが交互に配置されるように配線１１，１２の埋め込み部１５，１６をフォトリソグラフィとエッチングにより開口する。
【００１２】
（ｂ）では、レジスト膜１４を除去した後、埋め込み部１５，１６を含めて全面に配線金属１７を堆積する。
（ｃ）ではＣＭＰ（化学的機械研磨）などで表面を平坦化させて配線１１，１２の下部領域１１ａ，１２ｂを形成する。
【００１３】
（ｄ）では全面に絶縁膜１８を堆積させる。
（ｅ）において絶縁膜１８上に再度レジスト膜１９でマスクをし、断面が凸型形状の配線１１及び断面が逆凸型形状の配線１２のそれぞれの下部領域１１ａ，１２ｂ上にそれぞれの上部領域１１ｂ，１２ａが交互に配置されるように配線１１，１２の埋め込み部２０，２１をフォトリソグラフィとエッチングにより開口する。
【００１４】
（ｆ）では、レジスト膜１９を除去した後、埋め込み部２０，２１を含めて全面に配線金属２２を堆積する。
（ｇ）ではＣＭＰなどで表面を平坦化させて断面が凸型形状の配線１１及び断面が逆凸型形状の配線１２のそれぞれの上部領域１１ｂ，１２ａを形成する。
（ｈ）ではその全面に絶縁膜２３を堆積させる。
以上の工程により第１の実施形態の配線構造を実現することができる。
【００１５】
なお、上記した工程において採用した堆積、フォトリソグラフィ、エッチング等の技術は通常のもので特別な技術ではない。
また、配線構造が１層の製造方法を説明したが、上記した工程を繰り返すことにより多層配線層を形成することができるのは勿論である。
【００１６】
以上のように第１の実施形態によれば、断面が凸型形状の配線と、断面が逆凸型形状の配線とが絶縁膜を介して交互に配置されるので、配線間容量を小さくすることができる。
また、配線の断面積を小さくしないので配線抵抗が増加することがなく、更に製造が容易であるという効果がある。
なお、第１の実施形態で説明した同一平面上に配列した１層の配線構造をそのまま積み重ねれば多層の配線構造が実現することは勿論である。
【００１７】
図５は本発明の第２の実施形態を示す断面図である。
配線３１，３２は、従来と同じ下層配線層２上に堆積された絶縁膜３０中に配列される。
配線３１は断面が上辺を短辺にした台形形状をしており、配線３２は断面が下辺を短辺にした台形形状をしている。
配線３１，３２は、従来技術と比較するために、同じ断面積で、同じ配線ピッチで同一平面上にそれぞれ複数本配置されるものとする。
第２の実施形態は、上記した上辺を短辺にした台形形状の配線３１と下辺を短辺にした台形形状の配線３２とが絶縁膜３０を介して交互に配置される。即ち、短辺と、短辺と対向する長辺とを有する台形形状の断面を持つ複数の配線を有し、短辺と長辺とが交互に配置されるように、複数の配線が絶縁膜を介して配置される。
【００１８】
このように構成すると、対向する並行平板電極に相当する配線３１，３２の側面の有効面積が減少するので、側面の離間距離は少し短くなるが、総合的に配線間容量は減少する。
【００１９】
図６及び図７は第２の実施形態の製造方法の工程を示す断面図である。
（ａ）に示すように、まず、公知の方法により下層配線層２及び層間絶縁膜３３を堆積させ、その全面に配線金属３４を堆積させる。
次に（ｂ）において、断面が上辺を短辺にした台形形状の配線３１を形成する領域の金属配線３４の部分にレジスト膜３５でマスクをして、ウエットエッチングにより上辺を短辺にした台形形状の配線３１を形成する。
【００２０】
（ｃ）では、レジスト膜３５を除去した後、全面に絶縁膜３６を堆積する。（ｄ）ではＣＭＰなどで表面を平坦化する。
（ｅ）では断面が上辺を短辺にした台形形状の配線３１と、断面が下辺を短辺にした台形形状の配線３２とが交互に配置されるように、レジスト膜３７でマスクをして下辺を短辺にした台形形状の配線３２を形成する領域に配線の埋め込み部３８をウエットエッチングにより開口する。
【００２１】
（ｆ）では、レジスト膜３７を除去した後、開口した埋め込み部３８を含めて全面に配線金属３９を堆積する。（ｇ）では表面をＣＭＰなどを用いて平坦化させて下辺を短辺にした台形形状の配線３２を形成する。（ｈ）では全面に絶縁膜４０を堆積させる。
以上の工程により第２の実施形態の配線構造を実現することができる。
【００２２】
なお、上記した工程における堆積、フォトリソグラフィ、エッチング、ウエットエッチング等の技術は通常のものである。
また、配線構造が１層の製造方法を説明したが、上記した工程を繰り返すことにより多層配線を形成できることは言うまでもない。
【００２３】
以上のように第２の実施形態によれば、断面が上辺を短辺にした台形形状の配線と、断面が下辺を短辺にした台形形状の配線とが絶縁膜を介して交互に配置されるので、配線間容量を小さくすることができる。
また、配線の断面を小さくしないので、配線抵抗が増加することがなく、更に製造が容易であるという効果がある。
なお、第２の実施形態で説明した同一平面上に配列した１層の配線構造をそのまま積み重ねれば多層の配線構造が実現されることは勿論である。
【００２４】
【発明の効果】
上記したように、本発明によれば、配線抵抗を増加させずに配線間容量を小さくすることができ、また製造も容易である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す断面図
【図２】第１の実施形態と従来技術との容量比較を示す図
【図３】第１の実施形態の製造方法を示す断面図
【図４】第１の実施形態の製造方法を示す断面図
【図５】本発明の第２の実施形態を示す断面図
【図６】第２の実施形態の製造方法を示す断面図
【図７】第２の実施形態の製造方法を示す断面図
【図８】従来の配線層の断面図
【符号の説明】
２ 下層配線層
１０，３０ 絶縁膜
１１，１２，３１，３２ 配線
１３，３３ 層間絶縁膜
１４，１９，３５，３７ レジスト膜
１５，１６ 埋め込み部
１７，２２，３４，３９ 配線金属
１８，２３，３６，４０ 絶縁膜
２０，２１，３８ 埋め込み部
【発明の属する技術分野】
本発明は半導体装置、特に配線間容量を小さくした半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図８に示すように、従来、半導体装置の配線１は下層配線層２に堆積した絶縁膜３中に配列され、その断面形状は、長方形のものが一般的であるが、配線の側面は隣接している配線の側面と平行になっている。
このため配線間容量が大きく、回路動作に影響を及ぼしていた。
また、文献としては次のものがある。
【特許文献１】
特開平０９−０６４１８２号公報
【特許文献２】
特開平０６−２０４３５０号公報
【特許文献３】
特開平０５−１０９９１２号公報
【０００３】
特許文献１は、配線の断面形状を平行四辺形又は楕円形にすることにより、隣接する配線の側面の各点における離間距離を大きくして配線間容量を小さくしている。
しかしながら、特許文献１では、配線を平行四辺形状に埋め込むため、方向性のあるエッチングを行う必要がある。方向性のあるエッチングを行うためには、レジスト膜から斜め方向に削るので、エッチング精度が悪くなるという問題がある。
また、楕円形状の配線については、エッチング方法について詳細に述べられていないので不明確であるが、実際に作るのは非常に困難であるという問題がある。
【０００４】
特許文献２は配線の向かい合った端面部の上部又は下部を互いに削り、削った部分の配線間隔を広げて、配線間容量を減少させている。
しかしながら、削った部分だけ配線の断面積が小さくなるため、配線抵抗が増加するという問題がある。
【０００５】
特許文献３は配線の側面にテーパを有する形状、即ち、断面が台形形状の配線とすることにより配線間容量を低下させている。
しかしながら、断面を台形形状にし、配線間距離を大きくして配線間容量を低下させた場合、断面積が小さくなるので配線抵抗が増加するという問題がある。
【０００６】
【発明が解決しようとする課題】
本発明は、製造が容易で、配線の断面積を小さくせずに配線間容量を小さくすることを課題とする。
【０００７】
【課題を解決するための手段】
本発明は、短辺と長辺とを有する凸型形状又は台形形状の断面を持つ複数の配線を有し、短辺と長辺とが交互に配置されるように、複数の配線が絶縁膜を介して配置されたことを特徴とするものである。
【０００８】
【発明の実施の形態】
図１は本発明の第１の実施形態を示す断面図である。
配線１１，１２は、従来と同じ下層配線層２上に堆積された絶縁膜１０中に配列される。
配線１１は断面が凸型形状をしており、配線１２は断面が逆凸型形状をしている。配線１１，１２は、従来技術と比較するために、同じ断面積で、同じ配線ピッチで同一平面上にそれぞれ複数本配置されている。
第１の実施形態は、上記した凸型形状の配線１１と逆凸型形状の配線１２とが絶縁膜１０を介して交互に配置される。即ち、短辺と、短辺と対向する長辺とを有する凸型形状の断面を持つ複数の配線を有し、短辺と長辺とが交互に配置されるように、複数の配線が絶縁膜を介して配置される。
【０００９】
図２は第１の実施形態と従来技術との容量比較を示す図で、縦軸は容量（ｐＦ）を浮動小数点数の表現法で表示している。
第１の実施形態は図１、従来技術は図８に示した数値に基いてシュミレーションにより配線間容量を求めた結果であり、第１の実施形態の方が配線間容量を約３％程度削減することができる。
【００１０】
一般に、対向する並行平板電極の離間距離に相当する配線１１，１２の側面の離間距離は、図１及び図８に示した数値例で計算すると０．４μｍであり、図１及び図８共に対向する側面の離間距離の総和は同じと考えられる。
第１の実施形態では、凸型形状の配線１１と逆凸型形状の配線１２を交互に配置するため、対向する側面に不連続点が発生し、その影響で配線間容量が低減したものと考えられる。また、凸型形状の配線１１と下層配線層２との層間容量が増えるため、相対的に隣接する配線間容量が減ると考えられる。
【００１１】
図３及び図４は第１の実施形態の製造方法の工程を示す断面図である。
（ａ）に示すように、まず、公知の方法により下層配線層２及び層間絶縁膜１３を堆積する。
その上にレジスト膜１４でマスクをして断面が凸型形状の配線１１及び断面が逆凸型形状の配線１２のそれぞれの下部領域１１ａ，１２ｂが交互に配置されるように配線１１，１２の埋め込み部１５，１６をフォトリソグラフィとエッチングにより開口する。
【００１２】
（ｂ）では、レジスト膜１４を除去した後、埋め込み部１５，１６を含めて全面に配線金属１７を堆積する。
（ｃ）ではＣＭＰ（化学的機械研磨）などで表面を平坦化させて配線１１，１２の下部領域１１ａ，１２ｂを形成する。
【００１３】
（ｄ）では全面に絶縁膜１８を堆積させる。
（ｅ）において絶縁膜１８上に再度レジスト膜１９でマスクをし、断面が凸型形状の配線１１及び断面が逆凸型形状の配線１２のそれぞれの下部領域１１ａ，１２ｂ上にそれぞれの上部領域１１ｂ，１２ａが交互に配置されるように配線１１，１２の埋め込み部２０，２１をフォトリソグラフィとエッチングにより開口する。
【００１４】
（ｆ）では、レジスト膜１９を除去した後、埋め込み部２０，２１を含めて全面に配線金属２２を堆積する。
（ｇ）ではＣＭＰなどで表面を平坦化させて断面が凸型形状の配線１１及び断面が逆凸型形状の配線１２のそれぞれの上部領域１１ｂ，１２ａを形成する。
（ｈ）ではその全面に絶縁膜２３を堆積させる。
以上の工程により第１の実施形態の配線構造を実現することができる。
【００１５】
なお、上記した工程において採用した堆積、フォトリソグラフィ、エッチング等の技術は通常のもので特別な技術ではない。
また、配線構造が１層の製造方法を説明したが、上記した工程を繰り返すことにより多層配線層を形成することができるのは勿論である。
【００１６】
以上のように第１の実施形態によれば、断面が凸型形状の配線と、断面が逆凸型形状の配線とが絶縁膜を介して交互に配置されるので、配線間容量を小さくすることができる。
また、配線の断面積を小さくしないので配線抵抗が増加することがなく、更に製造が容易であるという効果がある。
なお、第１の実施形態で説明した同一平面上に配列した１層の配線構造をそのまま積み重ねれば多層の配線構造が実現することは勿論である。
【００１７】
図５は本発明の第２の実施形態を示す断面図である。
配線３１，３２は、従来と同じ下層配線層２上に堆積された絶縁膜３０中に配列される。
配線３１は断面が上辺を短辺にした台形形状をしており、配線３２は断面が下辺を短辺にした台形形状をしている。
配線３１，３２は、従来技術と比較するために、同じ断面積で、同じ配線ピッチで同一平面上にそれぞれ複数本配置されるものとする。
第２の実施形態は、上記した上辺を短辺にした台形形状の配線３１と下辺を短辺にした台形形状の配線３２とが絶縁膜３０を介して交互に配置される。即ち、短辺と、短辺と対向する長辺とを有する台形形状の断面を持つ複数の配線を有し、短辺と長辺とが交互に配置されるように、複数の配線が絶縁膜を介して配置される。
【００１８】
このように構成すると、対向する並行平板電極に相当する配線３１，３２の側面の有効面積が減少するので、側面の離間距離は少し短くなるが、総合的に配線間容量は減少する。
【００１９】
図６及び図７は第２の実施形態の製造方法の工程を示す断面図である。
（ａ）に示すように、まず、公知の方法により下層配線層２及び層間絶縁膜３３を堆積させ、その全面に配線金属３４を堆積させる。
次に（ｂ）において、断面が上辺を短辺にした台形形状の配線３１を形成する領域の金属配線３４の部分にレジスト膜３５でマスクをして、ウエットエッチングにより上辺を短辺にした台形形状の配線３１を形成する。
【００２０】
（ｃ）では、レジスト膜３５を除去した後、全面に絶縁膜３６を堆積する。（ｄ）ではＣＭＰなどで表面を平坦化する。
（ｅ）では断面が上辺を短辺にした台形形状の配線３１と、断面が下辺を短辺にした台形形状の配線３２とが交互に配置されるように、レジスト膜３７でマスクをして下辺を短辺にした台形形状の配線３２を形成する領域に配線の埋め込み部３８をウエットエッチングにより開口する。
【００２１】
（ｆ）では、レジスト膜３７を除去した後、開口した埋め込み部３８を含めて全面に配線金属３９を堆積する。（ｇ）では表面をＣＭＰなどを用いて平坦化させて下辺を短辺にした台形形状の配線３２を形成する。（ｈ）では全面に絶縁膜４０を堆積させる。
以上の工程により第２の実施形態の配線構造を実現することができる。
【００２２】
なお、上記した工程における堆積、フォトリソグラフィ、エッチング、ウエットエッチング等の技術は通常のものである。
また、配線構造が１層の製造方法を説明したが、上記した工程を繰り返すことにより多層配線を形成できることは言うまでもない。
【００２３】
以上のように第２の実施形態によれば、断面が上辺を短辺にした台形形状の配線と、断面が下辺を短辺にした台形形状の配線とが絶縁膜を介して交互に配置されるので、配線間容量を小さくすることができる。
また、配線の断面を小さくしないので、配線抵抗が増加することがなく、更に製造が容易であるという効果がある。
なお、第２の実施形態で説明した同一平面上に配列した１層の配線構造をそのまま積み重ねれば多層の配線構造が実現されることは勿論である。
【００２４】
【発明の効果】
上記したように、本発明によれば、配線抵抗を増加させずに配線間容量を小さくすることができ、また製造も容易である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す断面図
【図２】第１の実施形態と従来技術との容量比較を示す図
【図３】第１の実施形態の製造方法を示す断面図
【図４】第１の実施形態の製造方法を示す断面図
【図５】本発明の第２の実施形態を示す断面図
【図６】第２の実施形態の製造方法を示す断面図
【図７】第２の実施形態の製造方法を示す断面図
【図８】従来の配線層の断面図
【符号の説明】
２ 下層配線層
１０，３０ 絶縁膜
１１，１２，３１，３２ 配線
１３，３３ 層間絶縁膜
１４，１９，３５，３７ レジスト膜
１５，１６ 埋め込み部
１７，２２，３４，３９ 配線金属
１８，２３，３６，４０ 絶縁膜
２０，２１，３８ 埋め込み部
Claims (2)
- 半導体基板上に配線を形成する半導体装置の製造方法において、
層間絶縁膜にレジスト膜でマスクをして断面が凸型形状の配線及び断面が逆凸型形状の配線のそれぞれの下部領域が交互に配置されるように配線の埋め込み部を開口する工程と、
前記埋め込み部を含めて全面に配線金属を堆積する工程と、
表面を平坦化させて前記それぞれの下部領域を形成する工程と、
全面に絶縁膜を堆積させる工程と、
前記絶縁膜にレジスト膜でマスクをして前記それぞれの下部領域上にそれぞれの上部領域が交互に配置されるように配線の埋め込み部を開口する工程と、
開口した前記埋め込み部を含めて全面に配線金属を堆積する工程と、
表面を平坦化させて前記それぞれの上部領域を形成する工程と、
全面に絶縁膜を堆積させる工程と
を備えたことを特徴とする半導体装置の製造方法。 - 半導体基板上に配線を形成する半導体装置の製造方法において、
層間絶縁膜の全面に配線金属を堆積させる工程と、
断面が上辺を短辺にした台形形状の配線を形成する領域の配線金属部分にレジスト膜でマスクをして前記上辺を短辺にした台形形状の配線を形成する工程と、
全面に絶縁膜を堆積させる工程と、
表面を平坦化させる工程と、
前記断面が上辺を短辺にした台形形状の配線と、断面が下辺を短辺にした台形形状の配線とが交互に配置されるように、前記下辺を短辺にした台形形状の配線を形成する領域に配線の埋め込み部を開口する工程と、
開口した前記埋め込み部を含めて全面に配線金属を堆積する工程と、
表面を平坦化させて前記下辺を短辺にした台形形状の配線を形成する工程と、
全面に絶縁膜を堆積させる工程と
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003139729A JP3726089B2 (ja) | 2003-05-19 | 2003-05-19 | 半導体装置の製造方法 |
| US10/812,959 US7170182B2 (en) | 2003-05-19 | 2004-03-31 | Semiconductor device with reduced interconnect capacitance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003139729A JP3726089B2 (ja) | 2003-05-19 | 2003-05-19 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004342946A JP2004342946A (ja) | 2004-12-02 |
| JP3726089B2 true JP3726089B2 (ja) | 2005-12-14 |
Family
ID=33447353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003139729A Expired - Fee Related JP3726089B2 (ja) | 2003-05-19 | 2003-05-19 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7170182B2 (ja) |
| JP (1) | JP3726089B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101001875B1 (ko) * | 2006-09-30 | 2010-12-17 | 엘지이노텍 주식회사 | 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재 |
| US9153479B2 (en) | 2013-03-11 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of preventing a pattern collapse |
| US9786602B2 (en) | 2015-08-21 | 2017-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnection structure and methods of fabrication the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH021917A (ja) | 1988-06-09 | 1990-01-08 | Nec Corp | 半導体集積回路 |
| JPH0423327A (ja) * | 1990-05-14 | 1992-01-27 | Fujitsu Ltd | 半導体装置 |
| JPH05109912A (ja) | 1991-10-15 | 1993-04-30 | Mitsubishi Denki Eng Kk | 半導体集積回路装置 |
| JPH06204350A (ja) | 1992-12-26 | 1994-07-22 | Nippondenso Co Ltd | 半導体装置 |
| JPH0964182A (ja) | 1995-08-25 | 1997-03-07 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| US6469392B2 (en) * | 2000-12-28 | 2002-10-22 | Infineon Technologies Ag | Conductive lines with reduced pitch |
-
2003
- 2003-05-19 JP JP2003139729A patent/JP3726089B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-31 US US10/812,959 patent/US7170182B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004342946A (ja) | 2004-12-02 |
| US20040232555A1 (en) | 2004-11-25 |
| US7170182B2 (en) | 2007-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI356447B (en) | Method of fabricating pattern in semiconductor dev | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JPH04245665A (ja) | 半導体集積回路構造 | |
| JP3726089B2 (ja) | 半導体装置の製造方法 | |
| TWI264766B (en) | Method for fabricating recessed gate structure | |
| US10861786B2 (en) | Semiconductor device having a multilayer structure | |
| CN112838090A (zh) | 立体存储器元件 | |
| TW201025442A (en) | Passivation structure and fabricating method thereof | |
| JPS63240045A (ja) | 半導体装置 | |
| TWI716054B (zh) | 電子裝置 | |
| JP2000058549A (ja) | 集積回路配線の形成方法 | |
| CN111834212A (zh) | 半导体器件及其形成方法 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JPS6265346A (ja) | 半導体装置の製造方法 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| TW202412274A (zh) | 半導體結構 | |
| JPH10321623A (ja) | 半導体装置及びその製造方法 | |
| JPH01144656A (ja) | 多層配線構造およびその製造方法 | |
| JP2705556B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| JP5165330B2 (ja) | 半導体装置の製造方法 | |
| JP2011086701A (ja) | 半導体装置およびその製造方法 | |
| JP2005012060A (ja) | 半導体装置 | |
| JP5037159B2 (ja) | 半導体チップおよびその製造方法ならびに半導体ウエハ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050926 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |