JPH0423327A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0423327A JPH0423327A JP12381190A JP12381190A JPH0423327A JP H0423327 A JPH0423327 A JP H0423327A JP 12381190 A JP12381190 A JP 12381190A JP 12381190 A JP12381190 A JP 12381190A JP H0423327 A JPH0423327 A JP H0423327A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- insulating layer
- inverted
- shapes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims description 75
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 235000007575 Calluna vulgaris Nutrition 0.000 description 1
- 241001670157 Gymnura Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の内部配線に係り、とくに、断面が丁字形で
ある配線に関し。
ある配線に関し。
丁字形構造の配線をより高密度で配設可能とすることを
目的とし 半導体装置の一表′面上に互いに平行に設けらる複数の
配線を、各々の該配線の延伸方向に垂直な断面が１幅−
１である頂部と幅Ｗ！（Ｗ、 ＜Ｗ、）である脚部とか
ら成る丁字形であり且つ前記延伸方向において正立した
該丁字形と倒立した該丁字形とが交互に配列されており
且つ隣接する該配線どうしの間において該王立丁字形と
該倒立丁字形とが交互に配列されるように構成する。
目的とし 半導体装置の一表′面上に互いに平行に設けらる複数の
配線を、各々の該配線の延伸方向に垂直な断面が１幅−
１である頂部と幅Ｗ！（Ｗ、 ＜Ｗ、）である脚部とか
ら成る丁字形であり且つ前記延伸方向において正立した
該丁字形と倒立した該丁字形とが交互に配列されており
且つ隣接する該配線どうしの間において該王立丁字形と
該倒立丁字形とが交互に配列されるように構成する。
本発明は、半導体装置の内部配線に係り、とくに、断面
が丁字形である配線に関する。
が丁字形である配線に関する。
単位長さ当たりの抵抗を増大させることなく。
寄生容量の増大を防止する構造として、断面が丁字形の
配線が提案されている。（特開昭５３−３２６７０゜特
開昭６１−１９１０５３．特開昭６３−２２１６４２等
）丁字形構造の配線の他の利点として、高集積度の半導
体装置において、微細幅の配線から成る多層配線の層間
の位置ずれに対する余裕度が大きいことである。すなわ
ち、同じ面積の矩形断面を有する配線に比べて上表面の
面積がより大きい丁字形構造の頂部に対してコンタクト
ホールを形成すればよいからである。
配線が提案されている。（特開昭５３−３２６７０゜特
開昭６１−１９１０５３．特開昭６３−２２１６４２等
）丁字形構造の配線の他の利点として、高集積度の半導
体装置において、微細幅の配線から成る多層配線の層間
の位置ずれに対する余裕度が大きいことである。すなわ
ち、同じ面積の矩形断面を有する配線に比べて上表面の
面積がより大きい丁字形構造の頂部に対してコンタクト
ホールを形成すればよいからである。
しかしながら、上記開示は、半導体装置基板上に断面が
正立した丁字形をなす構造の配線を形成するものである
。したがって５例えば半導体メモリにおけるビット線の
ように多数の配線が平行して配設される場合には、配線
密度、すなわち、単位幅の領域に配役可能な配線の本数
は１丁字形の頂部の幅によって制限されてしまう。
正立した丁字形をなす構造の配線を形成するものである
。したがって５例えば半導体メモリにおけるビット線の
ように多数の配線が平行して配設される場合には、配線
密度、すなわち、単位幅の領域に配役可能な配線の本数
は１丁字形の頂部の幅によって制限されてしまう。
本発明は、上記従来の構造に比べて、配線密度がより高
くかつ多層配線における層間接続される配線間の位置合
わせ余裕をも向上可能な丁字形配線構造を提供すること
を目的とする。
くかつ多層配線における層間接続される配線間の位置合
わせ余裕をも向上可能な丁字形配線構造を提供すること
を目的とする。
上記目的は、半導体装置基板と、該基板の一表面上に互
いに平行に設けられた複数の配線であって、各々の該配
線の延伸方向に垂直な断面が１幅Ｗ、である頂部と幅Ｗ
ｚ（Ｌ ＜Ｗ＋）である脚部とから成る丁字形であり且
つ前記延伸方向において正立した該丁字形と倒立した該
丁字形とが交互に配列されており且つ隣接する該配線ど
うしの間において該正立丁字形と該倒立丁字形とが交互
に配列されている配線とを備えたことを特徴とする本発
明に係る半導体装置１および、上記において、該複数の
配線から成る紐が絶縁層を介して少なくとも上下に二組
積層された構造であって、下方の該組における少なくと
も一つの該配線の該正立丁字形の頂部と上方の組におけ
る少なくとも一つの該配線の該倒立丁字形の頂部とが該
絶縁層に設けられたコンタクトホールを通じて相互接続
されていることを特徴とする本発明に係る半導体装置に
よって達成される。
いに平行に設けられた複数の配線であって、各々の該配
線の延伸方向に垂直な断面が１幅Ｗ、である頂部と幅Ｗ
ｚ（Ｌ ＜Ｗ＋）である脚部とから成る丁字形であり且
つ前記延伸方向において正立した該丁字形と倒立した該
丁字形とが交互に配列されており且つ隣接する該配線ど
うしの間において該正立丁字形と該倒立丁字形とが交互
に配列されている配線とを備えたことを特徴とする本発
明に係る半導体装置１および、上記において、該複数の
配線から成る紐が絶縁層を介して少なくとも上下に二組
積層された構造であって、下方の該組における少なくと
も一つの該配線の該正立丁字形の頂部と上方の組におけ
る少なくとも一つの該配線の該倒立丁字形の頂部とが該
絶縁層に設けられたコンタクトホールを通じて相互接続
されていることを特徴とする本発明に係る半導体装置に
よって達成される。
第１図は本発明の原理説明図であって、同図（ａ）およ
び（ｂ）は、それぞれ９丁字形断面を有する配線を、各
々が正立した状態で互いに平行に配列した場合および正
立状態および倒立した状態を交互に配列した場合を示す
。丁字形の頂部の幅を一１２脚部の幅をＷＺ＋配線間の
ギャプをｇとすると、それぞれの配列ピッチは４＋ｗｌ
およびｇ＋（Ｗ＋十賀２）／２であり、ｗｌ＞ｗ２であ
るから、正立丁字形と倒立丁字形を交互に配列した場合
の方がピ・ンチが小さくなることは論をまたない。
び（ｂ）は、それぞれ９丁字形断面を有する配線を、各
々が正立した状態で互いに平行に配列した場合および正
立状態および倒立した状態を交互に配列した場合を示す
。丁字形の頂部の幅を一１２脚部の幅をＷＺ＋配線間の
ギャプをｇとすると、それぞれの配列ピッチは４＋ｗｌ
およびｇ＋（Ｗ＋十賀２）／２であり、ｗｌ＞ｗ２であ
るから、正立丁字形と倒立丁字形を交互に配列した場合
の方がピ・ンチが小さくなることは論をまたない。
多層配線においては、上層と下層とを接続するために層
間絶縁層にコンタクトホールを形成する必要があるが、
配線幅（上記における−２）をパターンニング可能な極
限まで小さくした場合、微細幅の配線とコンタクトホー
ルとの位置合わせ精度が保証できなくなる。また１通常
、層間絶縁層に対するコンタクトホール形成のためのエ
ツチングは下層配線をストツパとして行われる。したが
って、コンタクトホールの寸法は、下層配線の幅より小
さいことが必要とされる。その結果、下層配線の幅が微
細化すると、要求されるコンタクトホールの寸法がリン
グラフ技術の限界を超えてしまい、形成不可能となる。
間絶縁層にコンタクトホールを形成する必要があるが、
配線幅（上記における−２）をパターンニング可能な極
限まで小さくした場合、微細幅の配線とコンタクトホー
ルとの位置合わせ精度が保証できなくなる。また１通常
、層間絶縁層に対するコンタクトホール形成のためのエ
ツチングは下層配線をストツパとして行われる。したが
って、コンタクトホールの寸法は、下層配線の幅より小
さいことが必要とされる。その結果、下層配線の幅が微
細化すると、要求されるコンタクトホールの寸法がリン
グラフ技術の限界を超えてしまい、形成不可能となる。
本発明においては、第１図（ｂ）のように、正立Ｔ字形
配線と倒立丁字形配線とを交互に配設するだけでなく、
各々の配線をその延伸方向においても正立丁字形部分と
倒立丁字形部分とが交互に配列された構造とする。これ
により、下層配線の王立丁字形部分の頂部と上層配線の
倒立丁字形部分の頂部が対向するように配置し、これら
頂部間の絶縁層にコンタクトホールを形成するようにす
れば。
配線と倒立丁字形配線とを交互に配設するだけでなく、
各々の配線をその延伸方向においても正立丁字形部分と
倒立丁字形部分とが交互に配列された構造とする。これ
により、下層配線の王立丁字形部分の頂部と上層配線の
倒立丁字形部分の頂部が対向するように配置し、これら
頂部間の絶縁層にコンタクトホールを形成するようにす
れば。
実質的に配線幅やコンタクトホールの位置合わせ精度に
よる制約を受けずに層間接続が形成可能となる。
よる制約を受けずに層間接続が形成可能となる。
以下本発明の実施例を図面を参照して説明する。
第２図は本発明の配線の構造を示し、同図（ａ）は斜視
図、同図（ｂ）は平面図である。各々の配線１は。
図、同図（ｂ）は平面図である。各々の配線１は。
その延伸方向に垂直な断面が、正立する丁字形部分２と
倒立する丁字形部分３とが交互に前記延伸方向に沿って
現れる。また、隣接する配線１どうしの間においても、
正立する丁字形部分２と倒立する丁字形部分３とが交互
に現れる。なお、同図（ｂ）においては、各々の配線１
の境界を分りやすくするために、隣接する配線１どうじ
が重ならない場合が示されているが、実際の配置はこの
限りではなく、隣接する配線ｌどうじの間で、正立する
丁字形部分２の頂部２１と倒立する丁字形部分３の頂部
３１とが部分的に重なり合うように、より接近して配置
することもできる。
倒立する丁字形部分３とが交互に前記延伸方向に沿って
現れる。また、隣接する配線１どうしの間においても、
正立する丁字形部分２と倒立する丁字形部分３とが交互
に現れる。なお、同図（ｂ）においては、各々の配線１
の境界を分りやすくするために、隣接する配線１どうじ
が重ならない場合が示されているが、実際の配置はこの
限りではなく、隣接する配線ｌどうじの間で、正立する
丁字形部分２の頂部２１と倒立する丁字形部分３の頂部
３１とが部分的に重なり合うように、より接近して配置
することもできる。
第３図は、第２図に示す配線１の形成工程説明図である
。同図（ａ）を参照して、半導体装置基板４の表面上に
１例えばＰＳＧ （燐珪酸ガラス）から成る絶縁層５を
形成する。なお、半導体装置基板４の表面には図示しな
い半導体素子と配線が形成されているものとする。
。同図（ａ）を参照して、半導体装置基板４の表面上に
１例えばＰＳＧ （燐珪酸ガラス）から成る絶縁層５を
形成する。なお、半導体装置基板４の表面には図示しな
い半導体素子と配線が形成されているものとする。
次いで、絶縁層５上に、後述する絶縁層７に対するエツ
チング剤によってエツチングされない材料から成るスト
ッパ層６を形成する。上記絶縁層７がＰＳＧから成る場
合には、 ５Ｉ３Ｎａから成るストッパ層６を形成す
ればよい。ストッパ層６の厚さは、 ５００λ程度とす
る。
チング剤によってエツチングされない材料から成るスト
ッパ層６を形成する。上記絶縁層７がＰＳＧから成る場
合には、 ５Ｉ３Ｎａから成るストッパ層６を形成す
ればよい。ストッパ層６の厚さは、 ５００λ程度とす
る。
ストッパ層６上に１例えば厚さ約５ｏｏｏ人のアルミニ
ウム（ＡＩ）層を堆積し、これを周知のリソグラフ技術
によりパターンニングし、同図（ｂ）に示すように、前
記倒立１字形３の頂部３１のみを形成する。
ウム（ＡＩ）層を堆積し、これを周知のリソグラフ技術
によりパターンニングし、同図（ｂ）に示すように、前
記倒立１字形３の頂部３１のみを形成する。
なお、半導体装置基板４に形成されている図示しない半
導体素子と頂部３１の成るものとを接続する必要がある
場合には、上記Ａ１層を堆積する前に。
導体素子と頂部３１の成るものとを接続する必要がある
場合には、上記Ａ１層を堆積する前に。
当該頂部３１下のストッパ層６および絶縁層５に。
頂部３１０幅１より小さい開口寸法のコンタクトホール
９を形成しておく。前記頂部３１を構成する１１層の堆
積時に、このコンタクトホール９にＡｔが充填され、所
要の接続が形成される。
９を形成しておく。前記頂部３１を構成する１１層の堆
積時に、このコンタクトホール９にＡｔが充填され、所
要の接続が形成される。
次いで、同図（Ｃ）に示すように、半導体装置基板４上
全面に、厚さ４０００人程度０絶縁層７を堆積する。必
要に応じて、スピンオングラス（ＳＯＧ） として周知
の珪酸ガラス溶液の塗布およびエッチバック法を用いて
絶縁層７表面を平坦化する。そののち、絶縁層７に、前
記丁字形部分２および３のそれぞれの脚部２２および３
２の幅−ｔ（第１図参照）に等しい幅の溝８を形成する
。溝８は既に形成されている頂部３１上および隣接する
頂部３１の間の各位置を通り１紙面に垂直に延伸してい
る。溝８の形成は１ レジストマスクを用いて異方性ド
ライエラチングにより行えＧ？）。このエツチングにお
いて。
全面に、厚さ４０００人程度０絶縁層７を堆積する。必
要に応じて、スピンオングラス（ＳＯＧ） として周知
の珪酸ガラス溶液の塗布およびエッチバック法を用いて
絶縁層７表面を平坦化する。そののち、絶縁層７に、前
記丁字形部分２および３のそれぞれの脚部２２および３
２の幅−ｔ（第１図参照）に等しい幅の溝８を形成する
。溝８は既に形成されている頂部３１上および隣接する
頂部３１の間の各位置を通り１紙面に垂直に延伸してい
る。溝８の形成は１ レジストマスクを用いて異方性ド
ライエラチングにより行えＧ？）。このエツチングにお
いて。
例えばＡＩから成る頂部３１とストッパ層６の両者がス
トッパとして機能し、絶縁層５に達する過剰なエツチン
グが防止される。
トッパとして機能し、絶縁層５に達する過剰なエツチン
グが防止される。
次いで、絶縁層７上に厚さ約５０００人のＡ１層を堆積
する。これにより、溝８は１１層により埋め込まれる。
する。これにより、溝８は１１層により埋め込まれる。
絶縁層７上の前記１１層を周知のりソゲラフ技術により
パターンニングして、同図（ｄ）に示すように、正立丁
字形２の脚部２２および頂部２１と倒立１字形３の脚部
３２とを一括して形成する。なお。
パターンニングして、同図（ｄ）に示すように、正立丁
字形２の脚部２２および頂部２１と倒立１字形３の脚部
３２とを一括して形成する。なお。
倒立１字形３の脚部３２の絶縁層７上に突出している部
分の幅は１脚部３２をパターンニングするための露光マ
スクと溝８との位置合わせ余裕度の分だけ前記ｗ２より
大きくなる。
分の幅は１脚部３２をパターンニングするための露光マ
スクと溝８との位置合わせ余裕度の分だけ前記ｗ２より
大きくなる。
以上のようにして、第２図に示す構造を有する本発明の
配線が形成される。
配線が形成される。
上記本発明の配線を多層構造に適用する場合を第４図を
参照して説明する。同図は下層配線１１と上層配線１２
とが同方向に延在する構造であるが。
参照して説明する。同図は下層配線１１と上層配線１２
とが同方向に延在する構造であるが。
下層配線１１と上層配線１２とが交差する方向に延在す
る構造の場合も同様である。
る構造の場合も同様である。
すなわち、第３図（Ｃ）に引続いて、絶縁層７上に。
例えばＰＳＧから成る絶縁層１４および５ｉＪｎから成
るストッパ層１５を堆積したのち、後述する上層配線と
の層間接続が行われる下層配線１１における正立１字形
２の頂部２１上の絶縁層１４にコンタクトホールを（図
示省略）形成する。次いで、第３図と同様にして、上層
配線１２における各部分の形成を行う。すなわち、倒立
１字形３０の頂部３１の形成。
るストッパ層１５を堆積したのち、後述する上層配線と
の層間接続が行われる下層配線１１における正立１字形
２の頂部２１上の絶縁層１４にコンタクトホールを（図
示省略）形成する。次いで、第３図と同様にして、上層
配線１２における各部分の形成を行う。すなわち、倒立
１字形３０の頂部３１の形成。
絶縁層７１の形成、絶縁層７１に対する溝８（図示省略
）の形成、および、正立１字形２０の頂部２１および脚
部２２と倒立１字形３０の脚部３２の形成である。
）の形成、および、正立１字形２０の頂部２１および脚
部２２と倒立１字形３０の脚部３２の形成である。
この場合、下層配線１１との層間接続が行われる上層配
線１２における倒立１字形３０の頂部３１が、当該下層
配線１１における正立１字形２０の頂部２１上に位置す
るように配置する。このように、下層配線１１と上層配
線１２とを層間接続するための前記コンタクトホールの
形成は、実質的に、当該配線の頂部の幅賀、の中心に対
してｗ、／２の位置合わせ余裕度を以て行うことができ
る。
線１２における倒立１字形３０の頂部３１が、当該下層
配線１１における正立１字形２０の頂部２１上に位置す
るように配置する。このように、下層配線１１と上層配
線１２とを層間接続するための前記コンタクトホールの
形成は、実質的に、当該配線の頂部の幅賀、の中心に対
してｗ、／２の位置合わせ余裕度を以て行うことができ
る。
なお、絶縁層１４上に形成されるストッパ層１５は。
上層配線１２の脚部２２に対応する溝を絶縁層７１に形
成する際のストッパとして機能することは言うまでもな
い。
成する際のストッパとして機能することは言うまでもな
い。
本発明によれば１丁字形断面を有する配線がより高密度
で配列可能となり、また、配線が微細化した場合にも、
基板との接続および多層配線における層間接続のために
層間絶縁層に形成されるコンタクトホールの位置合わせ
余裕度に対する配線幅の制約が緩和され、高密度・微細
配線の接続に対する信軌性および製造歩留りを向上可能
とする効果がある。
で配列可能となり、また、配線が微細化した場合にも、
基板との接続および多層配線における層間接続のために
層間絶縁層に形成されるコンタクトホールの位置合わせ
余裕度に対する配線幅の制約が緩和され、高密度・微細
配線の接続に対する信軌性および製造歩留りを向上可能
とする効果がある。
第１図は本発明の原理説明図。
第２図は本発明の配線の構造説明図。
第３図は本発明の配線の形成工程説明図。
第４図は本発明による多層配線形成工程側説明図
である。
図において。
１は配線。
２と２０は正立する丁字形部分。
３と３０は倒立する丁字形部分。
４は半導体装置基板。
５と７と１４と７１は絶縁層。
６と１５はストッパ層。
８は溝、 ９はコンタクトホール。
１１は下層配線、１２は上層配線。
２１と３１は頂部、２２と３２は脚部
である。
杏ルビＢ珂ｎ、原理説日月仄］
ｆ １ 月
り
不発６目１Ｚよろつ層西ｌ會形△エイ鮪伯月口冨 ４
旧 （α） 杢４どθ目の自己１東／）重重１ｔＪＬ日月厄］第 ２
２ 不発明／′）Ｖ線ｎ形ベニ畦説明記 ７３ 旧
旧 （α） 杢４どθ目の自己１東／）重重１ｔＪＬ日月厄］第 ２
２ 不発明／′）Ｖ線ｎ形ベニ畦説明記 ７３ 旧
Claims (3)
- （１）半導体装置基板と、 該基板の一表面上に互いに平行に設けられた複数の配線
であって、各々の該配線の延伸方向に垂直な断面が、幅
Ｗ＿１である頂部と幅Ｗ＿２（Ｗ＿２＜Ｗ＿１）である
脚部とから成るＴ字形であり且つ前記延伸方向において
正立した該Ｔ字形と倒立した該Ｔ字形とが交互に配列さ
れており且つ隣接する該配線どうしの間において該正立
Ｔ字形と該倒立Ｔ字形とが交互に配列されている配線 とを備えたことを特徴とする半導体装置。 - （２）該複数の配線から成る組が層間絶縁層を介して少
なくとも上下に二組積層された構造であって、下方の該
組における少なくとも一つの該配線の該正立Ｔ字形の頂
部と上方の組における少なくとも一つの該配線の該倒立
Ｔ字形の頂部とが該層間絶縁層に設けられたコンタクト
ホールを通じて相互接続されていることを特徴とする請
求項１記載の半導体装置。 - （３）該複数の配線の相互間に充填された絶縁層と、該
絶縁層と該基板表面との間に介在する層であって該絶縁
層に対するエッチングに対して耐性を有する絶縁性物質
から成るストッパ層 とを有することを特徴とする請求項１記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12381190A JPH0423327A (ja) | 1990-05-14 | 1990-05-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12381190A JPH0423327A (ja) | 1990-05-14 | 1990-05-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0423327A true JPH0423327A (ja) | 1992-01-27 |
Family
ID=14869925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12381190A Pending JPH0423327A (ja) | 1990-05-14 | 1990-05-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0423327A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7170182B2 (en) * | 2003-05-19 | 2007-01-30 | Oki Electric Industry Co., Ltd. | Semiconductor device with reduced interconnect capacitance |
-
1990
- 1990-05-14 JP JP12381190A patent/JPH0423327A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7170182B2 (en) * | 2003-05-19 | 2007-01-30 | Oki Electric Industry Co., Ltd. | Semiconductor device with reduced interconnect capacitance |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0546984B2 (ja) | ||
| US6420748B1 (en) | Borderless bitline and wordline DRAM structure | |
| US5691937A (en) | Structure of split gate transistor for use in a non-volatile semiconductor memory and method of manufacturing such a split gate transistor | |
| JP4387654B2 (ja) | 半導体装置およびその製造方法 | |
| US6271555B1 (en) | Borderless wordline for DRAM cell | |
| JPH0423327A (ja) | 半導体装置 | |
| US20210398984A1 (en) | Method for forming memory and memory | |
| US4363696A (en) | Short circuit prevention in the manufacture of semiconductor devices | |
| US11812604B2 (en) | Semiconductor memory device and method for fabricating the same | |
| US6555462B2 (en) | Semiconductor device having stress reducing laminate and method for manufacturing the same | |
| JPS59188143A (ja) | 多層配線部材およびその製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| KR100273682B1 (ko) | 반도체장치 및 그 제조 방법 | |
| KR100245091B1 (ko) | 반도체 소자의 도전배선 형성방법 | |
| JP2762844B2 (ja) | 半導体装置 | |
| KR960003003B1 (ko) | 초고집적 반도체장치 | |
| KR100256799B1 (ko) | 반도체소자의 콘택제조방법 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPS6148940A (ja) | 半導体装置の電極形成方法 | |
| JPH07273198A (ja) | 半導体装置の多層配線構造及びその製造方法 | |
| JPS6043845A (ja) | 多層配線部材の製造方法 | |
| JPS6384140A (ja) | 半導体集積回路装置 | |
| JPS62213139A (ja) | 半導体装置 | |
| JPH0613376A (ja) | 半導体集積回路装置 |