CN112838090A - 立体存储器元件 - Google Patents
立体存储器元件 Download PDFInfo
- Publication number
- CN112838090A CN112838090A CN201911239993.7A CN201911239993A CN112838090A CN 112838090 A CN112838090 A CN 112838090A CN 201911239993 A CN201911239993 A CN 201911239993A CN 112838090 A CN112838090 A CN 112838090A
- Authority
- CN
- China
- Prior art keywords
- region
- memory
- insulating layers
- dielectric
- stepped region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 230000008569 process Effects 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 239000007787 solid Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 2
- DSHPMFUQGYAMRR-UHFFFAOYSA-N [Si].[Si].O=[Si] Chemical compound [Si].[Si].O=[Si] DSHPMFUQGYAMRR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种立体存储器元件，包含多个导电层以及多个绝缘层，其彼此交错叠层以形成一多层叠层结构。多层叠层结构具有一阶梯区域以及一非阶梯区域，阶梯区域包含多个阶，每一阶包含这些导电层以及这些绝缘层其中紧邻的一对。多个存储器结构位于非阶梯区域，每一存储器结构穿越这些导电层以及这些绝缘层。一鱼骨型介电结构包含一主干以及多个侧支，这些侧支在阶梯区域内从主干向外延伸，其中主干于非阶梯区域内穿越这些存储器结构。
Description
技术领域
本发明内容是有关于一种存储器元件，且特别是有关于一种具有高存储密度的立体存储器元件。
背景技术
存储器元件系便携式电子装置，例如MP3播放器、数字相机、笔记本电脑、智能型手机等...中重要的数据存储元件。随着各种应用程序的增加及功能的提升，对于存储器元件的需求，也趋向较小的尺寸、较大的存储容量。而为了因应这种需求，目前设计者转而开发一种包含有多个存储单元阶层叠层的立体存储器元件，例如垂直通道式立体NAND闪存元件。
然而，随着元件的关键尺寸微缩至一般存储单元技术领域的极限，如何在更微小的元件尺寸之中，获得到更高的存储容量，同时又能兼顾元件的操作稳定性，已成了该技术领域所面临的重要课题。因此，有需要提供一种先进的立体存储器元件及其制作方法，来解决已知技术所面临的问题。
发明内容
本说明书的一实施例公开一种立体存储器元件，其包含多个导电层以及多个绝缘层，其彼此交错叠层以形成一多层叠层结构。多层叠层结构具有一阶梯区域以及一非阶梯区域，阶梯区域包含多个阶，每一阶包含这些导电层以及这些绝缘层其中紧邻的一对。多个存储器结构位于非阶梯区域，每一存储器结构穿越这些导电层以及这些绝缘层。一鱼骨型介电结构包含一主干以及多个侧支，这些侧支在阶梯区域内从主干向外延伸，其中主干于非阶梯区域内穿越这些存储器结构。
在本说明书的其他实施例中，鱼骨型介电结构为一不含导电材料的介电结构。
在本说明书的其他实施例中，每一侧支沿阶梯区域内的一阶的侧壁延伸。
在本说明书的其他实施例中，立体存储器元件更包含多个金属柱连接至阶梯区域内的这些阶，金属柱其中紧邻的一对被这些侧支的其中之一者所分离。
在本说明书的其他实施例中，立体存储器元件更包含多个金属柱连接至阶梯区域内的这些阶，金属柱其中紧邻的一对被主干所分离。
在本说明书的其他实施例中，每一侧支垂直地从主干向外延伸。
在本说明书的其他实施例中，这些侧支其中紧邻的一对从主干的两相对边向外延伸。
本说明书的另一实施例公开一种立体存储器元件，其包含多个导电层以及多个绝缘层，彼此交错叠层以形成一多层叠层结构，其中多层叠层结构具有一阶梯区域以及一非阶梯区域，阶梯区域包含多个阶，每一阶包含这些导电层以及这些绝缘层其中紧邻的一对。多个存储器结构位于非阶梯区域，每一存储器结构穿越这些导电层以及这些绝缘层。至少一介电柱位于阶梯区域的每一该，其中至少一介电柱为一不含导电材料的介电结构。
在本说明书的其他实施例中，立体存储器元件更包含多个金属柱连接至阶梯区域内的这些阶，至少一介电柱位于这些金属柱其中紧邻的一对之间。
在本说明书的其他实施例中，立体存储器元件更包含多个金属柱连接至阶梯区域内的这些阶，每一金属柱位于每一阶的中心区域。
综合以上所述，立体半导体存储器包括在阶梯区域中形成介电柱或鱼骨型介电结构。介电柱或鱼骨型介电结构用以作支撑结构以支持剩余的绝缘层，使得绝缘层不会由于其间的空隙而坍塌。介电柱或鱼骨型介电结构也位于阶梯区域中的金属柱或金属接点之间，以避免在金属柱或金属接点中发生重叠偏移的情况下的桥接。
以下将以实施方式对上述的说明作详细的描述，并对本发明的技术方案提供更进一步的解释。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1～图6是绘示依照本发明的一实施例的半导体存储元件制造方法于多个步骤中的立体图；以及
图7～图15是绘示依照本发明的另一实施例的半导体存储元件制造方法于多个步骤中的立体图。
【符号说明】
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附符号的说明如下：
107：绝缘层
108：导电层
109：绝缘层
110：非阶梯区域
110a：存储器结构
112：阶梯区域
112a-112d：阶
114：沟道
116：鱼骨型介电结构
116a：主干
116b：侧支
118：沟道
119：介电壁
122：金属柱
D1：方向
D2：方向
H：高度
201：衬底
207：绝缘层
208：导电层
209：绝缘层
210：非阶梯区域
210a：存储器结构
211：垂直孔
212：阶梯区域
212a-212d：阶
213：垂直孔
214：钝化层
215：掩模层
217：介电柱
218：沟道
219：介电壁
220：共同源极线
222：金属柱
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
本说明书是提供一种立体存储器元件的制作方法，可在更微小的元件尺寸之中，获得到更高的存储容量，同时又能兼顾元件的操作稳定性。为了对本说明书的上述实施例及其他目的、特征和优点能更明显易懂，下文特举一存储器元件及其制作方法作为优选实施例，并配合所附附图作详细说明。
但必须注意的是，这些特定的实施案例与方法，并非用以限定本发明。本发明仍可采用其他特征、元件、方法及参数来加以实施。优选实施例的提出，仅系用以例示本发明的技术特征，并非用以限定本发明的权利要求书。本领域技术人员，将可根据以下说明书的描述，在不脱离本发明的精神范围内，作均等的修饰与变化。在不同实施例与附图之中，相同的元件，将以相同的元件符号加以表示。
请参照图1～图6，其绘示依照本发明的一实施例的半导体存储元件制造方法于多个步骤中的立体图。半导体存储器元件通过交替沉积两个不同的绝缘层(107,109)以形成多层叠层结构。
在本实施例中，两个不同的绝缘层(107,109)可分别为氮化硅层和氧化硅层。在本发明的其他实施例中，两个不同的绝缘层可以是两种介电材料，例如氧化硅、氮化硅、氮氧化硅、硅酸盐等的其中两种介电材料。在本说明书的一些实施例中，两种不同的绝缘层(107,109)选自两种介电材料，这两种介电材料对预定刻蚀剂具有相对强的抗刻蚀率和相对弱的抗刻蚀率。
参考图2，多层叠层结构经刻蚀步骤以形成阶梯区域112和非阶梯区域110。阶梯区域112包括多个阶(112a-112d)。每个阶(112a-112d)包括两个不同的绝缘层(107,109)其中紧邻的一对。
在非阶梯区域110中形成多个存储器结构110a，且每个存储器结构110a穿过非阶梯区域110内的多个不同的绝缘层(107,109)。从顶视图看，每个存储结构110a具有O形，椭圆形，蛋形或圆角矩形的圆周，但不限于此。
每一个存储器结构110a包含一存储层以及一通道层。在本说明书的一些实施例中，存储层可以是氧化硅(silicon oxide)层、氮化硅(silicon nitride)层和氧化硅层的复合层(即ONO结构)，但存储层的结构并不以此为限.在本说明书的其他实施例中，存储层的复合层还可以选自于由一硅氧化物-氮化硅-硅氧化物-氮化硅-硅氧化物(oxide-nitride-oxide-nitride-oxide，即ONONO)结构、一硅-硅氧化物-氮化硅-硅氧化物-硅(silicon-oxide-nitride-oxide-silicon，即SONOS)结构、一能隙工程硅-硅氧化物-氮化硅-硅氧化物-硅(bandgap engineered silicon-oxide-nitride-oxide-silicon，即BE-SONOS)结构、一氮化钽-氧化铝-氮化硅-硅氧化物-硅(tantalum nitride,aluminumoxide,silicon nitride,silicon oxide,silicon，TANOS)结构以及一金属高介电系数能隙工程硅-硅氧化物-氮化硅-硅氧化物-硅(metal-high-k bandgap-engineered silicon-oxide-nitride-oxide-silicon，MA BE-SONOS)结构所组成的一族群。在本实施例中，存储层可以是ONO复合层，通道层可以是一个多晶硅层。
执行刻蚀工艺以沿着跨越阶梯区域112和非阶梯区域110的方向D1形成沟道114。由沟道114穿越或分割过的存储器结构110a形成半圆柱形三维半导体存储器元件，从而增加存储器结构存储密度。
参照图3，在沟道114内形成介电材料，例如氧化物材料，以形成鱼骨型介电结构116。每一个鱼骨型介电结构116包括主干116a和多个侧支116b。在阶梯区域112中，侧支116b从主干往外116a延伸。主干116a还穿过非阶梯区域110中的存储器结构110a。被主干116a穿过的存储器结构110a形成半圆柱形三维半导体存储器元件，从而增加存储器结构存储密度。
在一些实施例中，鱼骨型介电结构116为一不含导电材料的介电结构，但不限于此。在一些实施例中，每一侧支116b沿着阶梯区域112的对应阶(112a-112d)的侧壁延伸，但不限于此。在一些实施例中，每一侧支116b接触于阶梯区域112的对应阶(112a-112d)的侧壁，但不限于此。在一些实施例中，每一侧支116b从主干116a往外垂直延伸，即沿方向D2延伸，但不限于此。在一些实施例中，这些侧支116b其中的紧邻的一对从主干116a的两个相对侧往外延伸，但不限于此。在一些实施例中，侧支116b从阶梯区域112中的主干116a对称地延伸，但不限于此。在一些实施例中，主干116a和侧支116b在阶梯区域112中具有实质上相同的高度H，但不限于此。在一些实施例中，主干116a在阶梯区域112和非阶梯区域110中具有实质上相同的高度H，但不限于此。
请参照图4，执行刻蚀工艺以沿着方向D1形成沟道118，沟道118介于相邻鱼骨型介电结构116之间的以及非阶梯区域110中的相邻行的存储器结构110a之间。沟道118用以作为栅极更换步骤的处理窗口。执行湿法刻蚀工艺以去除多层叠层结构其中的绝缘层109，直到存储器结构110a的侧壁暴露。湿刻蚀工艺的刻蚀剂对于绝缘层109的刻蚀速度相较于对于绝缘层107的刻蚀速度快得许多，使得绝缘层107之间的所有绝缘层109几乎被去除，从而在剩余的(未刻蚀的)绝缘层107之间形成空隙。鱼骨型介电结构116用以作为支撑结构，从而支持剩余的绝缘层107，使得绝缘层107不会由于其间的空隙而坍塌。
参照图5，通过沟道118沉积导电材料以形成导电层108，以填充剩余(未被刻蚀)的绝缘层107之间的空隙。每个导电层108应到达或接触存储器结构110a的暴露侧壁。导电材料可包括金属，例如Cu、Al、W或其金属合金。执行刻蚀工艺以去除多余的导电材料以使相邻导电层108彼此间隔开，以防止相邻导电层108之间的桥接。此后，通过将介电材料沉积到沟道118中沿着方向D1形成介电壁119，其位于相邻鱼骨型介电结构116之间以及位于非阶梯区域110中相邻行的存储器结构110a之间。在栅极置换过程之后，即绝缘层109被导电层108所取代，多层叠层结构即包括交替叠层的绝缘层107和导电层108，每个阶(112a-112d)即包括交替叠层绝缘层107和导电层108其中紧邻的一对。在一些实施例中，导电层108由钨制成，绝缘层107由氧化硅制成，但不限于此。
参照图6，形成多个金属柱122接触阶梯区域112的各阶(112a-112d)。每一金属柱122接触每个阶(112a-112d)的导电层108。在一些实施例中，这些金属柱112其中紧邻的一对被这些侧支116b中的相应一个所间隔开。在一些实施例中，这些金属柱112其中紧邻的一对被相应的主干116a所间隔开。在一些实施例中，每个金属柱122位于一由对应的主干116a、两个侧支116b和介电壁119所围绕的区域中。因此，即使在相邻金属柱发生重叠偏移的情况下，紧邻的主干116a、两个侧支116b和介电壁使得重叠偏移的相邻金属柱112不容易桥接。
在图2～图6中，阶梯区域112实际上被钝化层覆盖，为了清楚地示出阶梯区域112的细节，在图中省略了钝化层。金属柱112和鱼骨型介电结构116嵌入在钝化层中。
请参照图7～图15，其绘示依照本发明的另一实施例的半导体存储元件制造方法于多个步骤中的立体图。在图7中，多层叠层结构包括在衬底201上交替叠层的绝缘层(207,209)。多层叠层结构被刻蚀以形成阶梯区域212和非阶梯区域210。阶梯区域212包括多个阶(212a-212d)。每个阶(212a-212d)包括两个不同的绝缘层(207,209)的紧邻的一对。
在本实施例中，两个不同的绝缘层(207,209)可分别为氮化硅层和氧化硅层。在本发明的其他实施例中，两个不同的绝缘层可以是两种介电材料，例如氧化硅、氮化硅、氮氧化硅、硅酸盐等的其中两种介电材料。在本说明书的一些实施例中，两种不同的绝缘层(207,209)选自两种介电材料，这两种介电材料对预定刻蚀剂具有相对强的抗刻蚀率和相对弱的抗刻蚀率。
在图8中，沉积钝化层214以覆盖阶梯区域212。
在图9中，执行刻蚀工艺在非阶梯区域210中形成垂直孔211，并且在阶梯区域212中形成垂直孔213。在一些实施例中，垂直孔213系沿着每个阶(212a-212d)的侧壁形成，但不限于此。
在图10中，掩模层215形成在非阶梯区域210上以覆盖垂直孔211。
在图11中，在垂直孔213内形成介电柱217，并去除掩模层215。在一些实施例中，介电柱217由不含导电材料的介电材料制成(例氧化物)，但不限于此。在一些实施例中，介电柱217接触于相应阶(212a-212d)的侧壁。
在图12中，存储器结构210a形成在非阶梯区域210中的垂直孔211内。每个存储器结构210a与存储器结构210a的不同之处在于存储器结构210a不被介电结构所穿越或分割，使得在存储器结构210a内形成全环栅极晶体管(gate-all-around transistors)。
每一个存储器结构210a包含一存储层以及一通道层。在本说明书的一些实施例中，存储层可以是氧化硅(silicon oxide)层、氮化硅(silicon nitride)层和氧化硅层的复合层(即ONO结构)，但存储层的结构并不以此为限.在本说明书的其他实施例中，存储层的复合层还可以选自于由一硅氧化物-氮化硅-硅氧化物-氮化硅-硅氧化物(oxide-nitride-oxide-nitride-oxide，即ONONO)结构、一硅-硅氧化物-氮化硅-硅氧化物-硅(silicon-oxide-nitride-oxide-silicon，即SONOS)结构、一能隙工程硅-硅氧化物-氮化硅-硅氧化物-硅(bandgap engineered silicon-oxide-nitride-oxide-silicon，即BE-SONOS)结构、一氮化钽-氧化铝-氮化硅-硅氧化物-硅(tantalum nitride,aluminumoxide,silicon nitride,silicon oxide,silicon，TANOS)结构以及一金属高介电系数能隙工程硅-硅氧化物-氮化硅-硅氧化物-硅(metal-high-k bandgap-engineered silicon-oxide-nitride-oxide-silicon，MA BE-SONOS)结构所组成的一族群。在本实施例中，存储层可以是ONO复合层，通道层可以是一个多晶硅层。
如图13所示，沟道218刻蚀以作为栅极更换步骤的处理窗口。执行湿法刻蚀工艺以去除多层叠层结构其中的绝缘层209，直到存储器结构210a的侧壁暴露。湿刻蚀工艺的刻蚀剂对于绝缘层209的刻蚀速度相较于对于绝缘层207的刻蚀速度快得许多，使得绝缘层207之间的所有绝缘层209几乎被去除，从而在剩余的(未刻蚀的)绝缘层207之间形成空隙。介电柱217用作支撑结构以支持剩余的绝缘层207，使得绝缘层207不会由于其间的空隙而坍塌。
在图14中，通过沟道218沉积导电材料以形成导电层208以填充剩余(未被刻蚀)的绝缘层207之间的空隙。每一导电层208应到达或接触存储器结构210a暴露的侧壁。导电材料可包括金属，例如Cu、Al、W或其金属合金。执行刻蚀工艺以去除多余的导电材料以使相邻的导电层208彼此间隔开，以防止相邻导电层208之间的桥接。此后，通过将介电材料沉积到沟道218中来形成介电壁219。在栅极更换过程后，即绝缘层209改由导电层208代替，多层叠层结构包括交替叠层的绝缘层207和导电层208，每个阶(212a-212d)即包括交替叠层绝缘层207和导电层208其中紧邻的一对。在一些实施例中，导电层208由钨制成，且绝缘层207由氧化硅制成，但不限于此。
在图15中，形成多个金属柱222，其接触于阶梯区域212的各个阶(212a-212d)，另形成共同源极线220接触于衬底201。每个金属柱222接触于每个阶(212a-212d)的导电层208。在一些实施例中，每个金属柱222位于每个阶(212a-212d)的中心区域中，但不限于此。在一些实施例中，对应的电介质柱217位于这些金属柱222其中紧邻的一对之间，但不限于此。因此，在紧邻金属柱中发生重叠偏移的情况下，紧邻的金属柱212不容易桥接。
根据前述实施例，立体半导体存储器包括在阶梯区域中形成介电柱或鱼骨型介电结构。介电柱或鱼骨型介电结构用以作支撑结构以支持剩余的绝缘层，使得绝缘层不会由于其间的空隙而坍塌。介电柱或鱼骨型介电结构也位于阶梯区域中的金属柱或金属接点之间，以避免在金属柱或金属接点中发生重叠偏移的情况下的桥接。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种立体存储器元件，包含：
多个导电层以及多个绝缘层，彼此交错叠层以形成一多层叠层结构，其中该多层叠层结构具有一阶梯区域以及一非阶梯区域，该阶梯区域包含多个阶，每一个该阶包含这些导电层以及这些绝缘层其中紧邻的一对；
多个存储器结构，位于该非阶梯区域，每一该存储器结构穿越这些导电层以及这些绝缘层；以及
一鱼骨型介电结构，包含一主干以及多个侧支，这些侧支在该阶梯区域内从该主干向外延伸，其中该主干于该非阶梯区域内穿越这些存储器结构。
2.权利要求书根据权利要求1所述的立体存储器元件，其中该鱼骨型介电结构为一不含导电材料的介电结构。
3.权利要求书根据权利要求1所述的立体存储器元件，其中每一该侧支沿该阶梯区域内的一阶的侧壁延伸。
4.权利要求书根据权利要求1所述的立体存储器元件，更包含多个金属柱连接至该阶梯区域内的这些阶，这些金属柱其中紧邻的一对被这些侧支的其中之一者所分离。
5.权利要求书根据权利要求1所述的立体存储器元件，更包含多个金属柱连接至该阶梯区域内的这些阶，这些金属柱其中紧邻的一对被该主干所分离。
6.权利要求书根据权利要求1所述的立体存储器元件，其中每一该侧支垂直地从该主干向外延伸。
7.权利要求书根据权利要求1所述的立体存储器元件，其中这些侧支其中紧邻的一对从该主干的两相对边向外延伸。
8.一种立体存储器元件，包含：
多个导电层以及多个绝缘层，彼此交错叠层以形成一多层叠层结构，其中该多层叠层结构具有一阶梯区域以及一非阶梯区域，该阶梯区域包含多个阶，每一该阶包含这些导电层以及这些绝缘层其中紧邻的一对；
多个存储器结构，位于该非阶梯区域，每一该存储器结构穿越这些导电层以及这些绝缘层；以及
至少一介电柱，位于该阶梯区域的每一该阶，其中该至少一介电柱为一不含导电材料的介电结构。
9.权利要求书根据权利要求8所述的立体存储器元件，更包含多个金属柱连接至该阶梯区域内的这些阶，该至少一介电柱位于这些金属柱其中紧邻的一对之间。
10.权利要求书根据权利要求8所述的立体存储器元件，更包含多个金属柱连接至该阶梯区域内的这些阶，每一该金属柱位于每一该阶的中心区域。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/693,507 | 2019-11-25 | ||
| US16/693,507 US11101287B2 (en) | 2019-11-25 | 2019-11-25 | Three dimensional memory device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112838090A true CN112838090A (zh) | 2021-05-25 |
Family
ID=75922855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911239993.7A Pending CN112838090A (zh) | 2019-11-25 | 2019-12-02 | 立体存储器元件 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11101287B2 (zh) |
| CN (1) | CN112838090A (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11901284B2 (en) * | 2019-09-25 | 2024-02-13 | SK Hynix Inc. | Semiconductor device and manufacturing method thereof |
| US11764304B2 (en) * | 2021-07-28 | 2023-09-19 | Powerchip Semiconductor Manufacturing Corporation | Semiconductor device and method of manufacturing the same |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10847540B2 (en) * | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US9837434B2 (en) * | 2016-03-14 | 2017-12-05 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
| US20180033794A1 (en) * | 2016-07-27 | 2018-02-01 | Sandisk Technologies Llc | Non-Volatile Memory With Reduced Program Speed Variation |
| KR102344862B1 (ko) * | 2017-05-17 | 2021-12-29 | 삼성전자주식회사 | 수직형 반도체 소자 |
| KR102586983B1 (ko) * | 2018-09-18 | 2023-10-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
-
2019
- 2019-11-25 US US16/693,507 patent/US11101287B2/en active Active
- 2019-12-02 CN CN201911239993.7A patent/CN112838090A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11101287B2 (en) | 2021-08-24 |
| US20210159243A1 (en) | 2021-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6987876B2 (ja) | メモリデバイスおよび方法 | |
| US10910399B2 (en) | Three dimensional memory device and method for fabricating the same | |
| CN109346471B (zh) | 形成三维存储器的方法以及三维存储器 | |
| US11075217B2 (en) | Vertical semiconductor devices | |
| CN109326608B (zh) | 三维叠层半导体结构的制造方法及其制得的结构 | |
| TWI668842B (zh) | Semiconductor memory device | |
| TWI681548B (zh) | 立體記憶體元件及其製作方法 | |
| US8058734B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR20140018541A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| US10283519B2 (en) | Three dimensional NAND string memory device | |
| CN112838090A (zh) | 立体存储器元件 | |
| US9620518B2 (en) | Semiconductor device and method of fabricating the same | |
| CN111554689B (zh) | 立体存储器元件及其制作方法 | |
| JP2009524215A (ja) | 半導体デバイスにおいて付加的金属ルーティングを形成するためのシステムおよび方法 | |
| US10847535B2 (en) | Three dimensional memory device and method for fabricating the same | |
| US9455265B2 (en) | Semiconductor 3D stacked structure and manufacturing method of the same | |
| US11315826B2 (en) | Three dimensional memory device and method for fabricating the same | |
| KR20110046921A (ko) | 도전 패턴 구조물 및 그 제조 방법 | |
| TWI723645B (zh) | 立體記憶體元件 | |
| TWI735835B (zh) | 半導體記憶裝置 | |
| TW201426979A (zh) | 半導體結構製造方法及製成之結構 | |
| TW201606943A (zh) | 記憶元件及其製造方法 | |
| TWI681550B (zh) | 立體記憶體元件及其製作方法 | |
| CN111725215B (zh) | 立体存储器元件及其制作方法 | |
| KR102063529B1 (ko) | 반도체 구조 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |