JP2003500845A - プラスチックチップキャリヤの製造プロセス及びプラスチックチップキャリヤ - Google Patents

プラスチックチップキャリヤの製造プロセス及びプラスチックチップキャリヤ

Info

Publication number
JP2003500845A
JP2003500845A JP2000620272A JP2000620272A JP2003500845A JP 2003500845 A JP2003500845 A JP 2003500845A JP 2000620272 A JP2000620272 A JP 2000620272A JP 2000620272 A JP2000620272 A JP 2000620272A JP 2003500845 A JP2003500845 A JP 2003500845A
Authority
JP
Japan
Prior art keywords
chip carrier
copper
conductive metal
plating
plastic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000620272A
Other languages
English (en)
Inventor
ウァン エドワード
マ ジョニー
チェン スコット
ウ ポール
Original Assignee
ユニキャップ・エレクトロニクス・インダストリー・コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニキャップ・エレクトロニクス・インダストリー・コーポレーション filed Critical ユニキャップ・エレクトロニクス・インダストリー・コーポレーション
Publication of JP2003500845A publication Critical patent/JP2003500845A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】特に従来の製造プロセスにおいて生じるバリや異物粒子によって開回路や短絡回路が発生することによる、電気接触の信頼性の低下を防止できるプラスチックチップキャリヤ及びその製造プロセスを提供する。 【解決手段】本発明はプラスチックキャリヤにおける城型ビアホールの新しい製造プロセスに関し、均一に半円柱形の側壁接触が形成されると共に、バリや異物粒子が発生して開回路や短絡回路が発生することにより電気接触の信頼性の低下を防止できる。これにより、従来のセラミックキャリヤの代用品として実用性を有するプラスチックチップキャリヤを提供する。

Description

【発明の詳細な説明】
従来技術を良く見ると、前記説明における従来技術の欠点を実証することがで
きる。まず、以下に従来のプロセスにおける典型的な工程の流れを説明する。 ＜イ＞複数の孔１１０を形成する。 ＜ロ＞ＰＴＨ（メッキされたスルーホール）と銅１４０をメッキする。非回路
領域の銅１２５、１４０をエッチングすることによって回路系を定義する。 ＜ハ＞半田マスク１７０を塗布する。 ＜ニ＞ニッケル／金１６０をメッキする。 ＜ホ＞溝２１０を刳りぬく。 ＜ヘ＞支持板、例えば、防火型４（ＦＲ４）或いはビスマレイド・トリアジン
（ＢＴ）１２０材をラミネートする。 ＜ト＞溝２１０を仕上げる。
【０００９】 前記ステップ５においては、溝２１０を刳りぬいて半円形（３次元的に見て、
半円筒形である）を形成するため、バリ３１０と異物粒子３２０とがかなり発生
する（図１２参照）。周知のように、金属バリ３１０は短絡を起こし、又、プラ
スチック異物粒子３２０は孔１１０を塞いでしまうので、完成品における側部接
触点がクランプされた時に開回路を起こしてしまう。
【００１０】 又、前記バリが生じなくても、側壁では、刳りぬき工程により銅層が露出され
てしまうと共に、銅／ニッケル／金層も刳りぬき工具に引きずられてラミネート
された側壁から剥離或いはゆるんでしまう。いずれの場合も製品の使用期間にお
ける信頼性を低下させることになる。
【００１１】 バリ３１０と異物粒子３２０が生じる根本的な原因は、厚膜の銅／ニッケル／
金の金属層１２５、１４０、１５０及び１６０が大きな弾力を有し、刳りぬき加
工により簡単に破壊できないからである。
【００１２】 本発明においては、そのような側部接触部３３０に対する新しい製造プロセス
の開発により、バリや異物粒子が発生せず、又は最小限に抑えられ、ひいては前
記全ての問題を軽減することができる。
【００１３】 以下、本発明における好ましい工程の流れを詳細に説明する。印刷回路板（Ｐ
ＣＢ）や高密度相互接続（ＨＤＩ）の製造技術に熟練する者であれば、種々な変
更ができるが、本発明における好ましい製造工程の流れは次のようである。 ＜イ＞コア材１２０（ＢＴ材より構成され、厚さは約０．４mmであるが、重要な
パラメータではなく、０．２ｍｍから１ｍｍの間における所要の厚さにすること
ができる）に孔１０（径度は約０．５ｍｍであり、一般には０．２５ｍｍから１
ｍｍの間である）を形成する。
【００１４】 ＜ロ＞ＰＴＨ１３０（メッキされたスルーホール）と銅１４０を約２μmから約
６μmの好ましい範囲に薄くメッキするが、約５μmがより好ましい。
【００１５】 ＜ハ＞銅をプリエッチングし、高密度で溝に近い側縁領域１３５に回路パターン
を形成する。
【００１６】 ＜ニ＞溝２１０を刳りぬいて半円筒形の内側接触表面を形成する。
【００１７】 ＜ホ＞ＰＴＨと銅１４０を最終厚さ（約１５μmから約２５μmの範囲であるが、
２０μmがより好ましい）に完全にメッキする。
【００１８】 ＜ヘ＞乾式フィルム開口により非高密度領域におけるニッケル／金領域１５０−
１６０を定義付けると同時に、高密度領域又は側縁領域を完全に開放させた状態
に維持させ、電気メッキ法によりニッケル／金をメッキする。前記ニッケル１５
０の厚さは約５μm（約３μmから約７μmの範囲）であり、前記金の厚さは約０
．７５μm（約０．５μmから約１μmの範囲）である。 言換えれば、ニッケル／金はi）側縁領域、ii）高密度領域及びiii）非高密度
領域における回路を覆うようにメッキされ、非高密度領域における非回路部分の
みが、電気ニッケル／金めっきを行なう間、バス接続メッキの通路として裸銅の
ままに維持される。
【００１９】 ＜ト＞マスクとして金１６０を用い、非高密度回路における銅をエッチングする
。
【００２０】 ＜チ＞支持板（ＦＲ４又はＢＴ材１２０）をラミネートする。
【００２１】 ＜リ＞最終的な仕上げを行なう。
【００２２】 以上のプロセス例において、注意すべきことは半田マスク１７０を使用しない
ことであるが、非金表面領域の保護層として半田マスク１７０の使用が必要な場
合は、次のいずれかの方法を選択することができる。
【００２３】 ａ）前記ステップ７を修正し、乾式フィルムマスクを用いて自然な金マスク１
６０に加えて銅領域を保護して、メッキされたバス領域をエッチングにより露出
させると共に、続く付加の半田マスク１７０の印刷及び穿孔ステップによって、
銅の表面全体を完全に被覆する。又は、 ｂ）非ニッケル／金／銅の領域が必要でなければ、単にステップ７に続いて半
田マスク１７１のステップを加入すればいい。
【００２４】 次に、前記修正ステップａ）を選択した場合のプロセスを説明する。 ＜イ＞孔１１０を形成する。
【００２５】 ＜ロ＞ＰＴＨ１３０と銅を厚さ約２μmから約６μmの範囲に薄くメッキする。
【００２６】 ＜ハ＞高密度領域又は溝側縁に近い領域１３５に銅回路パターンをプリエッチン
グする。
【００２７】 ＜ニ＞溝を刳りぬく。
【００２８】 ＜ホ＞ＰＴＨと前記銅１４０を最終厚さ（約１５μmから約２５μmの範囲）に完
全にメッキする。
【００２９】 ＜ヘ＞乾式フィルム開口により非高密度領域におけるニッケル／金領域１５０−
１６０を定義付けると同時に、高密度領域又は側縁領域を完全開放状態に維持し
て、電気メッキ法によりニッケル／金１５０−１６０をメッキする。
【００３０】 ＜ト＞維持する銅の領域を乾式フィルムで被覆すると共に、銅をエッチングする
（これと同時に、高密度領域又は側縁の近辺領域において自然のエッチングマス
クとしてニッケル／金を使用する）。
【００３１】 ＜チ＞半田マスク１７０を塗布して非露出部分を保護する。前記半田マスクの厚
さは約２０μmから約３０μmであるが、厚さ５０μmの厚い半田マスク１７０を
使用しても良い。
【００３２】 ＜リ＞支持板をラミネートする（ＦＲ４又はＢＴ材）。
【００３３】 ＜ヌ＞最終的な仕上げを行なう。
【００３４】 又、前記修正ステップｂ）を選択した場合は、次の様なプロセスになる。 ＜イ＞孔１１０を形成する。
【００３５】 ＜ロ＞ＰＴＨ１３０（メッキされたスルーホール）と銅を厚さ約２μmから約６
μmの範囲に薄くメッキする。
【００３６】 ＜ハ＞高密度領域、又は溝側縁に近い領域１３５に銅回路パターンをプリエッチ
ングする。
【００３７】 ＜ニ＞溝２１０を刳りぬく。
【００３８】 ＜ホ＞溝２１０を刳りぬく。
【００３９】 ＜ヘ＞ＰＴＨと前記銅１４０を最終厚さ（約１５μmから２５μmの範囲）に完全
にメッキする。
【００４０】 ＜ト＞乾式フィルム開口により非高密度領域におけるニッケル／金領域１５０−
１６０を定義付けると同時に、高密度領域又は側縁領域を完全開放状態に維持し
て、電気メッキ法によりニッケル／金１５０−１６０をメッキする。
【００４１】 ＜チ＞金１６０を用いて、非高密度回路領域に銅をエッチングする。
【００４２】 ＜リ＞半田マスク１７０を塗布し露出しない部分を保護する。前記半田マスクの
厚さは約２０μmから約３０μmであるが、厚さ５０μmの厚い半田マスク１７０
を使用しても良い。
【００４３】 ＜ヌ＞支持板をラミネートする（ＦＲ４又はＢＴ１２０材）。
【００４４】 ＜ル＞最終的な仕上げを行なう。
【００４５】 次に、バリを更に減少させるための精度の高いプロセス手順を説明する。 これはバリを更に減少するために元のプロセスに二つのステップを追加する。
＜ハ−１＞紫外線硬化インクを前記ＰＴＨに詰め、紫外線により該インクを硬化
させて前記ＰＴＨを塞ぐ。 ＜ニ−１＞前記PTHの裏表面（溝２１０を刳りぬいた後の半分）に被覆した前記
紫外線硬化インクを水酸化ナトリウム（ＮａＯＨ）ストリッパーで剥離する。
【００４６】 前記ステップ＜ハ−１＞は、本発明において全ての変更を含むプロセスにおけ
るステップ＜ハ＞の後に行われるものであり、前記ステップ＜ニ−１＞は全ての
変更を含むプロセスにおけるステップ＜ニ＞の後に行われるものである。
【００４７】 追加する以上のステップによりプロセス時間とコストは増加するが、バリ３１
０の発生する可能性をより一層減少させることができると共に、溝を刳りぬく際
に前記紫外線硬化インクで薄銅層を被覆しているため、銅１２５、１３０及び１
４０の剥離を防止できる。 前記ＰＴＨを塞ぐ材料として紫外線硬化インクを例示したが、本発明はこれに
限らず、溝を刳りぬく前に塗布し溝を刳りぬいた後に剥離できるものであれば、
それらの材料又は手段を用いてもよい。
【００４８】 以上のように、本発明の好ましい実施の形態を説明したが、本発明に対する種
々の変更や修正などについては、当該技術に熟練する者であれば容易に達成する
ことは明らかであり、その全ての変更や修正は本発明に含まれるものとする。
【図面の簡単な説明】
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好
適な実施の形態の詳細な説明から明らかにされる。
【図１】スルーホールを有する基板コア材の等角投像図である。
【図２】銅メッキ被覆層を有する同基板の等角投影図である。
【図３】半田マスク層が塗布された同基板の等角投影図である。
【図４】乾式フィルム開口を有するニッケル／金領域を示す等角投影図である
。
【図５】溝を刳りぬくための線を示す等角投影図である。
【図６】（Ａ）〜（Ｂ）図５の刳りぬき線に沿った断面図及び平面図である。
【図７】本発明に係わるプラスチックチップキャリヤを複数組み合わせた状態
を説明する図である。
【図８】本発明を組み合わせた一つのプラスチックチップキャリヤの平面図で
ある。
【図９】同基板の底面図である。
【図１０】本発明を結合した一つのプラスチックチップキャリヤの角部におけ
る構成を示す一部平面図である。
【図１１】本発明を結合した城型チップキャリヤの等角投影図である。
【図１２】従来のプロセスの欠点を説明する図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＡＵ，ＢＲ，Ｃ Ａ，ＣＮ，ＪＰ，ＫＲ，ＭＸ (72)発明者 ジョニー マ タイワン，タオユーアンシェン，ピングチ ェン，ピングチェン・インダストリアル・ ゾーン，クングーヤェー，サード・ロー ド，ナンバー５ (72)発明者 スコット チェン タイワン，タオユーアンシェン，ピングチ ェン，ピングチェン・インダストリアル・ ゾーン，クングーヤェー，サード・ロー ド，ナンバー５ (72)発明者 ポール ウ アメリカ合衆国カリフォルニア州95070， サラトガ，エディンバラ・ドライブ20090 Ｆターム(参考） 4K024 AA09 AB02 BA09 BB11 BC02 FA07 FA08 GA16

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 複数の刳りぬき可能な孔を有するキャリヤ基板に導電性金属メッキを施して、
    導電性金属メッキされたチップキャリヤ基板を形成する工程と、該導電性金属メ
    ッキされたチップキャリヤに一つ又は複数の溝を刳りぬく工程とを含むプラスチ
    ックチップキャリヤの製造プロセスにおいて、 前記導電性金属メッキ工程は、（ａ）前記一つ又は複数の溝を刳りぬく前に、
    厚さが約２μmから約６μmの薄い導電性金属メッキを形成するようにメッキを施
    し、（ｂ）前記溝を刳りぬいた後に、前記導電性金属メッキを最終的な厚さに厚
    くすることで、バリを防止することを特徴とする、プラスチックチップキャリヤ
    の製造プロセス。
  2. 【請求項２】 前記導電性金属が銅であり、前記最終的な厚さが約１５μmから約２５μmの範
    囲であることを特徴とする、請求項１に記載のプラスチックチップキャリヤの製
    造プロセス。
  3. 【請求項３】 薄い導電性金属メッキとパターンエッチングの後、紫外線硬化インク等を塗布
    することにより溝を刳りぬく際に薄い導電性金属メッキを保護する被覆層を形成
    し、その被覆層を溝の刳りぬき後に剥離し、 前記被覆層はバッキング支持を提供すると共に、前記金属メッキ層の剥離を防
    止することを特徴とする、請求項１に記載のプラスチックチップキャリヤの製造
    プロセス。
  4. 【請求項４】 前記導電性金属が銅であり、前記最終的な厚さが約１５μmから約２５μmの範
    囲であることを特徴とする、請求項３に記載のプラスチックチップキャリヤの製
    造プロセス。
  5. 【請求項５】 導電性金属メッキされた基板と、前記導電性金属メッキ及び基板を貫通する一
    つ又は複数の機械刳りぬき部とを有するプラスチックチップキャリヤにおいて、 前記導電性金属メッキは、前記一つ又は複数の機械刳りぬき部が形成される前
    に施される第１の薄導電性金属層と、前記機械刳りぬきの後に最終的な金属メッ
    キの厚さにするために施される少なくとも一つの第２の厚導電性金属層とを備え
    てなることを特徴とする、プラスチックチップキャリヤ。
  6. 【請求項６】 前記第１の薄導電性金属層は、厚さが約２μmから約６μmの範囲であることを
    特徴とする、請求項５に記載のプラスチックチップキャリヤ。
  7. 【請求項７】 前記最終的な厚さが約１５μmから約２５μmの範囲であることを特徴とする、
    請求項６に記載のプラスチックチップキャリヤ。
  8. 【請求項８】 前記導電性金属が銅であることを特徴とする、請求項５に記載のプラスチック
    チップキャリヤ。
  9. 【請求項９】 前記導電性金属が銅であることを特徴とする、請求項６に記載のプラスチック
    チップキャリヤ。
  10. 【請求項１０】 前記導電性金属が銅であることを特徴とする、請求項７に記載のプラスチック
    チップキャリヤ。 【発明の属する技術分野】 【０００１】 本発明は新しい城型ビアホールの製造プロセスに関し、特に従来の製造プロセ
    スにおいて生じるバリや異物粒子によって開回路や短絡回路が発生することによ
    る、電気接触の信頼性の低下を防止できる城型ビアホールの製造プロセス及びそ
    の製品に関するものである。 【０００２】 【本発明に関連する出願】 本出願は１９９９年４月２９日、仮出願番号６０／１３１，４９２の「プラス
    チックチップキャリヤのバリ無し城型（半円筒形ビア）の製造プロセス及びその
    製品」基づくものである。 【０００３】 【従来の技術】 従来、リードレスチップキャリヤはセラミック材及びそのプロセスによって作
    られ、非常に高価であったが、コストダウンをはかるために、リードレスチップ
    キャリヤの代わりにプラスチックチップキャリヤが開発され、コストを今までの
    三分の一に抑えることができるようになった。 【０００４】 【発明が解決しようとする課題】 ところで、この新しいプラスチックチップキャリヤ２２０が完全に従来のセラ
    ミック製の物の代替物として機能するには、欠かせない条件が一つある。それは
    、円筒形のメッキスルーホールから半円筒形を刳りぬくことで、形成される半円
    筒形（城型）のサイドピン１３５に、精度の高い構成及び表面仕上げを施すこと
    である。 しかしながら、従来のプラスチックキャリヤの製造技術ではバリ３１０が発生
    し易く、製造直後に生じる開回路や短絡回路、及び使用中に生じる開回路や短絡
    回路等のトラブルの要因となっていた。 【０００５】 本発明は前記の問題に鑑みてなされたものであり、従来の製造プロセスにおい
    て生じるバリや異物粒子によって開回路や短絡回路が発生することによる電気接
    触の信頼性の低下を防止できる城型ビアホールの製造プロセスの提供を目的とし
    、この発明によれば、キャリヤ基板に銅メッキを施すことにより銅メッキチップ
    キャリヤを形成する工程と、該銅メッキチップキャリヤに一つ又は複数の溝を刳
    りぬく工程とを含むリードレス半導体チップキャリヤの製造プロセスにおいて発
    生するバリや異物粒子を、解消又は最小限に抑えることができる。 【０００６】 また、本発明における改良点は、その一つ又は複数の溝の刳りぬき作業に先立
    って、約２μmから約６μmの薄いメッキ層で銅メッキ処理を行なうことによりバ
    リの発生を防止することである。前記溝を刳りぬいた後、メッキによって銅を厚
    くし、最終的に約１５μmから約２５μmの範囲に達することが好ましい。更に、
    もう一つの改良は前記薄い銅メッキを施した後紫外線（ＵＶ）の照射により硬化
    するインクを保護層として塗布することである。このＵＶ硬化インク層は刳りぬ
    きを行なっている間薄い銅メッキ層を保護すると共に、前記溝の刳りぬく後に剥
    離され又は取り除かれる。又、このＵＶ被覆層はバッキング支持を提供すると共
    に、溝を刳りぬく際に薄い膜銅メッキ層が剥離されてバリの形成を防止する役割
    を持つ。 【０００７】 以上により、銅メッキされた基板と、該銅メッキと基板を貫通する一つ又は複
    数の機械刳りぬき部とを有するリードレス半導体チップキャリヤにおいて、前記
    銅メッキは、溝の機械刳りぬき作業前に施され、厚さが約２μmから約６μmの第
    １の薄膜銅メッキ層を含んでいる。そして、前記機械刳りぬき作業の後に施され
    、厚さを約１５μmから約２５μmの好ましい範囲にするための少なくとも一つの
    厚銅層が提供される。 【０００８】
JP2000620272A 1999-04-29 2000-04-25 プラスチックチップキャリヤの製造プロセス及びプラスチックチップキャリヤ Pending JP2003500845A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13149299P 1999-04-29 1999-04-29
US60/131,492 1999-04-29
US09/548,671 2000-04-13
US09/548,671 US6675472B1 (en) 1999-04-29 2000-04-13 Process and structure for manufacturing plastic chip carrier
PCT/IB2000/000709 WO2000071921A2 (en) 1999-04-29 2000-04-25 Burrless castellation via process and product for plastic chip carrier

Publications (1)

Publication Number Publication Date
JP2003500845A true JP2003500845A (ja) 2003-01-07

Family

ID=26829534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000620272A Pending JP2003500845A (ja) 1999-04-29 2000-04-25 プラスチックチップキャリヤの製造プロセス及びプラスチックチップキャリヤ

Country Status (6)

Country Link
US (2) US6675472B1 (ja)
JP (1) JP2003500845A (ja)
CN (1) CN1174481C (ja)
AU (1) AU6585700A (ja)
TW (1) TW469559B (ja)
WO (1) WO2000071921A2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919717B2 (en) * 2005-08-19 2011-04-05 Honeywell International Inc. Three-dimensional printed circuit board
US8330239B2 (en) * 2009-04-29 2012-12-11 Freescale Semiconductor, Inc. Shielding for a micro electro-mechanical device and method therefor
US8158492B2 (en) 2009-04-29 2012-04-17 Freescale Semiconductor, Inc. MEMS microphone with cavity and method therefor
CN102573289A (zh) * 2010-12-15 2012-07-11 相互股份有限公司 侧边具有导电接触件的积层印刷电路板模组及其制造方法
US9173292B1 (en) * 2011-03-11 2015-10-27 Hittite Microwave Corporation Edge launch transition for a printed circuit board
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
US9437558B2 (en) 2014-12-30 2016-09-06 Analog Devices, Inc. High frequency integrated circuit and packaging for same
CN107072058B (zh) * 2017-06-29 2019-02-26 珠海杰赛科技有限公司 一种印制电路板的制备方法及装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949125A (en) 1965-05-14 1976-04-06 Roberts Arthur H Molded solid plastics articles and a method for their manufacture
US3401126A (en) 1965-06-18 1968-09-10 Ibm Method of rendering noble metal conductive composition non-wettable by solder
US3429040A (en) 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3436818A (en) 1965-12-13 1969-04-08 Ibm Method of fabricating a bonded joint
US3564522A (en) 1966-12-16 1971-02-16 Data Disc Inc Transducer with thin film coil and semiconductor switching
US3672986A (en) * 1969-12-19 1972-06-27 Day Co Nv Metallization of insulating substrates
US4229248A (en) 1979-04-06 1980-10-21 Intel Magnetics, Inc. Process for forming bonding pads on magnetic bubble devices
EP0082902B1 (fr) 1981-12-29 1985-11-27 International Business Machines Corporation Procédé pour souder les broches aux oeillets des conducteurs formés sur un substrat céramique
US4504283A (en) 1982-07-22 1985-03-12 Superior Finishers, Incorporated Cushioned abrasive articles, and method of manufacture
JPS5980946A (ja) * 1982-10-30 1984-05-10 Ngk Insulators Ltd セラミツクリ−ドレスパツケ−ジおよびその製造法
JPS59125642A (ja) 1983-01-05 1984-07-20 Nec Corp リ−ドレスチツプキヤリア
DE3331691A1 (de) 1983-09-02 1985-03-21 Basf Ag, 6700 Ludwigshafen Als positiv arbeitendes aufzeichnungsmaterial geeignetes lichtempfindliches, haertbares gemisch
JPS6035545A (ja) 1983-09-12 1985-02-23 Hitachi Ltd リードレス型セラミツク・チツプ・キヤリア
US4546541A (en) 1983-10-14 1985-10-15 Applied Magnetics Corporation Method of attaching electrical conductors to thin film magnetic transducer
DE3675734D1 (de) 1985-09-30 1991-01-03 Siemens Ag Bauelement fuer die oberflaechenmontage und verfahren zur befestigung eines bauelements fuer die oberflaechenmontage.
JPS62136865A (ja) 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4761699A (en) 1986-10-28 1988-08-02 International Business Machines Corporation Slider-suspension assembly and method for attaching a slider to a suspension in a data recording disk file
JPH07112041B2 (ja) 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4790894A (en) * 1987-02-19 1988-12-13 Hitachi Condenser Co., Ltd. Process for producing printed wiring board
US4929469A (en) * 1988-07-06 1990-05-29 Hayakawa Rubber Co., Ltd. Method of forming a tentative surface protective coating
US5574629A (en) 1989-06-09 1996-11-12 Sullivan; Kenneth W. Solderless printed wiring devices
US4996623A (en) 1989-08-07 1991-02-26 International Business Machines Corporation Laminated suspension for a negative pressure slider in a data recording disk file
US5121190A (en) 1990-03-14 1992-06-09 International Business Machines Corp. Solder interconnection structure on organic substrates
US4999699A (en) 1990-03-14 1991-03-12 International Business Machines Corporation Solder interconnection structure and process for making
US5243142A (en) * 1990-08-03 1993-09-07 Hitachi Aic Inc. Printed wiring board and process for producing the same
US5128746A (en) 1990-09-27 1992-07-07 Motorola, Inc. Adhesive and encapsulant material with fluxing properties
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5334857A (en) 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
EP0584386A1 (de) * 1992-08-26 1994-03-02 International Business Machines Corporation Leiterplatte und Herstellungsverfahren für Leiterplatten
US5319159A (en) * 1992-12-15 1994-06-07 Sony Corporation Double-sided printed wiring board and method of manufacture thereof
US5397240A (en) * 1993-10-26 1995-03-14 International Business Machines Corporation Electrical connector
JPH07154070A (ja) * 1993-12-01 1995-06-16 Nec Corp 印刷配線板の製造方法
US5840402A (en) * 1994-06-24 1998-11-24 Sheldahl, Inc. Metallized laminate material having ordered distribution of conductive through holes
JP3301896B2 (ja) 1995-09-07 2002-07-15 新光電気工業株式会社 チップキャリア用基板及びその製造方法
FR2772998B1 (fr) * 1997-12-23 2000-02-11 Aerospatiale Dispositif et procede d'interconnexion entre deux dispositifs electroniques
US6365979B1 (en) * 1998-03-06 2002-04-02 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
WO2000071921A3 (en) 2001-08-09
TW469559B (en) 2001-12-21
AU6585700A (en) 2000-12-12
CN1349659A (zh) 2002-05-15
US6675472B1 (en) 2004-01-13
CN1174481C (zh) 2004-11-03
US20040141299A1 (en) 2004-07-22
WO2000071921A2 (en) 2000-11-30

Similar Documents

Publication Publication Date Title
US7169313B2 (en) Plating method for circuitized substrates
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
JPH11509990A (ja) 電気回路の上に隆起した金属接点を作成する方法
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
JP2007051336A (ja) 金属板パターン及び回路基板の形成方法
JP5379281B2 (ja) プリント基板の製造方法
JP2003500845A (ja) プラスチックチップキャリヤの製造プロセス及びプラスチックチップキャリヤ
US6801438B1 (en) Electrical circuit and method of formation
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
JP2003218490A (ja) プリント配線板およびその製造方法
JPS58186994A (ja) 印刷配線板の製造方法
KR20100053983A (ko) 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR100787385B1 (ko) 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법
JPH03245593A (ja) プリント配線板の製造方法
KR100319819B1 (ko) 알에프 전력증폭기용 다층 인쇄회로기판의 제조방법
JPH1117315A (ja) 可撓性回路基板の製造法
KR100632597B1 (ko) 보드 온 칩 볼 그리드 어레이 기판의 제조 방법
JPH06314859A (ja) 電子部品搭載用基板及びその製造方法
JP4147642B2 (ja) プリント配線板の製造方法
KR101133120B1 (ko) 반도체 패키지용 기판의 제조방법
JPH01108798A (ja) プリント配線板の製造方法
JPH03147394A (ja) 印刷配線板の製造方法
JP3727374B2 (ja) 多層プリント配線板及びその製造方法
JPH0621611A (ja) プリント配線板の製造方法
JPH0336319B2 (ja)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040210