JPS6035545A - リードレス型セラミツク・チツプ・キヤリア - Google Patents

リードレス型セラミツク・チツプ・キヤリア

Info

Publication number
JPS6035545A
JPS6035545A JP58166691A JP16669183A JPS6035545A JP S6035545 A JPS6035545 A JP S6035545A JP 58166691 A JP58166691 A JP 58166691A JP 16669183 A JP16669183 A JP 16669183A JP S6035545 A JPS6035545 A JP S6035545A
Authority
JP
Japan
Prior art keywords
terminal
terminals
connection wiring
chip carrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58166691A
Other languages
English (en)
Inventor
Hirobumi Nishimaru
西丸 博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58166691A priority Critical patent/JPS6035545A/ja
Publication of JPS6035545A publication Critical patent/JPS6035545A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体チップを実装するケースに係シ、特に
、IC,LSI等の多数個の接続配線用端子をもつ半導
体チップを実装するリードレス型セラミック・チップ・
キャリアに関する。
〔発明の背景〕
従来のリードレス型セラミック・チップ・キャリアの代
表−例を第2図に示す。このリードレス型セラミック・
チップ・キャリアは、搭載する半導体チップの接続配線
用端子を増すと、それに従い前記チップ・キャリアの面
積及び体積は大らくなシ、セラミック・マザーボード、
あるいはプリント回路板へのコネクタを介した実装方法
において一前記チツブ・キャリアの実装個数の減少とい
う点から、実装密度の低下となる。又配線長が長くなる
ことから半導体素子の動作速度が遅くなるという欠膚が
ある。
〔発明の目的〕
本発明の目的は、半導体チップの接続配線用端子が増し
ても、セラミック・チップ・キャリアのセラミック・マ
ザーボードや、プリント回路板への搭載面積を、従来方
式はど増すことなく接続配線用端子数を増すことにある
〔発明の概櫓〕
本発明・f、t di 1図のミニパックのフラットな
面へと、第2図のも亡来のり一ドレス型セラミック・チ
ップ・キャリアの2種の金椙端子をもつものへの半導体
チップの搭載・接続配線技術とを組み合せることによシ
、前記チップ・キャリアの、セラミック・マザーボード
又は、プリント回路板へのコネクタを介した実装方式に
おいて、実装面積を小とし、接続配線端子数を増すよう
にしたものである。
〔発明の実施例〕
本発明の実施例を添伺図面を参照して説明する。
本発明の半導体チップとの接続配線端子は、第1図のミ
ニバンクの接続配線端子W2方式を利用した端子All
と第2図の従来のリードレス型セラミック・チップ・キ
ャリアの接続配線端子X7方式を利用した端子BIOと
からなる。前名端子Allは、従来のリードレス型セラ
ミック・チャブ・キャリアの半導体チップの搭載用端子
C8の一部を接続配線端子に利用したものである。さら
にその延長は、第2層18と第3層19の間を通り第3
層のスルーホール14を介し、てチップ・キャリア裏面
の端子Y13に、接続される。又後者端子B1〔)は、
第1層17と第2層18との間を通シ、チップ・キャリ
アの側面より裏面端子Z12に接続される。
また、端子A、Hの配列であるが、第3図(d)のよう
に、互い違いにすることによシ、半導体チャブの接続配
線端子と、端子A、Bとの配線を、結線同志の短絡、接
触することなく行える。
本実施例の効果としては、従来方式リードレス型セラミ
ック・チップ・キャリアにくらべ、その半導体チップ接
続配線端子数(n)が増すほどに、実装面積は1/2に
近くなる。正確には、^(1記従来型チツプ・キャリア
と同面積であれば、実装可能な半導体チップの接続配線
端子数(Nlは・次式の通りとなる。
N=2n−8(ケ) 第4図tよ、本発明の他の実施例を示すもので、第3図
と異なるのは、端子Z12及び端子Y13に、それぞれ
リードポスト20.21を設けたものである。
この実施例での効果は、前記実施例の効果と同等である
〔発明の目的] 本発明によれば、従来サイズのセラミック・チップ・キ
ャリアであれは、次式の通り接続自己純厨M子数(Nl
を増すことができる。
N=2m−8ケ ITIは従来サイズへの搭載可能な半導体チップの接続
配線端子数。
【図面の簡単な説明】
第1図は、ミニバンクの説明図で(alは外観図、(b
lは矢印CC′方向からの断面図、第2図は、リー ド
レス型セラミック・チップ・キャリアの説明図で(al
は、外観図、(b)は矢印dd’方向からの断面図、第
3図は、本発明の説明図で(a)は表面外匝図、(b)
は裏面外観図、(C)は矢印13方向からの断面図、(
d)は矢印入方向楕円内の拡大図である、第4図は、本
発明の他の実施例の1iJi面図である。 10.11・・・接続配線端子、12.13・・・チッ
プ・キャリア共面端子、14・・・スルーホール、15
゜16・・・配線用ワイヤー。 みj13(’a−ン I ≠2聞体) 乙

Claims (1)

    【特許請求の範囲】
  1. 1、半導体チップを実装するリードレス型セラミック・
    チップ・キャリアにおいて、接続配線用端子を2段に、
    そして互い違いに配列することを特徴とするリードレス
    型セラミック・チップ・キャリア。
JP58166691A 1983-09-12 1983-09-12 リードレス型セラミツク・チツプ・キヤリア Pending JPS6035545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58166691A JPS6035545A (ja) 1983-09-12 1983-09-12 リードレス型セラミツク・チツプ・キヤリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58166691A JPS6035545A (ja) 1983-09-12 1983-09-12 リードレス型セラミツク・チツプ・キヤリア

Publications (1)

Publication Number Publication Date
JPS6035545A true JPS6035545A (ja) 1985-02-23

Family

ID=15835949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58166691A Pending JPS6035545A (ja) 1983-09-12 1983-09-12 リードレス型セラミツク・チツプ・キヤリア

Country Status (1)

Country Link
JP (1) JPS6035545A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6447052U (ja) * 1987-09-16 1989-03-23
JPH01502847A (ja) * 1987-04-03 1989-09-28 アー・ファウ・エル アー・ゲー 分析器の選択送り出し装置
US5032495A (en) * 1988-09-02 1991-07-16 Basf Aktiengesellschaft Tetraazaporphyrins and optical recording medium
EP0689247A1 (en) * 1994-06-24 1995-12-27 International Business Machines Corporation High input/output density MLC flat pack
WO2000071921A2 (en) * 1999-04-29 2000-11-30 Unicap Electronics Inc. Corp. Burrless castellation via process and product for plastic chip carrier

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01502847A (ja) * 1987-04-03 1989-09-28 アー・ファウ・エル アー・ゲー 分析器の選択送り出し装置
JPS6447052U (ja) * 1987-09-16 1989-03-23
US5032495A (en) * 1988-09-02 1991-07-16 Basf Aktiengesellschaft Tetraazaporphyrins and optical recording medium
EP0689247A1 (en) * 1994-06-24 1995-12-27 International Business Machines Corporation High input/output density MLC flat pack
WO2000071921A2 (en) * 1999-04-29 2000-11-30 Unicap Electronics Inc. Corp. Burrless castellation via process and product for plastic chip carrier
WO2000071921A3 (en) * 1999-04-29 2001-08-09 Unicap Electronics Inc Corp Burrless castellation via process and product for plastic chip carrier
US6675472B1 (en) 1999-04-29 2004-01-13 Unicap Electronics Industrial Corporation Process and structure for manufacturing plastic chip carrier

Similar Documents

Publication Publication Date Title
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JPS61101067A (ja) メモリモジユ−ル
JP2568748B2 (ja) 半導体装置
JPS6035545A (ja) リードレス型セラミツク・チツプ・キヤリア
JPH0216791A (ja) 混成集積回路装置
JPH06112395A (ja) 混成集積回路装置
JPH01302757A (ja) 基板集合シート
JPH04340265A (ja) 表面実装型半導体装置
JPH04340264A (ja) 表面実装型半導体装置
JPS5980957A (ja) 半導体装置
JPS5988863A (ja) 半導体装置
JPH0547975A (ja) リードフレームおよび表面実装型半導体装置
JP2822446B2 (ja) 混成集積回路装置
JPH01150332A (ja) プリント回路基板
JPH04179261A (ja) 混成集積回路の実装方法
JPH04267361A (ja) リードレスチップキャリア
JP2001230368A (ja) 集積回路のパッケージ構造
JPH07297340A (ja) 半導体装置におけるリードの配設方法
JPH03296236A (ja) 半導体装置
JPH04181748A (ja) Tabテープ
JPS62286264A (ja) 半導体集積回路装置
JPH0462942A (ja) 半導体装置
JPS5972751A (ja) 半導体装置
JPS6292456A (ja) 集積回路装置
JPH04171847A (ja) 混成集積回路装置