JP5838312B2 - インターポーザおよびその製造方法 - Google Patents

インターポーザおよびその製造方法 Download PDF

Info

Publication number
JP5838312B2
JP5838312B2 JP2011082602A JP2011082602A JP5838312B2 JP 5838312 B2 JP5838312 B2 JP 5838312B2 JP 2011082602 A JP2011082602 A JP 2011082602A JP 2011082602 A JP2011082602 A JP 2011082602A JP 5838312 B2 JP5838312 B2 JP 5838312B2
Authority
JP
Japan
Prior art keywords
substrate
insulating resin
interposer
electrode
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011082602A
Other languages
English (en)
Other versions
JP2012221975A (ja
Inventor
東　和司
和司 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2011082602A priority Critical patent/JP5838312B2/ja
Publication of JP2012221975A publication Critical patent/JP2012221975A/ja
Application granted granted Critical
Publication of JP5838312B2 publication Critical patent/JP5838312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、システムＬＳＩなどの半導体装置を樹脂基板に実装するための中間基板であるインターポーザおよびその製造方法に関するものである。
以下、図５，図６を用いて従来のインターポーザの構造および製造方法を説明する。
図５は従来のインターポーザの構造を示す断面図、図６は従来のインターポーザの貫通電極形成工程を示す工程断面図である。
図５に示すように、インターポーザ１００は、トランジスタ、メモリセルなどの素子を形成している半導体装置と異なり、トランジスタ、メモリセルなどの素子を形成しておらず、半導体装置を外部基板に実装する際の中間基板として用いられる。
従来のインターポーザ１００の製造方法は、まず、Ｓｉ等からなる半導体基板１０２に貫通孔を開け、半導体基板１０２の表面をＳｉＯ２などの絶縁樹脂１３である絶縁膜で絶縁する。この時の膜厚は、一般的に５〜１０μｍである（図６（ａ））。次に、Ｃｕなどの金属で貫通孔内部の導通経路と半導体基板１０２表面の再配線１１０を形成した後、貫通孔内部に絶縁樹脂１３を充填して貫通電極６を形成する。絶縁樹脂１３の充填と同時に、半導体基板１０２の表面にも、再配線１１０の電極形成領域を開口し、絶縁樹脂１３からなるラミネートタイプフォトレジスト膜１１４形成しても良い。詳細には、半導体基板１０２上に塗付した絶縁樹脂１３を大気圧を用いて貫通孔内に充填する（図６（ｂ））。そして、絶縁樹脂１３を硬化させて貫通電極６が完成するが、貫通電極６上の絶縁樹脂１３には窪みが生じる（図６（Ｃ））。さらに、貫通電極６の再配線１１０の形成面に対する裏面側に電極１０６を形成することによりインターポーザ１００を製造していた。
このようなインターポーザ１００に、電極１０６と半導体装置の電極とを電気的に接続するように半導体装置を搭載し、インターポーザ１００を介して半導体装置を実装基板等の外部基板に実装する（例えば、特許文献１参照）。
特開２００５−２９４３２０号公報
しかしながら、前記従来のインターポーザでは、システムＬＳＩ、メモリーＩＣなどの半導体装置の電極に形成したＳｎ−Ａｇ−Ｃｕなどの半田バンプをインターポーザ１００の電極１０６にフリップチップ実装する場合、半導体装置側の半田バンプとインターポーザ１００側のＡｕ、又はＣｕなどの電極１０６が接触する際に半田バンプの半田を溶融する必要がある。このため、ボンディングステージ上にインターポーザ１００を載せ、半導体装置側の半田バンプを加熱する。このインターポーザ１００上の半田の融点は２２０℃を越える温度である。このため、装置の熱源から熱伝達のロスを考慮し、半田と電極の接触界面の到達温度を確実に安定させ、半田を溶融接合するためにはボンディングステージの表面温度設定は３００℃を超えるものとなる。
このようにシステムＬＳＩ、メモリーＩＣなどの半導体装置の電極に形成したＳｎ−Ａｇ−Ｃｕなどの半田バンプをインターポーザ１００の電極１０６にフリップチップ実装する場合、ボンディングステージにインターポーザ１００の底面が接触するため、貫通電極６に充填したエポキシ、又はアクリル、又はポリイミド系の有機材料の絶縁樹脂１３が高温により熱分解して低分子化され変質する。この時、ボンディングステージに絶縁樹脂１３が接着し、ボンディングステージと絶縁樹脂１３が剥がれなくなり、フリップチップ実装の組立生産できなくなるという課題を有している。
本発明は、前記従来の課題を解決するもので、インターポーザに半導体装置を実装する際の、実装不良を抑制することを目的とする。
上記目的を達成するために本発明のインターポーザは、基板と、前記基板の主面に形成される基板電極と、前記基板の主面に対する裏面に形成される再配線と、前記基板を貫通して前記基板電極および前記再配線を電気的に接続する導体を内包する貫通電極と、前記再配線上の一部を含む前記基板の裏面上の一部および前記貫通電極内部に形成される絶縁樹脂と、前記基板の裏面側の前記貫通電極上に形成されて前記絶縁樹脂から突出する突起とを有し、前記突起は前記絶縁樹脂と同じ材料で形成されることを特徴とする。
さらに、本発明のインターポーザの製造方法は、基板の表裏を貫通する貫通孔を形成する工程と、前記基板の主面の前記貫通孔上に基板電極を形成する工程と、前記基板の主面に対する裏面の再配線および前記貫通孔内の導体を形成する工程と、常温より高い第１の温度および大気圧より低い第１の気圧の雰囲気で前記基板の裏面上に絶縁樹脂を貼り付ける工程と、前記大気圧に昇圧して前記貫通孔内と雰囲気との気圧差により前記絶縁樹脂の一部を前記貫通孔内に充填する工程と、前記常温に下げた後、前記基板の裏面上に残った前記絶縁樹脂の一部を選択的に除去する工程と、前記第１の温度に昇温して前記貫通孔上の前記絶縁樹脂を平坦化する工程と、前記第１の温度より高い第２の温度に昇温して前記絶縁樹脂を硬化させると共に前記貫通孔上の前記絶縁樹脂を膨張させて前記基板の裏面側に突起を形成する工程とを有することを特徴とする。
以上により、インターポーザに半導体装置を実装する際の、実装不良を抑制することができる。
以上のように、貫通電極の絶縁樹脂上に、突起を設けることにより、半田バンプを介してインターポーザに半導体装置を実装する際の加熱により、絶縁樹脂が熱分解により低分子化され変質する率を低減し、実装不良を抑制することができる。
本発明のインターポーザの構造を示す断面図 本発明の半導体装置をインターポーザに搭載する方法を説明する断面図 本発明のインターポーザの製造方法における貫通電極形成工程を説明する工程断面図 本発明のインターポーザに半導体装置を実装した状態を示す断面図 従来のインターポーザの構造を示す断面図 従来のインターポーザの貫通電極形成工程を示す工程断面図
以下本発明のインターポーザおよびインターポーザの製造方法について、図面を参照しながら説明する。
図１は本発明のインターポーザの構造を示す断面図であり、図２は本発明の半導体装置をインターポーザに搭載する方法を説明する断面図である。図１，図２において、図５，図６と同じ構成要素については同じ符号を用い、説明を省略する。
図１に示すように、本発明のインターポーザ１６は、Ｓｉ等の半導体あるいは絶縁体からなる基板、例えば半導体基板４の表裏を貫通し、絶縁樹脂１３が充填された貫通電極６を有する。また、半導体基板４の表面の貫通電極６上に基板電極５が形成される。また、半導体基板４の裏面には再配線１７が形成される。貫通電極６の内面に沿って、基板電極５と再配線１７とを電気的に接続する導体１８が形成される。また、再配線１７上を含む半導体基板４の裏面上には、実装時にＢＧＡ等の電極が形成される領域の再配線１７を露出する開口部を設けた絶縁樹脂からなるラミネートタイプフォトレジスト膜１９が形成される。ラミネートタイプフォトレジスト膜１９は絶縁樹脂１３と同じ材料で形成されても良い。さらに、本発明のインターポーザ１６では、半導体基板４の裏面側の貫通電極６上に高さｈの絶縁樹脂からなる突起２０が形成されることを特徴とする。突起２０の高さｈは、ラミネートタイプフォトレジスト膜１９より５〜２０μｍ程度突出させる高さとする。
このようなインターポーザ１６に半導体装置１を搭載する際には、図２に示すように、まず、ボンディングステージ１５と突起２０とが接するように、ボンディングステージ１５上にインターポーザ１６を載置する。次に、半導体電極２と半導体電極２上に半田バンプ３とが形成された半導体装置１を、半田バンプ３と基板電極５とが接するように搭載する。次に、半田バンプ３を加熱溶融後、冷却して、半田バンプ３を介して半導体装置１をインターポーザ１６に固定する。
半田バンプ３の加熱の際には、ボンディングステージ１５が加熱され、ボンディングステージ１５の熱がインターポーザ１６に伝達される。しかしながら、本発明のインターポーザ１６のように、インターポーザ１６に突起２０を設け、突起２０を介してインターポーザ１６をボンディングステージ１５上に搭載することにより、絶縁樹脂１３とボンディングステージ１５とが突起２０のみで接触し、絶縁樹脂１３であるラミネートタイプフォトレジスト膜１９表面全面を介してインターポーザ１６をボンディングステージ１５上に搭載する従来の構成に比べて絶縁樹脂１３とボンディングステージ１５との接触面積が小さくなるため、ボンディングステージ１５から絶縁樹脂１３に伝熱される熱量が抑制されて絶縁樹脂１３の加熱が抑制され、絶縁樹脂１３が高温により熱分解して低分子化されて変質することを抑制し、組立不良を防止することができる。例えば、絶縁材料１３の突起２０がボンディングステージ１５に接触する面積を全体の５％以下程度することができ、結果として絶縁樹脂１３がボンディングステージ１５に接合することが抑制でき、実装不良等を低減させて生産することができる。
ここで、絶縁樹脂からなる突起２０は、貫通電極６の半導体基板４の裏面における断面形状の中心あるいは重心と突起２０の断面形状の中心あるいは重心とが一致するように配置することが好ましい。
これにより半導体装置１をインターポーザ１６にマウントする際の荷重負荷加速度による応力負荷を効率的に分散させ、半導体装置１に伝わるダメージを減少させ、絶縁樹脂１３の破壊，変形による半導体装置１の位置決め不良による組立不良を防止することもできる。
また、貫通電極６はインターポーザ１６の端子数に応じて形成されるが、突起２０は全ての貫通電極６上に形成することは要さず、ボンディングステージ１５上にインターポーザ１６を安定して支持できる箇所および個数の突起２０を形成すれば効果を奏する。
次に、図３を用いて本発明のインターポーザの製造方法を説明する。
図３は本発明のインターポーザの製造方法における貫通電極形成工程を説明する工程断面図であり、Ｓｉインターポーザ１６の貫通電極６に表面を保護する絶縁樹脂１３を充填するプロセスを示す断面図である。
図３において、図５，図６と同じ構成要素については同じ符号を用い、説明を省略する。
まず、半導体基板４の表裏を貫通する貫通孔を形成し、貫通孔の半導体基板４表面側に基板電極５を形成する。次に、温度９０℃、気圧１５０Ｐａの減圧下で、半導体基板４上に絶縁樹脂１３を貼り付ける（図３（ａ））。
その後、雰囲気を大気圧約１ｅ５Ｐａに戻す。その結果、９０℃に昇温されることにより流動性を増している絶縁樹脂１３が、貫通孔内との気圧差により貫通孔内に充填されて貫通電極６が形成される。この際、貫通電極６上の絶縁樹脂１３は貫通孔内に流入されるため、表面に窪みが形成される。これに対応して、貼り付ける絶縁樹脂１３の厚みを従来の厚みより大きくし、貫通孔の周囲の半導体基板４表面に残存する絶縁樹脂１３の膜厚が２５μｍ以上となるように、貼り付ける絶縁樹脂１３の厚みを、例えば３０〜４０μｍに調整することにより、窪み量が抑制されるため好ましい（図３（ｂ））。
次に、絶縁樹脂１３を常温程度まで冷ました後、再配線上の外部端子形成領域にマスク（図示せず）を設け、紫外線を照射して露光することにより感光剤のある絶縁樹脂１３を形成すると共に、紫外線の当たっていない部分を除去する現像プロセス処理をし、インターポーザの外部端子となるＢａｌｌ Ｇｒｉｄ Ａｌｌａｙ等の形成領域を形成するパターニングを行う。
次に、１０℃／ｍｉｎ以上の昇温速度で８０℃〜１００℃、好ましくは絶縁樹脂の流動性が最も高くなる９０℃に絶縁樹脂１３を再度温度上昇させて絶縁樹脂１３の流動性を増加させる。この流動性は絶縁樹脂１３が温度上昇することにより、分子結合力が弱くなり粘度が一旦低下することにより上昇するものである。このように、流動性が増加することにより、絶縁樹脂１３が窪みを解消する方向に流動し、貫通電極６表面の絶縁樹脂１３の窪みが小さくなり、最良の場合絶縁樹脂１３の表面が平坦となる（図３（ｃ））。
最後に、所定硬化温度、例えば１５０℃以上に昇温して絶縁樹脂１３を硬化させる。材料硬化過程においては、絶縁樹脂１３の膨張が発生する。この際、周囲に対して体積の多い貫通電極６部が他の表面の膜厚よりも膨張量が多くなり、また、窪みを減少させていることにより、前記貫通電極６の中心部上に絶縁材料１３の突起２０が形成される（図３（ｄ））。また、突起２０は貫通孔の形状により、その形成位置を調整可能であるが、突起２０は、貫通電極６の半導体基板４の裏面における断面形状の中心あるいは重心と突起２０の断面形状の中心あるいは重心とが一致するように形成することが好ましい。
なお、突起２０の形成は、図３で示した方法に限らず、マスクを用いたエッチング、樹脂の成長等、様々な方法で形成してもかまわない。また、絶縁樹脂１３を変形，成長，成形する方法に限らず、別途同じ絶縁材料からなる突起２０を形成しても良い。さらに、絶縁材料以外の材料からなる突起２０を形成しても良い。
このようにインターポーザ１６に突起２０を設けることにより、突起２０を介してインターポーザ１６をボンディングステージ１５上に搭載して半導体装置を接合する際に、絶縁樹脂１３とボンディングステージ１５とが突起２０のみで接触し、絶縁樹脂１３であるラミネートタイプフォトレジスト膜１９表面全面を介してインターポーザ１６をボンディングステージ１５上に搭載する従来の構成に比べて絶縁樹脂１３とボンディングステージ１５との接触面積が小さくなるため、ボンディングステージ１５から絶縁樹脂１３に伝熱される熱量が抑制されて絶縁樹脂１３の加熱が抑制され、絶縁樹脂１３が高温により熱分解して低分子化されて変質することを抑制し、組立不良を防止することができる。
次に、図４を用いてインターポーザに半導体装置を実装した状態を説明する。
図４は本発明のインターポーザに半導体装置を実装した状態を示す断面図である。
図４に示すように、Ｓｉ等を基板とする半導体装置１は、Ｔｉなどのシード層、密着層を備え、Ａｌ等からなる半導体電極２が形成され、シード層、密着層の上にＳｎ・Ａｇ、Ｓｎ・Ａｇ・ＣｕなどのＰｂフリー半田バンプ３がメッキ法、転写法などで形成されている。また、インターポーザ１６は、半導体基板４にＣｕなどの導体１８（図１参照）で導通経路が設けられた貫通電極６と、半導体基板４の表層にＣｕなどの導体で再配線１７が形成されている。
このようなインターポーザ１６をボンディングステージ１５に吸着などで固定し、半導体装置１をボンディングツール１４に吸着させた状態で、認識カメラを用いてそれぞれの位置を合わせるためのパターン認識、及びアライメントを実施し、半田バンプ３と基板電極５とを接触させると同時にボンディングステージ１５とボンディングツール１４を昇温させ、接合部の半田バンプ３を溶融させてインターポーザ１６と半導体装置１とを接合する。
かかる構成によれば、絶縁樹脂１３を充填した貫通電極６を形成し、絶縁材料１３上にラミネートタイプフォトレジスト膜から５〜２０μｍ程度突出する突起２０を形成することにより、半導体装置１をインターポーザ１６に半田バンプ３を介してフリップチップ実装する際に、インターポーザ１６の絶縁樹脂１３がボンディングステージ１５に部分的にのみ接触し、インターポーザ１６の絶縁樹脂１３がボンディングステージ１５に全面的に接触する場合に比べ、絶縁材料１３への熱影響を低減することができる。このため、ボンディングステージ１５との接触により貫通電極６の絶縁材料１３が高温になって熱分解し、低分子化され、変質し、ボンディングステージ１５に付着することを低減でき、インターポーザ１６がボンディングステージ１５に接着し、生産不良となることを防ぐことができる。
さらに、貫通電極６上の突起２０からボンディングステージ１５の熱が貫通電極６内部に伝わり、さらにボンディングステージ１５と接触している面から半導体基板４の反対面に配線を通じて熱が早く伝わる。これにより半導体装置１の半田バンプ３の昇温を早くすることが可能となり、加熱時間が低減されてダメージ、パッケージの劣化を防ぐ効果がある。
本発明は、インターポーザに半導体装置を実装する際の、実装不良を抑制することができ、システムＬＳＩなどの半導体装置を樹脂基板に実装するための中間基板であるインターポーザおよびその製造方法等に有用である。
１ 半導体装置
２ 半導体電極
３ 半田バンプ
４ 半導体基板
５ 基板電極
６ 貫通電極
１３ 絶縁樹脂
１４ ボンディングツール
１５ ボンディングステージ
１６ インターポーザ
１７ 再配線
１８ 導体
１９ ラミネートタイプフォトレジスト膜
２０ 突起
１００ インターポーザ
１０２ 半導体基板
１０６ 電極
１１０ 再配線
１１４ ラミネートタイプフォトレジスト膜

Claims (10)

  1. 基板と、
    前記基板の主面に形成される基板電極と、
    前記基板の主面に対する裏面に形成される再配線と、
    前記基板を貫通して前記基板電極および前記再配線を電気的に接続する導体を内包する貫通電極と、
    前記再配線上の一部を含む前記基板の裏面上の一部および前記貫通電極内部に形成される絶縁樹脂と、
    前記基板の裏面側の前記貫通電極上に形成されて前記絶縁樹脂から突出する突起と
    を有し、前記突起は前記絶縁樹脂と同じ材料で形成されることを特徴とするインターポーザ。
  2. 前記突起の突出量が前記絶縁樹脂から５〜２０μｍであることを特徴とする請求項１記載のインターポーザ。
  3. 前記貫通電極の前記基板の裏面における断面形状の中心あるいは重心と前記突起の前記絶縁樹脂表面における断面形状の中心あるいは重心とが一致することを特徴とする請求項１または請求項２のいずれかに記載のインターポーザ。
  4. 前記基板がＳｉ半導体基板であることを特徴とする請求項１〜請求項３のいずれかに記載のインターポーザ。
  5. 基板の表裏を貫通する貫通孔を形成する工程と、
    前記基板の主面の前記貫通孔上に基板電極を形成する工程と、
    前記基板の主面に対する裏面の再配線および前記貫通孔内の導体を形成する工程と、
    常温より高い第１の温度および大気圧より低い第１の気圧の雰囲気で前記基板の裏面上に絶縁樹脂を貼り付ける工程と、
    前記大気圧に昇圧して前記貫通孔内と雰囲気との気圧差により前記絶縁樹脂の一部を前記貫通孔内に充填する工程と、
    前記常温に下げた後、前記基板の裏面上に残った前記絶縁樹脂の一部を選択的に除去する工程と、
    前記第１の温度に昇温して前記貫通孔上の前記絶縁樹脂を平坦化する工程と、
    前記第１の温度より高い第２の温度に昇温して前記絶縁樹脂を硬化させると共に前記貫通孔上の前記絶縁樹脂を膨張させて前記基板の裏面側に突起を形成する工程と
    を有することを特徴とするインターポーザの製造方法。
  6. 前記平坦化の際の前記第１の温度への昇温を、１０℃／ｍｉｎ以上の昇温速度で行うことを特徴とする請求項５記載のインターポーザの製造方法。
  7. 前記第１の温度が８０℃〜１００℃であることを特徴とする請求項５または請求項６のいずれかに記載のインターポーザの製造方法。
  8. 前記第２の温度が１５０℃以上であることを特徴とする請求項５〜請求項７のいずれかに記載のインターポーザの製造方法。
  9. 前記第１の気圧が１５０Ｐａであることを特徴とする請求項５〜請求項８のいずれかに記載のインターポーザの製造方法。
  10. 前記基板がＳｉ半導体基板であることを特徴とする請求項５〜請求項９のいずれかに記載のインターポーザの製造方法。
JP2011082602A 2011-04-04 2011-04-04 インターポーザおよびその製造方法 Active JP5838312B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011082602A JP5838312B2 (ja) 2011-04-04 2011-04-04 インターポーザおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011082602A JP5838312B2 (ja) 2011-04-04 2011-04-04 インターポーザおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2012221975A JP2012221975A (ja) 2012-11-12
JP5838312B2 true JP5838312B2 (ja) 2016-01-06

Family

ID=47273204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011082602A Active JP5838312B2 (ja) 2011-04-04 2011-04-04 インターポーザおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5838312B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017136711A (ja) 2016-02-02 2017-08-10 セイコーエプソン株式会社 配線基板、ｍｅｍｓデバイス、液体噴射ヘッド及び液体噴射装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026405A (ja) * 2003-07-01 2005-01-27 Sharp Corp 貫通電極構造およびその製造方法、半導体チップならびにマルチチップ半導体装置

Also Published As

Publication number Publication date
JP2012221975A (ja) 2012-11-12

Similar Documents

Publication Publication Date Title
CN109786340B (zh) 集成扇出封装件及其形成方法
CN107871718B (zh) 半导体封装件及其形成方法
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
US9337165B2 (en) Method for manufacturing a fan-out WLP with package
JP5325736B2 (ja) 半導体装置及びその製造方法
TWI536519B (zh) 半導體封裝結構以及其製造方法
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US9263426B2 (en) PoP structure with electrically insulating material between packages
US8076232B2 (en) Semiconductor device and method of forming composite bump-on-lead interconnection
US7586187B2 (en) Interconnect structure with stress buffering ability and the manufacturing method thereof
KR101763019B1 (ko) 패키지 내 표면 실장 소자, 집적 수동 소자 및/또는 와이어 마운트
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US20120313238A1 (en) Semiconductor chip package assembly and method for making same
TWI550737B (zh) 晶片封裝體及其製造方法
CN109786274B (zh) 半导体器件及其制造方法
TW202025419A (zh) 低翹曲扇出型封裝結構
JP2013197263A (ja) 半導体装置の製造方法
JP5838312B2 (ja) インターポーザおよびその製造方法
JP2011091087A (ja) 半導体装置とその製造方法
JP4593444B2 (ja) 電子部品実装構造体の製造方法
TWI839093B (zh) 電子結構之製法
JP2012099693A (ja) 半導体装置の製造方法
JP4696712B2 (ja) 半導体装置
US20230136778A1 (en) Semiconductor substrate structure and manufacturing method thereof
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141009

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150609

R151 Written notification of patent or utility model registration

Ref document number: 5838312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151