JP7235379B2 - 電子デバイスの製造方法 - Google Patents

電子デバイスの製造方法 Download PDF

Info

Publication number
JP7235379B2
JP7235379B2 JP2019113595A JP2019113595A JP7235379B2 JP 7235379 B2 JP7235379 B2 JP 7235379B2 JP 2019113595 A JP2019113595 A JP 2019113595A JP 2019113595 A JP2019113595 A JP 2019113595A JP 7235379 B2 JP7235379 B2 JP 7235379B2
Authority
JP
Japan
Prior art keywords
electrode
region
resin
paste
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019113595A
Other languages
English (en)
Other versions
JP2020205391A (ja
Inventor
壮人 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2019113595A priority Critical patent/JP7235379B2/ja
Priority to CN202080006098.5A priority patent/CN112997285B/zh
Priority to US17/268,907 priority patent/US11710719B2/en
Priority to PCT/JP2020/022458 priority patent/WO2020255764A1/ja
Publication of JP2020205391A publication Critical patent/JP2020205391A/ja
Application granted granted Critical
Publication of JP7235379B2 publication Critical patent/JP7235379B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/421—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical component consisting of a short length of fibre, e.g. fibre stub
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • G02B6/4262—Details of housings characterised by the shape of the housing
    • G02B6/4263—Details of housings characterised by the shape of the housing of the transisitor outline [TO] can type
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/8393—Reshaping
    • H01L2224/83947—Reshaping by mechanical means, e.g. "pull-and-cut", pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子デバイスの製造方法に関する。
特許文献１には、金属箔にダイパッド及びボンディングパッドを形成する工程と、ロウ材を介してダイパッドに半導体素子を固着する工程と、半導体素子とボンディングパッドとのワイヤボンディングを行う工程と、を含む回路装置の製造方法が記載されている。この製造方法においては、金属箔に分離溝を形成することにより、ダイパッド及びボンディングパッドを分離溝によって互いに分離し、同時に、ダイパッドに半導体素子が固着される予定の領域を囲むように分離溝よりも浅い溝を形成している。
特許文献２には、非導電性のサブマウントの表面に設けられた金属膜に蝋材を付着する工程と、蝋材によって金属膜に半導体発光素子をダイボンドする工程と、ワイヤーを金属膜にワイヤーボンドする工程とを含む半導体装置の製造方法が記載されている。上記の金属膜の表面は金属膜露出領域と蝋材付着領域とを含み、金属膜露出領域内にはサブマウントを露出させる金属除去部が設けられている。金属除去部は、ワイヤーボンド部と蝋材付着領域との間に配置されている。
特開２００４－７１８９８号公報 特開２００５－５６８１号公報
半導体素子等の電子部品をダイボンドする際に、ロウ材に代えて銀ペースト等の金属ペーストが用いられる場合がある。そのような場合、銀ペーストがボンディングパットまで漏れ広がることがある。しかしながら、ワイヤボンディングのための領域に銀ペーストが付着してしまうと、付着した銀ペーストに起因してボンディングワイヤの密着性が低下する等、ワイヤボンディングに不良が発生してしまうおそれがある。
本発明は、このような問題点に鑑みてなされたものであり、ワイヤボンディングに不良が発生することを抑制できる電子デバイスの製造方法を提供することを目的とする。
上述した課題を解決するために、一実施形態に係る電子デバイスの製造方法は、電子部品が実装されるための第１領域とワイヤボンディングのための導電性の第２領域とが設けられた実装基板を準備する第１工程と、前記第２領域を樹脂で被覆する第２工程と、金属ペーストを前記第１領域に塗布する第３工程と、前記金属ペーストによって前記第１領域に前記電子部品を実装する第４工程と、前記第２領域を被覆していた前記樹脂を除去する第５工程と、前記第２領域にボンディングワイヤの一端を接続する第６工程と、を有し、第４工程は、第１領域に塗布された金属ペースト上に電子部品が載置された状態で、実装基板を加熱して金属ペーストを硬化させる加熱工程を含み、第５工程では、加熱工程によって第２領域から剥離した状態の樹脂を除去する。
本発明の一実施形態に係る電子デバイスの製造方法によれば、ワイヤボンディングに不良が発生することを抑制することができる。
図１は、第１実施形態に係る電子デバイス１の構成を示す斜視図である。 図２（ａ）～図２（ｃ）は、第１実施形態に係る電子デバイス１の製造方法を説明するための斜視図である。 図３（ａ）～図３（ｃ）は、第１実施形態に係る電子デバイス１の製造方法を説明するための斜視図である。 図４（ａ）及び図４（ｂ）は、第１実施形態に係る電子デバイス１の製造方法を説明するための斜視図である。 図５は、第２実施形態に係る受光モジュール１Ａの構成を示す断面図である。 図６は、受光部２０のフォトダイオード２１付近の構成を拡大して示す断面図である。 図７は、パッケージ２２及びレンズ２３を取り除いた受光部２０の平面図である。 図８は、第２実施形態に係る受光モジュール１Ａの製造方法を説明するための平面図である。 図９は、第２実施形態に係る受光モジュール１Ａの製造方法を説明するための平面図である。 図１０（ａ）及び図１０（ｂ）は、変形例に係る電子デバイス１の構成を示す斜視図である。 図１１（ａ）～図１１（ｄ）は、比較例に係る電子デバイス１の製造方法を説明するための斜視図である。
［本発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。一実施形態に係る電子デバイスの製造方法は、電子部品が実装されるための第１領域とワイヤボンディングのための導電性の第２領域とが設けられた実装基板を準備する第１工程と、第２領域を樹脂で被覆する第２工程と、金属ペーストを第１領域に塗布する第３工程と、金属ペーストによって第１領域に電子部品を実装する第４工程と、第２領域を被覆していた樹脂を除去する第５工程と、第２領域にボンディングワイヤの一端を接続する第６工程と、を有し、第４工程は、第１領域に塗布された金属ペースト上に電子部品が載置された状態で、実装基板を加熱して金属ペーストを硬化させる加熱工程を含み、第５工程では、加熱工程によって第２領域から剥離した状態の樹脂を除去する。
一実施形態に係る電子デバイスの製造方法においては、第１領域に金属ペーストを塗布する際、第２領域が樹脂で被覆されているので、金属ペーストが第１領域内に収まらなかった場合でも、第２領域に付着しようとした金属ペーストは樹脂に付着することとなる。これにより、第２領域に金属ペーストが付着することが抑制される。第２領域を被覆していた樹脂は、電子部品の実装後の金属ペーストが流動しにくい状態となってから第５工程において除去される。ここで、第４工程において、金属ペーストを硬化させるための実装基板の加熱を利用して樹脂を第２領域から剥離させるので、第５工程において簡単に樹脂を除去できる。これにより、金属ペーストのうち樹脂に付着した部分が樹脂とともに除去される。したがって、樹脂の除去中及び除去後にも、樹脂から露出した第２領域に金属ペーストが付着することが抑制される。以上により、ワイヤボンディングに不良が発生することを抑制できる。
上記の電子デバイスの製造方法において、電子部品は、第１電極が形成された第１面と、第１面と反対側を向き第２電極が形成された第２面と、を含み、第１領域は、第２領域と電気的に分離された導電性の領域であり、第４工程では、第２電極が金属ペーストを介して第１領域に接続されることにより第１領域に電子部品が実装されてもよい。この場合、第１領域に塗布された金属ペーストが第２領域に到達することを樹脂によって妨げるので、第１領域と第２領域との絶縁性が損なわれることを回避できる。
上記の電子デバイスの製造方法において、第６工程では、第１電極と第２領域とをワイヤボンディングによって接続してもよい。この場合、第１領域と第２領域とが比較的近い位置に配置されることが考えられる。したがって、金属ペーストが第２領域に到達することを樹脂によって妨げる構成をより有効に適用することができる。
上記の電子デバイスの製造方法において、樹脂は、ＵＶ硬化型樹脂あるいは熱硬化型樹脂であってもよい。これらの樹脂は、金属ペーストの硬化温度よりも低い温度下で剥離しやすいものが多い。したがって、樹脂として金属ペーストの硬化温度よりも低い温度下で剥離しやすいものを選択することにより、第４工程における加熱によって十分に第２領域の樹脂を剥離させることができる。
上記の電子デバイスの製造方法において、実装基板のうち第２領域の周囲の領域の材料は、酸化アルミニウムあるいは窒化アルミニウムであってもよい。樹脂は、これらの材料から剥離しやすいので、第２工程において実装基板の主面の露出領域まで樹脂で被覆した場合であっても、第４工程における加熱によって主面から樹脂を容易に剥離させることができる。
［本発明の実施形態の詳細］
本発明の実施形態に係る電子デバイスの製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明においては、同一要素又は同一機能を有する要素には同一の符号を付し、重複する説明を省略する場合がある。
（第１実施形態）
図１は、本発明の第１実施形態に係る電子デバイス１の構成を示す斜視図である。図１に示されるように、電子デバイス１は、絶縁性の実装基板２と、実装基板２に実装された半導体チップ３（電子部品）と、を備える。実装基板２は、例えば矩形板状を呈し、半導体チップ３が実装された主面２ａを有している。実装基板２は、例えば酸化アルミニウム又は窒化アルミニウムによって構成されている。実装基板２の主面２ａには、二つの電極パッド４，５が設けられている。
電極パッド４，５は、導電性を有する材料によってメタライズされることにより形成されている。電極パッド４，５の材料の具体例としては、金（Ａｕ）が挙げられる。なお、電極パッド４，５の材料は銀（Ａｇ）であってもよい。一方の電極パッド４は、本実施形態における第１領域の一例であり、半導体チップ３が実装されるための配線パターンを形成している。他方の電極パッド５は、本実施形態における第２領域の一例であり、ワイヤボンディングのための配線パターンを形成している。本実施形態において、電極パッド４，５は、主面２ａ上において互いに離間している。すなわち、電極パッド４は、主面２ａ上において電極パッド５と電気的に分離された領域である。
半導体チップ３は、例えば、銀ペースト（Ａｇペースト）６といった金属ペーストによって電極パッド４に実装されている。Ａｇペースト６は、Ａｇフィラーとエポキシ系のバインダーとを有する。バインダーは、例えば熱硬化型樹脂である。
半導体チップ３は、第１面３ａと第１面３ａの反対側の第２面３ｂとを含む。第１面３ａは、実装基板２と反対側を向く面である。第１面３ａには、例えばＡｕメタライズ等による電極３ｐ（第１電極）が形成されている。電極３ｐは、Ａｕ線からなるワイヤＷ１（ボンディングワイヤ）によって電極パッド５に電気的に接続されている。第２面３ｂは、実装基板２の主面２ａを向く面である。第２面３ｂには、例えばＡｕメタライズ等による電極３ｑ（第２電極）が形成されている。電極３ｑは、Ａｇペースト６によって電極パッド４に電気的に接続されている。半導体チップ３の第１面３ａ及び第２面３ｂのサイズは、それぞれ例えば縦３００μｍ、横７００μｍである。
図２～図４は、第１実施形態に係る電子デバイス１の製造方法を説明するための斜視図である。まず、図２（ａ）に示されるように、電極パッド４，５が設けられた実装基板２を準備する（第１工程）。次に、図２（ｂ）に示されるように、溶融した状態の樹脂７で電極パッド５を被覆する（第２工程）。具体的には、樹脂７のポッティング等を行うことによって樹脂７を電極パッド５に塗布する。例えば、電極パッド５の露出を回避する観点から、電極パッド５の周囲の領域まで樹脂７で被覆してもよい。ただし、少なくとも電極パッド５を樹脂７で被覆すればよい。樹脂７としては、エポキシ系のＵＶ硬化型樹脂が挙げられる。ただし、樹脂７として熱硬化型樹脂が使用されてもよい。
次に、図２（ｃ）に示されるように、実装基板２を加熱することによって樹脂７を硬化させる。具体的には、実装基板２をヒータブロック８上に移送し、ヒータブロック８によって実装基板２を加熱する。例えば、ヒータブロック８の上面８ａに実装基板２を搭載した状態でヒータブロック８の上面８ａを第１の温度（例えば１２０度）まで上昇させる。そして、上面８ａが第１の温度の状態で所定時間（例えば６０分間）待機する。その後、ヒータブロック８上から実装基板２を移送し、実装基板２を冷却する。
実装基板２が冷却されたら、図３（ａ）に示されるように、溶融状態のＡｇペースト６を電極パッド４に塗布する（第３工程）。具体的には、電極パッド４のうち半導体チップ３が実装される領域にＡｇペースト６のポッティング又はスタンピングを行う。このとき、電極パッド４に塗布されたＡｇペースト６が流動し、電極パッド４の周囲まで漏れ広がることもある。
次に、Ａｇペースト６によって電極パッド４に半導体チップ３を実装する（第４工程）。第４工程は、載置工程と加熱工程とを含む。載置工程では、図３（ｂ）に示されるように、電極パッド４に塗布されたＡｇペースト６上に半導体チップ３を載置する。このとき、第１面３ａが実装基板２と反対側を向き、第２面３ｂがＡｇペースト６を介して電極パッド５に向いた状態で、半導体チップ３を実装基板２上に載置する。
加熱工程では、図３（ｃ）に示されるように、電極パッド４に塗布されたＡｇペースト６上に半導体チップ３が載置された状態で、実装基板２を加熱してＡｇペースト６を硬化させる。具体的には、実装基板２を再度ヒータブロック８上に移送し、ヒータブロック８によって実装基板２を加熱する。例えば、ヒータブロック８の上面８ａに実装基板２を搭載した状態で、ヒータブロック８の上面８ａを第１の温度よりも高い第２の温度（例えば１８０度）まで上昇させる。その後、上面８ａが第２の温度の状態で所定時間（例えば６０分間）待機する。これにより、Ａｇペースト６が硬化する。
また、加熱工程において、樹脂７が電極パッド５から剥離する。これは、樹脂７が高温になると、実装基板２の表面（例えばアルミナ）よりも大きく収縮（あるいは膨張）するためと考えられる。本実施形態の例では、表１に示されるように、樹脂７は、Ａｇペースト６の硬化温度下において特に剥離しやすい。表１は、温度ごとの樹脂７の剥離の程度とＡｇペースト６の硬化の程度との関係を示している。このとき、樹脂７が電極パッド５から剥離すると、Ａｇペースト６のうち樹脂７に付着した部分も樹脂７とともに剥離する。
Figure 0007235379000001
次に、図４（ａ）に示されるように、電極パッド５を被覆していた樹脂７を除去する（第５工程）。第５工程では、加熱工程によって電極パッド５から剥離した状態の樹脂７を、例えばピンセット又はエアブロー等を用いて除去する。このとき、樹脂７とともに剥離したＡｇペースト６も除去される。これにより、電極パッド５が露出する。
次に、図４（ｂ）に示されるように、電極パッド５にワイヤＷ１の一端をボンディングによって接続する（第６工程）。また、半導体チップ３の電極３ｐにワイヤＷ１の他端をボンディングによって接続する。これにより、電極３ｐと電極パッド５とがワイヤボンディングによって接続される。以上により、電子デバイス１への半導体チップ３の実装が完了し、電子デバイス１が製造される。
その後、電子デバイス１の他の電子デバイスへの接続等が行われてもよい。例えば、電極パッド４のうち、Ａｇペースト６が塗布されていない領域と他の電子デバイスとをワイヤＷ２によって電気的に接続する。なお、上記第２工程において、ワイヤＷ２の一端が接続される領域を樹脂７で更に被覆してもよい。
以上説明した電子デバイス１の製造方法の作用効果について説明する。本実施形態に係る電子デバイス１の製造方法においては、電極パッド４への半導体チップ３の実装にＡｇペースト６が用いられる。Ａｇペースト６は、汎用性が高く、密着性も高い。したがって、汎用性が高い材料を用いて半導体チップ３と電極パッド４との密着性を確保することができる。
ここで、このようなＡｇペースト６が用いられる場合の比較例に係る製造方法について説明する。図１１（ａ）～図１１（ｄ）は、比較例に係る電子デバイス１Ｘの製造方法を説明するための斜視図である。まず、図１１（ａ）に示されるように、電極パッド４，５が設けられた実装基板２を準備する。この工程は、上記第１工程と同様に行われる。次に、図１１（ｂ）に示されるように、溶融状態のＡｇペースト６を電極パッド４に塗布する。ここでは、上記第３工程と同様に、電極パッド４のうち半導体チップ３が実装される領域にＡｇペースト６のポッティング又はスタンピングを行う。このとき、電極パッド４に塗布されたＡｇペースト６が流動し、電極パッド４の周囲まで漏れ広がる場合がある。
次に、図１１（ｃ）に示されるように、Ａｇペースト６によって電極パッド４に半導体チップ３を実装する。この工程は、上記第４工程と同様に行われる。これにより、Ａｇペースト６が硬化する。一方で、溶融状態において電極パッド４の周囲まで漏れ広がったＡｇペースト６もそのまま硬化する。したがって、硬化したＡｇペースト６によって電極パッド５が覆われる場合もある。
図１１（ｄ）に示されるように、その状態で、電極３ｐと電極パッド５とをワイヤＷ１によって電気的に接続しようとすると、ワイヤＷ１の一端をＡｇペースト６に接続することとなる。しかしながら、このように製造された電子デバイス１Ｘにおいては、電極パッド４，５の絶縁性が損なわれるので、例えば電極３ｑと電極パッド５とに互いに異なる電位がそれぞれ印加される場合、動作不良の原因となる。
また、仮に、電極パッド４を備えていない構成においても、電極パッド５に付着したＡｇペースト６に起因してワイヤボンディングによる密着性が低下する等、ワイヤボンディングに不良が発生してしまうおそれがある。Ａｇペースト６のバインダーが熱により収縮し、収縮に伴って発生するアウトガスがＡｇペースト６の表面に付着するためである。更に、バインダーによってＡｇペースト６にブリードアウト現象が発生するためである。
これに対し、本実施形態に係る電子デバイス１の製造方法においては、電極パッド４にＡｇペースト６を塗布する際、電極パッド５が樹脂７で被覆されているので、Ａｇペースト６が電極パッド４内に収まらなかった場合でも、電極パッド５に付着しようとしたＡｇペースト６は樹脂７に付着することとなる。これにより、電極パッド５にＡｇペースト６が付着することが抑制される。電極パッド５を被覆していた樹脂７は、半導体チップ３の実装後のＡｇペースト６が流動しにくい状態となってから第５工程において除去される。ここで、第４工程において、Ａｇペースト６を硬化させるための実装基板２の加熱を利用して樹脂７を電極パッド５から剥離させるので、第５工程において簡単に樹脂７を除去できる。これにより、Ａｇペースト６のうち樹脂７に付着した部分が樹脂７とともに除去される。したがって、樹脂７の除去中及び除去後にも、樹脂７から露出した電極パッド５にＡｇペースト６が付着することが抑制される。よって、ワイヤボンディングに不良が発生することを抑制できる。以上により、半導体チップ３及び電極パッド４の電気的な接続の信頼性と電極３ｐ及び電極パッド５の電気的な接続の信頼性との両方を高めることができる。
また、半導体チップ３は、電極３ｐが形成された第１面３ａと、第１面３ａと反対側を向き電極３ｑが形成された第２面３ｂと、を含む。電極パッド４は、電極パッド５と電気的に分離された導電性の領域である。第４工程では、電極３ｑがＡｇペースト６を介して電極パッド４に接続されることにより電極パッド４に半導体チップ３が実装される。この場合も、電極パッド４に塗布されたＡｇペースト６が電極パッド５に到達することを樹脂７によって妨げるので、電極パッド４，５の絶縁性が損なわれることを回避できる。これにより、動作不良を回避できる。
また、第６工程では、電極３ｐと電極パッド５とをワイヤボンディングによって接続する。この構成において、電極パッド４と電極パッド５とは、比較的近い位置に配置される。したがって、Ａｇペースト６が電極パッド５に到達することを樹脂７によって妨げる構成をより有効に適用することができる。
樹脂７は、ＵＶ硬化型樹脂あるいは熱硬化型樹脂である。これらの材料は、Ａｇペースト６の硬化温度よりも低い温度下で剥離しやすいものが多い。したがって、樹脂７としてＡｇペースト６の硬化温度よりも低い温度下で剥離しやすいものを選択することにより、第４工程における加熱によって十分に電極パッド５の樹脂７を剥離させることができる。また、金属ペーストとして、Ａｇペースト６以外にも、樹脂７の剥離温度よりも硬化温度が高い材料からなるペーストを用いることもできる。Ａｇペースト６以外の金属ペーストの具体例としては、金ペースト（Ａｕペースト）、銅ペースト（Ｃｕペースト）及び半田（錫鉛）ペースト等が挙げられる。
実装基板２のうち電極パッド５の周囲の領域の材料は、酸化アルミニウムあるいは窒化アルミニウムである。樹脂７は、これらの材料から剥離しやすいので、第２工程において実装基板２の主面２ａの露出領域まで樹脂７で被覆した場合であっても、第４工程における加熱によって主面２ａから樹脂７を容易に剥離させることができる。
（第２実施形態）
次に、第２実施形態として、上記第１実施形態による電子デバイス１の製造方法を含む受光モジュール１Ａの製造方法を説明する。図５は、第２実施形態に係る受光モジュール１Ａの構成を示す断面図であって、入射光の光軸に沿った断面を示している。図５に示されるように、受光モジュール１Ａは、光ファイバに接続される光レセプタクル１０と、光レセプタクル１０に固定された受光部２０とを備える。また、光レセプタクル１０は、ファイバスタブ（スタブフェルール）１２と、金属部材１４と、スリーブ１６と、外郭部材（シェル）１８とを有する。ファイバスタブ１２は、フェルール１１と、光ファイバ１３とを有する。
フェルール１１は、円筒形状（または円柱形状）を有する部材である。フェルール１１の中心軸線は方向Ａ１に沿って延びており、フェルール１１の該中心軸線に垂直な断面は円形である。フェルール１１は、方向Ａ１において並ぶ基端面１１ａ及び先端面１１ｂを有する。先端面１１ｂは、光レセプタクル１０に接続される光コネクタのフェルールとフィジカルコンタクトを行う面であって、例えば球面状に研磨されている。基端面１１ａは、先端面１１ｂとは反対側の面であって、この光レセプタクル１０に取り付けられる受光部２０と対向する。基端面１１ａは、フェルール１１の中心軸線に垂直な面に対して僅かに（例えば８°程度）傾斜している。フェルール１１は、円柱面である外周面１１ｃを更に有する。
フェルール１１は、ファイバ保持孔１１ｄを更に有する。ファイバ保持孔１１ｄは、方向Ａ１に沿って延びており、フェルール１１の中心軸上に形成されている。ファイバ保持孔１１ｄの断面は円形状であり、その内径は光ファイバ１３の外径よりも僅かに大きい。ファイバ保持孔１１ｄの一方の開口は先端面１１ｂに含まれ、ファイバ保持孔１１ｄの他方の開口は基端面１１ａに含まれる。すなわち、ファイバ保持孔１１ｄは、フェルール１１の基端面１１ａと先端面１１ｂとの間を方向Ａ１に沿って貫通している。フェルール１１は、例えばジルコニア（ＺｒＯ２）製である。靱性及びヤング率が高いジルコニアによってフェルール１１が構成されることにより、先端面１１ｂにおいてフィジカルコンタクトを好適に行うことができる。
光ファイバ１３は、例えばシングルモードファイバであって、樹脂被覆が除去された裸ファイバである。光ファイバ１３は、例えば石英製である。光ファイバ１３は、方向Ａ１を長手方向（光軸方向）として延びており、一端１３ａ及び他端１３ｂを有する。光ファイバ１３は、ファイバ保持孔１１ｄに挿入される。そして、先端面１１ｂ側のファイバ保持孔１１ｄの開口から一端１３ａが露出し、基端面１１ａ側のファイバ保持孔１１ｄの開口から他端１３ｂが露出する。一端１３ａは、光レセプタクル１０に接続される光コネクタ側の光ファイバの一端と接触する。他端１３ｂは、受光部２０のフォトダイオード２１（後述）と光学的に結合される。光ファイバ１３の外径は、例えば１２５μｍである。
金属部材１４は、方向Ａ１に延びる貫通孔１４ａを有し、貫通孔１４ａ内にファイバスタブ１２を保持する部材である。金属部材１４は、例えばステンレスといった金属材料からなる。金属部材１４は方向Ａ１に沿って延びる円筒形状を有する。金属部材１４は、基端面１４ｂ及び先端面１４ｃ、並びに外周面１４ｄを有する。基端面１４ｂ及び先端面１４ｃは方向Ａ１において並んでおり、貫通孔１４ａは基端面１４ｂと先端面１４ｃとの間を貫通している。方向Ａ１に垂直な貫通孔１４ａの断面は円形である。基端面１４ｂは、受光部２０のパッケージ２２（後述）と対向する。ファイバスタブ１２は、方向Ａ１に沿って、金属部材１４の貫通孔１４ａに圧入されている。すなわち、フェルール１１の外周面１１ｃは、貫通孔１４ａの内面と接しており、これによりファイバスタブ１２が金属部材１４に固定されている。
スリーブ１６は、方向Ａ１に沿って延びる円筒状の部材であり、例えばセラミック製である。一例では、スリーブ１６はフェルール１１と同じ材料（例えばジルコニア）からなる。スリーブ１６の内径は、ファイバスタブ１２の外径とほぼ等しい。スリーブ１６は、方向Ａ１において並ぶ基端１６ａ及び先端１６ｂを有する。また、スリーブ１６は、外周面１６ｃ及び内周面１６ｄを有する。スリーブ１６の基端１６ａ側の開口からは、ファイバスタブ１２が挿入されている。言い換えれば、スリーブ１６の基端１６ａ側の一部は、フェルール１１の外周面１１ｃと金属部材１４との隙間に挿入されている。したがって、スリーブ１６の外周面１６ｃは金属部材１４と接しており、スリーブ１６の内周面１６ｄはフェルール１１の外周面１１ｃと接している。スリーブ１６の先端１６ｂ側の開口からは、光コネクタフェルールが挿入される。フェルール１１の先端面１１ｂと光コネクタフェルールの先端面とは、スリーブ１６内において互いに接触する。これにより、フェルール１１が保持する光ファイバ１３と、光コネクタフェルールが保持する光ファイバとが、高い結合効率でもって互いに光結合される。
外郭部材１８は、金属部材１４に固定されるとともに光コネクタと接続される部材である。外郭部材１８は、方向Ａ１に沿って延びる円筒状の部材であり、例えば金属製またはステンレス等の合金製である。外郭部材１８は、フランジ部１８ａと、方向Ａ１に沿って延びる貫通孔１８ｄとを有する。また、外郭部材１８は、方向Ａ１において並ぶ基端面１８ｂ及び先端部１８ｃを有する。フランジ部１８ａは、外郭部材１８の外側に向けて突出した円盤状の部分である。フランジ部１８ａは、外郭部材１８の基端面１８ｂ側に設けられており、本実施形態ではフランジ部１８ａの一方の面が基端面１８ｂを構成する。貫通孔１８ｄは、基端面１８ｂと先端部１８ｃとの間を貫通している。方向Ａ１に垂直な貫通孔１８ｄの断面は円形であり、その中心軸線は、ファイバスタブ１２及び金属部材１４の中心軸線と重なる。外郭部材１８は、貫通孔１８ｄの一部として、基端面１８ｂ側の第１の部分１８ｅと、先端部１８ｃ側の第２の部分１８ｆとを含む。第１の部分１８ｅは、基端面１８ｂから方向Ａ１に沿って第２の部分１８ｆまで延びている。第２の部分１８ｆは、先端部１８ｃから方向Ａ１に沿って第１の部分１８ｅまで延びている。そして、第１の部分１８ｅ及び第２の部分１８ｆは、スリーブ１６の先端１６ｂと先端部１８ｃとの間において相互に連結（連通）している。第１の部分１８ｅの内径は、スリーブ１６の外周面１６ｃの外径とほぼ等しいか、僅かに大きい。第２の部分１８ｆの内径は、スリーブ１６の内周面１６ｄの内径よりも僅かに大きい。このように、第１の部分１８ｅの内径は第２の部分１８ｆの内径よりも大きいので、第１の部分１８ｅと第２の部分１８ｆとの間には段差面１８ｇが形成されている。段差面１８ｇは、スリーブ１６の先端１６ｂと対向している。
受光部２０は、第１実施形態の電子デバイス１に相当する。受光部２０は、フォトダイオード２１（受光素子）、パッケージ２２、レンズ２３、ステム２４、キャリア２５、集積回路チップ２６、及び複数のリードピン２７を有する。
ステム２４は、第１実施形態の実装基板２に相当する。ステム２４は、略円形の平板状の絶縁性部材であり、平坦な主面２４ａを有する。主面２４ａは、光レセプタクル１０に接続される光ファイバの光軸（すなわち光ファイバ１３の光軸）と交差する。一例では、主面２４ａは、光レセプタクル１０に接続される光ファイバの光軸（光ファイバ１３の光軸）に対して垂直である。ステム２４は、例えば酸化アルミニウムあるいは窒化アルミニウム等のセラミック材料によって構成されている。
パッケージ２２は、略円筒状の金属部材であり、その中心軸は光ファイバ１３の光軸に沿っている。光ファイバ１３の光軸方向におけるパッケージ２２の基端側の一端２２ａは、円環状の部材２９を介してステム２４の主面２４ａに固定されている。具体的には、円環状の部材２９は該光軸方向における一端面２９ａおよび他端面２９ｂを有する。パッケージ２２の基端側の一端２２ａは部材２９の一端面２９ａに固着されており、ステム２４の主面２４ａは部材２９の他端面２９ｂに固着されている。また、光ファイバ１３の光軸方向におけるパッケージ２２の先端側の一端２２ｂは、円筒状の部材１９を介して金属部材１４に固定されている。具体的には、部材１９の先端側の一端から金属部材１４が挿入され、金属部材１４の外周面と部材１９の内周面とが互いに固着されている。また、パッケージ２２の先端側の一端２２ｂが部材１９の基端側の面に固着されている。パッケージ２２は、例えば鉄ニッケル合金といった材料からなる。
複数のリードピン２７は、ステム２４の主面２４ａと交差する方向に延びる棒状の金属部材である。複数のリードピン２７は、ステム２４を貫通して設けられ、ステム２４に固定されている。複数のリードピン２７は、パッケージ２２およびステム２４によって画成される空間内に配置されるフォトダイオード２１及び集積回路チップ２６に対して電気信号および電源電力の授受を行う。
レンズ２３は、パッケージ２２の内側に保持され、パッケージ２２の内周面に対し樹脂２３ａを介して固定されている。レンズ２３は、光透過部材からなる集光レンズであり、光ファイバ１３の光軸上に配置されている。レンズ２３は、光ファイバ１３の他端１３ｂから出射された光をフォトダイオード２１付近に向けて集光する。フォトダイオード２１からの戻り光を防ぐ為、レンズ２３の光軸は、光ファイバ１３の光軸に対して僅かにオフセットされている。
フォトダイオード２１は、レンズ２３を介して光ファイバ１３の他端１３ｂと光学的に結合されており、光レセプタクル１０に接続される光ファイバからの光を受けて該光の強度に応じた大きさの電流信号を出力する。フォトダイオード２１は、絶縁性のキャリア２５上に搭載され、キャリア２５は集積回路チップ２６上に配置されている。すなわち、フォトダイオード２１は、キャリア２５を介して集積回路チップ２６上に搭載されている。集積回路チップ２６は、フォトダイオード２１からの電流信号を受けて、該電流信号を電圧信号に変換する半導体ＩＣである。
ここで、図６は、受光部２０のフォトダイオード２１付近の構成を拡大して示す側面図である。図６に示されるように、集積回路チップ２６は、第３面２６ｂ及び第３面２６ｂとは反対側の第４面２６ａを有する。第４面２６ａ及び第３面２６ｂは、光ファイバ１３の光軸方向に並んでおり、該光軸方向と交差する（例えば直交する）平面に沿って延びている。集積回路チップ２６は、第４面２６ａにおいてステム２４の主面２４ａと対向する。キャリア２５は、第１面２５ｂ及び第１面２５ｂとは反対側の第２面２５ａを有する。キャリア２５は、第２面２５ａにおいて集積回路チップ２６の第３面２６ｂと対向する。また、フォトダイオード２１は、主面２１ａ及び主面２１ａとは反対側の反対面２１ｂを有し、主面２１ａから光を受ける。キャリア２５は、第１面２５ｂとフォトダイオード２１の反対面２１ｂとが対向するように、第１面２５ｂ上にフォトダイオード２１を搭載する。
図７は、パッケージ２２およびレンズ２３を取り除いた受光部２０の平面図である。図７に示されるように、ステム２４の主面２４ａ上には、基準電位（グランド電位）に規定されるＧＮＤパターン２４ｂが設けられている。また、ステム２４の周縁部には、複数のリードピン２７に含まれるリードピン２７ａ～２７ｆが設けられている。ステム２４は、主面２４ａ上のＧＮＤパターン２４ｂと周縁部のリードピン２７ａ～２７ｆとを電気的に分離するための複数の絶縁領域２４ｃを有している。複数の絶縁領域２４ｃは、それぞれ、リードピン２７ａ～２７ｆの周囲の領域である。ＧＮＤパターン２４ｂには、キャパシタ４１，４２，４４，４５が実装されている。また、ＧＮＤパターン２４ｂは３つの開口を有し、各開口から露出した主面２４ａには、導電性のＧＮＤブロック４３が設けられている。
ここで、ＧＮＤパターン２４ｂは、本実施形態における第１領域の一例であり、第１実施形態の電極パッド４として機能する。また、リードピン２７ａ～２７ｆのそれぞれの上面は、本実施形態における第２領域の一例であり、第１実施形態の電極パッド５として機能する。キャパシタ４１，４２，４４，４５は、それぞれ本実施形態における電子部品の一例であり、第１実施形態の半導体チップ３として機能する。
集積回路チップ２６は、複数の電極２８を有する。本実施形態では、各電極２８は電極パッドである。複数の電極２８は、電極２８ａ～電極２８ｏを含む。電極２８ａ～２８ｃは、フォトダイオード２１と電気的に接続される。具体的には、電極２８ａ，２８ｃはフォトダイオード２１のカソード電極に接続され、バイアス電圧をフォトダイオード２１に印加する。電極２８ｂはフォトダイオード２１のアノード電極に接続され、フォトダイオード２１から出力された電流信号を受ける。電極２８ｄは、フォトダイオード２１へのバイアス電圧を受光モジュール１Ａの外部から入力する。
電極２８ｄは、キャパシタ４１の一方の電極と、ボンディングワイヤを介して電気的に接続されている。キャパシタ４１の該一方の電極は、第１実施形態の電極３ｐに相当し、ボンディングワイヤを介してリードピン２７ｄと電気的に接続されている。キャパシタ４１の他方の電極は、ＧＮＤパターン２４ｂに導電性接着剤を介して電気的に接続されている。キャパシタ４１の該他方の電極は、第１実施形態の電極３ｑに相当する。本実施形態では、導電性接着剤として第１実施形態のＡｇペースト６が採用される。以下の説明においても同様である。
電極２８ｅ，２８ｆは、集積回路チップ２６への電源電圧を受光モジュール１Ａの外部から入力する。電極２８ｅ，２８ｆは、キャパシタ４２の一方の電極（第１実施形態の電極３ｐに相当）と、ボンディングワイヤを介して電気的に接続されている。キャパシタ４２の該一方の電極は、ボンディングワイヤを介してリードピン２７ａと電気的に接続されている。キャパシタ４２の他方の電極（第１実施形態の電極３ｑに相当）は、ＧＮＤパターン２４ｂに導電性接着剤を介して電気的に接続されている。電極２８ｇは、キャパシタ４４の一方の電極（第１実施形態の電極３ｐに相当）と、ボンディングワイヤを介して電気的に接続されている。キャパシタ４４の該一方の電極は、ボンディングワイヤを介してリードピン２７ｂと電気的に接続されている。キャパシタ４４の他方の電極（第１実施形態の電極３ｑに相当）は、ＧＮＤパターン２４ｂに導電性接着剤を介して電気的に接続されている。
電極２８ｈは、キャパシタ４５の一方の電極（第１実施形態の電極３ｐに相当）と、ボンディングワイヤを介して電気的に接続されている。キャパシタ４５の該一方の電極は、ボンディングワイヤを介してリードピン２７ｃと電気的に接続されている。キャパシタ４５の他方の電極（第１実施形態の電極３ｑに相当）は、ＧＮＤパターン２４ｂに導電性接着剤を介して電気的に接続されている。電極２８ｉ，２８ｊは、フォトダイオード２１からの電流信号に基づいて生成された電圧信号を受光モジュール１Ａの外部へ出力する。一方の電極２８ｉは、ボンディングワイヤを介してリードピン２７ｅと電気的に接続されている。また、他方の電極２８ｊは、ボンディングワイヤを介して別のリードピン２７ｆと電気的に接続されている。
なお、複数の電極２８のうち電極２８ｋ～２８ｏは、集積回路チップ２６の基準電位（グランド電位）を規定する。電極２８ｋ～２８ｏは、ボンディングワイヤ及びＧＮＤブロック４３を介してＧＮＤパターン２４ｂと電気的に接続される。また、他の電極２８には、電流モニタ用の電極パッド、及びゲイン調整用の電極パッド等が含まれている。
次に、本実施形態に係る受光モジュール１Ａの製造方法の一例について説明する。以下では、図８及び図９を参照しながら、受光部２０を製造する方法の一例を具体的に説明する。図８及び図９は、第２実施形態に係る受光モジュール１Ａの製造方法を説明するための平面図である。まず、第１実施形態の第１工程と同様に、ステム２４を準備する。ステム２４の主面２４ａには、予めＧＮＤパターン２４ｂが設けられている。また、ステム２４の周縁部には、予め複数のリードピン２７ａ～２７ｆが設けられている。なお、ここで準備されるステム２４の主面２４ａ上には、複数の電極２８が設けられた集積回路チップ２６がさらに実装されていてもよい。
次に、第１実施形態の第２工程と同様に、溶融した状態の複数の樹脂７でリードピン２７ａ～２７ｆの各上面をそれぞれ被覆する。ここでは、リードピン２７ａ～２７ｆの露出を回避する観点から、絶縁領域２４ｃまで被覆されるように樹脂７を塗布してもよい。その状態で、第１実施形態と同様に、ステム２４を加熱することによって各樹脂７を硬化させる。各樹脂７の硬化後、ステム２４を冷却する。ステム２４が冷却されたら、第１実施形態の第３工程と同様に、溶融状態のＡｇペースト６をＧＮＤパターン２４ｂに塗布する。具体的には、ＧＮＤパターン２４ｂのうちキャパシタ４１，４２，４４，４５がそれぞれ実装される複数の領域にＡｇペースト６のポッティング又はスタンピングを行う。
次に、ＧＮＤパターン２４ｂにキャパシタ４１，４２，４４，４５を実装する。まず、第１実施形態の第４工程における載置工程と同様に、ＧＮＤパターン２４ｂに塗布された複数のＡｇペースト６にキャパシタ４１，４２，４４，４５をそれぞれ載置する。例えばキャパシタ４１は、上記一方の電極がステム２４と反対側を向き、上記他方の電極がＡｇペースト６を介してＧＮＤパターン２４ｂに向いた状態で、ステム２４上に載置される。キャパシタ４２，４４，４５についても同様である。次に、第１実施形態の第４工程における加熱工程と同様に、キャパシタ４１，４２，４４，４５が複数のＡｇペースト６上にそれぞれ載置された状態で、ステム２４を加熱して該複数のＡｇペースト６を硬化させる。これにより、複数の樹脂７がリードピン２７ａ～２７ｆ及び複数の絶縁領域２４ｃからそれぞれ剥離する。そして、剥離した各樹脂７を、第１実施形態の第５工程と同様に除去することにより、ステム２４へのキャパシタ４１，４２，４４，４５の実装が完了する（図８参照）。
次に、第１実施形態の第６工程と同様に、ワイヤＷ１によるワイヤボンディングを行う。図９に示されるように、本実施形態では、キャパシタ４１とリードピン２７ｄとをワイヤボンディングし、キャパシタ４２とリードピン２７ａとをワイヤボンディングし、キャパシタ４４とリードピン２７ｂとをワイヤボンディングし、キャパシタ４５とリードピン２７ｃとをワイヤボンディングする。これにより、キャパシタ４１及びリードピン２７ｄがワイヤＷ１を介して電気的に接続される。また、キャパシタ４２及びリードピン２７ａと、キャパシタ４４及びリードピン２７ｂと、キャパシタ４５及びリードピン２７ｃとがそれぞれ電気的にワイヤＷ１を介して電気的に接続される。
また、本実施形態では、複数の電極２８の一部と、上記電子部品とをワイヤボンディングする。具体的には、電極２８ｄとキャパシタ４１とをワイヤボンディングし、電極２８ｅ，２８ｆとキャパシタ４２とをワイヤボンディングし、電極２８ｇとキャパシタ４４とをワイヤボンディングし、電極２８ｈとキャパシタ４５とをワイヤボンディングする。そして、電極２８ｉとリードピン２７ｅとをワイヤボンディングし、電極２８ｊとリードピン２７ｆとをワイヤボンディングする。更に、電極２８ｋ～２８ｏと、対応するＧＮＤブロック４３とをワイヤボンディングする。なお、複数の電極２８の一部と、上記電子部品とのワイヤボンディングは、溶融した状態の複数の樹脂７でリードピン２７ａ～２７ｆの各上面をそれぞれ被覆する前に行われてもよい。
次に、集積回路チップ２６上に、フォトダイオード２１が搭載されたキャリア２５を搭載する。そして、電極２８ａ～２８ｃと、キャリア２５上に設けられるとともにフォトダイオード２１に接続される複数の配線パターンをそれぞれワイヤボンディングする。以上により、キャパシタ４１，４２，４４，４５を含む複数の電子部品のステム２４への実装が完了する。続いて、ステム２４にパッケージ２２及びレンズ２３を取り付けて受光部２０の製造が完了する。この受光部２０を光レセプタクル１０に固定することによって、受光モジュール１Ａを製造する。
以上説明した受光モジュール１Ａの製造方法においては、第１実施形態の各工程をすべて行うので、第１実施形態と同様の作用効果が得られる。特に、ＧＮＤパターン２４ｂ（第１領域）にＡｇペースト６を塗布する際、リードピン２７ａ～２７ｆの上面が樹脂７で被覆されている。したがって、ワイヤボンディングに不良が発生することを抑制できる。
（変形例）
以上の実施形態は、本発明に係る電子デバイスの製造方法の一実施形態について説明したものである。本発明に係る電子デバイスの製造方法は、上述した各実施形態を任意に変更したものとすることができる。
例えば、第１実施形態では、第１領域が導電性を有する電極パッド４である例について説明したが、第１領域は導電性を有しているものに限定されない。また、第１実施形態において、電子部品としての半導体チップ３の第２面３ｂには電極３ｑが形成されていたが、電子部品は第２面３ｂに電極３ｑが形成されているものに限定されない。換言すると、電子部品のうちメタライズされていない面がＡｇペースト６によって実装基板２に接着して固定されていてもよい。図１０（ａ）は、変形例に係る電子デバイス１Ｂの構成を示す斜視図である。電子デバイス１Ｂは、実装基板２に代えて実装基板２Ｂを備え、半導体チップ３に代えて半導体チップ３Ｂを備える点で電子デバイス１と相違する。以下、相違点について説明する。
実装基板２Ｂは、主面２ａに電極パッド４が設けられていない点において実装基板２Ｂと相違する。電子デバイス１Ｂにおいては、酸化アルミニウム又は窒化アルミニウムによって構成された実装基板２Ｂの主面２ａが第１領域に相当する。また、半導体チップ３Ｂは、第１面３ａに電極３ｐ，３ｑの両方が形成され、第２面３ｂに電極３ｑが形成されていない点で半導体チップ３と相違する。電極３ｐ，３ｑは、第１面３ａにおいて互いに電気的に分離されて配置されている。半導体チップ３Ｂは、ＴＩＡ（Trans Impedance Amp）であってもよい。
例えば、第２面３ｂにメタライズのない半導体チップ３Ｂの場合、はんだ、金スズ等のロウ材によって実装すると密着性が十分に得られないことがある。これに対し、Ａｇペースト６によって実装することで十分な密着性が確保される。また、この電子デバイス１Ｂを製造する際にも、電極パッド５が樹脂７で被覆された状態で主面２ａ（第１領域）にＡｇペースト６を塗布することで、ワイヤボンディングに不良が発生することを抑制できる。
また、第１実施形態では、電極３ｐと電極パッド５とがワイヤボンディングされていたが、電極３ｐと電極パッド５とが電気的に接続されていなくてもよい。図１０（ｂ）は、変形例に係る電子デバイス１Ｃの構成を示す斜視図である。電子デバイス１Ｃは、ワイヤＷ３を更に備える点で電子デバイス１と相違する。電子デバイス１Ｃにおいて、ワイヤＷ１の他端は、電極３ｐに接続されておらず、外部の別の電子部品（不図示）等に接続されている。電極３ｐには、ワイヤＷ３の一端がワイヤボンディングによって接続されている。ワイヤＷ３の他端は、電極パッド５には接続されておらず、外部の更に別の電子部品（不図示）等に接続されている。この電子デバイス１Ｃを製造する際にも、電極パッド５が樹脂７で被覆された状態で電極パッド４（第１領域）にＡｇペースト６を塗布することで、ワイヤＷ１によるワイヤボンディングに不良が発生することを抑制できる。
１，１Ｂ，１Ｃ…電子デバイス、１Ａ…受光モジュール、２，２Ｂ…実装基板、２ａ…主面、３，３Ｂ…半導体チップ（電子部品）、３ａ…第１面、３ｂ…第２面、３ｐ…電極（第１電極）、３ｑ…電極（第２電極）、４…電極パッド（第１領域）、５…電極パッド（第２領域）、６…Ａｇペースト（金属ペースト）、７…樹脂、８…ヒータブロック、１０…光レセプタクル、１１…フェルール、１１ａ…基端面、１１ｂ…先端面、１１ｃ…外周面、１１ｄ…ファイバ保持孔、１２…ファイバスタブ、１３…光ファイバ、１３ａ…一端、１３ｂ…他端、１４…金属部材、１４ａ…貫通孔、１４ｂ…基端面、１４ｃ…先端面、１４ｄ…外周面、１６…スリーブ、１６ａ…基端、１６ｂ…先端、１６ｃ…外周面、１６ｄ…内周面、１８…外郭部材、１８ａ…フランジ部、１８ｂ…基端面、１８ｃ…先端部、１８ｄ…貫通孔、１８ｅ…第１の部分、１８ｆ…第２の部分、１８ｇ…段差面、１９…部材、２０…受光部、２１…フォトダイオード（受光素子）、２１ａ…主面、２１ｂ…反対面、２２…パッケージ、２３…レンズ、２３ａ…樹脂、２４…ステム、２４ａ…主面、２４ｂ…ＧＮＤパターン、２４ｃ…絶縁領域、２５…キャリア、２５ａ…第２面、２５ｂ…第１面、２６…集積回路チップ、２６ａ…第４面、２６ｂ…第３面、２７ａ～２７ｆ…リードピン、２８，２８ａ～２８ｏ…電極、２９…部材、４１，４２，４４，４５…キャパシタ、４３…ＧＮＤブロック、Ｗ１，Ｗ２，Ｗ３…ワイヤ（ボンディングワイヤ）。

Claims (5)

  1. 電子部品が実装されるための第１領域とワイヤボンディングのための導電性の第２領域とが設けられた実装基板を準備する第１工程と、
    前記第２領域を樹脂で被覆する第２工程と、
    金属ペーストを前記第１領域に塗布する第３工程と、
    前記金属ペーストによって前記第１領域に前記電子部品を実装する第４工程と、
    前記第２領域を被覆していた前記樹脂を除去する第５工程と、
    前記第２領域にボンディングワイヤの一端を接続する第６工程と、を有し、
    前記第４工程は、前記第１領域に塗布された前記金属ペースト上に前記電子部品が載置された状態で、前記実装基板を加熱して前記金属ペーストを硬化させる加熱工程を含み、
    前記第５工程では、前記加熱工程によって前記第２領域から剥離した状態の前記樹脂を除去する、電子デバイスの製造方法。
  2. 前記電子部品は、第１電極が形成された第１面と、前記第１面と反対側を向き第２電極が形成された第２面と、を含み、
    前記第１領域は、前記第２領域と電気的に分離された導電性の領域であり、
    前記第４工程では、前記第２電極が前記金属ペーストを介して前記第１領域に接続されることにより前記第１領域に前記電子部品が実装される、請求項１に記載の電子デバイスの製造方法。
  3. 前記第６工程では、前記第１電極と前記第２領域とをワイヤボンディングによって接続する、請求項２に記載の電子デバイスの製造方法。
  4. 前記樹脂は、ＵＶ硬化型樹脂あるいは熱硬化型樹脂である、請求項１から請求項３のいずれか一項に記載の電子デバイスの製造方法。
  5. 前記実装基板のうち前記第２領域の周囲の領域の材料は、酸化アルミニウムあるいは窒化アルミニウムである、請求項１から請求項４のいずれか一項に記載の電子デバイスの製造方法。

JP2019113595A 2019-06-19 2019-06-19 電子デバイスの製造方法 Active JP7235379B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019113595A JP7235379B2 (ja) 2019-06-19 2019-06-19 電子デバイスの製造方法
CN202080006098.5A CN112997285B (zh) 2019-06-19 2020-06-08 制造电子设备的方法
US17/268,907 US11710719B2 (en) 2019-06-19 2020-06-08 Method for manufacturing electronic device
PCT/JP2020/022458 WO2020255764A1 (ja) 2019-06-19 2020-06-08 電子デバイスを製造する方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019113595A JP7235379B2 (ja) 2019-06-19 2019-06-19 電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2020205391A JP2020205391A (ja) 2020-12-24
JP7235379B2 true JP7235379B2 (ja) 2023-03-08

Family

ID=73837553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019113595A Active JP7235379B2 (ja) 2019-06-19 2019-06-19 電子デバイスの製造方法

Country Status (4)

Country Link
US (1) US11710719B2 (ja)
JP (1) JP7235379B2 (ja)
CN (1) CN112997285B (ja)
WO (1) WO2020255764A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127219A (ja) 2015-01-08 2016-07-11 三菱電機株式会社 半導体デバイスの製造方法および半導体デバイス
JP2017191895A (ja) 2016-04-14 2017-10-19 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6132588A (en) * 1996-08-09 2000-10-17 Matsushita Electric Works, Ltd. Method for plating independent conductor circuit
CN1216420C (zh) * 2001-12-14 2005-08-24 矽品精密工业股份有限公司 可设置无源元件的芯片承载件
JP4093818B2 (ja) 2002-08-07 2008-06-04 三洋電機株式会社 半導体装置の製造方法
JP2005005681A (ja) 2003-05-20 2005-01-06 Sharp Corp 半導体発光装置およびその製造方法
JP4518114B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
WO2010125858A1 (ja) * 2009-04-29 2010-11-04 株式会社 村田製作所 樹脂多層回路基板及び樹脂多層回路基板の製造方法
JP5851888B2 (ja) * 2012-03-02 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6296687B2 (ja) * 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP6056400B2 (ja) * 2012-11-15 2017-01-11 大日本印刷株式会社 リードフレームの製造方法、半導体装置の製造方法、リードフレーム基材、および半導体装置
JP6116413B2 (ja) * 2013-07-09 2017-04-19 三菱電機株式会社 電力用半導体装置の製造方法
CN105706215B (zh) * 2013-11-06 2018-05-22 夏普株式会社 半导体元件的制造方法和半导体元件
CN106463473A (zh) * 2014-06-26 2017-02-22 凸版印刷株式会社 配线基板、半导体装置以及半导体装置的制造方法
JP5895033B2 (ja) * 2014-07-30 2016-03-30 株式会社加藤電器製作所 電子デバイスの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127219A (ja) 2015-01-08 2016-07-11 三菱電機株式会社 半導体デバイスの製造方法および半導体デバイス
JP2017191895A (ja) 2016-04-14 2017-10-19 ローム株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US11710719B2 (en) 2023-07-25
US20210313297A1 (en) 2021-10-07
CN112997285B (zh) 2024-09-20
JP2020205391A (ja) 2020-12-24
CN112997285A (zh) 2021-06-18
WO2020255764A1 (ja) 2020-12-24

Similar Documents

Publication Publication Date Title
EP1439587B1 (en) Mounting of an LED assembly with self-alignment
KR101016498B1 (ko) 고체 촬상 장치의 제조 방법
KR20000059861A (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
JP2012182491A (ja) ガラスキャップモールディングパッケージ及びその製造方法、並びにカメラモジュール
KR20030007040A (ko) 반도체 장치 및 그 제조 방법
KR20010009350A (ko) 기판이 없는 칩 스케일 패키지 및 그 제조방법
JP2001356249A (ja) フォトダイオードと光ファイバとからなる装置
JPH1050734A (ja) チップ型半導体
JP2000347072A (ja) 光ファイバ並びに光モジュール及びその製造方法並びに光伝達装置
JP7235379B2 (ja) 電子デバイスの製造方法
JP2003188453A (ja) 光電子装置
JP3127584B2 (ja) 樹脂製中空パッケージを用いた半導体装置
JP2002222824A (ja) 半導体装置及びその製造方法
JP7096649B2 (ja) 半導体装置
TW201123540A (en) Optoelectronic component with a semiconductor body, an insulation layer and a planar conductive structure and method for its production
JP2006245359A (ja) 光電変換装置及びその製造方法
TWI578453B (zh) 晶片封裝結構及其封裝方法
JP2658967B2 (ja) 電子パッケージ組立体用支持部材およびこれを用いた電子パッケージ組立体
JP4409074B2 (ja) 半導体装置
KR101607675B1 (ko) 패키지 결합 방법
JP2001267451A (ja) ピン付き配線基板
JPH10213723A (ja) 光半導体モジュール及びその製造方法
KR20080088362A (ko) 반도체 장치의 제조 방법
JP2005159136A (ja) Ｃｏｂ実装用の枠体、パッケージ実装用の枠体、及び半導体装置
KR100806839B1 (ko) 반도체 패키지 제조방법

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20220121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230217

R150 Certificate of patent or registration of utility model

Ref document number: 7235379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150