KR100806839B1 - 반도체 패키지 제조방법 - Google Patents

Abstract

본 발명은 이방성 도전필름을 사용하는 반도체 패키지 제조공정을 단순화할 수 있는 반도체 패키지 제조방법을 제공하는 것을 그 목적으로 한다.

이를 위하여 본 발명은 웨이퍼의 전면에 이방성 도전필름을 부착하되 웨이퍼의 직경보다 작은 직경의 이방성 도전필름을 부착하는 단계와, 상기 이방성 도전필름 위에 백그라인딩 테이프를 부착하는 단계와, 상기 웨이퍼를 백그라인딩하는 단계와, 백그라인딩 후 웨이퍼에서 백그라인딩 테이프를 제거하는 단계와, 웨이퍼를 소잉하는 단계와, 상기 반도체 칩을 서브스트레이트에 열압착하여 직접 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법을 제공한다.

반도체, 패키지, 이방성, 도전필름, 웨이퍼

Description

반도체 패키지 제조방법{Manufacture method for semiconductor package}

도 1 은 종래 이방성 도전필름이 개재된 반도체 패키지를 도시한 개략적인 단면도.

도 2 는 본 발명에 의한 반도체 패키지의 제조방법에 대한 순서도.

도 3 은 본 발명의 제조방법의 제2단계에서 웨이퍼에 이방성 도전필름과 백그라인딩용 테이프가 부착된 상태를 도시한 단면도

도 4 는 백그라인딩이 끝난후 웨이퍼면에 부착되어 있던 백그라인딩용 테이프를 제거하는 상태를 도시한 단면도

도 5 는 본 발명의 제조방법의 일단계로써, 이방성 도전필름이 부착된 웨이퍼를 도시한 단면도.

** 도면의 주요 부분에 대한 부호의 설명 **

1: 반도체 칩 3: 이방성 도전필름

4: 도전성 범프 5: 서브스트레이트

10: 웨이퍼 11: 소잉라인

20: 백그라인딩용 테이프 30: 접착필름

본 발명은 반도체 패키지 제조방법에 관한 것으로서, 보다 상세하게는 웨이퍼의 백그라인딩 및 소잉시 공정을 편리하게 하는 반도체 패키지 제조방법에 관한 것이다.

일반적으로 반도체 패키지는 그 종류에 따라 수지밀봉 패키지, TCP(Tape Carrier Package)패키지, 글래스밀봉 패키지, 금속밀봉 패키지 등이 있다. 이와 같은 반도체 패키지는 실장방법에 따라 삽입형과 표면실장(Surface Mount Technology,SMT)형으로 분류하게 되는데, 삽입형으로서 대표적인 것은 DIP(Dual In-line Package), PGA(Pin Grid Array) 등이 있고, 표면실장형으로서 대표적인 것은 QFP(Quad Flat Package), PLCC(Plastic Leaded Chip Carrier), CLCC(Ceramic LeadedChip Carrier), BGA(Ball Grid Array) 등이 있다.

이와 같은 반도체 패키지는 점차 경박단소하게 제조되어지도록 개발되고 있는 실정이며 아울러 공정이 단순해지도록 하여 생산성을 향상시키도록 노력하고 있다.

기존의 반도체 패키지 제조공정 중 반도체 칩을 서브스트레이트에 부착시킬 때 서브스트레이트와 반도체 칩 사이에 이방성 도전필름을 개재하는 공정이 있다. 상기 이방성 도전필름(Anisotropic Conductive Film:이하 ACF)은 수~수십 마이크로 단위의 얇은 접착수지의 내부에 대략 5㎛의 직경으로 된 다수의 전도성 알맹이에 폴리머(polymer)가 코팅된 것으로, 열압력을 받게 되면 압력에 의해 전도성 알맹이에 코팅된 폴리머가 깨지면서 전도성 알맹이끼리 연결되어 통전상태를 유지하고, 그 외부분은 절연상태가 지속된다.

도 1에 상기 이방성 도전필름(3)에 의해 부착된 반도체 칩(1)과 서브스트레이트(5)를 도시하였다.

상기 반도체 칩(1)은 웨이퍼의 일면에 집적회로를 형성하고, 박판으로 갈아낸 후 상기 웨이퍼를 유닛단위로 잘라낸 것으로써, 집적회로가 설치된 면이 서브스트레이트(5)의 접속패드(5a)와 직접 닿도록 한다.

보다 상세하게 설명하면, 상기 서브스트레이트(5)는 통상 인쇄회로기판(PCB) 또는 리드프레임을 채용하는데 반도체 칩(1)으로 입출력되는 전기신호를 통전시키는 브릿지 역할을 하는 부재로써, 반도체 칩(1)이 실장된 패키지 상태로 마더보드 등에 부착되어 작동하게 된다.

반도체 패키지 제조공정 중 웨이퍼를 백그라인딩(Backgrinding)하고 소잉(Sawing)한 후 칩상태로 완성된 반도체 칩(1)은 상기와 같은 서브스트레이트(5)에 부착되는바, 이와 같은 서브스트레이트(5)에 부착시 서브스트레이트의 접속패드(5a)와 반도체 칩(1)의 메탈패드(1a)가 용이하게 접속되도록 도전성 범프(4)를 개재한다.

상기 도전성 범프(4)는 고온에서 용융되고 저온에서 고착화되는 금속물질로써, 통상 골드(Au), 알루미늄(Al), 구리(Cu) 등을 채용하여 반도체 칩(1)의 메탈패드(1a)에 부착시킨다. 상기와 같이 부착시킨 도전성 범프(4)가 서브스트레이트(5)의 접속패드(5a)에 접촉되면서 반도체 칩(1)과 서브스트레이트(5)가 통전되고 이상태에서 리플로우 챔버를 통과하여 도전성 범프(4)가 융착되도록 하는 것이다.

종래에는 이와 같이 도전성 범프(4)만으로 반도체 칩을 부착시켰으나 공정상에서 상기 도전성 범프(4)가 서브스트레이트(5) 또는 반도체 칩(1)과 분리되는 경우가 있어 접속신뢰성에 문제가 종종 발생하였다.

이를 방지하기 위해 이방성 도전필름(3:Anisotropic Conductive Film)을 상기 도전성 범프(4)가 구비된 반도체 칩(1)과 서브스트레이트(5)사이에 개재하여 전기적인 접속신뢰성 및 접착성을 동시에 향상하였다.

그러나 이방성 도전필름(3)을 사용함으로써 반도체 칩(1)과 서브스트레이트(5)간의 접속신뢰성과 접착성을 향상시킬 수는 있으나 이방성 도전필름(3)을 컷팅하고 서브스트레이트(5)사이에 개재하고, 이방성 도전필름(3)의 커버를 제거하는 등 다수의 공정이 추가되어 생산성이 떨어지는 등의 문제점이 발생하였다.

상술한 종래 기술의 문제점을 해결하고자 안출된 본 발명은 웨이퍼 백그라인딩시 2층으로 웨이퍼를 지지하여 보다 안정적으로 백그라인딩을 실시하고, 이방성 도전필름을 사용하는 반도체 패키지 제조공정을 단순화할 수 있는 반도체 패키지 제조방법을 제공하는 것을 그 목적으로 한다.

상기 목적을 달성하기 위하여 본 발명은 웨이퍼의 전면에 이방성 도전필름을 부착하되 웨이퍼의 직경보다 작은 직경의 이방성 도전필름을 부착하는 단계와, 상기 이방성 도전필름 위에 백그라인딩 테이프를 부착하는 단계와, 상기 웨이퍼를 백그라인딩하는 단계와, 백그라인딩 후 웨이퍼에서 백그라인딩 테이프를 제거하는 단계와, 백그라인딩 테이프가 제거된 웨이퍼를 소잉하여 반도체 칩을 얻는 단계와, 상기 반도체 칩을 서브스트레이트에 열압착하여 직접 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법을 제공한다.

본 발명의 제조방법에 대하여 첨부한 도면을 참조하면서 보다 상세하게 설명한다. 참고로 본 발명을 설명하기에 앞서 설명의 중복을 피하기 위하여 종래 기술과 일치하는 부분에 대해서는 종래 도면 부호를 그대로 인용하기로 한다.

도 2 는 본 발명의 반도체 패키지 제조방법에 관한 순서도이다.

도면을 참조하면, 제1단계(100)에서 이방성 도전필름(3)을 웨이퍼(10)의 회로면에 부착한다. 상기 웨이퍼(10)는 백그라인딩 하기 전상태로써 일면에는 집적회로가 형성되어 있고, 타면은 그라인딩하기 위한 면이다. 상기 웨이퍼(10)에 부착하는 이방성 도전필름(3)은 웨이퍼(10)와 비슷하게 원형으로 부착하되 웨이퍼(10)의 직경보다 다소 작게 부착한다. 상기와 같이 웨이퍼(10)보다 작게 부착하는 이유는 후술하기로 한다.

제2단계(200)에서는 이방성 도전필름(3)이 부착된 웨이퍼(10)에 백그라인딩용 테이프(20)를 부착한다. 상기 백그라인딩용 테이프(20)는 그라인더에 의해 웨이퍼(10)가 그라인딩되면서 발생하는 이물질 또는 물기등이 웨이퍼(10)의 회로면을 타격하지 못하도록 하는 것으로써 웨이퍼(10)의 회로면을 보호하는 테이프이다.

제3단계(300)에서는 이방성 도전필름(3)과 백그라인딩용 테이프(20)가 부착된 웨이퍼(10)의 배면을 갈아내는 백그라인딩 공정을 실시한다. 기존의 백그라인딩 용 테이프(20)만이 있을때보다 지지하는 두께가 넓으므로 박형으로 웨이퍼(10)를 그라인딩할 수 있다.

제4단계(400)에서는 백그라인딩된 웨이퍼(10)에서 백그라인딩용 테이프(20)를 제거한다. 상기 백그라인딩용 테이프(20)를 제거할 때는 이방성 도전필름(3)의 커버(3a)가 같이 제거된다.

제5단계(500)에서는 백그라인딩된 웨이퍼(10)를 소잉한다. 이때 이방성 도전필름(3)은 불투명한 특성을 지니고 있으므로 웨이퍼(10)상에 형성된 소잉라인(11)이 보이지 않게 된다. 이를 위하여 본 발명에 적용된 이방성 도전필름(3)은 웨이퍼(10)보다 작은 직경으로 부착되도록 하여 이방성 도전필름(3)의 가장자리로 소잉라인(11)이 보여지도록 하는 것이다.

상기 소잉라인(11)을 따라 웨이퍼(10)를 용이하게 소잉하여 반도체 칩을 얻을 수 있다.

이때 웨이퍼(10)상에서 노출된 이방성 도전필름(3)에 적용되는 coolant(DI water)에 의해 이방성 도전필름(3)의 접착력이 손상될 수 있는 염려가 있으나, 소잉된 웨이퍼(10) 클리닝시에 수분을 완전히 제거함으로써 접착력에 대한 문제점을 해결할 수 있게 된다.

제6단계(600)에서는 소잉된 반도체 칩(1)의 메탈패드(1a)에 도전성 범프(4)를 부착한다. 상기 도전성 범프(4)는 융점이 낮은 도전성 금속체로써, 서브스트레이트(5)의 접속패드(5a)와 반도체 칩(1)을 용이하게 부착하기 위한 접착제 역할을 하는 동시에 통전수단이 된다.

제7단계(700)에서는 상기와 같이 도전성 범프(4)가 부착되어 있는 반도체 칩(1)을 서브스트레이트(5)에 부착한다. 상기 반도체 칩(1)을 서브스트레이트(5)에 부착할 때는 리플로우 과정을 거치는데 상기 리플로우 과정이라 함은 반도체 패키지를 소성시키는 공정으로써, 도전성 범프(4)가 용융되어 반도체 칩(1)의 메탈패드(1a)와 서브스트레이트(5)의 접속패드(5a)사이에 융착되도록 하고 다시 상온으로 감온시키는 공정을 말한다.

이때 이방성 도전필름(3) 역시 고온에서 녹아 페이스트 상태로 변환되는데 이때 일정한 힘의 압력을 가함으로써 도전성 범프(4)와 서브스트레이트(5)의 접속패드(5a)사이에 분포되어 있는 도전성 알맹이들이 접촉되어 접속신뢰성을 향상시키게 된다.

이하 각 공정에 사용되는 구체적인 도면을 참조하면서 설명하면 다음과 같다.

도 3 은 본 발명의 제조방법의 제2단계에서 웨이퍼(10)에 이방성 도전필름(3)과 백그라인딩용 테이프(20)가 부착된 상태를 도시한 단면도이다. 상기 이방성 도전필름(3)의 가장자리에는 접착력을 지니는 투명한 접착필름(30)을 부착형성하여 웨이퍼(10)의 직경과 동일하게 부착한다.

도 4 는 본 발명에서 백그라인딩이 끝난후 웨이퍼(10)면에 부착되어 있던 백그라인딩용 테이프(20)를 제거하는 상태를 도시한 단면도이다.

도면에서 보는 바와 같이, 백그라인딩용 테이프(20)를 제거하게 되면 그 접착력에 의해 이방성 도전필름(3)의 커버(3a) 역시 제거되고, 도 5에 도시하는 바와 같이 이방성 도전필름(3)이 부착된 웨이퍼(10)를 얻을 수 있다.

도 5 를 참조하면, 웨이퍼(10)의 직경보다 다소 작은 직경의 이방성 도전필름(3)이 커버(3a)가 벗겨진 채로 웨이퍼(10)에 부착되어 있고, 그 주변으로 투명한 접착필름(30)이 형성되어 있다. 상기 투명한 접착필름(30)에 의해 이방성 도전필름(3) 외곽으로 웨이퍼(10)의 소잉라인(11)이 투시된다.

이방성 도전필름(3)은 상술한 바와 같이 불투명한 특성을 지니고 있으므로 소잉공정을 위해서는 상기 투명한 접착필름(30)으로 투시된 소잉라인(11)에 의존하여 소잉하게 된다. 이때 외곽부에는 이방성 도전필름(3)이 부착되지 않으므로 공정에 투입할 수 없게 되는 문제점이 있을 수 있으나 직사각형을 구현하지 못하는 외곽부의 칩들은 기존공정에서도 반도체 패키지를 제조할 수 없으므로 본 발명에서 단점이 되지는 않는다.

상기 소잉라인(11)을 따라 소잉되어 유닛 단위로 구성된 반도체 칩(1)은 개별적으로 도전성 범프(4)가 부착되기도 하지만 소잉되기 전의 웨이퍼(10) 전면에 미리 부착하고 소잉되기도 한다.

도전성 범프(4)가 부착된 상기 반도체 칩들은 리플로우 챔버내에서 소성되면서 열압착을 받아 서브스트레이트(5)의 접속패드(5a)에 부착되면서 이방성 도전필름(3)에 의해 접착성과 접속신뢰성이 향상된다.

본 발명의 반도체 패키지 제조방법을 활용함으로써, 제조공정을 감축시킬 수 있으며 이로 인해 생산성을 향상시킬 수 있다.

기존에 이방성 도전필름을 별도로 반도체 칩의 크기에 맞게 컷팅하고, 커버 를 벗겨내고, 반도체 칩의 배면에 부착하는 공정을 생략함으로써 반도체 패키지 제조공정을 대폭 단순화시킬 수 있다.

이로 인해 반도체 패키지의 생산량을 증가시킬 수 있게 된다.

또한, 종래에는 백그라인딩시 백그라인딩용 테이프에만 의존하였으나 본 발명에서는 이방성 도전필름을 부착하여 백그라인딩을 하므로 2층으로 지지되어 보다 안정적으로 백그라인딩을 실시할 수 있다

Claims (4)

1. 웨이퍼의 전면에 이방성 도전필름을 부착하되 웨이퍼의 직경보다 작은 직경의 이방성 도전필름을 부착하는 단계와,

   상기 이방성 도전필름 위에 백그라인딩 테이프를 부착하는 단계와,

   상기 웨이퍼를 백그라인딩하는 단계와,

   백그라인딩 후 웨이퍼에서 백그라인딩 테이프를 제거하는 단계와,

   백그라인딩 테이프가 제거된 웨이퍼를 소잉하여 반도체 칩을 얻는 단계와,

   상기 반도체 칩을 서브스트레이트에 열압착하여 직접 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법
2. 제 1 항에 있어서,

   상기 이방성 도전필름의 외곽으로는 투명한 접착성의 필름을 부착한 것을 특징으로 하는 반도체 패키지 제조방법.
3. 제 1 항에 있어서,

   상기 웨이퍼를 백그라인딩한 후 웨이퍼 회로면의 메탈패드에 도전성 범프를 부착한 것을 특징으로 하는 반도체 패키지 제조방법.
4. 제 1 항에 있어서,

   상기 웨이퍼에 부착된 이방성 도전필름의 커버는 백그라인딩용 테이프를 제거할 때 백그라인딩 테이프의 접착력에 의해 함께 제거되는 것을 특징으로 하는 반도체 패키지 제조방법

Images