KR20010097790A - 웨이퍼 칩 제조공정 - Google Patents

웨이퍼 칩 제조공정 Download PDF

Info

Publication number
KR20010097790A
KR20010097790A KR1020000022169A KR20000022169A KR20010097790A KR 20010097790 A KR20010097790 A KR 20010097790A KR 1020000022169 A KR1020000022169 A KR 1020000022169A KR 20000022169 A KR20000022169 A KR 20000022169A KR 20010097790 A KR20010097790 A KR 20010097790A
Authority
KR
South Korea
Prior art keywords
tape
wafer
backgrinding
dicing
peeling
Prior art date
Application number
KR1020000022169A
Other languages
English (en)
Inventor
안용국
Original Assignee
안용국
에이스 인더스트리 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안용국, 에이스 인더스트리 주식회사 filed Critical 안용국
Priority to KR1020000022169A priority Critical patent/KR20010097790A/ko
Publication of KR20010097790A publication Critical patent/KR20010097790A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67121Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

본 발명은 웨이퍼 칩 제조공정에 관한 것으로서, 패터닝된 전면(10a)에 백그라인딩 테이프(12)가 부착된 웨이퍼(10)의 배면을 백그라인딩 하는 백그라인딩 공정(S13); 웨이퍼(10)의 배면에 다이싱 테이프(13)를 부착하는 다이싱 테이프 부착공정(S14); 다이싱 테이프(13)가 부착된 웨이퍼(10)로부터 백그라인딩 테이프(12)를 박리하는 백그라인딩 테이프 박리공정(S15); 백그라인딩 테이프가 박리된 웨이퍼(10)를 다이싱 하여 칩(c)을 만드는 다이싱 공정(S16); 칩(c)을 픽업하는 픽업공정(S17);을 포함하는 것을 특징으로 한다. 이러한 공정을 채용함으로써, 웨이퍼를 이동하거나, 다이싱하여 칩으로 만드는 공정에서 손상을 최소화할 수 있다.

Description

웨이퍼 칩 제조공정{wafer chip manufacturing process}
본 발명은 웨이퍼를 다이싱하여 칩(chip)으로 만들기 위한 웨이퍼 칩 제조공정에 관한 것이다.
웨이퍼를 다이싱하여 칩으로 만드는 공정은 여러 공정을 수반한다.
도 1a ∼ 도 1g 는 종래 웨이퍼 칩 제조공정을 도시한 도면이다.
도면을 참조하면, 웨이퍼 칩 제조공정은, 웨이퍼(1)에 미세회로 패턴(1a)을 형성하는 공정(도 1a) ⇒ 미세회로 패턴(1a)이 형성된 웨이퍼(1) 전면에 백그라인딩 테이프(2)를 부착하는 백그라인딩 테이프 부착공정(도 1b) ⇒ 웨이퍼(1)의 배면을 소정의 두께, 예를 들면 100∼300㎛ 정도까지 백그라인딩 하는 백그라인딩 공정(도 1c) ⇒ 웨이퍼(1)에서 백그라인딩 테이프를 박리하는 백그라인딩 테이프 박리공정(도 1d) ⇒ 백그라인딩 된 웨이퍼(1)의 배면에 다이싱 테이프(3)를 부착하는 다이싱 테이프 부착공정(도 1e) ⇒ 웨이퍼(1)를 다이싱하여 칩으로 만드는 다이싱 공정(도 1f) ⇒ 칩을 픽업하는 픽업공정(도 1g) ⇒ 픽업된 칩을 어탯치하는 어탯치공정 순서로 진행되었다.
그런데, 이러한 순서에 따르면, 백그라인딩 공정 완료후 웨이퍼(1)가 100∼300㎛ 정도로 얇아지기 때문에 백그라인딩 박리공정(도 1d)이나 다이싱 테이프 부착 공정(도 1e)을 수행하는 과정에서 웨이퍼가 손상되는 경우가 많았다. 이러한 손상은 웨이퍼의 크기가 클수록 더 심하게 되었다.
또, 백그라인딩 박리공정(도 1d)에서 다이싱 테이프 부착공정(도 1e)으로 이동하는 도중에, 웨이퍼의 두께가 얇기 때문에 웨이퍼가 손상되는 경우가 있다는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하고자 안출된 것으로서, 웨이퍼를 이동하거나, 다이싱하여 칩으로 만드는 공정에서 손상을 최소화할 수 있는 웨이퍼 칩 제조공정을 제공하는 것을 목적으로 한다.
도 1a ∼ 도 1g 는 종래 웨이퍼 칩 제조공정을 도시한 도면,
도 2a ∼ 도 2g 는 본 발명의 웨이퍼 칩 제조공정을 도시한 도면,
도 3은 도 2의 웨이퍼 칩 제조공정의 플로우챠트,
도 4 및 도 5는 점착형 박리테이프를 이용하여 백그라인딩 테이프를 박리하는 공정을 도시한 도면,
도 6 및 도 7은 핫멜트형 박리테이프를 이용하여 백그라인딩 테이프를 박리하는 공정을 도시한 도면.
<도면의 주요부분에 대한 부호 설명>
10 ... 웨이퍼 10a ... 미세회로 패턴
12 ... 백그라인딩 테이프 13 ... 다이싱 테이프
14 ... 점착형 박리테이프 15 ... 핫멜트형 박리테이프
16 ... 히팅롤러 c ... 칩
상기와 같은 목적을 달성하기 위하여, 본 발명에 따른 웨이퍼 칩 제조공정은, 패터닝된 전면(10a)에 백그라인딩 테이프(12)가 부착된 웨이퍼(10)의 배면을 백그라인딩 하는 백그라인딩 공정(S13); 상기 웨이퍼(10)의 배면에 다이싱 테이프(13)를 부착하는 다이싱 테이프 부착공정(S14); 상기 다이싱 테이프(13)가 부착된 웨이퍼(10)로부터 상기 백그라인딩 테이프(12)를 박리하는 백그라인딩 테이프 박리공정(S15); 상기 백그라인딩 테이프가 박리된 웨이퍼를 다이싱 하여 칩(c)을 만드는다이싱 공정(S16); 상기 칩(c)을 픽업하는 픽업공정(S17);을 포함하는 것을 특징으로 한다.
이때, 상기 백그라인딩 테이프(12)는, 감압형 접착제가 도포된 점착형 테이프 또는 자외선 경화형 접착제가 도포된 자외선 경화테이프이다.
한편, 상기 백그라인딩 테이프 박리공정(S15)은, 상기 백그라인딩 테이프(12)의 일측 포인트에 핫멜트형 박리테이프(15)를 히팅하여 열압착한 후, 그 핫멜트형 박리테이프(15)를 잡아당겨 상기 백그라인딩 테이프(12)를 상기 웨이퍼(10)로부터 박리한다.
여기서, 상기 핫멜트형 박리테이프(15)는, 수지로 된 필름상에 열 가소성 핫 멜트 접착제를 3∼50㎛ 정도로 코팅하고, 핫 멜트 접착제가 코팅된 필름을70℃∼250 ℃ 의 건조챔버에서 30초 ∼ 3분간 건조함으로써 형성한다.
그리고, 상기 다이싱 테이프(13)는, 감압형 접착제가 도포된 점착형 테이프 또는 자외선 경화형 접착제가 도포된 자외선 경화테이프이다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 웨이퍼 칩 제조공정을 첨부된 도면을 참조하여 상세히 설명한다.
도 2a ∼ 도 2g 는 본 발명의 웨이퍼 칩 제조공정을 도시한 도면이고, 도 3은 도 2의 웨이퍼 칩 제조공정의 플로우챠트이다.
도면을 참조하면, 본 발명의 웨이퍼 칩 제조공정은, 도 2a에 도시된 바와 같이, 먼저 웨이퍼(10)에 미세회로 패턴(10a)을 형성하는 패턴형성공정(S11)을 수행한다.
다음, 도 2b 에 도시된 바와 같이, 미세회로 패턴(10a)이 형성된 웨이퍼(10) 전면에 백그라인딩 테이프(12)를 부착하는 백그라인딩 테이프 부착공정(S12)을 수행한다. 여기서, 상기 백그라인딩 테이프(12)는 압력을 가하여 웨이퍼(10)에 부착되고 강제로 떼어낼 수 있도록 감압형 접착제가 도포된 테이프이다. 그러나. 백그라인딩 테이프(12)는, 자외선을 가함에 따라 웨이퍼로부터 쉽게 박리되는 자외선 경화형 접착제가 도포된 자외선 경화테이프일 수도 있다.
다음, 도 2c 에 도시된 바와 같이, 웨이퍼(10)의 배면을 소정의 두께로 백그라인딩 하는 백그라인딩 공정(S13)을 수행한다. 백그라인딩 공정(S13)은 백그라인딩 테이프(12)가 부착된 상태에서 웨이퍼(10)의 배면을 다이아몬드 휠(wheel)을 이용한 연마기에 의하여 진행하는 공정으로서, 연마가 완료된 웨이퍼의 두께는100∼300㎛ 정도로 된다.
다음, 백그라인딩 된 웨이퍼(10)를 다이싱 공정을 수행하기 위하여 이동한다. 일반적으로 백그라인딩 공정(S13) 까지를 전처리 공정이라 하고, 이후 공정을 후처리 공정이라 하는데, 전처리 공정이 이루어지는 장소와 후처리 공정이 이루어지는 장소가 다른 경우가 많다. 이때, 웨이퍼를 다른 장소로 운반하는 도중에 웨이퍼의 손상이 발생할 수 있는데, 본원에서는 웨이퍼에 백그라인딩 테이프(12)가 부착된 상태로 운반되기 때문에, 운반중에 웨이퍼의 손상이 최소화된다.
다음, 도 2d 에 도시된 바와 같이, 백그라인딩 된 웨이퍼(10)의 배면에 다이싱 테이프(13)를 부착하는 다이싱 테이프 부착공정(S14)을 수행한다. 이때, 웨이퍼(10)의 전면에는 백그라인딩 테이프(12)가 부착된 상태를 유지하고 있다.
백그라인딩 된 웨이퍼는 그 두께가 매우 얇기 때문에, 종래와 같이 백그라인딩 테이프(S2)가 부착되지 않은 상태에서 소정의 압력을 주어 다이싱 테이프(S3)를 부착하면(도 1d, 도 1e 참조) 그 압력에 의하여 웨이퍼(1)가 깨지는 경우가 있었다. 그러나, 본 발명에서는 백그라인딩 테이프(12)가 부착된 상태에서 다이싱 테이프(13)를 부착하기 때문에 다이싱 테이프(13)를 부착하는 과정에서 소정의 압력이 인가되더라도 그 압력은 백그라인딩 테이프(12)로 분산되고, 이에 따라 웨이퍼(10)가 깨지는 것을 최소화할 수 있다. 여기서, 다이싱 테이프(13)는 압력을 가하여 웨이퍼(10)에 부착되고 강제로 떼어낼 수 있도록 된 감압형 접착제가 도포된 공지의 점착형 테이프가 사용된다. 그러나. 다이싱 테이프(13)는, 자외선을 가함에 따라 웨이퍼로부터 쉽게 박리되는 공지의 자외선 경화형 테이프일 수도 있다.
다음, 도 2e 에 도시된 바와 같이, 웨이퍼(10)에서 백그라인딩 테이프(12)를 박리하는 백그라인딩 테이프 박리공정(S15)을 수행하며, 이때, 웨이퍼(10)의 배면에는 다이싱 테이프(13)가 부착된 상태이다.
백그라인딩 된 웨이퍼는 그 두께가 매우 얇기 때문에, 종래와 같이 다이싱 테이프가 부착되지 않은 상태에서 백그라인딩 테이프(2)를 박리하면(도 1d 참조), 박리력에 의하여 웨이퍼(1)가 깨지는 경우가 있었다. 그러나, 본 발명에서는 다이싱 테이프(13)가 부착된 상태에서 백그라인딩 테이프(12)를 박리하기 때문에, 백그라인딩 테이프(12)를 박리하기 위한 박리력이 인가되더라고 그 박리력은 다이싱 테이프(13)로 분산되고, 이에 따라 웨이퍼(10)가 깨지는 것을 방지할 수 있다.
이러한 백그라인딩 테이프 박리공정(S15)은 다양한 방법을 수행될 수 있다.
도 4 및 도 5는 일반적인 점착형 박리테이프를 이용하여 백그라인딩 테이프를 박리하는 공정을 도시한 도면이다. 즉, 도 4에 도시된 바와 같이, 점착형 박리테이프(14)를 압착롤러(미도시)등을 이용하여 백그라인딩 테이프(12) 상부에 부착시킨 후, 도 5에 도시된 바와 같이, 점착형 박리테이프(14)를 잡아당김으로써 백그라인딩 테이프(12)를 웨이퍼(10)로부터 박리시킨다.
도 6 및 도 7은 핫멜트형 박리테이프를 이용하여 백그라인딩 테이프를 박리하는 공정을 도시한 도면이다. 즉, 백그라인딩 테이프 공정은 도 6 및 도 7에 도시된 바와 같이 핫멜트형 박리테이프(15)를 이용하여 수행할 수 있다. 즉, 도 6에 도시된 바와 같이, 백그라인딩 테이프(12)의 일측 포인트에 핫멜트형 박리테이프(15)를 히팅롤러(16)를 이용하여 열압착하고, 이 핫멜트형 박리테이프(15)를 잡아당김으로써 백그라인딩 테이프(12)를 박리하는 것이다.
핫멜트형 박리테이프(15)는, 수지로 된 필름상에 열 가소성 핫 멜트 접착제를 3∼50㎛ 정도로 코팅하고, 핫 멜트 접착제가 코팅된 필름을 70℃∼250 ℃ 의 건조챔버에서 30초 ∼ 3분간 건조함으로써 형성한다. 히팅롤러(16)는 50∼200℃ 로 가열되어 있으며, 핫멜트형 박리테이프(15)가 열압착되는 위치의 상부에 있다가 하강되면서 열압착을 수행한다.
한편, 상기 백그라인딩 테이프(12)를 자외선 경화형 테이프로 할 경우에, 백그라인딩 테이프(12)의 박리는 자외선을 백그라인딩 테이프(12)에 조사함으로써 접착제가 경화되게 함으로써 백그라인딩 테이프를 웨이퍼로부터 용이하고 쉽게 박리하는 것이다.
다음, 도 2f 에 도시된 바와 같이, 웨이퍼(10)를 다이싱하여 칩(c)으로 만드는 다이싱 공정(S16)을 수행한 후 픽업공정(S17) 및 픽업된 칩을 어탯치하는 어탯치공정(S18)을 수행한다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
상술한 바와 같이, 본 발명에 따른 웨이퍼 칩 제조방법에 따르면, 웨이퍼 전면에 백그라인딩 테이프가 부착된 상태에서 웨이퍼 배면에 다이싱 테이프를 부착하고, 다이싱 테이프가 부착된 상태에서 백그라인딩 테이프를 박리하므로, 부착 및박리 과정에서 웨이퍼에 인가되는 인가력에 의하여 웨이퍼가 깨지는 것을 최소화할 수 있다.
또한, 전처리 공정 후 후처리 공정으로 이동하는 과정에서도, 얇게 백그라인딩 된 웨이퍼에 백그라인딩 테이프가 부착되어 전체적인 두께가 두꺼워지기 때문에, 운반중에 웨이퍼가 손상되는 것을 최소화한다.

Claims (5)

  1. 패터닝된 전면(10a)에 백그라인딩 테이프(12)가 부착된 웨이퍼(10)의 배면을 백그라인딩 하는 백그라인딩 공정(S13);
    상기 웨이퍼(10)의 배면에 다이싱 테이프(13)를 부착하는 다이싱 테이프 부착공정(S14);
    상기 다이싱 테이프(13)가 부착된 웨이퍼(10)로부터 상기 백그라인딩 테이프(12)를 박리하는 백그라인딩 테이프 박리공정(S15);
    상기 백그라인딩 테이프가 박리된 웨이퍼를 다이싱 하여 칩(c)을 형성하는 다이싱 공정(S16);
    상기 칩(c)을 픽업하는 픽업공정(S17);을 포함하는 것을 특징으로 하는 웨이퍼 칩 제조공정.
  2. 제1항에 있어서,
    상기 백그라인딩 테이프(12)는,
    감압형 접착제가 도포된 점착식 테이프 또는 자외선 경화형 접착제가 도포된 자외선 경화테이프인 것을 특징으로 하는 웨이퍼 칩 제조공정.
  3. 제1항 또는 제2항에 있어서,
    상기 백그라인딩 테이프 박리공정(S15)은,
    상기 백그라인딩 테이프(12)의 일측 포인트에 핫멜트형 박리테이프(15)를 히팅하여 부착한 후, 그 핫멜트형 박리테이프(15)를 잡아당겨 상기 백그라인딩 테이프(12)를 상기 웨이퍼(10)로부터 박리하는 것을 특징으로 하는 웨이퍼 칩 제조공정.
  4. 제3항에 있어서,
    상기 핫멜트형 박리테이프(15)는, 수지로 된 필름상에 열 가소성 핫 멜트 접착제를 3∼50㎛ 정도로 코팅하고, 핫 멜트 접착제가 코팅된 필름을 70℃∼250 ℃ 의 건조챔버에서 30초 ∼ 3분간 건조함으로써 형성하는 것을 특징으로 하는 웨이퍼 칩 제조공정.
  5. 제1항에 있어서,
    상기 다이싱 테이프(13)는,
    감압형 접착제가 도포된 점착식 테이프 또는 자외선 경화형 접착제가 도포된 자외선 경화테이프인 것을 특징으로 하는 웨이퍼 칩 제조공정.
KR1020000022169A 2000-04-26 2000-04-26 웨이퍼 칩 제조공정 KR20010097790A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000022169A KR20010097790A (ko) 2000-04-26 2000-04-26 웨이퍼 칩 제조공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000022169A KR20010097790A (ko) 2000-04-26 2000-04-26 웨이퍼 칩 제조공정

Publications (1)

Publication Number Publication Date
KR20010097790A true KR20010097790A (ko) 2001-11-08

Family

ID=19667006

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022169A KR20010097790A (ko) 2000-04-26 2000-04-26 웨이퍼 칩 제조공정

Country Status (1)

Country Link
KR (1) KR20010097790A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040004768A (ko) * 2002-07-05 2004-01-16 삼성전기주식회사 마이크로 전기 기계 구조 칩의 다이싱 방법
KR100806839B1 (ko) * 2001-11-01 2008-02-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조방법
KR101378486B1 (ko) * 2006-08-31 2014-04-10 헨켈 아게 운트 코. 카게아아 다이싱 다이 본딩 필름

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806839B1 (ko) * 2001-11-01 2008-02-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조방법
KR20040004768A (ko) * 2002-07-05 2004-01-16 삼성전기주식회사 마이크로 전기 기계 구조 칩의 다이싱 방법
KR101378486B1 (ko) * 2006-08-31 2014-04-10 헨켈 아게 운트 코. 카게아아 다이싱 다이 본딩 필름

Similar Documents

Publication Publication Date Title
JP3521099B2 (ja) ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
KR102070031B1 (ko) 반도체 웨이퍼의 처리 방법, 반도체 칩 및 표면 보호 테이프
JP4109823B2 (ja) 半導体装置の製造方法
US6319754B1 (en) Wafer-dicing process
JP4392732B2 (ja) 半導体チップの製造方法
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
KR102403580B1 (ko) 쉬운 조립을 위한 초소형 또는 초박형 개별 컴포넌트의 구성
JP4312419B2 (ja) 半導体ウエハの加工方法
KR20050053020A (ko) 기판의 첩부방법
KR20070093929A (ko) 반도체 장치의 제조 방법
JP2006203133A (ja) チップ体の製造方法、デバイスの製造方法およびチップ体固着用粘接着シート
EP1215722A3 (en) Protecting adhesive film for a semiconductor wafer
KR20060123462A (ko) 웨이퍼의 전사방법
JP2003338474A (ja) 脆質部材の加工方法
KR20010097790A (ko) 웨이퍼 칩 제조공정
JP3538070B2 (ja) 半導体装置の製造方法
JP2994356B1 (ja) ウエハ表面保護テープ剥離装置
JP2013524493A (ja) 二面上にチップを備えたウェハを製造するための方法
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP2006294685A (ja) 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ
JP2008098428A (ja) 半導体装置の製造方法
JP2005243910A (ja) 半導体チップの製造方法
JP3535968B2 (ja) チップ体の製造方法およびチップ体製造用粘着シート
JP2638155B2 (ja) 半導体チップの製造方法
JP4000791B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application