KR20070093929A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20070093929A
KR20070093929A KR1020070074970A KR20070074970A KR20070093929A KR 20070093929 A KR20070093929 A KR 20070093929A KR 1020070074970 A KR1020070074970 A KR 1020070074970A KR 20070074970 A KR20070074970 A KR 20070074970A KR 20070093929 A KR20070093929 A KR 20070093929A
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
jig
wafer
tape
semiconductor
Prior art date
Application number
KR1020070074970A
Other languages
English (en)
Inventor
가즈오 데시로기
유조 시모베푸
가즈히로 요시모토
미츠히사 와타나베
요시아키 신조
에이지 요시다
노보루 하야사카
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070093929A publication Critical patent/KR20070093929A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/0007—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality
    • B32B37/003—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding involving treatment or provisions in order to avoid deformation or air inclusion, e.g. to improve surface quality to avoid air inclusion
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B32B37/1018—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure using only vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0831—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using UV radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1452—Polymer derived only from ethylenically unsaturated monomer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Fluid Mechanics (AREA)
  • Quality & Reliability (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 웨이퍼의 백 그라인드, 다이싱, 픽업, 다이본딩까지의 반도체장치의 제조 방법 및 그에 이용되는 반도체 기판용 지그에 관한 것으로, 반도체 기판이 박형화되어도 그 영향이 경미하고 강도가 약화됨에 기인하는 파손을 억제하는 것을 과제로 한다.
외곽 프레임(21)과, 이 외곽 프레임(21)내에 배치되어 내부에 에어를 공급함으로써 형상 변형시키면서 체적을 증감시키는 고무막(22)을 설치하고, 고무막(22)이 체적을 증대하는 경우, 웨이퍼(1)와 고무막(22A) 사이에 배치된 테이프(2 , 6)를 그 중앙으로부터 외측을 향하여 점차적으로 웨이퍼(1)를 향하여 압압하도록 형성 변형하는 구성으로 된 웨이퍼 고정용 지그(20)를 이용하여, 부착 공정, 백 그라인드 공정, 테이프 부착 공정, 픽업 공정, 다이 본딩 공정을 실행한다.
반도체 기판용 지그, 반도체 장치의 제조 방법, 부착 공정, 백 그라인드 공정, 테이프 부착 공정, 픽업 공정, 다이 본딩 공정

Description

반도체 장치의 제조 방법{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조 방법에 관한 것으로, 특히 반도체 기판(웨이퍼)의 배면의 백 그라인드(back grind)에서부터 반도체 소자를 개편화하는 다이싱(dicing), 및 그것을 픽업해서 실장부에 탑재하는 본딩까지의 반도체 장치의 제조 방법 및 이에 이용되는 반도체 기판용 지그에 관한 것이다.
최근, 반도체 패키지는 경박단소(輕薄短小)가 요구되고 있으며, 이에 수반하여 취급되는 웨이퍼도 박형화가 진행되고 있다.
상기의 백 그라인드 등의 각 공정에서는, 웨이퍼 두께가 100μm이하가 되면 종래의 방법에서는 웨이퍼의 반송 및 반도체 제조 처리가 기술적으로 대단히 곤란해진다. 이 때문에, 박형화한 웨이퍼에 대해서도 반송 및 반도체 제조 처리를 확실하게 행하는 방법이 기대되고 있다.
종래, 반도체 기판(이하, 웨이퍼라고 함)을 백 그라인드하고, 이 웨이퍼를 다이싱에 의해 각 반도체 소자로 개편화하고, 개편화된 반도체 소자를 실장 기판 등에 본딩까지의 제조 공정에서는, 테이프에 웨이퍼를 부착한 상태로 반송 및 소정 의 처리가 실시된다. 이 각 제조 공정에 대해서, 도 1을 참조하여 설명한다.
우선 처음에, 도 1의 (A)에 나타낸 바와 같이, 표면 보호 테이프(2)에 웨이퍼(1)의 회로 형성면을 부착한다(부착 공정). 계속해서, 도 1의 (B)에 나타낸 바와 같이, 웨이퍼(1)를 처크(chuck) 테이블(4)에 장착하고, 회전하는 그라인드 숫돌(3)에 의해 웨이퍼(1)의 배면을 백 그라인드한다(백 그라인드 공정). 이에 의해, 웨이퍼(1)는 박형화된다.
다음으로, 박형화된 웨이퍼(1)의 배면에 다이 부착 필름(도시되지 않음)을 붙인다(다이 부착 장착 공정). 한편, 이 공정은 제품 종류에 따라서는 없을 경우도 있다.
그 후, 도 1의 (C)에 나타낸 바와 같이, 웨이퍼(1)에 부착되어 있었던 표면 보호 테이프(2)를 벗김과 동시에, 다이싱용 테이프(6)에 웨이퍼(1)의 배면을 부착한다(테이프 재부착 공정). 다이싱용 테이프(6)는 프레임 형상의 프레임(5)에 미리 배치(配設)되어 있다.
다음으로, 도 1의 (D)에 나타낸 바와 같이, 다이싱 소(7 : dicing saw)를 이용하여 웨이퍼(1)를 소정의 다이싱 라인을 따라서 절단하고, 웨이퍼(1)를 반도체 소자(10)로 개편화한다(개편화 공정).
개편화된 반도체 소자(10)는 도 1의 (E)에 나타낸 바와 같이, 밀어 올리는 핀(11)에 의해 다이싱용 테이프(6)를 통하여 그 배면이 압착되고, 이에 의해 반도체 소자(10)가 다이싱용 테이프(6)로부터 박리된다. 밀어 올리는 핀(11)과 대향하는 상부에는 콜레트(8 : collet)가 위치하고 있고, 박리된 반도체 소자(10)는 콜레 트(8)에 의해 흡착되어 유지된다(픽업 공정).
콜레트(8)에 유지된 반도체 소자(10)는 콜레트(8)가 이동함으로써 실장 기판(9)에 반송되어, 실장 기판(9)상의 소정 위치에 다이 부착 필름을 통하여 접합된다 (본딩 공정). 이상의 공정을 통해서, 웨이퍼(1)에 형성된 반도체 소자(10)는 박형화 및 개편화가 이루어진 뒤에 실장 기판(9)에 실장된다.
백 그라인드 공정에 의해 극단적으로 박형화된 웨이퍼(1)는 종래의 웨이퍼 두께에서는 문제가 되지 않았던 휘어짐이 발생한다. 웨이퍼(1)가 박형화되는 것 자체가 웨이퍼(1)의 절대강도를 저하시키는 직접적인 요인이 되는 이상, 더욱 웨이퍼(1)에 휘어짐이 발생하면, 백 그라인드 공정 이후의 각 제조 공정 및 웨이퍼 반송시에서의 작업성이 악화되고, 또한 파손 장해의 한 원인이 된다.
이 문제는 특히 테이프 재부착 공정에 있어서 현저하게 나타난다. 즉, 테이프의 부착시에 있어서, 웨이퍼(1)가 박형이면, 웨이퍼(1)와 다이싱용 테이프(6) 사이에 기포가 들어가기 쉽다.
기포가 들어가면, 이 위치에서는 웨이퍼(1)와 다이싱용 테이프(6)가 접착되지 않기 때문에, 양자 1 과 6의 접합 강도가 저하해버린다. 또한, 열 인가가 행하여지면 기포가 팽창하고, 웨이퍼(1)와 다이싱용 테이프(6)가 더욱 박리된다. 이 때문에, 기포가 들어가면, 후에 실시되는 공정(개편화 공정 등)에서 적정한 처리가 실시되지 않을 우려가 있고, 반도체 제조 처리의 수율(yield)이 저하하고, 또한 최악의 경우에는 기포의 팽창 등에 의해 웨이퍼(1)가 파손될 우려가 있다.
한편, 보호 테이프를 벗길 경우에 있어서도, 표면 보호 테이프(2)를 벗길 때 웨이퍼(1)가 쪼개지거나, 외주로부터 벗기는 초기의 단계에서도 웨이퍼(1)가 동시에 쪼개질 수 있다.
본 발명은 상기의 점에 감안하여 이루어진 것이며, 반도체 기판을 박형화하 면서도 그 영향이 경미함과 동시에, 강도 부족에 기인한 파손의 발생을 억제할 수 있는 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해서, 본 발명에서는 이하 기술한 각 수단을 구비한 것을 특징으로 한다.
제 1 발명에 따른 반도체 장치의 제조 방법은,
반도체 기판의 휘어짐의 발생을 방지하도록 상기 반도체 기판을 평탄하게 고정하는 반도체 기판용 지그를 이용하여,
상기 반도체 기판용 지그에 상기 반도체 기판을 고정시킨 상태로, 상기 반도체 기판을 반도체 소자로 개편화(個片化)하는 것을 특징으로 한다.
상기 발명에 따르면, 반도체 기판은 휘어짐이 없는 상태로 반도체 기판용 지그에 고정되기 때문에, 반도체 소자의 개편화 처리를 양호하게 행할 수 있다.
또한 제 2 발명에 따른 반도체 장치의 제조 방법은,
반도체 기판의 휘어짐의 발생을 방지하도록 상기 반도체 기판을 평탄하게 고정하는 지그에 상기 반도체 기판을 부착하고,
상기 반도체 기판용 지그에 상기 반도체 기판을 고정시킨 상태로, 상기 반도체 기판에 대해서 백 그라인드를 행하는 것을 특징으로 한다.
상기 발명에 따르면, 반도체 기판은 휘어짐이 없는 상태로 반도체 기판용 지그에 고정되기 때문에, 반도체 기판의 백 그라인드 처리를 양호하게 행할 수 있다.
또한 제 3 발명은,
반도체 기판에 막상(膜狀) 부재를 배치시에 이용되는 반도체 기판용 지그로서,
프레임 몸체와,
상기 프레임 몸체 내에 배치되어 있고, 내부에 유체 공급을 행하여 형상 변형시키면서 체적을 증감하는 신축체를 설치해 두고,
상기 신축체가 체적을 증대할 때, 상기 반도체 기판과 상기 신축체 사이에 배치된 상기 막상 부재를 그 중앙으로부터 외측을 향해 점차 상기 반도체 기판을 향해 압착하도록 형상 변형하는 구성으로 한 것을 특징으로 한다.
상기 발명에 의하면, 신축체가 체적을 증대할 때, 반도체 기판과 신축체 사이에 배치된 막상 부재를, 그 중앙으로부터 외측을 향해 점차 반도체 기판을 향하여 압착하도록 형상 변형시키기 위해서, 반도체 기판과 막상 부재 사이에 개재하는 공기(기포)는 신축체의 변형에 따라 중앙으로부터 외측을 향해 배출된다.
이 때문에, 반도체 기판과 막상 부재 사이에 기포가 잔존하는 것을 방지할 수 있고, 이후의 공정을 원활하게 행하는 동시에 기포 침입에 기인한 반도체 기판 손상의 발생을 방지할 수 있다.
또한, 상기 발명에 있어서, 상기 신축체의 내부에 이동 가능하게 설치됨과 동시에, 상기 신축체가 상기 막상 부재의 대략 전면을 상기 반도체 기판을 향하여 압착할 때, 상기 신축체와 맞닿는 위치까지 이동하는 이동판을 설치하고, 상기이동판에 의해 상기 신축체가 상기 막상 부재의 대략 전면을 상기 반도체 기판을 향하 여 압착한 상태를 유지하는 구성으로 할 수도 있다.
이 구성으로 한 경우에는 신축체가 변형하는 구성이어도, 이동판에 의해 신축체가 막상 부재의 대략 전면을 반도체 기판을 향하여 압착한 상태가 유지되기 때문에, 반도체 기판의 유지를 확실하게 행할 수 있다.
또한, 상기 발명에 있어서, 상기 이동판에 상기 신축체를 흡인하는 흡인 기구를 실장할 수도 있다.
이 구성으로 한 경우에는 신축체가 변형하는 구성이어도, 흡인 기구에 의해 이동판에 흡인됨으로써 수축체의 변형이 규제되기 때문에 반도체 기판의 유지를 확실하게 행할 수 있다.
또한, 제 4 발명은,
제 3 발명에 따른 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용하여 상기 반도체 기판의 회로 형성면 측을 붙이는 부착 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백그라인딩하는 백 그라인드 공정과,
상기 반도체 기판을 상기 회로 형성면이 노출하도록, 제 2 접착 테이프를 이용하여 제 2 반도체 기판용 지그에 재부착하여 고정하는 재부착 공정과,
상기 제 2 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 개편화된 상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 한다.
상기 발명에 의하면, 제 3 발명에 따른 반도체 기판용 지그를 이용하고 있기 때문에, 반도체 기판과 제 1 접착 테이프 사이에 기포가 잔존하는 것을 방지할 수 있고, 백 그라인드 공정에 있어서 반도체 기판은 반도체 기판용 지그에 확실하게 유지된 상태를 유지할 수 있다. 따라서, 백 그라인드 공정을 원활하게 행할 수 있다.
또한, 상기 발명에 있어서, 상기 제 2 반도체 기판용 지그로서, 제 3 발명에 따른 반도체 기판용 지그를 이용할 수 있다.
이 경우에는, 제 3 발명에 따른 반도체 기판용 지그를 제 2 의 반도체 기판용 지그로서도 이용함으로써, 제 2 접착 테이프와 반도체 기판 사이에서도 기포가 들어가는 것을 방지할 수 있고, 재부착 공정 이후의 각 공정을 원활하게 행할 수 있다.
또한, 제 5 발명은,
제 3 발명에 따른 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용하여 상기 반도체 기판의 회로 형성면 측을 붙이는 부착 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백 그라인딩하는 백 그라인드 공정과,
상기 제 2 반도체 기판용 지그에 고정된 상태로, 백 그라인딩한 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
개편화된 모든 상기 반도체 소자를 상기 회로 형성면이 노출되도록 일괄적으로 제 2 접착 테이프를 이용해서 제 2 반도체 기판용 지그에 재부착하여 고정하는 재부착 공정과,
상기 개편화된 상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 한다.
상술한 바와 같이, 백 그라인드 공정의 종료 후에는 개편화 공정을 실시하기 전에 테이프 재부착 공정을 실시해도 좋고, 또한 개편화 공정을 실시한 후에 테이프 재부착 공정을 실시해도 좋다.
또한, 제 6 발명은,
제 3 발명에 따른 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용하여 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백 그라인딩하는 백 그라인드 공정과,
상기 제 2 반도체 기판용 지그에 고정된 상태로, 백 그라인딩된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 개편화된 상기 반도체 소자를 상기 반도체 기판용 지그로부터 픽업함과 동시에, 픽업된 상기 반도체 소자를 표리 반전 처리하는 픽업 공정을 갖는 것을 특징으로 한다.
상기 발명에 의하면, 재부착 공정이 존재하지 않기 때문에, 반도체 기판이 손상되는 것을 방지할 수 있음과 동시에, 재부착시에 반도체 기판과 접착 테이프 사이에 기포가 침입하지도 않는다.
또한 제 7 발명은,
제 3 발명에 따른 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용해서 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 개편화된 복수의 상기 반도체 소자의 배면을 일괄적으로 백 그라인딩하는 백 그라인드 공정과,
상기 반도체 소자를 상기 회로 형성면이 노출하도록, 제 2 접착 테이프를 이용해서 제 2 반도체 기판용 지그에 일괄적으로 재부착하여 고정하는 재부착 공정 과,
상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 한다.
상술한 발명과 같이, 백 그라인드 공정은 개편화 공정의 종료후에 실시하는 것도 가능하다. 이 구성으로 한 경우에는, 개편화 공정에 의해서 반도체 소자의 에지부에 발생한 결함을 백 그라인드 공정으로 제거할 수 있다. 이 때문에, 반도체 소자의 강도를 향상시킬 수 있다.
또한, 제 3 발명에 따른 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용해서 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 개편화된 복수의 상기 반도체 소자의 배면을 일괄적으로 백그라인딩하는 백 그라인드 공정과,
상기 개편화된 상기 반도체 소자를 상기 반도체 기판용 지그로부터 픽업함과 동시에, 픽업된 상기 반도체 소자를 표리 반전 처리하는 픽업 공정을 갖는 제조 방법으로 할 수도 있다.
이 방법을 이용한 경우에는, 상술한 바와 같이 백 그라인드 공정을 개편화 공정의 종료후에 실시함으로써 반도체 소자의 강도를 향상시킬 수 있음과 동시에, 재부착 공정이 존재하지 않기 때문에 반도체 소자의 손상 및 반도체 소자와 접착 테이프 사이에 기포가 침입하는 것을 방지할 수 있다.
또한, 제 8 발명은,
반도체 기판에 막상 부재를 배치할 때에 이용되는 반도체 기판용 지그로서,
바닥이 있는 프레임 몸체와,
상기 프레임 몸체 내에 동심원적으로 배치됨과 동시에 상기 반도체 기판과 대향하는 높이 방향에 각각 이동할 수 있는 구성으로 한 복수의 환상(環狀) 부재를 갖고, 상기 환상 부재의 상기 반도체 기판과 대향하는 높이 방향의 높이가 외주로부터 내주를 향하여 점차 높아지도록 구성된 환상 부재 집합체와,
상기 환상 부재를 각각 상기 프레임 몸체의 바닥부를 향하여 바이어싱(biasing)하는 바이어싱 부재와,
상기 프레임 몸체 내에서 이동 조작됨으로써 상기 환상 부재에 접촉하고, 상기 환상 부재를 상기 바이어싱 부재의 바이어스 힘에 저항하여 상기 프레임 몸체의 바닥부로부터 이간하는 방향으로 이동 바이어싱하는 조작 부재를 설치해 두고,
상기 조작 부재의 조작에 따른 각 환상 부재는, 상기 반도체 기판과 상기 환상 부재 집합체 사이에 배치된 상기 막상 부재를 그 중앙으로부터 외측을 향하여 점차 상기 반도체 기판을 향해 압압하도록 이동하는 구성으로 한 것을 특징으로 한다.
상기 발명에 의하면, 조작 부재의 조작에 따르고, 각 환상 부재는 개별로 이 동해서 막상 부재를 반도체 기판을 향하여, 그 중앙으로부터 외측을 향하여 점차 압착한다. 이에 의해, 반도체 기판과 막상 부재 사이에 개재하는 공기(기포)는 환상 부재의 이동에 수반하여 중앙으로부터 외측을 향하여 배출된다.
따라서, 반도체 기판과 막상 부재 사이에 기포가 잔존하는 것을 방지할 수 있고, 이후 공정을 원활하게 행할 수 있음과 동시에, 기포 침입에 기인한 반도체 기판의 손상의 발생을 방지할 수 있다.
또한, 제 9 발명은,
제 8 발명에 따른 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용하여 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백그라인딩하는 백 그라인드 공정과,
상기 반도체 기판의 배면에 다이 부착 재료를 배치하는 다이 부착 장착 공정과,
상기 반도체 기판을 제 2 접착 테이프를 이용하여 제 2 의 반도체 기판용 지그에 재부착하여 고정함과 동시에 상기 회로 형성면을 노출시키는 재부착 공정과,
상기 제 2 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 개편화된 상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 한다.
상기 발명에 의하면, 제 8 발명에 따른 반도체 기판용 지그를 이용하고 있기 때문에, 반도체 기판과 제 1 접착 테이프 사이에 기포가 잔존하는 것을 방지할 수 있고, 백 그라인드 공정에 있어서 반도체 기판은 반도체 기판용 지그에 확실하게 유지된 상태를 유지할 수 있다. 따라서, 백 그라인드 공정을 원활하게 행할 수 있다.
또한, 상기 발명에 있어서, 상기 제 2 반도체 기판용 지그로서, 제 8 발명에 따른 반도체 기판용 지그를 이용할 수도 있다.
이 경우에는, 제 8 발명에 따른 반도체 기판용 지그를 제 2 반도체 기판용 지그로서도 이용함으로써, 제 2 접착 테이프와 반도체 기판 사이에 기포가 들어가는 것을 방지할 수 있고, 재부착 공정 이후의 각 공정을 원활하게 행할 수 있다.
또한, 반도체 기판에 막상 부재를 배치할 때에 이용되는 반도체 기판용 지그를,
프레임 몸체와,
상기 막상 부재와 대향하도록 상기 프레임 몸체 내에 배치된 다공질 부재와,
상기 프레임 몸체에 형성되어 있고, 상기 다공질 부재에 대하여 부압(負壓)을 인가하는 버큠 홀을 갖는 구성으로 할 수도 있다.
이 반도체 기판용 지그를 이용해도, 막상 부재는 다공질 부재에 인가된 부압에 의해 반도체 기판용 지그에 흡착되기 때문에 막상 부재는 평면화되어, 막상 부 재와 반도체 기판 사이에 기포가 침입하는 것을 방지할 수 있다.
또한, 제 10 발명은,
자외선 경화성을 갖는 접착제가 양면에 도포된 양면 테이프를 사용하여, 투광성을 갖는 반도체 기판용 지그에 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백 그라인딩하는 백 그라인드 공정과,
상기 반도체 기판을 거쳐서 상기 자외선 경화성을 갖는 접착제에 자외선을 조사하는 자외선 조사 공정과,
상기 반도체 기판의 배면에 다이 부착 재료를 배치함과 동시에, 상기 반도체 기판을 제 2 반도체 기판용 지그에 재부착하여 고정하고, 상기 회로 형성면을 노출시키는 재부착 공정과,
상기 제 2 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 개편화된 상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 한다.
상기 발명에 의하면, 반도체 기판용 지그로서 투광성을 갖는 재료가 선정되어 있기 때문에, 이 반도체 기판용 지그에 반도체 기판을 접착해서 백 그라인드 공정을 실시해도, 테이프 재부착 공정에서는 반도체 기판용 지그를 거쳐서 자외선경화성을 갖는 접착제에 자외선을 조사하는 것이 가능해진다. 이에 의해, 반도체 제 조에 있어서 널리 이용되고 있는 자외선 경화형의 접착제를 이용할 수 있기 때문에, 반도체 소자의 제조 비용을 저감할 수 있다.
또한, 제 11 발명은,
반도체 기판을 흡착하는 제 1 흡착 기구를 갖는 제 1 지그와,
상기 반도체 기판을 흡착하는 제 2 흡착 기구를 갖는 제 2 지그가 설치되고,
상기 제 1 및 제 2 지그를 장착 이탈(裝着 離脫)가능한 구성으로 한 동시에, 상기 제 1 및 제 2 흡착 기구가 각각 독립해서 상기 반도체 기판을 흡착하는 구성으로 한 것을 특징으로 한다.
상기 발명에 의하면, 상기 제 1 및 제 2 흡착 기구가 각각 독립해서 반도체 기판을 흡착할 수 있기 때문에, 반도체 기판을 제 1 지그 또는 제 2 지그에 독립하여 장착할 수 있다. 따라서, 제 1 흡착 기구와 제 2 흡착 기구를 조합시킨 상태에서는, 제 1 흡착 기구와 제 2 흡착 기구 중 어느 것을 사용해도 반도체 기판을 흡착할 수 있다.
따라서, 예를 들면 제 1 흡착 기구로부터 제 2 흡착 기구로 전환할 경우에는, 제 1 흡착 기구에 의한 흡착을 유지하면서, 제 2 흡착 기구의 흡착을 시작하고, 계속해서 제 1 흡착 기구에 의한 흡착을 해제함으로써, 반도체 기판에 항상 흡착력을 부여한 상태를 유지할 수 있다. 이에 의해, 박형화된 반도체 기판이어도, 반도체 기판은 제 1 지그 또는 제 2 지그 중 어느 한 쪽에 유지된 구성이 되기 때문에, 반도체 기판에 휘어짐이 발생하는 것을 확실하게 방지할 수 있다.
또한, 제 12 발명은,
제 11 발명에 따른 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
제 1 지그에 의해 상기 반도체 기판을 흡인해서 반도체 제조를 위한 처리를 행하는 제 1 공정과,
제 2 지그에 의해 상기 반도체 기판을 흡인해서 반도체 제조를 위한 처리를 행하는 제 2 공정과,
상기 제 1 지그에 상기 제 2 지그를 장착하고, 상기 제 1 및 제 2 지그에 유지된 상태로 상기 반도체 기판을 반송하는 반송 공정을 갖는 것을 특징으로 한다.
상기 발명에 의하면, 제 11 발명에 따른 반도체 기판용 지그를 이용하고 있기 때문에, 반도체 기판을 제 1 지그와 제 2 지그 사이에서 주고받기를 행할 때, 반도체 기판에 휘어짐이 발생하는 것을 방지할 수 있다. 따라서, 반도체 기판의 파손을 방지할 수 있는 동시에, 그 후에 실시되는 반도체 제조 공정을 원활하게 행할 수 있다.
이상에 설명한 바와 같이 본 발명에 의하면 다음에 기술한 바와 같은 각종 효과를 실현할 수 있다.
제 1 발명에 의하면, 반도체 기판은 휘어짐이 없는 상태로 반도체 기판용 지그에 고정되기 때문에, 반도체 소자의 개편화 처리를 양호하게 행할 수 있다.
또한, 제 2 발명에 의하면, 반도체 기판은 휘어짐이 없는 상태로 반도체 기 판용 지그에 고정되기 때문에, 반도체 기판의 백 그라인드 처리를 양호하게 행할 수 있다.
제 3 발명에 따르면, 반도체 기판과 막상 부재 사이에 기포가 잔존하는 것을 방지할 수 있고, 이후의 공정을 원활하게 행할 수 있음과 동시에 기포 침입에 기인한 반도체 기판손상의 발생을 방지할 수 있다.
제 4 발명에 의하면, 반도체 기판과 제 1 접착 테이프 사이에 기포가 잔존하는 것을 방지할 수 있고, 백 그라인드 공정에서 반도체 기판이 반도체 기판용 지그에 확실하게 유지된 상태를 유지할 수 있기 때문에, 백 그라인드 공정을 원활하게 행할 수 있다.
또한, 제 5 발명과 같이, 백 그라인드 공정의 종료 후 개편화 공정을 실시기 전에 테이프 재부착 공정을 실시해도, 또한 개편화 공정을 실시한 후에 테이프 재부착 공정을 실시해도 좋다. 따라서, 반도체 제조 공정의 공정 설계의 자유도를 높일 수 있다.
또한, 제 6 발명에 의하면, 재부착 공정이 존재하지 않기 때문에 반도체 기판이 손상되는 것을 방지할 수 있음과 동시에, 재부착시에 반도체 기판과 접착 테이프 사이에 기포가 침입하지 않는다.
또한, 제 7 발명에 의하면 , 백 그라인드 공정은 개편화 공정의 종료후에 실시하는 것도 가능하다. 이 구성으로 했을 경우에는, 개편화 공정에서 반도체 소자의 에지부에 발생한 결함을 백 그라인드 공정으로 제거할 수 있다. 이 때문에, 반도체 소자의 강도를 향상시킬 수 있다.
또한, 제 8 발명에 의하면, 환상 부재는 개별로 이동해서 막상 부재를 반도체 기판을 향하여 중앙으로부터 외측을 향해서 점차 압압하기 때문에, 반도체 기판과 막상 부재 사이에 기포가 잔존하는 것을 방지할 수 있다. 이에 의해, 이후의 공정을 원활하게 행할 수 있음과 동시에, 기포 침입에 기인한 반도체 기판의 손상의 발생을 방지할 수 있다.
또한, 제 9 발명에 의하면, 제 8 발명에 따른 반도체 기판용 지그를 이용하고 있기 때문에, 반도체 기판과 제 1 접착 테이프 사이에 기포가 잔존하는 것을 방지할 수 있고, 백 그라인드 공정에서 반도체 기판은 반도체 기판용 지그에 확실하게 유지된 상태를 유지할 수 있다. 따라서, 백 그라인드 공정을 원활하게 행할 수 있다.
또한, 제 10 발명에 의하면, 테이프 재부착 공정에서는 반도체 기판용 지그를 거쳐서 자외선 경화성을 갖는 접착제에 자외선을 조사하는 것이 가능하고, 반도체 제조에서 널리 이용되고 있는 자외선 경화형의 접착제를 이용할 수 있기 때문에, 반도체 소자의 제조 비용을 저감할 수 있다.
또한, 제 11 발명에 의하면, 박형화된 반도체 기판이어도, 반도체 기판은 제 1 지그 또는 제 2 지그의 어느 한 방향에 유지된 구성이 되기 때문에, 반도체 기판에 휘어짐이 발생하는 것을 확실하게 방지할 수 있다.
또한, 제 12 발명에 의하면, 제 11 발명에 따른 반도체 기판용 지그를 이용하고 있기 때문에, 반도체 기판을 제 1 지그와 제 2 지그 사이에서 주고받기를 행할 때에 반도체 기판에 휘어짐이 발생하는 것을 방지할 수 있기 때문에, 반도체 기 판의 파손을 방지할 수 있음과 동시에, 그 후에 실시되는 반도체 제조 공정을 원활하게 행할 수 있다.
다음으로, 본 발명의 실시의 형태에 대해서 도면과 함께 설명한다.
도 2는 본 발명의 제 1 실시예인 웨이퍼 고정용 지그(20)를 나타낸다. 도 2 의 (A)는 웨이퍼 고정용 지그(20)의 평면도이며, 도 2의 (B)는 웨이퍼 고정용 지그(20)의 단면도이다. 한편, 먼저 설명한 도 1에 나타낸 구성과 동일한 구성에 대해서는 동일부호를 부여하여 설명하는 것으로 한다.
웨이퍼 고정용 지그(20)는 크게 외곽 프레임(21), 고무막(22), 세트 테이블(23), 및 다공질판(24) 등에 의해 구성되어 있다. 외곽 프레임(21)은 금속제(세라믹, 수지도 가능)의 원통 형상 부재이며, 그 중앙 위치에는 바닥부(25)가 설치되어 있다 (도 2의 (B)참조). 이 외곽 프레임(21)의 크기(평면에서 본 상태의 지름)는 웨이퍼(1)의 외형보다 약간 크게 설정되어 있다. 이 웨이퍼 고정용 지그(20)에 형성된 바닥부(25)의 상부에는 고무막(22)이 배치되어 있다.
고무막(22)은 그 내부에 유체(본 실시예에서는, 에어임. 단, 다른 기체 혹 유체라도 좋다)를 주입하여 신축 가능한 구성을 하고 있다. 이 고무막(22)은 두께가 0.2㎜로부터 0.8㎜정도이며, 그 재질은 강도나 사용되는 환경을 고려하면, 부틸 고무나 불소 고무, 에틸렌프로필렌 고무 등을 사용하는 것이 바람직하다.
이 고무막(22)의 내부에는, 바닥부(25)에 설치된 제 1 에어 조인트(26)를 통하여 에어가 도입 및 배출된다. 또한, 고무막(22)의 하부는 바닥부(25)에 기밀하 게 접착되어 있다. 또한, 이 고무막(22)의 내부에는, 웨이퍼(1)와 거의 동일한 지름을 갖은 원판 형상의 세트 테이블(23)이 배치되어 있다.
세트 테이블(23)의 하면에는, 4개의 가이드 샤프트(27) 및 제 2 에어 조인트(28)가 설치되어 있다. 각 가이드 샤프트(27) 및 제 2 에어 조인트(28)는 바닥부(25)에 이동 가능하게 지지되어 있다.
따라서, 가이드 샤프트(27) 및 제 2 에어 조인트(28)는 고무막(22)을 관통한 구성이 되지만, 이 관통 부위에 있어서 에어 누설이 발생하지 않도록, 바닥부(25)와 가이드 샤프트(27) 사이 및 바닥부(25)와 제 2 에어 조인트(28) 사이에는 실(seal) 부재가 배치되어 있다.
또한, 세트 테이블(23)의 표면에는 다공질판(24)이 배치되어 있다. 이 다공질판(24)은 제 2 에어 조인트(28)에 접속되어 흡인 또는 에어의 도입이 행해질 수 있는 구성으로 되어 있다.
여전히, 상기한 제 1 에어 조인트(26) 및 제 2 에어 조인트(28)에는 에어의 공급/배출 장치(도시되지 않음)가 접속되어 있다. 또한, 가이드 샤프트(27)에는 세트 테이블(23)을 오르는 승강 기구(도시되지 않음)가 접속되어 있다.
계속해서, 상기 구성으로 한 웨이퍼 고정용 지그(20)를 이용한 반도체 장치의 제조 방법에 대해서 설명한다.
본 실시예의 특징은, 부착 공정, 백 그라인드 공정, 테이프 재부착 공정, 개편화 공정, 및 픽업 공정 등에 특징이 있고, 다른 제조 공정은 주지의 방법을 이용하고 있다. 이 때문에, 이하의 설명에서는 상기한 각 공정에 대해서만 설명하고, 다른 주지한 제조 공정에 관한 설명은 생략하는 것으로 한다.
도 3은 제 1 실시예인 반도체 장치의 제조 방법을 나타내고 있다. 우선, 도 3의 (A)에 나타낸 바와 같이, 웨이퍼 고정용 지그(20A)를 이용하여 표면 보호 테이프(2)를 웨이퍼(1)에 부착시킨다. 이 때, 표면 보호 테이프(2)는 웨이퍼 고정용 지그(20A)의 고무막(22A)에도 부착된다. 한편, 웨이퍼 고정용 지그(20A)는 먼저 도 2에 나타낸 웨이퍼 고정용 지그(20)와 동일하지만, 후술하는 바와 같이 본 실시예에서는 이를 2개 사용하기 때문에, 각 구성을 나타내는 부호에 "A , B"를 부여하여 구별한다.
여기에서, 웨이퍼 고정용 지그(20A)를 이용하여 표면 보호 테이프(2)를 웨이퍼(1)에 부착시키는 방법에 대해서, 도 4를 이용하여 설명한다.
도 4의 (A)는 표면 보호 테이프(2)가 웨이퍼(1)에 부착되기 전의 상태(이하, 부착전 상태라 함)를 나타내고 있다. 동 도면에 나타낸 바와 같이 부착전 상태에 있어서, 웨이퍼(1)는 웨이퍼 핸드(29: wafer hand)에 회로 형성면을 아래로 하여 흡착되고, 이에 의해 유지되어 있다. 또한, 웨이퍼(1)의 하부에는 앞서 설명한 웨이퍼 고정용 지그(20A)가 배치되어 있다. 그리고, 웨이퍼(1)와 웨이퍼 고정용 지그(20A) 사이에는, 특히 도시하지 않은 장치에 의해 표면 보호 테이프(2)가 인출된 상태가 되어 있다.
이 표면 보호 테이프(2)는 양면에 부착 재료가 도포된 소위 양면 테이프이다. 이 접착제는 열을 가함으로 그 부착력이 저하하는 성질을 가지고 있다. 따라서, 표면 보호 테이프(2)의 가열 온도가 (하면 온도) > (상면 온도)의 관계가 되어 있을 경우에는, 우선 하면의 부착력이 저하하고, 더욱 온도가 오르면 상면의 부착력도 저하하게 된다.
부착전 상태로부터, 우선 바닥부(25A)에 설치된 제 1 에어 조인트(26A)로부터 고무막(22A) 내에 에어 가압이 이루어지면, 고무막(22A)이 그 특성상, 중심에서 외측을 향해서 팽창 변형해 간다(도 4의 (B)참조). 이 고무막(22A)의 변형에 의해, 표면 보호 테이프(2)는 웨이퍼(1)를 향하여 압착되어 부착된다.
상술한 바와 같이, 표면 보호 테이프(2)의 양면에는 접착제가 도포되어 있다. 이 때문에, 표면 보호 테이프(2)는 웨이퍼(1)와 부착하고, 이와 동시에 웨이퍼 고정용 지그(20A)의 고무막(22A)도 부착한다. 게다가, 상술한 바와 같이 그 부착은 표면 보호 테이프(2)와 웨이퍼(1) 사이에 기포가 들어가기 곤란하게, 중심에서 외주방향으로 이상적으로 진행해 간다.
결국, 웨이퍼(1)는 웨이퍼 핸드(29)와 고무막(22A) 사이에 완전히 상하로부터 끼워지는 상태(도 4의 (C)에 나타내는 상태)가 형성되면, 계속해서 승강 기구가 기동하고, 세트 테이블(23A)이 상승하고, 고무막(22A), 표면 보호 테이프(2)를 통하여 웨이퍼(1)가 맞닿은 상태로 록(lock)된다.
계속해서, 에어의 공급/배출 장치가 기동하고, 제 2 에어 조인트(28A)로부터 흡인 처리가 행하여진다. 이에 의해, 다공질판(24A)에는 부압이 발생하고, 고무막(22A)은 다공질판(24A)에 흡착 고정된다.
이상의 동작에 의해서 웨이퍼 고정용 지그(20A)로의 표면 보호 테이프(2)의 부착 공정이 완료하고, 그 후 웨이퍼 핸드(29)가 웨이퍼(1)로부터 리젝트된다. 최 후에 표면 보호 테이프(2)는 웨이퍼(1)와 거의 동일한 직경으로 컷팅된다. 이렇게, 표면 보호 테이프(2)를 통한 웨이퍼(1)와 웨이퍼 고정용 지그(20A)의 부착은 진공환경 하에서가 아니더라도, 기포가 들어가지 않도록 용이하게 행할 수 있다.
여기에서 다시 도 3으로 돌아가서, 지그로의 부착 공정 이후의 공정에 대해서 설명한다.
상술한 부착 공정이 종료하면, 웨이퍼(1)는 웨이퍼 고정용 지그(20A)와 함께 다음 공정인 배면을 얇게 하는 백 그라인드 장치(도시되지 않음)로 반송된다. 이 백 그라인드 장치에서는 웨이퍼(1)의 배면을 그라인드 처리한다(백 그라인드 공정). 이것은 기계적 처리, 화학적 처리, 그 외 다른 방법이어도 좋다.
이 때, 세트 테이블(23A)은 상점(上点)에서 록되어 있고, 또한 다공질판 (24A)은 부압에 의해 고무막(22A)을 흡착하고 있다. 이에 의해, 고무막(22)은 고정되어 있기 때문에, 고무막(22)에 표면 보호 테이프(2)에 의해 부착된 웨이퍼(1)도 웨이퍼 고정용 지그(20A)에 완전히 고정되어 있다.
그러나, 백 그라인드 처리하는 웨이퍼(1)가 얇아짐에 따라서, 어느 정도 백 그라인드시의 진동을 흡수하는 기구로 되어 있는 편이 나을 경우가 있다. 그 때에는 고무막(22A) 내를 0.01Mpa∼0.05Mpa정도로 에어 가압하여, 세트 테이블(23A)을 조금 하강시킨다. 이에 의해, 고무막(22A)은 에어 서스펜션으로서 기능을 한다. 따라서, 웨이퍼(1)는 에어 서스펜션 기능을 가진 지그 상에서 가공되게 되므로, 그 연마 품질을 보다 안정시킬 수 있다.
이 백 그라인드 공정이 종료한 시점에서, 웨이퍼(1)가 얇아져서 휘어짐이 발 생하지만, 웨이퍼(1)가 웨이퍼 고정용 지그(20A)에 표면 보호 테이프(2)를 통하여 고정되어 있기 때문에, 웨이퍼(1)의 휘어짐이 표면화되지는 않는다. 또한, 웨이퍼(1)가 박형화됨으로써 강도가 저하되지만, 웨이퍼 고정용 지그(20A)가 웨이퍼(1)의 보강의 역할을 하고 있기 때문에 파손되지는 않는다.
상술한 백 그라인드 공정이 종료하면, 다음으로 개편화를 향해서 테이프를 재부착하는 테이프 재부착 공정으로 진행된다. 이 재부착 공정을 상세히 도 5를 참조하여 설명한다.
본 실시예에서는, 재부착 공정을 행하기 때문에 웨이퍼 고정용 지그(20A)에 부가하여, 웨이퍼 고정용 지그(20B)를 이용한다. 즉, 본 실시예에서는 두개의 웨이퍼 고정용 지그(20A , 20B)(각각은 동일구성)를 이용하여 테이프의 재부착 처리를 실시하는 구성을 하고 있다.
도 5의 (A)에 나타낸 바와 같이, 백 그라인드 공정이 종료한 웨이퍼(1)가 부착된 웨이퍼 고정용 지그(20A)는 상하를 반전한 후에, 웨이퍼 고정용 지그(20B)의 상부에 배치된다. 이 때, 도시되지 않은 방법으로 표면 보호 테이프(2)에 가열 처리가 시행되어, 사용하는 표면 보호 테이프(2)의 특성에 의해서 웨이퍼(1)와 접하는 면의 부착력이 저하되도록 하고 있다. 이 때, 더욱 높은 가열 온도를 필요로 하는 웨이퍼 고정용 지그(20A)와 접하는 측의 면의 부착력은 아직 저하하고 있지 않다(접착력을 유지하고 있다).
한편, 상술한 바와 같이 배치된 웨이퍼 고정용 지그(20A)의 하부에는 웨이퍼 고정용 지그(20B)가 배치된다. 또한, 웨이퍼 고정용 지그(20A)와 웨이퍼 고정용 지그(20B) 사이에는, 웨이퍼(1)의 배면측에 부착되는 다이싱용 테이프(6)가 인출되어 배치되어 있다.
이 다이싱용 테이프(6)의 양면에도 가열하면 그 접착력이 저하하는 성질을 가지는 접착제가 도포되어 있다. 이 접착제의 접착력이 저하하는 가열 온도는 하면(고무막(22B)과 대향하는 면)의 가열 온도가, 상면(웨이퍼(1)와 대향하는 면)의 가열 온도에 대하여 높아지도록 설정되어 있다.
상술한 바와 같이 다이싱용 테이프(6)를 통하여 웨이퍼(1)를 부착한 웨이퍼 고정용 지그(20A)와 웨이퍼 고정용 지그(20B)가 다이싱용 테이프(6)를 통하여 상하에 대향하여 배치되면, 하부에 위치하는 웨이퍼 고정용 지그(20B)는 먼저 도 4의 (A)∼(D)를 이용하여 설명한 바와 동일한 동작을 행한다.
구체적으로는, 고무막(22B)은 제 1 에어 조인트(26B)로부터 에어의 도입이 되는 것에 의해 체적을 증대시켜, 중심에서 외측을 향해서 다이싱용 테이프(6)를 웨이퍼(1)의 배면에 부착한다. 또한, 이에 따른 다이싱용 테이프(6)는 고무막(22B)에도 부착된다.
그 후, 세트 테이블(23B)이 상승하고, 다이싱용 테이프(6)를 통하여 고무막(22B)을 웨이퍼(1)에 압착한다. 계속해서, 제 2 에어 조인트(28B)에 부압을 인가하고, 고무막(22B)을 다공질판(24A)에 고정시킨다. 이상의 처리가 종료함으로써, 도 5의 (B)에 나타낸 바와 같이, 웨이퍼(1)는 웨이퍼 고정용 지그(20A)와 웨이퍼 고정용 지그(20B) 사이에 협지된 상태가 된다.
다음으로, 상부에 위치하는 웨이퍼 고정용 지그(20A)에 배치된 세트 테이 블(23A)을 웨이퍼(1)로부터 이간하도록 이동(도면 중, 상승)시켜, 동시에 제 1 에어 조인트(26A)로부터 고무막(22A) 안의 에어를 배기한다. 이에 의해, 고무막(22A)는, 자기가 갖는 탄성 복원력에 의해 체적이 작아진다(수축한다).
이 고무막(22A)의 수축에 수반하여, 상술한 바와 같이 가열 처리가 됨으로써 접착력이 약해져서 웨이퍼(1)와 계면으로부터 표면 보호 테이프(2)가 박리되어 간다. 표면 보호 테이프(2)가 웨이퍼(1)로부터 박리될 때, 고무막(22A)의 특성상, 부착 때와는 반대의 동작이 되고, 따라서 표면 보호 테이프(2)의 웨이퍼(1)로부터의 박리는 박리가 용이하게 진행되는 외주로부터 중심을 향해서 진행해 간다(도 5의 (C)참조).
표면 보호 테이프(2)가 웨이퍼(1)로부터 완전히 박리되면, 웨이퍼 고정용 지그(20A)는 리젝트된다. 그 후, 하부에 위치하는 웨이퍼 고정용 지그(20B)에 부착된 다이싱용 테이프(6)가 웨이퍼(1)와 거의 동일한 직경으로 컷팅되어 테이프 재부착 공정이 종료한다. 도 3의 (D)는 테이프 재부착 공정이 종료한 상태를 나타내고 있다.
본래, 강체인 지그에 부착된 테이프를 웨이퍼로부터 벗기기는 데는, 테이프 접착력을 전혀 없게 해서 지그를 위로 들어 올리든지, 특별한 처리를 행하여 옆으로 슬라이딩시키는 수밖에 없다. 그러나, 어느 쪽도 기술적으로 대단히 곤란하다.
그러나, 본 실시예의 웨이퍼 고정용 지그(20A , 20B)를 이용함으로써, 체적의 증대 및 감소시의 고무막(22A , 22B)의 변형을 이용해서 표면 보호 테이프(2)와 다이싱용 테이프(6)의 재부착을 행하기 때문에, 재부착 처리를 용이하면서도 확실 하게 행할 수 있다. 더욱, 상술한 이유 때문에 각 테이프(2, 6)를 웨이퍼(1) 또는 고무막(22A , 22B)에 부착할 때 기포가 들어가는 것을 방지할 수 있다.
여기에서, 다시 도 3으로 돌아가서 테이프 재부착 공정 이후의 공정에 대해서 설명한다.
테이프 재부착 공정이 종료하면, 웨이퍼(1)는 도 3(D)에 나타낸 상태대로, 즉 웨이퍼 고정용 지그(20B)에 고정된 상태를 유지한 채, 다이싱 장치로 반송되고, 웨이퍼(1)를 반도체 소자(10)로 개편화하는 개편화 공정이 실시된다.
이에 의해, 웨이퍼(1)는 반도체 소자(10)로 개편화 되지만, 도 3의 (E)에 나타낸 바와 같이, 개편화 후에도 각 반도체 소자(10)가 다이싱용 테이프(6)를 통하여 웨이퍼 고정용 지그(20B)에 고정되어 있기 때문에, 정렬한 상태를 유지하고 있다. 한편, 개편화 공정에 있어서, 웨이퍼(1)를 다이싱(절단)하는 방법은, 기계적, 광학적, 그 외 다른 방법에 의한 것이라도 좋다.
개편화 공정이 종료하면, 도 3의 (F), (G)에 나타낸 바와 같이, 반도체 소자(10)를 웨이퍼 고정용 지그(20B)(다이싱용 테이프(6))로부터 픽업하는 픽업 공정, 및 반도체 소자(10)를 실장 기판(9)에 실장하는 본딩 공정이 실시된다.
픽업 공정에서는, 도시되지 않은 가열 수단에 의해 다이싱용 테이프(6)가 가열 처리되어, 다이싱용 테이프(6)의 각 반도체 소자(10)와 접하는 면의 부착력이 저하하도록 하고 있다. 한편, 다이싱용 테이프(6)의 고무막(22B)(웨이퍼 고정용 지그(20B))에 접하는 면은 보다 높은 온도에 의해 접착력을 저하시키는 재료로 이루어진 접착제가 도포되어 있기 때문에, 이 가열의 시점에서는 부착력이 계속해서 저하하지 않는다.
상술한 바와 같이 하여 다이싱용 테이프(6)와 반도체 소자(10)의 접착력이 약화되면, 콜레트(8)가 이동해서 반도체 소자(10)를 버큠에 의해서 흡착하고, 다이싱용 테이프(6)로부터 픽업한다. 이 때, 상술한 바와 같이 접착력이 저하하고 있기 때문에, 얇아져서 강도가 저하한 반도체 소자(10)이어도 파손되지 않고 확실하게 픽업 할 수 있다.
그리고, 픽업된 반도체 소자(10)는 예를 들면 실장 기판(9) 상의 소정 실장 위치로 반송되어 실장 기판(9)에 다이 본딩된다. 한편, 다이싱용 테이프(6)에 부착된 모든 반도체 소자(10)에 대한 픽업 및 다이 본딩이 종료하면, 더욱 높은 가열 처리를 행함으로써, 표면 보호 테이프(2) 및 다이싱용 테이프(6)가 고무막(22A , 22B)으로부터 벗겨진다. 그리고, 웨이퍼 고정용 지그(20A , 20B)가 리사이클 된다.
이상 설명한 바와 같이, 본 실시예에 의하면, 박형화된 웨이퍼(1)의 휘어짐이 표면화되지 않고, 각 공정에 있어서의 작업성이 악화되지 않는다. 또한, 얇아져서 강도가 저하한 웨이퍼(1)이어도, 웨이퍼 고정용 지그(20A , 20B)에 장착됨으로써 보강되기 때문에, 웨이퍼(1)의 파손 장해가 발생하지 않는다. 또한, 표면 보호 테이프(2)와 다이싱용 테이프(6)의 재부착 공정도, 웨이퍼 고정용 지그(20A , 20B)를 사용하면 특별한 처리 없이 용이하게 행할 수 있다.
다음으로, 본 발명의 제 2 실시예인 반도체 장치의 제조 방법에 대해서 설명한다.
도 6은 제 2 실시예인 반도체 장치의 제조 방법의 공정도이다. 본 실시예에 있어서도, 도 2에 나타낸 웨이퍼 고정용 지그(20)를 이용해서 각 제조 공정을 실시하고 있다.
또한, 도 6에 있어서, 도 3 내지 도 5에 나타낸 구성과 동일한 구성에 대해서는 동일 부호를 부여하여 그 설명을 생략하고, 또한 제 1 실시예에서 설명한 공정과 동일한 공정에 대해서도 설명의 중복을 피하기 위해서 설명을 생략한다. 또한, 제 2 실시예의 설명 이후에 설명하는 각 실시예에 대해서도 마찬가지이다.
본 실시예에 있어서, 부착 공정 및 백 그라인드 공정은 제 1 실시예에 설명한 방법과 마찬가지로 행한다. 그렇지만, 본 실시예에서는 다음 공정인 테이프의 재부착 공정에서 웨이퍼 고정용 지그(20)를 이용하지 않고, 종래 사용되고 있는 프레임(5)에 다이싱용 테이프(6)가 배치된 것을 웨이퍼 고정용 지그로서 이용하는 것을 특징으로 하고 있다.
본 실시예의 구성에서는, 테이프 재부착 공정에 있어서, 웨이퍼(1)를 프레임(5)에 배치한 다이싱용 테이프(6)에 붙일 필요가 있다. 이 때, 웨이퍼(1)와 다이싱용 테이프(6) 사이에 기포가 침입할 우려가 있지만, 롤러로 꽉 눌러서 부착시키는 방법이나, 진공환경하에서 부착하는 방법을 이용함으로써, 제 1 실시예에 비해 완전하지는 않지만 기포의 침입은 방지할 수 있다.
본 실시예에 의하면, 다이싱용 테이프(6)를 웨이퍼 고정용 지그(20) 위로 붙인다고 하는 제약이 없으므로, 뒤에 실시되는 픽업 공정 전에 자외선조사를 행하는 자외선조사 공정을 실시할 수 있고, 현재 범용되어 있는 자외선경화형 테이프를 다 이싱용 테이프(6)로서 이용할 수 있기 때문에, 제조 비용의 저감을 도모할 수 있다.
다음으로, 본 발명의 제 3 실시예인 반도체 장치의 제조 방법에 대해서 설명한다.
도 7은 제 3 실시예인 반도체 장치의 제조 방법의 공정도이다. 본 실시예에 있어서도, 도 2에 나타낸 웨이퍼 고정용 지그(20)를 이용해서 각 제조 공정을 실시하고 있다. 또한, 동 도면에서는 도시의 편의상, 도 7의 (A)→(B)→(C)→(D)→(E)→(F)→(G)로 흐르는 제조 방법(제조 방법 1이라고 함)과, 도 7의 (A)→(B)→(C)→(H)→(I)→(G)로 흐르는 제조 방법(제조 방법 2이라 함)의 두개의 제조 방법을 하나의 도면에 표시하고 있다.
본 실시예에서 부착 공정 및 백 그라인드 공정은 상술한 제 1 실시예와 마찬가지이다(도 3참조). 그렇지만, 제 1 실시예에서는 백 그라인드 공정 후에 테이프 재부착 공정을 실시하는 것에 대해, 본 실시예에서는 백 그라인드 공정 후에 개편화 공정을 실시하고 있는 것을 특징으로 한다.
이러한 제조 방법 1에서 개편화 공정은 반드시 테이프 재부착 공정 후에 실시할 필요는 없고, 개편화 공정과 테이프 재부착 공정은 그 순서를 임의로 바꿀 수 있다. 따라서, 공정설계의 자유도를 높일 수 있고, 설비를 효율적으로 가동시킬 수 있다. 한편, 본 실시예의 제조 방법 1에서는 두개의 웨이퍼 고정용 지그(20A , 20B)를 이용하여 테이프 재부착 공정을 실시하고 있지만, 도 6을 이용하여 설명한 바와 같이, 테이프 재부착 공정에 있어서 프레임(5)에 배치된 다이싱용 테이프(6)를 이용하는 것도 가능하다.
또한, 제조 방법 2에서는, 개편화 공정의 종료 직후에 픽업 공정 및 다이 본딩 공정으로 이행시킬 수 있다. 즉, 제조 방법 2에 의하면 테이프 재부착 공정을 삭제할 수 있다. 이에 의해, 얇아져서 휘어진 웨이퍼(1)의 반송의 용이화 및 강도가 저하된 웨이퍼(1)의 보강을 도모하면서, 종래 보다 처리 공정 수를 절감할 수 있고, 코스트다운 및 처리 시간 단축을 실현할 수 있다.
또한, 다이 본딩 공정 시에는, 반도체 소자(10)의 배면이 실장 기판(9)과 대향한 상태일 필요가 있기 때문에, 콜레트(8A , 8B)를 이용하여 도 7의 (H)에 나타낸 바와 같이 픽업된 반도체 소자(10)를 도 7의 (I)에 나타낸 바와 같이 상하 반전시킨 후에 다이 본딩 공정을 실시할 필요가 있다. 그렇지만, 이 반전에 요하는 시간은 테이프 재부착에 요하는 시간에 비교하여 극히 짧은 시간이다.
다음으로, 본 발명의 제 4 실시예인 반도체 장치의 제조 방법에 대해서 설명한다.
도 8은 제 4 실시예인 반도체 장치의 제조 방법의 공정도이다. 동 도면에 있어서, 도시의 편의상, 도 8의 (A)→(B)→(C)→(D)→(E)→(F)→(G)로 흐르는 제조 방법(제조 방법 1이라 함)과, 도 8의 (A)→(B)→(C)→(H)→(I)→(G)로 흐르는 제조 방법(제조 방법 2이라 함)의 두개의 제조 방법을 하나의 도면에 나타내고 있다.
본 실시예에서는 부착 공정을 종료한 후에 개편화 공정을 실시하는 것을 특징으로 하고 있다. 그리고, 이 개편화 공정의 종료 후에 백 그라인드 공정 및 테이프 재부착 공정을 실시하는 구성을 하고 있다.
이러한 제조 방법 1에서 개편화 공정은 반드시 백 그라인드 공정 후에 실시할 필요는 없고, 백 그라인드 공정, 개편화 공정, 및 테이프 재부착 공정은 임의로 전후시킬 수 있다. 따라서, 상기 실시예와 같이 공정 설계의 자유도를 높일 수 있고, 설비를 효율적으로 가동시킬 수 있다.
한편, 본 실시예의 제조 방법 1에서는 두개의 웨이퍼 고정용 지그(20A , 20B)를 이용하여 테이프 재부착 공정을 실시하고 있지만, 도 6을 이용하여 설명한 바와 같이, 테이프 재부착 공정에서 프레임(5)에 배치된 다이싱용 테이프(6)를 이용하는 것도 가능하다.
또한, 제조 방법 2에서는 개편화 공정이 종료함과 동시에 백 그라인드 공정이 종료된 후에, 즉시 픽업 공정 및 다이 본딩 공정으로 이행시킬 수 있다. 즉, 본 실시예의 제조 방법 2에 의해서도 테이프 재부착 공정을 삭제할 수 있다.
따라서, 본 실시예의 제조 방법 2에 의해서도, 얇아져서 휘어진 웨이퍼(1)의 반송의 용이화 및 강도가 저하된 웨이퍼(1)의 보강을 도모하면서, 종래 보다 처리 공정 수를 절감할 수 있고, 코스트다운 및 처리 시간 단축을 실현할 수 있다. 또한, 반도체 소자(10)를 개편화한 후에 백 그라인드 처리를 행하기 때문에, 개편화에 의해 발생하는 미소한 반도체 소자(10)의 에지부의 결함을 백 그라인드 처리로 제거할 수 있고, 이에 의해서 반도체 소자(10)의 강도를 향상시키는 것이 가능해 진다.
한편, 이 방법에서는 도 8의 (I)에 나타낸 바와 같이 2개의 콜레트(8A , 8B)를 이용하여 반도체 소자(10)를 상하 반전시킨 후에 다이 본딩 공정을 실시할 필요 가 있지만, 이 반전에 필요한 시간은 테이프 재부착에 필요한 시간에 비해 극히 짧은 시간임은 상술한 바와 마찬가지이다.
다음으로, 본 발명의 제 2 실시예인 웨이퍼 고정용 지그에 대해서 설명한다.
도 9는 제 2 실시예인 웨이퍼 고정용 지그(30)를 나타내고 있다. 도 9의 (A)는 웨이퍼 고정용 지그(30)의 평면도이고, 도 9의 (B)는 웨이퍼 고정용 지그(30)의 도 9의 (A)에서의 A-A선을 따르는 단면도이고, 도 9의 (c)는 웨이퍼 고정용 지그(30)의 우측면도이다.
웨이퍼 고정용 지그(30)는 상술한 웨이퍼 고정용 지그(20)(도 2 참조)와 마찬가지로, 표면 보호 테이프(2) 및 다이싱용 테이프(6)를 웨이퍼(1)에 부착함과 동시에 부착된 웨이퍼(1)를 유지하기 위해 이용되는 지그이다. 이 웨이퍼 고정용 지그(30)는 대략적으로 외부 프레임(31), 스텝링(step ring) 집합체(32), 및 밀어 올림 바(thrust bar)(35)(도 10에 도시함) 등에 의해 구성되어 있다.
외곽 프레임(21)은 금속제(세라믹, 수지도 가능)의 바닥부를 갖는 원통형의 부재이고, 그 평면에서 볼 때의 직경은 웨이퍼(1)의 직경 보다 약간 크게 설정되어 있다. 또한, 외곽 프레임(21)의 내부에는 스텝링 집합체(32)(환상 부재 집합체)가 장착되어 있다. 또한, 외곽 프레임(21)의 측벽에는 한 쌍의 홈부(34)가 형성되어 있고, 이 홈부(34)로부터 후술하는 밀어 올림 바(35)(조작 부재)가 삽입되는 구성을 하고 있다.
스텝링 집합체(32)는 복수의 환상의 스텝링(32a~32i)에 의해 구성되어 있다(스텝링(32i)만 대략 원주 형상). 이 스텝링(32a~32i)은 외곽 프레임(31) 내에 동 심원적으로 배치되어 있다. 즉, 스텝링(32i)을 중심으로 하고 이로부터 스텝링(32h)→스텝링(32g)→…→스텝링(32a)의 순으로 순차로 직경이 커지도록 구성되어 있다.
또한, 스텝링(32a∼32i)의 상하 방향(웨이퍼(1)와 대향하는 방향이며, 도 9의 (B)에 있어서의 상하 방향)의 높이는, 최외주에 위치하는 스텝링(32a)보다, 최내주에 위치하는 스텝링(32i)을 향하여 점차 높아지도록 구성되어 있다. 따라서, 도 9의 (B)에 나타낸 바와 같이, 최외주에 위치하는 스텝링(32a)의 상하 방향 높이는 HA로 최소가 되고, 최내주에 위치하는 스텝링(32i)의 상하 방향 높이는 HI로 최대가 된다.
또한, 상기의 각 스텝링(32a∼32i)은 상기의 상하 방향으로 각각 이동 가능한 구성으로 되어 있다. 그렇지만, 각 스텝링(32a∼32i)에는, 일단이 외곽 프레임(31)의 바닥부에 접속된 인장 용수철(33)(바이어싱 부재)이 각각 접속되어 있다. 이 때문에, 도 9의 (B)에 나타낸 비조작 상태(밀어 올림 바(35)가 삽입되지 않은 상태를 말함)에 있어서는, 각 스텝링(32a∼32i)은 외곽 프레임(31)의 바닥부에 바이어싱되어 하향 이동 위치에 있다. 그리고, 이 상태에 있어서 각 스텝링(32a∼32i)의 표면은 도 9의 (B)에 나타낸 바와 같이 대략 면(평면)이 되도록 구성되어 있다.
밀어 올림 바(35)는 봉상의 부재이며 상술한 바와 같이 홈 부(34)로부터 외곽 프레임(31)의 내부에 삽입할 수 있는 구성으로 되어 있다. 또한, 밀어 올림 바(35)의 선단부에는 도 10에 나타낸 바와 같이 테이퍼(taper)부가 형성되어 있다.
계속해서, 상기 구성으로 한 웨이퍼 고정용 지그(30)의 동작에 대해서 도 10을 이용하여 설명한다.
도 10의 (A)는 비조작 상태를 나타내고 있다. 상술한 바와 같이, 이 비조작 상태에서는, 스텝링 집합체(32)의 각 스텝링(32a∼32i)의 상면은 평면으로 되어 있다.
이 상태로부터, 도 10의 (B)에 나타낸 바와 같이 밀어 올림 바(35)를 홈 부(34)로부터 외곽 프레임부(31)의 내부로 삽입하면, 선단에 설치된 테이퍼면이 순차적으로 스텝링(32a)으로부터 스텝링(32i)에 걸어 맞춰지고, 각 스텝링(32a∼32i)을 상향 이동 바이어싱한다.
이 때, 각 스텝링(32a∼32i)에는 단차가 형성되어 있기 때문에, 어떤 스텝링이 상향 이동된 경우, 그보다 내측의 모든 스텝링이 동시에 상향 이동된다. 구체적으로는, 도 10의 (B)에 나타낸 바와 같이, 밀어 올림 바(35)가 최외주의 스텝링(32a)을 상향 이동시키는 경우, 이에 따른 스텝링(32a)보다 내측의 스텝링(32b∼32i)이 평면 상태를 유지하면서 동시에 상향 이동된다.
계속하여, 도 10의 (C)에 나타낸 바와 같이, 밀어 올림 바(35)가 스텝링(32a)보다 하나 내측에 있는 스텝링(32b)을 상향 이동시키면, 이에 따른 스텝링(32b)보다 내측의 스텝링(32c∼32i)은 평면인 상태를 유지하면서 동시에 상향 이동된다. 또한, 도 10의 (D)에 나타낸 바와 같이, 밀어 올림 바(35)가 스텝링(32b)보다 하나 내측에 있는 스텝링(32c)을 상향 이동시키면, 이에 따른 스텝링(32c)보 다 내측의 스텝링(32d∼32i)이 평면 상태를 유지하면서 동시에 상향 이동된다.
그 후, 밀어 올림 바(35)의 삽입에 수반하여 동일한 동작이 반복하여 실시되어, 밀어 올림 바(35)가 완전히 삽입된 상태(이하, 이 상태를 조작 완료 상태라 함)에 있어서, 도 10의 (E)에 나타낸 바와 같이, 스텝링 집합체(32)는 중심의 스텝링(32i)을 최상점(높이 HI)으로 하고, 스텝링(32a)을 최하점(높이, HA)의 산형(山型) 형상으로 형성한다. 한편, 밀어 올림 바(35)를 외곽 프레임(31)으로부터 인출할 때, 각 스텝링(32a∼32i)은 상술한 것과 반대의 동작을 한다. 한편, 각 스텝링(32a∼32i)의 재질은 금속이나 세라믹, 수지로 이루어지고, 또한 각 스텝링(32a∼32i)의 높이의 차이는 0.5∼2㎜정도이고, 폭은 2∼10mm정도가 적당하다.
계속해서, 상기 구성으로 이루어진 웨이퍼 고정용 지그(30)를 이용한 반도체 장치의 제조 방법에 대해서 설명한다.
한편, 본 실시예에 있어서도, 특징은 부착 공정, 백 그라인드 공정, 테이프 재부착 공정, 개편화 공정, 및 픽업 공정 등에 특징이 있고, 다른 제조 공정은 주지의 방법을 이용하고 있다. 이 때문에, 이하의 설명에서는 상술한 각 공정에 대해서만 설명하고, 다른 주지한 제조 공정에 관한 설명은 생략하는 것으로 한다.
도 11은 제 5 실시예인 반도체 장치의 제조 방법을 나타내고 있다. 우선, 도 11의 (A)에 나타낸 바와 같이, 웨이퍼 고정용 지그(30A)를 이용하여 표면 보호 테이프(2)를 웨이퍼(1)에 부착한다(지그로의 부착 공정). 이 때, 표면 보호 테이프(2)는 웨이퍼 고정용 지그(30A)의 스텝링 집합체(32)의 표면에도 붙일 수 있다.
한편, 웨이퍼 고정용 지그(30A)는, 앞서 도 9에 나타낸 웨이퍼 고정용 지그(30)와 동일하지만, 후술하는 바와 같이 본 실시예에서는 이것을 2개 사용하기 때문에, 각 구성을 나타내는 부호에 ”A, B”을 부여하여 구별하는 것으로 한다.
표면 보호 테이프(2)를 웨이퍼(1)에 부착하기 위해서는, 미리 웨이퍼 고정용 지그(30A)를 조작 완료 상태로서 둔다. 그리고, 웨이퍼(1)와 웨이퍼 고정용 지그(30A) 사이에 표면 보호 테이프(2)를 끼워 넣고, 표면 보호 테이프(2)를 통하여 웨이퍼 고정용 지그(30A)를 웨이퍼(1)에 맞닿게 한다.
상술한 바와 같이, 웨이퍼 고정용 지그(30A)는 조작 완료 상태로 되어 있기 때문에, 이 상태에서는 도 11의 (A)에 나타낸 바와 같이, 스텝링 집합체(32)의 중앙의 스텝링(32i)만이 표면 보호 테이프(2)에 맞닿는다. 한편, 표면 보호 테이프(2)는 양면에 가열함으로써 그 부착력이 저하하는 성질을 가진 접착제가 도포된다. 본 실시예에서는 표면 보호 테이프(2)의 상면 및 하면에 도포된 접착제의 온도 특성이 동일하게 주어진다.
계속해서, 밀어 올림 바(35A)는 도 11의 (A)에 화살표로 나타내는 방향으로 인출된다. 이에 의해, 웨이퍼 고정용 지그(30A)의 각 스텝링(32a∼32i)은 중심으로부터 외측을 향해서 서서히 하강해 간다.
웨이퍼(1)는 웨이퍼 핸드(29)에 의해 유지되어 있지만, 이 웨이퍼 핸드(29)는 각 스텝링(32a∼32i)의 하강 동작에 동기하여 하강 스트로크분 만큼만 하강하도록 구성되어 있다. 이에 의해, 스텝링 집합체(32)와 웨이퍼(1)는 각 스텝링(32a∼32i)이 이동하고 있는 사이에도 항상 접한 상태가 된다. 그리고, 밀어 올림 바(35A)의 인출이 진행되고, 완전히 외곽 프레임(31)으로부터 인출된 상태(즉, 비조작 상태)에 있어서 스텝링 집합체(32)의 상면은 평면이 된다.
상술한 스텝링 집합체(32)(스텝링(32a∼32i))의 일련의 동작은, 웨이퍼(1)로부터 해서 스텝링(32a∼32i)이 중심으로부터 외주를 향해서 서서히 상승하는 동작이 된다. 그리고, 이 스텝링(32a∼32i)의 동작에 수반하여 표면 보호 테이프(2)가 웨이퍼(1) 및 스텝링 집합체(32)의 표면에 부착된다.
여기에서, 스텝링(32a∼32i)이 중심으로부터 외주를 향해서 순차 상승함으로써, 표면 보호 테이프(2)는 웨이퍼(1)의 중심으로부터 외측을 향하여 순차적으로 부착된다. 이에 의해, 웨이퍼(1)와 표면 보호 테이프(2) 사이에 기포가 존재해도, 스텝링(32a∼32i)의 상기 동작에 의해 기포는 외측을 향해서 배출되고, 최종적으로는 웨이퍼(1)와 표면 보호 테이프(2) 사이에 기포가 존재하지 않는 상태가 된다. 이렇게, 본 실시예에 있어서의 부착 처리도, 표면 보호 테이프(2)와 웨이퍼(1) 사이에 기포가 들어가지 않도록 중심으로부터 외주 방향으로 이상적으로 진행해 간다.
상술한 바와 같이, 표면 보호 테이프(2)가 웨이퍼(1) 및 스텝링 집합체(32)의 상면에 부착되면, 웨이퍼 핸드(29)가 웨이퍼(1)로부터 리젝트되고, 그 후에 표면 보호 테이프(2)는 웨이퍼(1)와 거의 동일한 직경으로 컷팅된다. 이상의 처리에 의해 부착 공정이 완료된다. 상술한 바와 같이, 본 실시예에 있어서도, 웨이퍼 고정용 지그(30A)를 이용함으로써, 웨이퍼(1)와 표면 보호 테이프(2)의 부착은 진공환경하에 있지 않아도 기포가 들어가지 않도록 용이하게 행할 수 있다.
상술한 부착 공정이 종료하면, 계속해서 도 11의 (B)에 나타낸 바와 같이, 백 그라인드 공정을 실시한다. 이 백 그라인드 공정은 웨이퍼 고정용 지그(30A)에 고정된 상태의 웨이퍼(1)에 대하여 실시된다. 한편, 그라인드 처리의 구체적인 방법은 기계적 처리, 화학적 처리, 그 외 다른 방법이어도 무방하다.
이 백 그라인드 공정이 종료한 시점에서 웨이퍼(1)는 얇아져서 휘어짐이 발생하지만, 웨이퍼(1)는 표면 보호 테이프(2)를 통하여 웨이퍼 고정용 지그(30A)에 고정되어 있기 때문에, 이 휘어짐이 표면화되지 않는다. 또한, 박형화됨으로써 웨이퍼(1)의 강도가 저하하지만 웨이퍼 고정용 지그(30A)가 웨이퍼(1)를 보강하는 역할을 하고 있기 때문에 웨이퍼(1)는 파손되지 않는다.
백 그라인드 공정이 종료하면, 계속해서 도 11의 (C)에 나타낸 다이 부착 장착 공정이 실시된다. 이 다이 부착 장착 공정에서는, 웨이퍼(1)의 배면에 다이 부착 필름(37)을 부착한다.
여기에서는 도시하지 않은 롤러 등을 누르는 방법으로 다이 부착 필름을 부착한다. 이 다이 부착 필름은 후술한 바와 같이 반도체 소자(10)를 실장 기판(9)에 실장할 때, 반도체 소자(10)와 실장 기판(9)을 고정하기 위한 재료다.
또한, 상술한 바와 같이 웨이퍼(1)의 배면에 다이 부착 필름(37)을 부착할 때, 다이 부착 필름(37)의 제품 종류에 따라서 온도를 가할 필요가 있을 경우에는, 웨이퍼 고정용 지그(30A)에 가열 기구를 실장해 두고, 이 가열 기구에 의해 다이 부착 필름(37)을 가열하는 구성을 해도 좋다.
상술한 부착 장착 공정이 종료하면, 계속해서 테이프 재부착 공정이 실시된 다. 본 실시예에서는, 테이프 재부착 공정을 행하도록 웨이퍼 고정용 지그(30A)에 부가하여 웨이퍼 고정용 지그(30B)를 이용한다. 즉, 본 실시예에서는 두개의 웨이퍼 고정용 지그(30A , 30B)(각각은 동일 구성임)를 이용하여 테이프 재부착 처리를 실시하는 구성을 하고 있다.
도 11의 (D)에 나타낸 바와 같이, 백 그라인드 공정이 종료한 웨이퍼(1)가 부착된 웨이퍼 고정용 지그(30A)는 상하를 반전한 후에, 웨이퍼 고정용 지그(30B)의 상부에 배치된다. 이 때, 도시되지 않은 방법으로 표면 보호 테이프(2)에는 가열 처리가 시행되어, 표면 보호 테이프(2)의 양면에 도포되어 있는 각 접착제의 부착력이 동시에 저하되게 하고 있다.
하부에 위치하는 웨이퍼 고정용 지그(30B)는 스텝링 집합체(32B)의 상면에 양면 테이프(36)가 부착된다. 이 양면 테이프(36)의 양면에는 각각 열을 가함으로써 그 접착력이 저하하는 성질을 가진 접착제가 도포된다. 이 접착제 온도 특성은 양면 테이프(36)의 상면(웨이퍼(1)와 대향하는 쪽의 면)에 도포된 접착제의 접착력 저하 온도는 양면 테이프(36)의 하면(웨이퍼 고정용 지그(30B)와 대향하는 쪽의 면)에 도포된 접착제의 접착력 저하 온도에 비해서 높게 설정되어 있다.
상술한 바와 같이, 이 양면 테이프(36)에는, 웨이퍼 고정용 지그(30A)에 고정된 웨이퍼(1)가 부착된다. 이 때, 웨이퍼 고정용 지그(30B의) 각 스텝링(32a∼32i)은 상술한 바와 동일한 동작을 행하고, 이에 의해서 양면 테이프(36)의 웨이퍼(1)로의 부착은 중심으로부터 외측을 향해서 진행한다. 따라서, 양면 테이프(36)와 웨이퍼(1)(구체적으로는, 다이 부착 필름(37)) 사이에 기포가 침입하는 것을 방지할 수 있다. 상술한 일련의 처리가 종료함으로써, 웨이퍼(1)는 웨이퍼 고정용 지그(30A)와 웨이퍼 고정용 지그(30B) 사이에 끼워져 유지된 상태가 된다.
다음으로, 상부에 위치한 웨이퍼 고정용 지그(30A)를 조작하고, 밀어 올림 바(35A)를 외곽 프레임(31)의 내부에 삽입한다. 이 동작에 따르면, 스텝링(32a∼32i)은 외주로부터 중심을 향해서 점차 하강해 간다(여기에서 말하는 하강은 스텝링(32a∼32i)이 웨이퍼(1)로부터 이격되는 방향으로 이동하는 것을 말함).
그리고, 이 각 스텝링(32a∼32i)의 이동에 동기하여, 웨이퍼 고정용 지그(30A) 전체를 상승(도 11에서는 위쪽으로 이동)시킨다.
즉, 이 동작에 의해서, 웨이퍼 고정용 지그(30A)와 표면 보호 테이프(2)의 계면에서 박리가 진행해 간다. 이것은 부착과는 반대의 동작이 되고, 박리가 용이하게 진행되는 외주로부터 중심을 향해서 박리가 진행해 간다. 그리고, 최종적으로는, 표면 보호 테이프(2)가 웨이퍼 고정용 지그(30A)로부터 완전히 박리된다.
계속해서, 도 11의 (E)에 나타낸 바와 같이, 잔여하는 표면 보호 테이프(2)를 웨이퍼(1)로부터 벗긴다. 이 표면 보호 테이프(2)의 박리 처리는 미리 가열에 의해서 표면 보호 테이프(2)에 도포된 접착제의 부착력이 저하하고, 표면 보호 테이프(2)의 테이프 본체가 연체(軟體)이기 때문에 박리에 의해 용이하게 벗길 수 있다.
이 박리 후에, 양면 테이프(36)는 웨이퍼(1)와 거의 동일한 직경으로 컷팅 되고, 이상에 의해서 일련의 테이프 재부착 공정이 완료된다.
재부착 공정이 종료하면, 계속해서 웨이퍼(1)를 반도체 소자(10)에 개편화하 는 공정, 픽업 공정, 및 다이 본딩 공정이 실시되지만, 웨이퍼(1)(반도체 소자(10))가 웨이퍼 고정용 지그(30B)에 고정된 것 이외에는 도 3을 이용하여 상술한 제 1 실시예에 따른 제조 방법의 각 공정과 바뀐 것이 없기 때문에 그 설명은 생략한다. 한편, 웨이퍼 고정용 지그(30B)는 양면 테이프(36)를 스텝링 집합체(32)로부터 박리함으로써 리사이클 된다.
계속해서, 제 6 실시예인 반도체 장치의 제조 방법을 설명한다.
도 12는 제 6 실시예인 반도체 장치의 제조 방법의 공정도이다. 본 실시예에 있어서도, 도 9에 나타낸 웨이퍼 고정용 지그(30)를 이용하여 각 제조 공정을 실시하고 있다.
또한, 도 12에 있어서, 도 9 내지 도 11에 나타낸 구성과 동일한 구성에 대해서는 동일 부호를 부여하고 그 설명을 생략하고, 또한 제 5 실시예에서 설명한 공정과 동일 공정에 대해서도 설명의 중복을 피하기 위해서 설명을 생략하는 것으로 한다.
본 실시예에서 부착 공정, 백 그라인드 공정은 제 5 실시예에 설명한 방법과 마찬가지로 행한다. 그렇지만, 본 실시예에서 다음 공정인 테이프의 재부착 공정에서는 웨이퍼 고정용 지그(30)를 이용하지 않고, 종래 사용되고 있는 프레임(5)에 다이싱용 테이프(6)가 배치된 것을 웨이퍼 고정용 지그로서 이용하는 것을 특징으로 한다.
본 실시예의 구성은 테이프 재부착 공정에 있어서, 웨이퍼(1)를 프레임(5)에 배치한 다이싱용 테이프(6)에 부착시킬 필요가 있다. 이 때, 웨이퍼(1)와 다이싱 용 테이프(6) 사이에 기포가 침입할 우려가 있지만, 롤러로 눌러서 부착하는 방법이나, 진공환경하에서 부착하는 방법을 이용함으로써, 제 5 실시예와 비교해서는 완전하지는 않지만, 기포의 침입을 방지할 수 있다.
본 실시예에 의하면, 다이싱용 테이프(6)를 웨이퍼 고정용 지그(20)상에 부착한다고 하는 제약이 없으므로, 후에 실시되는 픽업 공정 전에 자외선조사를 행하는 자외선조사 공정을 실시할 수 있고, 현재 범용되고 있는 자외선 경화형 테이프를 다이싱용 테이프(6)로서 이용할 수 있기 때문에, 제조 비용의 저감을 도모할 수 있다.
여기에서, 상술한 제 5 및 제 6 실시예에 따른 제조 방법에서는, 도 9에 나타낸 웨이퍼 고정용 지그(30)를 이용한 구성으로 했다. 그러나, 도 11 및 도 12에 나타낸 제 5 및 제 6 실시예에 따른 제조 방법은 반드시 웨이퍼 고정용 지그(30)를 사용하지 않고 실시하는 것도 가능하다.
도 13은 본 발명의 제 3 실시예인 웨이퍼 고정용 지그(40)를 나타내고 있고, 이 웨이퍼 고정용 지그(40)는 웨이퍼 고정용 지그(30)에 대체해서 사용 가능한 것이다.
웨이퍼 고정용 지그(40)는 외곽 프레임(41)과 다공질 재료(42)에 의해 구성되어 있다.
외곽 프레임(41)은 장착된 웨이퍼(1)의 직경보다도 약간 큰 직경을 갖고 있다. 또한, 외곽 프레임(41)의 중앙 하부에는 버큠 홀(43)이 형성되어 있고, 이 버큠 홀(43)은 도시되지 않은 진공 장치에 접속되어 있다. 이 외곽 프레임(41)은 금 속, 세라믹, 또는 수지로 형성되어 있다.
또한, 다공질 재료(42)는 외곽 프레임(41) 내에 배치되어 있고, 장착된 웨이퍼(1)와 거의 동일한 직경을 갖고 있다. 이 다공질 재료(42)는 외곽 프레임(41)에 형성된 버큠 홀(43)에 접속되어 있고, 이에 의해서 다공질 재료(42)상에 재치(載置)되는 웨이퍼(1)를 흡착할 수 있는 구성으로 되어 있다.
상기 구성으로 된 웨이퍼 고정용 지그(40)를 사용함으로써, 표면 보호 테이프(2), 양면 테이프(36)를 웨이퍼 고정용 지그(40)에 부착할 때, 흡인하면서 행함으로써 웨이퍼 고정용 지그(40)와 각 테이프(2, 36) 사이에 기포가 들어가는 것을 방지할 수 있다. 또한, 테이프(2, 36)를 벗길 때 에어를 흡출(吸出)하여 테이프 (2 , 36)의 웨이퍼 고정용 지그(40)로부터의 박리를 용이화할 수 있다.
다음으로, 본 발명의 제 7 실시예인 반도체 장치의 제조 방법을 설명한다.
도 15는 제 7 실시예인 반도체 장치의 제조 방법을 나타내는 공정도이다. 본 실시예에서는 도 14에 나타낸 원판(45)을 사용한다. 이 원판(45)은 웨이퍼(1)와 거의 동일한 직경을 갖는 원판으로 되어 있다. 두께는 1㎜ 내지 5㎜정도가 적당하고, 재질은 광투과성이 좋은 석영 유리가 바람직하다.
우선, 도 15의 (A)에 나타낸 바와 같이, 상기 구성으로 된 원판(45)에 양면 테이프(46)를 이용해서 웨이퍼(1)를 부착한다. 이 양면 테이프(46)는 범용되고 있는 자외선 경화형의 양면 타입의 접착 테이프를 이용할 수 있다. 한편, 웨이퍼(1)에 양면 테이프(46)를 부착하는 처리는, 예를 들면 롤러로 누르는 방법, 또는 진공환경하에서 웨이퍼(1)에 양면 테이프(46)를 부착하는 방법을 이용할 수 있다. 또 한, 원판(45)으로의 양면 테이프(46)의 부착은 웨이퍼(1)에의 부착이 종료한 후에 실시된다.
상술한 부착 공정이 종료하면, 도 15의 (B)에 나타낸 바와 같이, 웨이퍼(1)가 원판(45)에 고정된 상태로 백 그라인드 처리가 행하여진다(백 그라인드 공정). 이 백 그라인드 공정이 종료하면, 계속해서 도 15의 (C)에 나타낸 바와 같이, 제 1 자외선 조사 공정이 실시된다.
이 제 1 자외선 조사 공정에서는, 광투과성을 갖는 원판(45)을 거쳐서 자외선을 양면 테이프(46)에 도포된 접착제에 조사한다. 이에 의해, 양면 테이프(46)에 도포된 접착제는 경화하고, 접착력이 저하한다.
제 1 자외선 조사 공정이 종료하면, 계속해서 테이프 재부착 공정이 실시된다.
이 테이프 재부착 공정에서는, 도 15의 (D)에 나타낸 바와 같이, 원판(45)에 고정된 웨이퍼(1)가 상하 반전되고, 계속해서 프레임(5)에 배치된 다이싱용 테이프(6)상에 웨이퍼(1)의 배면이 부착된다. 이 때, 웨이퍼(1)의 배면에 다이 부착 필름(37)을 장착한 후에 다이싱용 테이프(6)에 부착하는 것으로 해도 좋다.
다이싱용 테이프(6)에는 미리 자외선 경화형의 접착제가 도포되어 있고, 이 접착제에 의해 웨이퍼(1)는 다이싱용 테이프(6)에 부착된다. 한편, 롤러로 눌러서 부착하는 방법이나, 진공환경하에서 부착하는 방법을 이용함으로써, 웨이퍼(1)와 다이싱용 테이프(6) 사이에 기포가 들어가지 않게 상기 웨이퍼(1)와 다이싱용 테이프(6)를 부착할 수 있다.
테이프 재부착 공정이 종료하면, 원판(45)을 제거한 후에 개편화 처리가 행하여진다. 이에 의해, 웨이퍼(1)는 반도체 소자(10)로 개편화된다. 계속해서 제 2 자외선 조사 공정이 실시되고, 다이싱용 테이프(6)의 배면측 (도면 중, 하면측)으로부터 자외선이 조사된다. 이에 의해, 다이싱용 테이프(6)에 도포되어 있는 자외선경화형의 접착제의 접착력이 저하한다. 그리고, 상기와 동일한 픽업 공정 및 다이 본딩 공정이 실시되어, 반도체 소자(10)가 실장 기판(9)에 실장된다.
본 실시예에 의하면, 광투과성을 갖는 원판(45)을 웨이퍼(1)의 고정 지그로서 사용하고 있기 때문에, 후 공정에서 원판(45)의 하면으로부터 자외선 조사를 행할 수 있다. 이 때문에, 현재 범용되고 있는 자외선 경화형 테이프가 그대로 사용될 수 있고, 운전비용을 저감할 수 있다.
다음으로, 본 발명의 제 8 실시예인 반도체 장치의 제조 방법에 대해서 설명한다.
도 16은 제 8 실시예인 반도체 장치의 제조 방법에 이용하는 웨이퍼 고정용 지그(50)를 나타내고, 또한 도 17은 제 8 실시예인 반도체 장치의 제조 방법의 공정도이다.
우선, 도 16을 참조하여 웨이퍼 고정용 지그(50)에 대해서 설명한다. 웨이퍼 고정용 지그(50)는 크게 하부 지그(51)와 상부 지그(52)에 의해 구성되어 있다. 이 하부 지그(51)와 상부 지그(52)는 조합 가능한 구성을 하고 있다. 그리고, 조합된 상태로 훅(59)으로 고정함으로써, 하부 지그(51)와 상부 지그(52)가 일체화된다.
하부 지그(51)는 금속(스테인레스) 또는 세라믹으로 형성되어 있고, 그 내부에는 웨이퍼(1)를 장착하기 위한 웨이퍼 장착부(61)(웨이퍼(1)의 직경 치수 W와 동일한 직경을 가짐)가 형성되어 있다. 또한, 이 웨이퍼 장착부(61)에는, 웨이퍼(1)의 회로 형성면을 보호하기 위한 보호 부재(54)가 배치되어 있다. 이 보호 부재(54)는 다공질의 보호 재료(러버)로 구성되어 있다.
또한, 하부 지그(51)의 내부에는, 하부 버큠 홀(53)이 형성되어 있다. 이 하부 버큠 홀(53)의 일단은 하부 지그(51)의 측면에 형성된 하부 에어 조인트(56)에 접속되어 있다. 이 하부 에어 조인트(56)에는, 도시되지 않은 흡인 장치가 접속되어 있다. 또한, 하부 버큠 홀(53)의 다른 단은 복수로 분기되어 웨이퍼 장착부(61)에 개구되어 있다.
따라서, 흡인 장치가 구동되어 하부 에어 조인트(56)에 부압이 인가됨으로써, 웨이퍼 장착부(61)에 장착된 웨이퍼(1)는 하부 버큠 홀(53)을 통해서 흡착된다. 이에 의해, 웨이퍼(1)는 하부 지그(51)에 유지되는 구성이 된다. 한편, 회전 멈춤 핀(55)은 상부 지그(52)와 조합할 때의 위치 결정을 위한 핀이고, 또한 조합한 후에는 각 지그(51, 52)가 회전하지 않도록 하기 위한 핀이다.
한편, 상부 지그(52)는 내부에 복수의 다이싱용 도피 홈(58)이 형성되어 있다. 이는 후술하는 바와 같이 웨이퍼(1)가 상부 지그(52)에 유지된 상태로 다이싱처리가 행하여지기 때문에, 다이싱 소에 의해 상부 지그(52)가 손상되지 않도록 설치된 것이다. 또한, 상부 지그(52)의 내부에는 상부 버큠 홀(57)이 설치되어 있다.
이 상부 버큠 홀(57)의 일단은 상부 지그(52)의 측면에 형성된 상부 에어 조인트(60)에 접속되어 있다. 이 상부 에어 조인트(60)에는 도시되지 않은 흡인 장치가 접속되어 있다. 또한, 상부 버큠 홀(57)의 다른 단은 복수로 분기되어 웨이퍼(1)의 장착 위치에 개구되어 있다(다이싱용 도피 홈(58) 사이의 위치에 개구되어 있음).
따라서, 흡인 장치가 구동되어 상부 에어 조인트(60)에 부압이 인가됨으로써, 상부 지그(52)에 장착된 웨이퍼(1)가 상부 버큠 홀(57)을 통하여 흡착된다. 이에 의해, 웨이퍼(1)가 상부 지그(52)에 유지되는 구성이 된다. 이 때, 하부 에어 조인트(56)와 상부 에어 조인트(60)는 독립한 흡인 장치에 접속되어 있고, 이에 의해서 하부 버큠 홀(53) 및 상부 버큠 홀(57)은 독립해서 웨이퍼(1)의 흡인 처리를 행할 수 있는 구성이 된다.
계속해서, 상기 구성으로 된 웨이퍼 고정용 지그(50)를 이용한 반도체 장치의 제조 방법에 대해서 도 17을 이용하여 설명한다.
본 실시예에서는, 도 17의 (A)에 나타낸 바와 같이, 우선 웨이퍼(1)의 배면이 도면 중 상측이 되도록 웨이퍼(1)를 하부 지그(51)에 장착함과 동시에, 하부 버큠 홀(53)에 부압을 인가해서 웨이퍼(1)를 하부 지그(51)에 유지시킨다. 이 때, 상술한 바와 같이 하부 지그(51)의 회로 형성면과 접하는 부위에는 보호 부재(54)가 부착되어 있기 때문에, 흡착에 의해 회로 형성면에 손상을 줄 염려는 없다.
계속해서, 도 17의 (B)에 나타낸 바와 같이, 웨이퍼(1)를 하부 지그(51)에 유지시킨 상태로, 웨이퍼(1)의 배면을 백 그라인드 처리한다. 이 그라인드 처리는 기계적 처리, 화학적 처리, 그외 다른 방법이어도 좋다. 이 단계에서 웨이퍼(1)에 휘어짐이 발생하지만, 하부 지그(51)의 흡착 작용에 의해 그것이 표면화되지 않는다.
다음으로, 도 17의 (C)에 나타낸 바와 같이, 하부 지그(51)의 상부에 상부 지그(52)를 조합하고, 웨이퍼(1)를 상하로 삽입한 상태로 한다. 이 상태에서 웨이퍼(1)는 웨이퍼 고정용 지그(50)의 내부에 장착되고, 각 지그(51 , 52)에 협지된 상태가 되기 때문에 흡인 처리를 오프(off)해도 좋다. 또한, 흡인 처리를 온(on)으로 한 상태인 경우에는 웨이퍼(1)의 유지를 보다 확실하게 행할 수 있고, 또한 웨이퍼(1)에 휘어짐이 생기는 것도 확실하게 방지할 수 있다.
다음으로, 각 지그(51 , 52)에 협지된 상태(웨이퍼 고정용 지그(50) 내에 장착된 상태)로 웨이퍼(1)를 백 그라인드 장치로부터 꺼내고, 계속해서 다이 부착 필름(37)을 부착하는 공정으로 진행한다. 이 공정에서는 도 17의 (D)에 나타낸 바와 같이, 상부 지그(52)를 하부 지그(51)로부터 분리시키는 동시에, 웨이퍼(1)의 배면에 도시하지 않은 롤러 등을 이용해서 다이 부착 필름(37)을 부착한다. 이 때, 다이 부착 필름(37)의 제품 종류에 따라서 온도를 가할 필요가 있을 경우에는, 하부 지그(51)를 세팅하는 장치(다이 부착 장착 장치)측의 테이블에 가열 기구를 설치한 구성으로 해도 좋다.
이 다이 부착 장착 처리가 종료하면, 다시 상면으로부터 상부 지그(52)가 하부 지그(51)에 조합되어 반송 가능한 상태가 된다. 그리고, 이 상태로 웨이퍼(1)가 다이싱 장치를 향해 반송되고, 다이싱 장치내의 테이블 위에 장착된다.
이 때, 도 17의 (F)에 나타낸 바와 같이, 웨이퍼(1)의 회로 형성면이 상면이 되도록 웨이퍼 고정용 지그(50)를 반전시켜서 다이싱 장치내의 테이블에 세팅하고, 그 후에 상부 지그(52)의 흡인 처리가 온으로 되어, 웨이퍼(1)가 상부 지그(52)에 유지된다. 그리고, 웨이퍼(1)가 확실하게 상부 지그(52)에 유지되면, 하부 지그(51)는 상부 지그(52)로부터 분리된다.
이 상태에 있어서, 도 17의 (G)에 나타낸 바와 같이, 웨이퍼(1)에 대하여 다이싱 처리가 실시된다. 이에 의해, 웨이퍼(1)는 반도체 소자(10)로 개편화된다. 이 다이싱을 할 때, 일반적으로 다이싱 소를 이용하여 웨이퍼(1)가 절단되지만, 상술한 바와 같이 상부 지그(52)의 다이싱위치와 대응하는 위치에 다이싱용 도피 홈(58)이 형성되어 있기 때문에, 다이싱 소에 의해 상부 지그(52)가 손상되지 않는다. 또한, 상부 버큠 홀(57)의 개구부도 반도체 소자(10)와 대향하는 위치에 설치되어 있기 때문에, 개편화되어도 반도체 소자(10)는 상부 지그(52)에 확실하게 유지된다.
다음으로, 도 17의 (H)에 나타낸 바와 같이, 상부 지그(52)에 하부 지그(51)를 다시 조합하고, 이 상태로 웨이퍼(1)를 다음 공정인 다이 본딩기로 반송하여 장착한다. 다이 본딩기의 테이블 위에 웨이퍼 고정용 지그(50)가 장착되면, 상부 지그(52)의 상부 버큠 홀(57)에 대하여 부압이 인가되고, 각 반도체 소자(10)는 상부지그에 유지된다. 그리고, 반도체 소자(10)가 상부 지그(52)에 확실하게 유지된 후, 하부 지그(51)를 상부 지그(52)로부터 분리한다.
다이 본딩기는 도 17의 (I) 및 도 17의 (J)에 나타낸 바와 같이, 각각의 반 도체 소자(10) 등에 픽업/본딩 처리한다. 이 반도체 소자(10)의 픽업 시에, 상부 지그(52)의 흡인을 오프시키고, 콜레트(8)의 흡인을 온시키는 것만으로 좋다.
이 때, 본 실시예에서는 테이프로부터 반도체 소자(10)를 박리한다고 하는 개념이 없기 때문에, 하면으로부터 니들(needle)로 반도체 소자(10)를 밀어 올리는 특별한 처치가 불필요하다. 따라서, 박형화된 반도체 소자(10)에 니들에 의한 손상을 전혀 없게 할 수 있고, 반도체 소자(10)의 파손을 방지할 수 있다.
상술한 바와 같이, 본 실시예에서는 각 공정에 의한 웨이퍼(1) 처리가 실시될 때에는, 웨이퍼(1)가 하부 지그(51) 또는 상부 지그(52)의 어느 하나에 유지된 상태로 되어 있고, 또한 각 공정간의 반송에 있어서는 하부 지그(51)와 상부 지그(52)에 협지된 상태로 반송된다. 이에 의해, 웨이퍼(1)가 박형화되어도, 휘어짐이 표면화되기 않게 작업성의 향상을 도모할 수 있고, 또한 반송에 의한 파손 장해도 없게 할 수 있다.
또한, 상술한 각 제조 공정에 이용한 웨이퍼 고정용 지그(20, 30, 40, 50)는 모두 그대로 겹쳐 적층되어 있으므로, 공정간의 반송 시에는 종래 사용하고 있는 전용 캐리어가 불필요하다. 따라서, 간접 공구에 드는 비용이 절감될 뿐만 아니라, 수납이나 취출 시의 파손도 없어진다. 또한, 웨이퍼 고정용 지그(20, 30, 40, 50)에 바코드를 부여함으로써, 웨이퍼(1)의 정보관리를 할 수 있게 하는 것도 가능하다.
이상의 설명과 관련하여, 이하의 사항을 더 개시한다.
(부기 1)
반도체 기판의 휘어짐의 발생을 방지하도록 상기 반도체 기판을 평탄하게 고정하는 반도체 기판용 지그를 이용하여,
상기 반도체 기판용 지그에 상기 반도체 기판을 고정시킨 상태로, 상기 반도체 기판을 반도체 소자로 개편화(個片化)하는 것을 특징으로 하는 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법.
(부기 2)
반도체 기판의 휘어짐의 발생을 방지하도록 상기 반도체 기판을 평탄하게 고정하는 지그에 상기 반도체 기판을 부착하고,
상기 반도체 기판용 지그에 상기 반도체 기판을 고정시킨 상태로, 상기 반도체 기판에 대해서 백 그라인드를 행하는 것을 특징으로 하는 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법.
(부기 3)
반도체 기판에 막상 부재를 배치할 때 이용되는 반도체 기판용 지그로서,
프레임 몸체와,
상기 프레임 몸체 내에 배치되어, 내부에 유체 공급을 행하여 형상 변형시키면서 체적을 증감시키는 신축체를 설치하고,
상기 신축체가 체적을 증대할 때, 상기 반도체 기판과 상기 신축체 사이에 배치된 상기 막상 부재를 그 중앙으로부터 외측을 향하여 점차적으로 상기 반도체 기판을 향하여 압압(押壓)하도록 형태 변형하는 구성인 것을 특징으로 하는 반도체 기판용 지그.
(부기 4)
부기 3에 기재된 반도체 기판용 지그에 있어서,
상기 수축체의 내부에 이동 가능하게 설치되어짐과 동시에, 상기 신축체가 상기 막상 부재의 대략 전면을 상기 반도체 기판을 향하여 압압했을 때, 상기 신축체와 맞닿는 위치까지 이동하는 이동판을 설치하고,
상기 이동판에 의해 상기 신축체가 상기 막상 부재의 대략 전면을 상기 반도체 기판을 향해 압압한 상태를 유지하는 구성인 것을 특징으로 하는 반도체 기판용 지그.
(부기 5)
부기 4에 기재된 반도체 기판용 지그에 있어서,
상기 이동판에 상기 신축체를 흡인하는 흡인 기구를 설치하는 것을 특징으로 하는 반도체 기판용 지그.
(부기 6)
부기 3 내지 5 중 어느 하나에 기재된 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용하여 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백 그라인딩하는 백 그라인드 공정과,
상기 반도체 기판을 상기 회로 형성면이 노출하도록 제 2 반도체 기판용 지그에 재부착하여 고정하는 재부착 공정과,
상기 제 2 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 개편화된 상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 7)
부기 6에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제 2 반도체 기판용 지그로서, 부기 3 내지 5 중 어느 하나에 기재된 반도체 기판용 지그를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 8)
부기 3 내지 5 중 어느 하나에 기재된 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용하여 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백 그라인딩하는 백 그라인드 공정과,
상기 제 2 반도체 기판용 지그에 고정된 상태로, 백 그라인딩된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
개편화된 모든 상기 반도체 소자를 상기 회로 형성면이 노출하도록 일괄적으로 제 2 반도체 기판용 지그에 재부착하여 고정하는 재부착 공정과,
상기 개편화된 상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 9)
부기 3 내지 5 중 어느 하나에 기재된 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용해서 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백 그라인딩하는 백 그라인드 공정과,
상기 제 2 반도체 기판용 지그에 고정된 상태로, 백 그라인딩된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 개편화된 상기 반도체 소자를 상기 반도체 기판용 지그로부터 픽업함과 동시에, 픽업된 상기 반도체 소자를 표리 반전 처리하는 픽업 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 10)
부기 3 내지 5 중 어느 하나에 기재된 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용해서 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 개편화된 복수의 상기 반도체 소자의 배면을 일괄적으로 백 그라인딩하는 백 그라인드 공정과,
상기 반도체 소자를 상기 회로 형성면이 노출하도록 제 2 반도체 기판용 지그에 일괄적으로 재부착하여 고정하는 재부착 공정과,
상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 11)
부기 3 내지 5 중 어느 하나에 기재된 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용해서 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 개편화된 복수의 상기 반도체 소 자의 배면을 일괄적으로 백 그라인딩하는 백 그라인드 공정과,
상기 개편화된 상기 반도체 소자를 상기 반도체 기판용 지그로부터 픽업함과 동시에, 픽업된 상기 반도체 소자를 표리 반전 처리하는 픽업 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 12)
반도체 기판에 막상 부재를 배치할 때 이용되는 반도체 기판용 지그로서,
바닥부를 갖는 프레임 몸체와,
상기 프레임 몸체 내에 동심원적으로 배치됨과 동시에 상기 반도체 기판과 대향하는 높이 방향으로 각각 이동 가능한 구성으로 이루어진 복수의 환상 부재를 갖고, 상기 환상 부재의 상기 반도체 기판과 대향하는 높이 방향의 높이가 외주로부터 내주를 향하여 점차 높아지도록 구성된 환상 부재 집합체와,
상기 환상 부재를 각각 상기 프레임 몸체의 바닥부를 향하여 바이어싱하는 바이어싱 부재와,
상기 프레임 몸체 내에서 이동 조작됨으로써 상기 환상 부재에 접촉하고, 상기 환상 부재를 상기 바이어싱 부재의 바이어싱력(biasing force)에 저항해서 상기 프레임 몸체의 바닥부로부터 이격되는 방향으로 이동 바이어싱하는 조작 부재를 설치하고,
상기 조작 부재의 조작에 따른 각 환상 부재가, 상기 반도체 기판과 상기 환상 부재 집합체 사이에 배치된 상기 막상 부재를, 그 중앙으로부터 외측을 향하여 점차 상기 반도체 기판을 향하여 압압하도록 이동하는 구성인 것을 특징으로 하는 반도체 기판용 지그.
(부기 13)
부기 12에 기재된 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
상기 막상 부재로서 제 1 접착 테이프를 이용함과 동시에, 상기 반도체 기판용 지그에 상기 제 1 접착 테이프를 이용해서 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백 그라인딩하는 백 그라인드 공정과,
상기 반도체 기판의 배면에 다이 부착 재료를 배치하는 다이 부착 장착 공정과,
상기 반도체 기판을 제 2 반도체 기판용 지그에 재부착하여 고정함과 동시에 상기 회로 형성면을 노출시키는 재부착 공정과,
상기 제 2 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 개편화된 상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 14)
부기 13에 기재된 반도체 장치의 제조 방법에 있어서,
상기 제 2 반도체 기판용 지그로서, 부기 12에 기재된 반도체 기판용 지그를 이용한 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 15)
반도체 기판에 막상 부재를 배치할 때 이용되는 반도체 기판용 지그로서,
프레임 몸체와,
상기 막상 부재와 대향하도록 상기 프레임 몸체 내에 배치된 다공질 부재와,
상기 프레임 몸체에 형성되어 있고, 상기 다공질 부재에 대하여 부압을 인가하는 버큠 홀을 갖는 것을 특징으로 하는 반도체 기판용 지그.
(부기 16)
자외선 경화성을 갖는 접착제가 양면에 도포된 양면 테이프를 사용하여, 투광성을 갖는 반도체 기판용 지그에 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정과,
상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백 그라인딩하는 백 그라인드 공정과,
상기 반도체 기판을 거쳐서 상기 자외선 경화성을 갖는 접착제에 자외선을 조사하는 자외선 조사 공정과,
상기 반도체 기판의 배면에 다이 부착 재료를 배치함과 동시에, 상기 반도체 기판을 제 2 반도체 기판용 지그에 재부착하여 고정하고, 다음으로 상기 회로 형성면을 노출시키는 재부착 공정과,
상기 제 2 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정과,
상기 개편화된 상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 17)
반도체 기판을 흡착하는 제 1 흡착 기구를 가진 제 1 지그와,
상기 반도체 기판을 흡착하는 제 2 흡착 기구를 가진 제 2 지그를 설치하고,
상기 제 1 및 제 2 지그를 장착 이탈 가능한 구성으로 함과 동시에, 상기 제 1 및 제 2 흡착 기구가 각각 독립해서 상기 반도체 기판을 흡착할 수 있는 구성인 것을 특징으로 하는 반도체 기판용 지그.
(부기 18)
부기 17에 기재된 반도체 기판용 지그를 이용한 반도체 장치의 제조 방법으로서,
제 1 지그에 의해 상기 반도체 기판을 흡인해서 반도체 제조를 위한 처리를 행하는 제 1 공정과,
제 2 지그에 의해 상기 반도체 기판을 흡인해서 반도체 제조를 위한 처리를 행하는 제 2 공정과,
상기 제 1 지그에 상기 제 2 지그를 장착하고, 상기 제 1 및 제 2 지그에 유지된 상태로 상기 반도체 기판을 반송하는 반송 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
도 1은 종래의 일 예인 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 2는 본 발명의 제 1 실시예인 반도체 기판용 지그를 나타내는 도면으로서, (A)는 평면도, (B)는 단면도.
도 3은 본 발명의 제 1 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 4는 지그에의 부착 공정을 상세하게 설명하기 위한 공정도.
도 5는 테이프 재부착 공정을 상세하게 설명하기 위한 공정도.
도 6은 본 발명의 제 2 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 7은 본 발명의 제 3 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 8은 본 발명의 제 4 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 9는 본 발명의 제 2 실시예인 반도체 기판용 지그를 나타낸 도면으로서, (A)는 평면도, (B)는 단면도.
도 10은 본 발명의 제 2 실시예인 반도체 기판용 지그의 동작을 설명하기 위한 도면.
도 11은 본 발명의 제 5 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 12는 본 발명의 제 6 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 13은 본 발명의 제 3 실시예인 반도체 기판용 지그를 나타낸 도면으로서, (A)는 평면도, (B)는 단면도.
도 14는 본 발명의 제 4 실시예인 반도체 기판용 지그를 나타내는 도면으로서, (A)는 평면도, (B)는 정면도.
도 15는 본 발명의 제 7 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도.
도 16은 본 발명의 제 5 실시예인 반도체 기판용 지그를 나타내는 도면으로서, (A)는 평면도, (B)는 정면도, (C)는 상부 지그와 하부 지그를 분리한 상태의 단면도.
도 17은 본 발명의 제 8 실시예인 반도체 장치의 제조 방법을 설명하기 위한 공정도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 웨이퍼
2 : 표면 보호 테이프
3 : 그라인드(grind) 숫돌
4 : 처크(chuck) 테이블
5 : 프레임
6 : 다이싱(dicing)용 테이프
7 : 다이싱 소(saw)
8, 8A, 8B : 콜레트(collet)
9 : 실장 기판
10 : 반도체 소자
11 : 밀어 올림 핀
20, 20A, 20B : 웨이퍼 고정용 지그
21, 21A, 21B : 외곽 프레임
22, 22A, 22B : 고무막
23, 23A, 23B : 세팅 테이블
24, 24A, 24B : 다공질판
26, 26A, 26B : 제 1 에어 조인트
27, 27A, 27B : 가이드샤프트
28, 28A, 28B : 제 2 에어 조인트
30, 30A, 30B : 웨이퍼 고정용 지그
31 : 외곽 프레임
32, 32A, 32B : 스텝링 집합체
32a~32i : 스텝링(step ring)
33 : 인장 스프링
37 : 다이 부착 필름
40 : 웨이퍼 고정용 지그
41 : 외곽 프레임
42 : 다공질 재료
43 : 버큠 홀(vacuum hole)
45 : 원판
46 : 양면 테이프
50 : 웨이퍼 고정용 지그
51 : 하부 지그
52 : 상부 지그
53 : 하부 버큠 홀
56 : 하부 에어 조인트
57 : 상부 버큠 홀
58 : 다이싱용 도피 홀
59 : 훅
60 : 상부 에어 조인트
61 : 웨이퍼 장착부

Claims (1)

  1. 자외선 경화성을 가진 접착제가 양면에 도포된 양면 테이프를 이용하여 투광성을 가진 반도체 기판용 지그에 상기 반도체 기판의 회로 형성면 측을 부착하는 부착 공정,
    상기 반도체 기판용 지그에 부착된 상태로, 상기 반도체 기판의 배면을 백 그라인딩하는 백 그라인드 공정,
    상기 반도체 기판을 거쳐서 상기 자외선 경화성을 가진 접착제에 자외선을 조사하는 자외선 조사 공정,
    상기 반도체 기판의 배면에 다이 부착 재료를 배치함과 동시에, 상기 반도체 기판을 제 2 반도체 기판용 지그에 재부착하여 고정하고, 이어서 상기 회로 형성면을 노출시키는 재부착 공정,
    상기 제 2 반도체 기판용 지그에 고정된 상기 반도체 기판을 다이싱함으로써 반도체 소자로 개편화하는 개편화 공정, 및
    상기 개편화된 상기 반도체 소자를 상기 제 2 반도체 기판용 지그로부터 픽업하는 픽업 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020070074970A 2001-10-19 2007-07-26 반도체 장치의 제조 방법 KR20070093929A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00322811 2001-10-19
JP2001322811A JP3892703B2 (ja) 2001-10-19 2001-10-19 半導体基板用治具及びこれを用いた半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020018648A Division KR100852655B1 (ko) 2001-10-19 2002-04-04 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20070093929A true KR20070093929A (ko) 2007-09-19

Family

ID=19139791

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020020018648A KR100852655B1 (ko) 2001-10-19 2002-04-04 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법
KR1020070074978A KR100830111B1 (ko) 2001-10-19 2007-07-26 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법
KR1020070074970A KR20070093929A (ko) 2001-10-19 2007-07-26 반도체 장치의 제조 방법

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020020018648A KR100852655B1 (ko) 2001-10-19 2002-04-04 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법
KR1020070074978A KR100830111B1 (ko) 2001-10-19 2007-07-26 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법

Country Status (7)

Country Link
US (5) US6750074B2 (ko)
EP (4) EP2058850B1 (ko)
JP (1) JP3892703B2 (ko)
KR (3) KR100852655B1 (ko)
CN (1) CN1198327C (ko)
DE (3) DE60238361D1 (ko)
TW (1) TWI280630B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210025034A (ko) * 2018-01-16 2021-03-08 가부시기가이샤 디스코 웨이퍼를 처리하는 방법

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3892703B2 (ja) 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
JP3976541B2 (ja) * 2001-10-23 2007-09-19 富士通株式会社 半導体チップの剥離方法及び装置
US7534498B2 (en) * 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP2004055860A (ja) 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
JP2004111601A (ja) * 2002-09-18 2004-04-08 Tokyo Seimitsu Co Ltd ダイボンダ
JP2004363165A (ja) * 2003-06-02 2004-12-24 Tokyo Seimitsu Co Ltd ウェーハ処理装置およびウェーハ処理方法
US7157376B1 (en) * 2003-06-13 2007-01-02 Advanced Micro Devices, Inc. Method and apparatus for handling thin semiconductor wafers
JP4494753B2 (ja) * 2003-10-27 2010-06-30 リンテック株式会社 シート剥離装置及び剥離方法
CN100392782C (zh) * 2003-11-20 2008-06-04 达方电子股份有限公司 键盘
JP4860113B2 (ja) 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4592289B2 (ja) * 2004-01-07 2010-12-01 日東電工株式会社 半導体ウエハの不要物除去方法
JP4306540B2 (ja) * 2004-06-09 2009-08-05 セイコーエプソン株式会社 半導体基板の薄型加工方法
WO2006008824A1 (ja) * 2004-07-16 2006-01-26 Renesas Technology Corp. 半導体集積回路装置の製造方法
KR100568291B1 (ko) 2004-12-23 2006-04-05 삼성전기주식회사 칩 부품의 패키지 제조 방법
KR100625336B1 (ko) * 2004-12-28 2006-09-20 동부일렉트로닉스 주식회사 척 테이블 및 패드의 인터록킹 방법
JP2007036153A (ja) * 2005-07-29 2007-02-08 Disco Abrasive Syst Ltd ウエーハの保護テープ貼着方法および貼着装置
JP2007095780A (ja) * 2005-09-27 2007-04-12 Oki Electric Ind Co Ltd 半導体装置製造用治具と半導体装置製造方法
US20070090479A1 (en) * 2005-10-20 2007-04-26 Chien-Hua Chen Controlling bond fronts in wafer-scale packaging
US7662668B2 (en) * 2005-11-16 2010-02-16 Denso Corporation Method for separating a semiconductor substrate into a plurality of chips along with a cutting line on the semiconductor substrate
KR100760300B1 (ko) 2006-01-25 2007-09-19 삼성전자주식회사 지지유닛과 이를 갖는 픽업장치
JP4514722B2 (ja) * 2006-02-20 2010-07-28 富士通セミコンダクター株式会社 フィルム貼り付け方法、フィルム貼り付け装置および半導体装置の製造方法
JP2007281343A (ja) * 2006-04-11 2007-10-25 Disco Abrasive Syst Ltd ウェーハ支持方法及びウェーハ支持装置
US20090104319A1 (en) * 2006-04-17 2009-04-23 Traina-Fiorini, Llc Fruit Product and Method of Manufacture of the Fruit Product
JP4895671B2 (ja) * 2006-05-08 2012-03-14 株式会社ディスコ 加工装置
DE102006031434B4 (de) * 2006-07-07 2019-11-14 Erich Thallner Handhabungsvorrichtung sowie Handhabungsverfahren für Wafer
KR100797675B1 (ko) * 2007-01-02 2008-01-23 삼성전기주식회사 박형 기판용 이송 지그 부착 테이프
SG148884A1 (en) * 2007-06-15 2009-01-29 Micron Technology Inc Method and system for removing tape from substrates
JP4947728B2 (ja) * 2008-04-07 2012-06-06 信越ポリマー株式会社 保持転写治具及び一組の保持転写治具
DE102008018536B4 (de) * 2008-04-12 2020-08-13 Erich Thallner Vorrichtung und Verfahren zum Aufbringen und/oder Ablösen eines Wafers auf einen/von einem Träger
TW200947641A (en) * 2008-05-15 2009-11-16 Gio Optoelectronics Corp Die bonding apparatus
DE102008025790A1 (de) * 2008-05-29 2009-12-03 Robert Bürkle GmbH Presse und Verfahren zum Laminieren von im Wesentlichen plattenförmigen Werkstücken
DE102008055155A1 (de) * 2008-12-23 2010-07-01 Thin Materials Ag Trennverfahren für ein Schichtsystem umfassend einen Wafer
TWI470823B (zh) * 2009-02-11 2015-01-21 Epistar Corp 發光元件及其製造方法
US8141612B2 (en) * 2009-04-02 2012-03-27 Asm Assembly Automation Ltd Device for thin die detachment and pick-up
EP2517237A2 (en) * 2009-12-23 2012-10-31 Süss Microtec Lithography GmbH Automated thermal slide debonder
US8092645B2 (en) * 2010-02-05 2012-01-10 Asm Assembly Automation Ltd Control and monitoring system for thin die detachment and pick-up
US8939815B2 (en) * 2011-02-21 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Systems providing an air zone for a chucking stage
JP5772092B2 (ja) * 2011-03-11 2015-09-02 富士電機株式会社 半導体製造方法および半導体製造装置
CN102738293B (zh) * 2011-04-01 2014-12-17 北京北方微电子基地设备工艺研究中心有限责任公司 执行装置和机械手
JP5763394B2 (ja) * 2011-04-14 2015-08-12 リンテック株式会社 転写装置および転写方法
JP2013033925A (ja) * 2011-07-01 2013-02-14 Tokyo Electron Ltd 洗浄方法、プログラム、コンピュータ記憶媒体、洗浄装置及び剥離システム
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
KR101247561B1 (ko) * 2011-08-18 2013-03-25 주식회사 해성엔지니어링 스트립용 테이핑장치
JP5943742B2 (ja) * 2012-07-04 2016-07-05 三菱電機株式会社 半導体試験治具およびそれを用いた半導体試験方法
JP5955410B2 (ja) * 2012-12-04 2016-07-20 ミライアル株式会社 ウェーハハンドリングトレイ
JP6170787B2 (ja) * 2013-09-06 2017-07-26 リンテック株式会社 シート貼付装置および貼付方法
KR101385443B1 (ko) * 2013-09-13 2014-04-16 이향이 반도체 칩 픽업 이송용 콜렛
JP6120748B2 (ja) * 2013-10-11 2017-04-26 東京エレクトロン株式会社 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP6283573B2 (ja) 2014-06-03 2018-02-21 東京エレクトロン株式会社 剥離装置、剥離システム、剥離方法、プログラム及びコンピュータ記憶媒体
JP6388331B2 (ja) * 2014-07-14 2018-09-12 Ｎｅｃプラットフォームズ株式会社 テープ貼付装置及びテープ貼付治具
JP6390040B2 (ja) * 2014-07-30 2018-09-19 リンテック株式会社 粘着シートの貼付部材、貼付装置、および貼付方法
CN104362117B (zh) * 2014-11-24 2018-04-20 苏州晶方半导体科技股份有限公司 基底键合装置和键合方法
KR102427159B1 (ko) 2015-11-11 2022-08-01 삼성전자주식회사 테이프 필름의 라미네이션 장치 및 그를 포함하는 반도체 소자의 제조 설비
CN106783669B (zh) * 2015-11-25 2019-04-12 无锡华瑛微电子技术有限公司 半导体处理装置及方法
US10183862B2 (en) * 2016-09-14 2019-01-22 GM Global Technology Operations LLC Method of strain gauge fabrication using a transfer substrate
US20180323105A1 (en) * 2017-05-02 2018-11-08 Psemi Corporation Simultaneous Break and Expansion System for Integrated Circuit Wafers
CN109514354A (zh) * 2017-09-19 2019-03-26 株洲中车时代电气股份有限公司 半导体芯片台面的加工方法
TWI823598B (zh) * 2018-01-23 2023-11-21 日商東京威力科創股份有限公司 接合系統及接合方法
US11482431B2 (en) * 2018-01-23 2022-10-25 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
US11049839B2 (en) 2018-01-24 2021-06-29 Kulicke And Soffa Industries, Inc. Bonding tools for bonding machines, bonding machines for bonding semiconductor elements, and related methods
US11608453B2 (en) * 2018-01-25 2023-03-21 Kulicke And Soffa Industries, Inc. Bonding tools for bonding machines, bonding machines for bonding semiconductor elements, and related methods
CN108288601A (zh) * 2018-01-29 2018-07-17 环维电子(上海)有限公司 一种吸嘴、吸嘴组件以及卸料方法
CN108372457B (zh) * 2018-01-31 2019-08-16 武汉驿路通科技股份有限公司 一种低通道阵列波导光栅波分复用器芯片的研磨切割方法
WO2019226453A1 (en) * 2018-05-22 2019-11-28 Ii-Vi Delaware, Inc. Wafer fixture for testing and transport
KR102468794B1 (ko) * 2018-07-06 2022-11-18 삼성전자주식회사 웨이퍼 본딩 장치 및 이를 이용한 웨이퍼 본딩 시스템
CN110142689B (zh) * 2019-04-17 2021-09-14 杭州众硅电子科技有限公司 一种晶圆装载支架、晶圆装载系统及晶圆装片方法
JP6755373B2 (ja) * 2019-08-23 2020-09-16 東京エレクトロン株式会社 基板保持ステージ
KR20210096883A (ko) 2020-01-29 2021-08-06 삼성전자주식회사 반도체 패키지 제조용 프레임 지그, 프레임 지그를 포함하는 반도체 패키지 제조 장치, 및 프레임 지그를 이용한 반도체 패키지 제조 방법
CN114029812B (zh) * 2021-11-19 2022-11-01 杭州中欣晶圆半导体股份有限公司 一种去除硅片边缘氧化膜的结构及操作方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2960147A (en) * 1958-04-15 1960-11-15 Us Rubber Co Heat sealing device
JPS5213510B2 (ko) * 1973-02-26 1977-04-14
US4511425A (en) * 1983-06-13 1985-04-16 Dennison Manufacturing Company Heated pad decorator
JPS61172337A (ja) * 1985-01-26 1986-08-04 Nec Kansai Ltd 異物除去方法
NL8700445A (nl) * 1986-02-28 1987-09-16 Nippon Seiko Kk Positioneertafel voor een samengestelde beweging.
US4921564A (en) * 1988-05-23 1990-05-01 Semiconductor Equipment Corp. Method and apparatus for removing circuit chips from wafer handling tape
JPH0253558A (ja) * 1988-08-11 1990-02-22 Nec Corp 吸着治具
JPH0353546A (ja) * 1989-07-21 1991-03-07 Mitsubishi Electric Corp 半導体装置の製造方法およびその製造装置
NL8903010A (nl) * 1989-12-07 1991-07-01 Philips & Du Pont Optical Werkwijze en inrichting voor het verwijderen van een buigzaam produkt van een draagplaat.
JPH0538649A (ja) * 1991-07-31 1993-02-19 Kyushu Electron Metal Co Ltd 半導体ウエーハの接着方法
GB2263195B (en) * 1992-01-08 1996-03-20 Murata Manufacturing Co Component supply method
JP2759165B2 (ja) * 1992-04-28 1998-05-28 カシオ計算機株式会社 ウェハ載置用シート拡張方法およびその装置
DE69312636T2 (de) * 1992-11-09 1998-02-05 Canon Kk Anodisierungsapparat mit einer Trägervorrichtung für das zu behandelnde Substrat
US5300175A (en) * 1993-01-04 1994-04-05 Motorola, Inc. Method for mounting a wafer to a submount
JPH06268051A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp ウエハ剥し装置
WO1994029106A1 (de) 1993-06-11 1994-12-22 ISOVOLTA Österreichische Isolierstoffwerke Aktiengesellschaft Verfahren zur herstellung fotovoltaischer module sowie eine vorrichtung zur durchführung dieses verfahrens
EP0641019A3 (en) * 1993-08-27 1995-12-20 Poly Flex Circuits Inc Flexible lead frame printed on a polymer.
JP3081122B2 (ja) * 1994-07-18 2000-08-28 シャープ株式会社 基板搬送用治具及びそれを用いた液晶表示素子の製造方法
JPH0878508A (ja) 1994-09-02 1996-03-22 Fujitsu Ltd ウェーハ保持プレート
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JPH09219383A (ja) 1996-02-13 1997-08-19 Fujitsu Ltd 半導体装置の製造方法及び製造装置
JPH10193260A (ja) * 1996-12-27 1998-07-28 Shin Etsu Handotai Co Ltd ウエーハ保持治具
JPH10233430A (ja) 1997-02-19 1998-09-02 Nitto Denko Corp 粘着テープ貼付け装置
JP3955659B2 (ja) * 1997-06-12 2007-08-08 リンテック株式会社 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置
JPH11307488A (ja) 1998-04-24 1999-11-05 Denso Corp 半導体装置、その製造方法、加工ガイドおよびその加工装置
EP0953409B1 (en) * 1998-04-27 2005-11-16 Tokyo Seimitsu Co.,Ltd. Wafer surface machining method and apparatus
JP4354029B2 (ja) * 1998-09-04 2009-10-28 日清紡ホールディングス株式会社 ラミネート装置における搬送装置
JP3098003B2 (ja) 1998-09-24 2000-10-10 日清紡績株式会社 太陽電池におけるラミネート装置
DE19850873A1 (de) * 1998-11-05 2000-05-11 Philips Corp Intellectual Pty Verfahren zum Bearbeiten eines Erzeugnisses der Halbleitertechnik
JP3816253B2 (ja) 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP3469488B2 (ja) 1999-01-21 2003-11-25 株式会社アルテクス 超音波振動切断装置
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
JP3865184B2 (ja) 1999-04-22 2007-01-10 富士通株式会社 半導体装置の製造方法
KR20000077145A (ko) 1999-05-03 2000-12-26 조셉 제이. 스위니 화학 기계적 평탄화 방법
EP1052060A3 (en) * 1999-05-03 2001-04-18 Applied Materials, Inc. Method for chemical mechanical planarization
JP2000323440A (ja) 1999-05-10 2000-11-24 Disco Abrasive Syst Ltd チャックテーブル
JP2000357711A (ja) * 1999-06-15 2000-12-26 Sony Corp 半導体装置製造用治具および半導体装置の製造方法
JP4275254B2 (ja) 1999-06-17 2009-06-10 リンテック株式会社 両面粘着シートに固定された物品の剥離方法および剥離装置
JP2001035817A (ja) 1999-07-22 2001-02-09 Toshiba Corp ウェーハの分割方法及び半導体装置の製造方法
JP2001144139A (ja) * 1999-11-15 2001-05-25 Matsushita Electric Ind Co Ltd 半導体実装治具と半導体装置の製造方法
JP4409014B2 (ja) 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
JP4239352B2 (ja) * 2000-03-28 2009-03-18 株式会社日立製作所 電子装置の製造方法
JP3883781B2 (ja) 2000-05-11 2007-02-21 日本電工株式会社 ホウ素溶離液の精製装置及び精製方法
JP4152574B2 (ja) * 2000-09-25 2008-09-17 株式会社半導体エネルギー研究所 薄膜の成膜方法および半導体装置の製造方法
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US6503131B1 (en) * 2001-08-16 2003-01-07 Applied Materials, Inc. Integrated platen assembly for a chemical mechanical planarization system
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210025034A (ko) * 2018-01-16 2021-03-08 가부시기가이샤 디스코 웨이퍼를 처리하는 방법
US11626324B2 (en) 2018-01-16 2023-04-11 Disco Corporation Method of processing a wafer

Also Published As

Publication number Publication date
EP1304728A2 (en) 2003-04-23
EP2058853B1 (en) 2010-11-17
EP2058850A3 (en) 2009-06-03
US20050221589A1 (en) 2005-10-06
US20050221587A1 (en) 2005-10-06
US7395847B2 (en) 2008-07-08
CN1198327C (zh) 2005-04-20
US20030077854A1 (en) 2003-04-24
KR20070092935A (ko) 2007-09-14
US7571538B2 (en) 2009-08-11
KR100852655B1 (ko) 2008-08-18
KR20030035775A (ko) 2003-05-09
US20050221588A1 (en) 2005-10-06
EP2053633A1 (en) 2009-04-29
EP1304728A3 (en) 2006-09-13
EP2058850A2 (en) 2009-05-13
CN1412830A (zh) 2003-04-23
US6750074B2 (en) 2004-06-15
US7109561B2 (en) 2006-09-19
EP2058850B1 (en) 2010-05-19
EP1304728B1 (en) 2009-11-11
US6902944B2 (en) 2005-06-07
JP2003133395A (ja) 2003-05-09
JP3892703B2 (ja) 2007-03-14
US20040161882A1 (en) 2004-08-19
DE60236470D1 (de) 2010-07-01
EP2058853A1 (en) 2009-05-13
DE60234303D1 (de) 2009-12-24
DE60238361D1 (de) 2010-12-30
KR100830111B1 (ko) 2008-05-20
TWI280630B (en) 2007-05-01

Similar Documents

Publication Publication Date Title
KR100830111B1 (ko) 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법
KR100901040B1 (ko) 반도체 웨이퍼 반송방법 및 그것을 이용한 반도체 웨이퍼반송장치
KR100996842B1 (ko) 고체 촬상 소자 모듈의 제조 방법
JP4266106B2 (ja) 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
US20100289283A1 (en) Chip Pickup Method and Chip Pickup Apparatus
JP5253996B2 (ja) ワーク分割方法およびテープ拡張装置
WO2005083763A1 (ja) ウェハの転写方法
JP2002141392A (ja) 半導体チップのピックアップ方法及び装置、並びに該装置を有するダイボンド装置
JP2001284434A (ja) 半導体ウェハの移載装置
JP5530203B2 (ja) シート貼付装置およびシート貼付方法
JP2013219245A (ja) 半導体装置の製造方法
JP2005243910A (ja) 半導体チップの製造方法
WO2017168871A1 (ja) 基板転写方法および基板転写装置
JP2003086540A (ja) 半導体装置の製造方法及びその製造装置
CN116598220A (zh) 半导体制造装置及半导体装置的制造方法
JP2022132971A (ja) ワークとシート材の一体化方法、ワークとシート材の一体化装置、および半導体製品の製造方法
JPH10209248A (ja) ダイボンダーにおける突き上げ装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E90F Notification of reason for final refusal
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090123

Effective date: 20091124

Free format text: TRIAL NUMBER: 2009101000594; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20090123

Effective date: 20091124