KR100996842B1 - 고체 촬상 소자 모듈의 제조 방법 - Google Patents

고체 촬상 소자 모듈의 제조 방법 Download PDF

Info

Publication number
KR100996842B1
KR100996842B1 KR1020087017632A KR20087017632A KR100996842B1 KR 100996842 B1 KR100996842 B1 KR 100996842B1 KR 1020087017632 A KR1020087017632 A KR 1020087017632A KR 20087017632 A KR20087017632 A KR 20087017632A KR 100996842 B1 KR100996842 B1 KR 100996842B1
Authority
KR
South Korea
Prior art keywords
solid
transparent substrate
substrate
state imaging
imaging device
Prior art date
Application number
KR1020087017632A
Other languages
English (en)
Other versions
KR20080085883A (ko
Inventor
타카유키 오모토
토시히로 후지이
아이지 스에타케
하지메 오다
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20080085883A publication Critical patent/KR20080085883A/ko
Application granted granted Critical
Publication of KR100996842B1 publication Critical patent/KR100996842B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명의 고체 촬상 소자 모듈의 제조 방법은 투명 기판과, 웨이퍼 가공 공정(S1∼S6)에 의해 형성된 복수의 고체 촬상 소자를 가진 기판을 대향시켰을 때에 개편 투명 기판의 각각이 각 고체 촬상 소자에 대향하여 유지되도록 투명 기판을 가공하는 공정(투명 기판 가공 공정 : S11∼S17)과, 이 공정에 의해 가공된 투명 기판과 상기 고체 촬상 소자를 가진 기판을 대향시켜서 각 고체 촬상 소자에 각 개편 투명 기판을 대향 배치해서 모듈화하는 공정(모듈화 공정 : S21∼S28)을 포함하고 있다. 이에 따라, 투명 기판과 고체 촬상 소자를 가진 기판을 일괄해서 접착함으로써 제조 효율의 개선과 함께 용이하고 적절하게 절단할 수 있는 고체 촬상 소자 모듈의 제조 방법을 제공할 수 있다.
고체 촬상 소자 모듈

Description

고체 촬상 소자 모듈의 제조 방법{SOLID STATE IMAGING ELEMENT MODULE FABRICATION METHOD}
본 발명은 기판에 형성된 고체 촬상 소자에 투명 기판 등의 다른 부재를 접착하여 모듈화한 고체 촬상 소자 모듈의 제조 방법에 관한 것이다.
종래부터 고체 촬상 소자 모듈의 제조 공정에는 투명 기판 배치 공정이 포함된다. 투명 기판 배치 공정은 고체 촬상 소자의 반도체 영역 주위에 실링제를 배치하고, 그 실링제상에 투명 기판(예를 들면, 유리)을 고체 촬상 소자와 대향하도록 배치하는 공정이다. 이 투명 기판 배치 공정에 대하여는 이미 이하의 3개의 수법이 제안되어 있다.
제 1 수법에서는 복수의 고체 촬상 소자를 가진 웨이퍼를 미리 각 개편(個片)의 각 고체 촬상 소자 칩이 되도록 다이싱한다. 이와 아울러, 고체 촬상 소자에 배치할 때에 적절한 크기가 되도록 투명 기판을 절단하여 개편 투명 기판을 형성해 둔다. 그리고, 고체 촬상 소자의 반도체 영역 주위에 실링제를 도포한 후 고체 촬상 소자와 개편 투명 기판을 1대1의 상태로 대향시켜서 배치한다.
제 2 수법에서는 고체 촬상 소자에 배치할 때에 적절한 크기가 되도록 투명 기판을 절단하는 한편, 고체 촬상 소자는 다이싱하지 않고 웨이퍼인 채로 둔다. 그 리고, 고체 촬상 소자의 반도체 영역 주위에 실링제를 도포한 후 웨이퍼의 각 고체 촬상 소자와, 여기에 대응하는 개편 투명 기판을 개별적으로 대향시켜서 배치하여 접착하고, 최후에 웨이퍼를 다이싱한다.
제 3 수법에서는 복수의 고체 촬상 소자가 형성된 웨이퍼와, 웨이퍼상의 투명 기판을 준비한다. 그리고, 웨이퍼에 형성된 각 고체 촬상 소자의 반도체 영역 주위에 실링제를 배치해 두고, 고체 촬상 소자와 투명 기판을 각각 웨이퍼상인 채로 접착하고, 최후에 고체 촬상 소자와 투명 기판을 한번에 다이싱함으로써 개편화한다. 제 3 수법은 예를 들면 특허문헌 1에 개시되어 있다.
각 수법을 비교하면, 제 1 수법 및 제 2 수법에서는 투명 기판(유리)을 일괄해서 접착하지 않기 때문에(웨이퍼상 투명 기판을 사용하지 않음) 필연적으로 택트 타임이 길어진다. 이 결과, 제 1 수법 및 제 2 수법을 이용한 제조 효율은 나쁘다. 그러나, 제 3 수법에서는 투명 기판을 접착하기 때문에(웨이퍼상 투명 기판을 이용함) 택트 타임이 짧아져서 제조 효율이 좋은 점에서 우수하다.
특허문헌 1 : 일본국 공개 특허 공보 "일본 특허 공개 2004-296738호 공보(2004년 10월 21일 공개)"
그러나, 실제로 제 3 수법을 실현하려고 하면 복수의 고체 촬상 소자가 형성된 웨이퍼와, 웨이퍼상의 투명 기판을 일괄해서 절단하는 공정(절단 공정)이 필요하게 된다. 그러나, 이 절단 공정은 용이하지 않고, 현실적으로 행하면 적절하게 절단되지 않는 것이 밝혀졌다.
따라서, 본 발명은 복수의 고체 촬상 소자가 형성된 기판과 투명 기판을 일괄해서 접착함으로써 제조 효율을 개선하면서도, 접착 후의 절단을 용이하고 적절하게 실현할 수 있는 고체 촬상 소자 모듈의 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해서 본 발명에 있어서는 투명 기판과 복수의 고체 촬상 소자를 가진 기판을 대향시켰을 때에 개편 투명 기판의 각각이 각 고체 촬상 소자에 대향하여 유지되도록 투명 기판을 가공하는 공정과, 이 공정에 의해 가공된 투명 기판과 상기 고체 촬상 소자를 가진 기판을 대향시켜서 각 고체 촬상 소자에 각 개편 투명 기판을 대향 배치하는 공정을 포함하는 고체 촬상 소자 모듈의 제조 방법으로 한다.
또는, 상기 과제를 해결하기 위해서 본 발명에 있어서는 투명 기판을 절단하고, 각 고체 촬상 소자에 대향 배치할 때의 개편 투명 기판으로 하는 투명 기판 절단 공정과, 복수의 고체 촬상 소자를 가진 기판의 각 고체 촬상 소자의 주위에 실링제를 배치하는 실링제 배치 공정과, 실링제가 배치된 상기 고체 촬상 소자를 가진 기판과 각 개편 투명 기판이 유지된 기판을 대향시켜서 각 고체 촬상 소자에 개편 투명 기판을 대향 배치하는 공정과, 실링제를 경화시키는 공정과, 실링제를 경화시킨 후 상기 고체 촬상 소자를 가진 기판을 분단하는 공정을 포함하는 고체 촬상 소자 모듈의 제조 방법으로 한다.
이들 제조 방법에 의하면, 투명 기판과 고체 촬상 소자를 가진 기판을 따로따로 절단하고 있기 때문에 특허문헌 1과 같이 투명 기판과 고체 촬상 소자를 가진 기판을 한번에 절단하는 공정이 없어 절단 공정이 곤란하게 되지 않는다. 또한, 고체 촬상 소자를 가진 기판에 대하여 개편 투명 기판을 기판 단위로 일괄해서 접착하므로 접착에 관련된 제조 효율이 악화되지 않는다.
또한, 본 발명은 복수의 고체 촬상 소자를 가진 기판을 각 고체 촬상 소자 칩으로 분단하는 공정과, 상기 고체 촬상 소자 칩을 더미 기판으로 정렬해서 유지하는 고체 촬상 소자 칩 정렬 유지 공정과, 고체 촬상 소자 칩을 정렬해서 유지한 더미 기판의 각 고체 촬상 소자의 주위에 실링제를 배치하는 실링제 배치 공정과, 투명 기판을 절단하고 각 고체 촬상 소자에 대향 배치할 때의 개편 투명 기판으로 하는 투명 기판 절단 공정과, 정렬 유지되고 또한 실링제가 배치된 고체 촬상 소자 칩을 가진 기판과 각 개편 투명 기판이 유지된 기판을 대향시켜서 각 고체 촬상 소자에 각 개편 투명 기판을 대향 배치하는 공정을 포함하는 고체 촬상 소자 모듈의 제조 방법으로 할 수도 있다.
이 방법에 의해서도, 투명 기판을 미리 절단하고 있기 때문에 특허문헌 1과 같이 투명 기판과 고체 촬상 소자를 가진 기판을 한번에 절단하는 공정이 없으므로 절단 공정이 곤란하게 되지 않는다. 또한, 고체 촬상 소자를 가진 기판에 대하여 개편 투명 기판을 기판 단위로 일괄해서 접착하므로 접착에 관련된 제조 효율이 악화되지 않는다. 또한, 투명 기판과 고체 촬상 소자를 가진 기판을 접착한 후에 절단 공정을 준비하지 않도록 하는 것이 가능하므로 절단 공정에 기인하는 더스트 등이 고체 촬상 소자 모듈내에 혼입되기 어렵고, 양품률을 향상시키는 것이 가능하게 된다.
또한, 이때 투명 기판과 고체 촬상 소자를 가진 기판을 접착하는 공정 전에 고체 촬상 소자를 가진 기판을 고체 촬상 소자 칩으로 분단해서 양품만을 정렬시키도록 하면, 투명 기판을 접착한 후의 칩에 대해서는 접착하기 전의 공정이 원인이 되어 발생되는 불량품의 발생을 방지할 수 있기 때문에 접착하는 공정의 양품률을 향상시킬 수 있다.
또한, 본 발명에서는 투명 기판 절단 공정보다 전에 상기 투명 기판에 서포트 부재를 가고정하는 공정을 구비하고, 서포트 부재와 상기 투명 기판이 외력을 가함으로써 점착성이 감소되는 점착제를 이용해서 유지되어 있는 것이 바람직하다. 이에 따라, 서포트 기판과 고체 촬상 소자 칩을 용이하게 박리하는 것이 가능하게 되기 때문에 접착에 따른 불량이 발생하기 어렵다.
또한, 고체 촬상 소자 칩 정렬 유지 공정을 가진 경우는 상기 더미 기판과 상기 고체 촬상 소자 칩은 외력을 가함으로써 점착성이 감소되는 점착제를 이용해서 가고정되어 있도록 하면 더미 기판과 고체 촬상 소자 칩을 용이하게 박리하는 것이 가능하게 되기 때문에 접착에 따른 불량이 발생하기 어렵다.
특히, 본 발명에 있어서, 상기 외력을 가함으로써 점착성이 감소되는 점착제로서는 자외선이나 열을 가함으로써 발포하는 발포제, 또는 자외선이나 열을 가함으로써 경화해서 점착성이 저하되는 재료를 바람직하게 이용할 수 있다.
또한, 본 발명은 적어도 상기 가공된 투명 기판과 상기 고체 촬상 소자를 가진 기판을 대향시켜서 각 고체 촬상 소자에 각 개편 투명 기판을 대향 배치하는 공정, 또는 실링제가 배치된 상기 고체 촬상 소자를 가진 기판과 각 개편 투명 기판이 유지된 기판을 대향시켜서 각 고체 촬상 소자에 개편 투명 기판을 대향 배치하는 공정에서는 투명 기판 및 고체 촬상 소자를 가진 기판 중 어느 한쪽의 주변부를 유지해도 좋다.
상기 방법에 의하면, 투명 기판 또는 고체 촬상 소자를 가진 기판의 주변부를 직접 유지한다. 즉, 투명 기판 또는 고체 촬상 소자를 가진 기판을 간접적으로 유지하지 않는다. 따라서, 간접적으로 유지할 경우보다도 공정수의 삭감에 의한 제조 시간의 단축 및 재료비의 삭감 등이 가능하다.
또한, 투명 기판 또는 고체 촬상 소자를 가진 기판을 유지하는 방법으로서는 예를 들면, 각 기판을 잡는(끼워 넣는) 방법, 링상의 부재 또는 집게에 흡착시키는 방법 등을 들 수 있다.
또한, 본 발명에서는 적어도 상기 가공된 투명 기판과 상기 고체 촬상 소자를 가진 기판을 대향시켜서 각 고체 촬상 소자에 각 개편 투명 기판을 대향 배치하는 공정, 또는 실링제가 배치된 상기 고체 촬상 소자를 가진 기판과 각 개편 투명 기판이 유지된 기판을 대향시켜서 각 고체 촬상 소자에 개편 투명 기판을 대향 배치하는 공정에서는 투명 기판 또는 고체 촬상 소자를 가진 기판을 점착에 의해 유지해도 좋다.
상기 방법에 의하면, 투명 기판 또는 고체 촬상 소자를 가진 기판이 점착 유지된다. 즉, 투명 기판 또는 고체 촬상 소자를 가진 기판이 간접적으로 유지된다. 이에 따라, 투명 기판과 고체 촬상 소자를 가진 기판을 동 사이즈로 설정할 수 있다. 이에 따라, 범용적으로 사용되는 지퍼 또는 반송 장치를 이용한 처리가 가능하게 된다. 즉, 동일한 제조 라인에서의 처리가 가능하게 된다.
또한, 본 발명에서는 상기 서포트 부재는 투명 기판의 휨이 감소하도록 투명 기판을 유지하는 것이 바람직하다.
상기 방법에 의하면, 서포트 부재는 서포트 부재를 이용하지 않을 경우보다도 투명 기판의 휨이 감소하도록 투명 기판을 유지한다. 이에 따라, 고체 촬상 소자를 가진 기판과 투명 기판의 평행도가 유지된다. 따라서, 고체 촬상 소자를 가진 기판과 투명 기판을 대향시켰을 때의 위치 맞춤을 고정밀도로 행할 수 있다. 즉, 고체 촬상 소자를 가진 기판과 투명 기판을 대향시켰을 때에 각 기판의 간격을 고정밀도로 설정값으로 맞출 수 있다.
또한, 본 발명에서는 투명 기판을 가공하는 공정 전, 또는 투명 기판 절단 공정 전에 투명 기판과 동 형상의 IR 컷트 코팅을 투명 기판에 형성하는 공정을 포함하고 있어도 좋다.
상기 방법에 의하면, 투명 기판을 가공하는 공정, 또는 투명 기판 절단 공정 전에 IR 컷트 코팅이 투명 기판에 형성된다. 그리고, IR 컷트 코팅이 형성된 투명 기판을 절단함으로써 IR 컷트 코팅이 형성된 개편 투명 기판이 형성된다. 따라서, 개편 투명 기판의 각각에 IR 컷트 코팅을 형성하는 것보다도 IR 컷트 코팅을 간편하게 형성할 수 있다. 즉, 상기 방법에서는 IR 컷트 코팅을 일괄해서 투명 기판에 형성함으로써 처리 스피드의 향상 및 수율의 향상을 실현할 수 있다.
또한, 투명 기판상으로의 IR 컷트 코팅을 형성하는 방법으로서는 예를 들면, 증착법, 및 스퍼터링법 등을 들 수 있다.
이상과 같이, 본 발명에 의하면, 투명 기판과 고체 촬상 소자를 가진 기판을 일괄해서 접착하는 것이기 때문에 제조 효율이 좋고, 동시에 투명 기판과 고체 촬상 소자를 가진 기판을 동시에 절단하는 것이 아니므로 용이하게 절단하는 것이 가능하게 된다.
본 발명의 다른 목적, 특징, 및 우수한 점은 이하에 나타낸 기재에 의해 충분히 알 것이다. 또한, 본 발명의 이익은 첨부 도면을 참조한 다음 설명으로 명백해질 것이다.
도 1은 본 발명의 실시형태 1에 의한 고체 촬상 소자 모듈의 제조 방법을 나타낸 플로우차트이다.
도 2는 도 1의 고체 촬상 소자 모듈의 제조 방법에 있어서의 웨이퍼 가공 공정을 설명하는 도면이다.
도 3은 도 1의 고체 촬상 소자 모듈의 제조 방법에 있어서의 투명 기판 가공 공정을 설명하는 도면이다.
도 4는 도 1의 고체 촬상 소자 모듈의 제조 방법에 있어서의 모듈화 공정을 나타낸 도면이다.
도 5는 본 발명의 실시형태 2의 고체 촬상 소자 모듈의 제조 방법을 나타낸 플로우차트이다.
도 6은 도 5의 고체 촬상 소자 모듈의 제조 방법에 있어서의 웨이퍼 가공 공정을 설명하는 도면이다.
도 7은 도 5의 고체 촬상 소자 모듈의 제조 방법에 있어서의 모듈화 공정을 나타낸 도면이다.
도 8은 본 발명의 실시형태 3의 고체 촬상 소자 모듈의 제조 방법에 있어서의 투명 기판 가공 공정을 설명하는 도면이다.
도 9는 본 발명의 실시형태 3의 고체 촬상 소자 모듈의 제조 방법에 있어서의 모듈화 공정을 설명하는 도면이다.
도 10(a)는 도 9와 다른 투명 기판 또는 고체 촬상 소자를 유지하는 구성을 나타낸 단면도이다.
도 10(b)는 도 9 및 도 10(a)과는 다른 투명 기판 또는 고체 촬상 소자를 유지하는 구성을 나타낸 단면도이다.
도 10(c)는 도 9 및 도 10(a)∼도 10(b)와 다른 투명 기판 또는 고체 촬상 소자를 유지하는 구성을 나타낸 단면도이다.
도 10(d)는 도 9 및 도 10(a)∼도 10(c)와 다른 투명 기판 또는 고체 촬상 소자를 유지하는 구성을 나타낸 단면도이다.
[부호의 설명]
S1 : 고체 촬상 소자 등의 형성 공정 S2 : 이면 연마 공정
S3 : 세정 공정 S4 : 실링제 접착 공정
S5 : 실링제 노광 공정 S6 : 필름 박리 현상 공정
S11 : 형상 조정 컷트 공정 S12 : 단면 처리 공정
S13 : IR 컷트 코팅 공정 S14 : 서포트 부재 접착 공정
S15 : 투명 기판 절단 공정 S16 : 투명 기판 세정 공정
S17 : 서포트 테이프 접착 공정 S21 : 웨이퍼-투명 기판 접착 공정
S22-1 : 서포트 테이프 박리 공정
S22-2 : 투명 기판ㆍ점착 부재 박리 공정
S23 : 실링제 큐어링(curing) 공정 S24 : 다이싱 시트 접착 공정
S25 : 웨이퍼 다이싱 공정 S26 : 다이 본딩 공정
S27 : 와이어 본딩 공정 S28 : 모듈 조립 공정
S33 : 다이싱 공정 S34 : 칩 소팅 공정
S35 : 칩 세정 공정
10 : 웨이퍼(고체 촬상 소자를 가진 기판)
11 : 고체 촬상 소자 12 : 단자
13 : 실링제 20 : 투명 기판
21 : IR 컷트 코팅 22 : 서포트 부재
23 : 절단 장치 24 : 서포트 테이프
25 : 개편 투명 기판 26 : 서포트 링
27 : 점착 부재 31 : 다이싱 시트
32 : 다이서 33 : 프린트 기판
34 : 와이어 35 : 모듈 하우징
36 : 렌즈 37 : 렌즈 하우징
38 : 고체 촬상 소자 칩 51 : 더미 기판
70 : 유지 도구 70a : 집게상 부재 또는 환상 부재
[실시형태 1]
(고체 촬상 소자를 가진 기판의 가공 공정)
도 1은 본 발명의 실시형태 1에 의한 고체 촬상 소자 모듈의 제조 방법을 나타낸 플로우차트이다. 우선, 도 1에 있어서의 고체 촬상 소자를 가진 기판을 가공하는 공정으로부터 설명한다. 본 실시형태에서는 고체 촬상 소자를 가진 기판의 구체예로서 웨이퍼를 예로 한 웨이퍼 가공 공정에 대해서 설명한다. 이에 따라, 도 1 중의 파선내의 웨이퍼 가공 공정이 고체 촬상 소자를 가진 기판 가공의 공정에 상당한다. 도 2는 상세히 웨이퍼 가공 공정을 나타낸 도면이다. 도 2의 (a)는 도 1의 웨이퍼 가공 공정의 플로우차트이며, 도 2의 (b)는 (a)의 각 공정 중 주 공정에 대응한 웨이퍼 등의 단면도를 나타내고 있다.
우선, 고체 촬상 소자 등의 형성 공정에서는, 예를 들면 실리콘 재료로 이루어진 웨이퍼(10)에 CCD(Charge Coupled Device)나 CMOS(Complementary Metal Oxide Semiconductor) 등의 이미지 센서라고 하는 기존의 기술에 의거한 고체 촬상 소자(11) 및 단자(12)를 형성한다(S1). 이 프로세스는 공지의 물건을 사용할 수 있기 때문에 상세한 설명은 생략한다.
여기서, 고체 촬상 소자(11)는 포토 다이오드 단체(單體)를 말하는 것이 아니다. 후술하는 투명 기판은 복수의 포토 다이오드가 정렬되어 있는 영역에 대하여 배치되면 좋으므로 고체 촬상 소자(11)라고 할 때에는 적어도 포토 다이오드가 정 렬되어 있는 영역을 포함하면 좋고, 그 밖의 제어 부분을 포함할 것인지의 여부는 묻지 않는다.
이어서, 고체 촬상 소자 모듈의 박형화를 도모할 목적으로 웨이퍼(10)의 이면 연마를 행한다(S2). 이것에는 공지의 연마 기술을 이용할 수 있기 때문에 특별히 설명하지 않는다. 연마된 결과, 700㎛ 정도였던 웨이퍼(10)의 두께는 100∼300㎛ 정도로 박형화된다.
이어서, 이면 연마 공정(S2)에서 나온 더스트를 제거하기 위해서 세정 공정(S3)을 행한다. 그후, 웨이퍼(10)의 고체 촬상 소자(11) 형성면 중 적어도 고체 촬상 소자(11)가 형성되어 있는 영역 전체를 피복하도록 실링제(13)를 배치한다(S4 : 실링제 접착 공정). 이 실링제 접착 공정은 실링제(13)의 도포, 또는 시트상 재료로 이루어진 실링제(13)를 접착해서 행한다. 실링제(13)로서는, 예를 들면 밀착성이 높은 아크릴, 에폭시, 폴리이미드계의 감광성 열경화성 수지 등을 이용할 수 있다.
그리고, 웨이퍼(10)에 실링제(13)를 패터닝하기 위해서 공지의 포토리소그래피 기술을 이용해서 노광 공정(S5 : 실링제 노광 공정)을 행한 후, 필름 박리 공정 및 현상 공정을 행한다(S6 : 필름 박리 현상 공정). 이 결과, 후에 개편 투명 기판을 접착할 때에 개편 투명 기판과 접합되는 오목 형상의 실링제(13)를 각 고체 촬상 소자(11)의 주위에 패터닝해서 배치할 수 있다. 이 실링제(13)의 형상은 보다 정확하게는 고체 촬상 소자(11)의 외측에서 그리고 외부 접속용의 단자(12) 내측에 투명 기판(20) 내면이 흐려지는 것을 방지하는 미로상의 통기공을 가지고 형성되 고, 그 통기공 이외의 부분은 밀폐되도록 거의 균일한 높이로 형성된다. 이와 같이 하여, 고체 촬상 소자를 가진 기판 가공측의 공정은 종료된다.
(투명 기판 가공 공정)
이어서, 투명 기판 가공 공정에 대해서 설명한다. 도 3에 의해 자세한 투명 기판 가공 공정을 나타낸다. 도 3의 (a)는 도 1의 투명 기판 가공 공정의 플로우차트이며, 도 3의 (b)는 (a)의 각 공정 중 주 공정에 대응한 투명 기판(20) 등의 단면도를 나타내고 있다.
우선, 투명 기판(20)을 웨이퍼(10)에 대향시킬 때에 배치하기 쉽게 하기 위해서 웨이퍼와 거의 동일한 외주를 가진 원형으로 절단한다(S11 : 형상 조정 컷트 공정). 도 3의 (c)는 도 3의 (a) 및 (b) 중 형상 조정 컷트 공정(S11) 전후의 투명 기판(20) 모양의 사시도이다. 도 3의 (c)중 실선보다 내측이 실제로 남아있는 투명 기판(20)이며, 파선부가 절단된 부분이다. 즉, 이 공정에 의해 방형의 투명 기판(20)이 절단되어 원형의 투명 기판(20)이 형성된다. 이와 같이, 이 공정에 있어서, 웨이퍼(10)와 거의 동일한 형상으로 투명 기판(20)을 절단하면 범용적으로 사용되고 있는 지퍼나 반송 장치 등을 이용해서 가공할 수 있기 때문에 바람직하다. 한편, 투명 기판(20)으로서는 유리, 석영 또는 투명 수지를 예시할 수 있다.
이어서, 절단한 투명 기판(20)의 에지부 상태를 조정하기 위해 단면을 평탄화하는 처리를 행한다(S12 : 단면 처리 공정). 그리고, 고체 촬상 소자(11)로의 적외선의 투과율을 감소하기 위한 IR 컷트 코팅(21)을 투명 기판(20)에 형성한다 (S13 : IR 컷트 코팅 공정). 이 IR 컷트 코팅 공정은, 예를 들면 스퍼터링 증착 등 의 공지의 기술을 이용하는 것이 가능하다. 또한, 이하에서는 IR 컷트 코팅을 실시한 것도 포함시켜서 투명 기판(20)이라고 기재하는 경우가 있다. 또한, 본 실시형태의 IR 컷트 코팅 공정에서는 투명 기판(20)과 동 형상의 IR 컷트 코팅(21)을 투명 기판(20)의 전면에 증착에 의해 형성했다.
이어서, IR 컷트 코팅(21)에 서포트 부재(22)를 접착한다(S14 : 서포트 부재 접착 공정). 여기서, IR 컷트 코팅(21)과 서포트 부재(22)의 접착은 서포트 부재(22)에 형성된 점착 부재(27)에 의해 행한다. 이 결과, 서포트 부재(22)[점착 부재(27)]와 투명 기판(20)에 IR 컷트 코팅(21)이 끼워져 있는 상태가 된다. 이 서포트 부재(22) 및 점착 부재(27)에는 절단 장치(23)로 절단을 행했을 때에 개편상이 된 투명 기판(20) 및 IR 컷트 코팅(21)을 가고정 상태로 해서 유지할 목적이 있다.
또한, 서포트 부재(22)로서는, 예를 들면 두께 300∼1000㎛ 정도의 판재를 웨이퍼(10)와 동 형상으로 한 것을 이용하고, 그 서포트 부재(22)에 점착 부재(27)를 실시한 것을 이용할 수 있다. 점착 부재(27)로 이용하는 점착제는 UV광(자외선광)을 조사하면 함유되어 있는 발포 재료가 발포해서 점착성이 저하되는 것을 이용할 수 있다. 또한, 이 판재에 유리, 석영 또는 투명 수지나 이것들의 복합재라는 투명 재료를 이용하고, 점착 부재(27)에도 투명한 것을 이용하면 투명 기판(20)을 통해서 웨이퍼(10)의 얼라인먼트 마크를 확인할 수 있으므로 위치 맞춤의 용이화를 도모할 수 있어 적합하다. 또한, 여기에서 말하는 위치 맞춤은 수평 방향(면 방향;XY 방향)의 위치 맞춤이다.
또한, 점착 부재(27)로 이용하는 점착제는 UV광을 조사하면 함유되어 있는 발포 재료가 발포해서 점착면의 점착성이 저하되는 것을 예시했지만, 이에 한정되지 않고, 어떠한 외력을 가함으로써 점착성이 저하되는 것이면 마찬가지로 사용할 수 있다. 다른 예로서는 열을 가함으로써 발포제가 발포해서 점착성이 저하되는 재료, 또는 가열 또는 UV 조사에 의해 경화해서 점착력이 저하되는 재료를 예시할 수 있다. 예를 들면, 이 점착 부재(27)의 가열에 의해 경화해서 점착력이 저하되는 열경화형 타입의 점착 재료로서는 예를 들면 닛또 덴코사 제품 REVALPHA(등록 상표)를 예시할 수 있다. 단, 이 열을 이용하여 점착력을 저하시키는 재료를 이용했을 경우에는 이하에 나타내는 UV 조사 공정을 가열 공정으로 변경할 필요가 있다. 또한, 이하에는 UV광에 의해 점착성을 저하시킨 경우를 예로 설명한다.
이어서, 투명 기판(20)과 IR 컷트 코팅(21)을 절단 장치(23)에 의해 소정의 형상으로 절단하고, 개편 투명 기판(25)을 형성한다(S15 : 투명 기판 절단 공정). 여기서, 절단 장치(23)로서는 다이서, 슬라이서(slicer), 와이어 소(wire saw), 레이저 등을 이용할 수 있다. 또한, 이때의 절단 깊이는 투명 기판이 완전히 절단되는 깊이로, 그리고 점착 부재(27)가 완전히 절단되지 않는 깊이로 설정한다. 그 결과, 서포트 부재(22)의 판재는 절단되지 않고 재이용하는 것이 가능하게 된다. 또한, 이 절단에 있어서의 소정의 형상으로는 패터닝된 실링제(13)의 외주와 동등한 크기를 갖는 것이다.
전술한 바와 같이, 본 실시형태에서는 IR 컷트 코팅 공정(S13)에 있어서, 투명 기판(20)과 동 형상의 IR 컷트 코팅을 투명 기판(20)에 형성하고 있다. 이에 따라, 투명 기판 절단 공정(S15)에서는 IR 컷트 코팅(21)을 형성한 투명 기판(20)을 절단함으로써 IR 컷트 코팅(21)이 형성된 개편 투명 기판(25)을 형성할 수 있다. 따라서, 개편 투명 기판(25)의 각각에 IR 컷트 코팅(21)을 형성하는 것보다 간편하게 IR 컷트 코팅(21)이 형성된 개편 투명 기판(25)을 형성할 수 있다. 또한, 투명 기판(20)에 일괄해서 IR 컷트 코팅(21)을 형성하기 때문에 처리 스피드의 향상 및 수율의 향상을 실현할 수 있다.
이어서, 투명 기판 절단 공정(S15)에 의해 발생하는 컬릿(cullet)이나 파티클(particle)을 제거하기 위해서 투명 기판(20)을 세정한다(S16 : 투명 기판 세정 공정). 그리고, 서포트 부재(22)의 IR 컷트 코팅(21) 배치면과 반대측의 면에 서포트 테이프(24)를 접착한다(S17 : 서포트 테이프 접착 공정). 이와 같이 하여, 투명 기판 가공의 공정은 종료된다. 또한, 서포트 테이프(24)에 접착된 투명 기판(20)과 동일면에는 금속제의 프레임인 서포트 링(26)이 배치되어 있다. 가공된 투명 기판(20)은 서포트 링(26)의 내부에 배치된다.
또한, 이 서포트 테이프(24)는 후에 행해지는 접착 공정이 60∼120℃ 정도의 분위기중에서 행해지므로 그 분위기 온도에 견딜 수 있는 재료를 이용한다. 이 재료로서는 PE(Poly Ethylene), PP(Poly Propylene), PET(Poly Ethylene Terephthalate)를 예시할 수 있지만 온도나 외적 요인을 고려하면 PET가 가장 적합하다. 또한, 상기 서포트 테이프(24)는 금속제의 프레임인 서포트 링(26)의 내측에 고정된 상태로 되어 있다. 서포트 테이프(24)의 표면에는 서포트 부재(22)와 투명 기판(20)을 접착하기 위해서 설명한 재료와 마찬가지의 재료를 이용할 수도 있다. 이하에서는 UV 조사에 의해 점착력이 저하되는 재료를 예로 설명을 한다.
(고체 촬상 소자를 가진 기판과 투명 기판의 접착 공정)
이어서, 웨이퍼(10)(고체 촬상 소자를 가진 기판)와 투명 기판(20)의 접착 공정(웨이퍼-투명 기판 접착 공정) 등을 포함하는 모듈화 공정의 설명으로 옮겨간다. 도 4는 상세하게 모듈화 공정을 나타낸 도면이다. 도 4의 (a)는 도 1의 모듈화 공정의 플로우차트이며, 도 4의 (b)는 (a)의 각 공정에 있어서의 주 단면도이다.
우선, 웨이퍼(10)와 투명 기판(20)을 위치 맞춤하여 대향시킨다. 이때, 투명 기판(20)의 IR 컷트 코팅(21) 배치면과 웨이퍼(10)의 고체 촬상 소자(11) 배치면을 대향시킴과 아울러 패터닝되어 있는 각 실링제(13)에 각 개편 투명 기판(25)이 적절하게 배치되도록 위치를 맞춘다(S21 : 웨이퍼-투명 기판 접착 공정). 이 공정에서는 이 위치 맞춤을 고정밀도로 행하는 것이 바람직하다. 이에 따라, 예를 들면, 투명 기판(20)의 마킹과, 웨이퍼(10)의 마킹이 합쳐지도록 현미경을 이용해서 위치를 조정한다. 이에 따라, 웨이퍼(10)와 투명 기판(20)을 고정밀도로 위치 맞춤하여 접착하는 것이 가능하게 된다. 이 공정의 조건(분위기의 조건)은 100∼300㎩의 거의 진공 상태, 온도 60∼120℃ 정도, 0.05∼0.5㎫의 압력을 1∼600초간 압착시켜서 웨이퍼(10)와 투명 기판(20)을 접착한다(S21에 포함됨).
여기서, 웨이퍼-투명 기판 접착 공정에서는 서포트 테이프(24)에 의해 서포트 링(26)과 서포트 부재(22)가 유지된다. 이에 따라, 서포트 링(26)과 서포트 부재(22) 사이의 서포트 테이프(24)에 신장이 발생하고, 휨이 발생한다. 그 결과, 투명 기판(20)에도 휨이 발생하고, 평행하게 유지되지 않게 된다. 이에 따라, 투명 기판(20)의 휨이 감소하도록 투명 기판(20)이 유지되는 것이 바람직하다. 특히, S21에 있어서, 웨이퍼(10)(고체 촬상 소자를 가진 기판)와 투명 기판(20)을 대향시킬 때는 서포트 부재(22)에 의해 투명 기판(20)은 연직 하향으로 유지된다. 이때, 서포트 부재(22)는 투명 기판(20)이 휘지 않도록(휨이 감소하도록), 투명 기판(20)을 유지하는 것이 바람직하다. 여기서, "휨"은 실질적으로 투명 기판(20)에 휨이 발생하지 않는 정도이면 좋고, 예를 들면 웨이퍼(10)와 투명 기판(20)을 대향시킨 영역 전면에 걸친 휨이 0.1㎜ 이하인 것이 바람직하다. 이와 같이, 투명 기판(20)을 실질적으로 휘지 않도록 유지하면 투명 기판(20)의 평행도가 유지된다. 이에 따라, 서포트 부재(22)에 의해 투명 기판(20)[투명 기판(20) 및 IR 컷트 코팅(21)]을 안정적으로 유지할 수 있다. 또한, 평행도가 유지되어 있으면 웨이퍼(10) 전역에 걸쳐 투명 기판(20)과 웨이퍼(10)의 위치 맞춤을 고정밀도로 행할 수 있다.
그후, UV 조사를 행하고, 점착 부재(27)의 점착력을 약하게 한 후, 서포트 테이프(24)를 서포트 링(26)과 함께 박리하고(S22-1 : 서포트 테이프 박리 공정), 투명 기판(20)의 IR 컷트 코팅(21)으로부터 서포트 부재(22)와 함께 점착 부재(27)를 박리한다(S22-2 : 투명 기판ㆍ점착 부재 박리 공정).
이어서, 대략 120∼170℃의 온도로 40∼80분간 가열 유지해서 실링제(13)를 경화한다(S23 : 실링제 큐어링 공정). 이 결과, 고체 촬상 소자(11)는 통기공을 제외하고 주위가 실링제(13)에 의해 둘러싸인 상태가 되고, 대향하는 면에는 개편 투명 기판(25)이 배치된 상태가 된다.
이어서, 웨이퍼(10)의 이면[고체 촬상 소자(11) 등의 형성면과 반대인 면]에 다이싱 시트(31)를 접착한다. 그리고, 절단 장치(32)를 이용하여 웨이퍼(10)의 칩 분리 영역에 따라 다이싱 처리를 행하고, 각각 개별 칩으로 분리한다(S25 : 웨이퍼 다이싱 공정). 이 절단 장치(32)로서는 다이서를 이용한다. 도 4의 (c)는 웨이퍼(10)를 다이싱한 상태를 모식적으로 나타낸 상면도이다.
그리고, 배선이나 칩의 단자(12)와 접속하는 단자를 미리 실시한 프린트 기판(33)에 각 칩을 본딩하여 고정한다(S26 : 다이 본딩 공정). 그후, 프린트 기판(33)측의 단자와 칩측의 단자(12)를 와이어(34)로 접속하고(S27 : 와이어 본딩 공정), 칩과 프린트 기판(33)이 적절하게 동작하도록 도통시킨다.
또한, 그후 프린트 기판(33)측 단자의 외측에 모듈 하우징(35)을 접착한다. 이 모듈 하우징(35)은 렌즈(36)를 유지하고 있는 렌즈 하우징(37)을 지지하는 기능을 갖고 있고, 렌즈(36)와 투명 기판(20)의 IR 컷트 코팅(21) 배치면이 소정의 거리를 가지고 대향한 상태로 유지된다(S28 : 모듈 조립 공정). 그리고, 프린트 기판(33)을 각 고체 촬상 소자 모듈마다 분할하고, 각각의 고체 촬상 소자 모듈을 얻는다.
(작용ㆍ효과)
상기한 바와 같이, 본 실시형태에서는 투명 기판(20)과 웨이퍼(10)의 접착 공정보다 전에 투명 기판(20)을 개편상[개편 투명 기판(25)]으로 하고 있다. 즉, 투명 기판(20)과 웨이퍼(10)를 동시에 절단하지 않으므로, 절단이 용이하다. 또한, 웨이퍼 단위로 투명 기판(20)을 일괄해서 웨이퍼(10)에 접착하므로 제조 효율을 양호하게 하는 것이 가능하다.
또한, 투명 기판(20)과 서포트 부재(22)의 접착 등 투명 기판(20)이나 웨이 퍼(10)와 일시적으로 접착된 후에 박리되는 부재의 점착제에 UV 조사 또는 온도가 소정값 이상이 되었을 때에 점착력이 저하되는 재료를 이용함으로써 일련의 공정 중에서 용이하게 박리하는 것이 가능하게 되기 때문에 접착에 따른 불량이 발생하기 어렵다.
또한, 본 실시형태에서는 투명 기판(20)이 서포트 테이프(24)에 의해 점착 유지된다. 이에 따라, 투명 기판(20)과 웨이퍼(10)를 동 사이즈로 설정할 수 있다. 또한, 서포트 테이프(24)는 투명 기판(20) 및 웨이퍼(10) 중 대향면이 연직 하향이 되는 쪽을 점착 유지하는 것이 바람직하다.
[실시형태 2]
이하, 본 발명의 실시형태 2에 대해서 설명한다. 실시형태 1에서는 웨이퍼와 투명 기판을 접착한 후에 웨이퍼의 절단을 행하고 있었던 것에 대해 실시형태 2에서는 웨이퍼 가공 공정중에 웨이퍼의 절단을 행한다. 이 점이 실시형태 1과 주로 다르다.
(고체 촬상 소자를 가진 기판의 가공 공정)
도 5는 실시형태 2에 의한 고체 촬상 소자 모듈의 제조 방법을 나타낸 플로우차트이다. 우선, 도 5에 있어서의 고체 촬상 소자를 가진 기판을 가공하는 공정으로부터 설명한다. 실시형태 2에서는 실시형태 1과 마찬가지로 고체 촬상 소자를 가진 기판의 구체예로서 웨이퍼를 예로 한 웨이퍼 가공 공정에 대해서 설명한다. 이에 따라, 도 5 중의 파선내의 웨이퍼 가공 공정이 고체 촬상 소자를 가진 기판의 가공 공정에 상당한다. 도 6은 상세히 웨이퍼 가공 공정을 나타낸 도면이다. 도 6 의 (a)는 도 5의 웨이퍼 가공 공정의 플로우차트이며, 도 6의 (b)는 (a)의 각 공정 중 주 공정에 대응한 웨이퍼 등의 단면도를 나타내고 있다.
우선, 고체 촬상 소자 등의 형성 공정에서는, 예를 들면 실리콘 재료로 이루어진 웨이퍼(10)에 CCD(Charge Coupled Device)나 CMOS(Coｍpleｍentary Metal Oxide Seｍiconductor) 등의 이미지 센서라는 기존의 기술에 의거한 고체 촬상 소자(11)나 단자(12)를 형성한다 (S1). 이 프로세스는 공지의 것을 사용할 수 있기 때문에 상세한 설명은 생략한다.
그리고, 고체 촬상 소자 모듈의 박형화를 도모할 목적으로 웨이퍼(10)의 이면 연마를 행한다(S2). 이것에는 공지의 연마 기술을 이용할 수 있기 때문에 특별히 설명하지 않는다. 연마된 결과, 700㎛ 정도였던 웨이퍼(10)의 두께는 100∼300㎛ 정도로 박형화된다.
이어서, 연마된 웨이퍼(10)의 칩 분리 영역에 따라 다이싱 처리를 행하고, 각각 개별 고체 촬상 소자 칩(38)으로 분리한다(S33 : 다이싱 공정). 이 절단 장치(32)로서는 다이서를 이용한다. 그리고, 다이싱에 따른 가루(먼지) 등을 제거할 목적으로 세정을 행한다(미도시).
그리고, 각각으로 분단된 고체 촬상 소자 칩(38)을 검사해서 양품만을 추출하고, 양품만을 다시 웨이퍼상으로 소팅하여 배치한다(S34 : 칩 소팅 공정). 이 칩 소팅 공정(S34)은 더미 기판(51)상에 검사에 의해 양품으로 판단된 고체 촬상 소자 칩(38)만을 소터(sorter)에 의해 소팅하고, 고체 촬상 소자 칩(38)을 정렬시켜서 웨이퍼상에 배치함으로써 행한다.
도 6의 (c)는 이 다이싱 공정으로부터 칩 소팅 공정까지의 상황을 모식적으로 나타내고 있다. 도 6의 (c)에 도시된 바와 같이, 웨이퍼(10)를 칩상으로 절단해서 고체 촬상 소자 칩(38)으로 하고, 양품의 고체 촬상 소자 칩(38)만을 다시 웨이퍼상으로 정렬한다.
이와 같이, 양품만을 추출해 소팅하도록 하면 투명 기판(20)을 접착한 후의 고체 촬상 소자 칩(38)에 대해서는 접착 공정 이전의 공정 불량에 기인하는 불량이 원칙적으로 발생하지 않는다. 이에 따라, 접착 공정(S21) 후의 양품의 스루풋(throughput)을 향상시킬 수 있다.
또한, 양품만을 추출하는 공정을 생략했을 경우에도 접착 공정(S21) 이전에 웨이퍼(10)를 절단함에 의거한 장점은 발생한다. 이 경우, 양품만을 추출함에 의거한 장점은 없어지게 된다. 본 명세서에서는 양품을 추출할 것인지의 여부에 관계없이 고체 촬상 소자 칩(38)을 정렬해서 유지하는 공정은 고체 촬상 소자 칩 정렬 유지 공정이라는 단어를 이용해서 설명한다. 또한, 상기 설명에서는 웨이퍼상으로 정렬시키는 예를 나타내고 있지만, 그 형상은 원반상으로 한정되지 않는다. 즉, 웨이퍼(10)(고체 촬상 소자를 가진 기판) 및 투명 기판(20)을 용이하게 대향시킨 형상이면 그 형상은 임의이고, 예를 들면 직사각형이어도 좋고 다른 다각형이어도 좋다.
그리고, 칩 세정 공정(S35)을 경유해서 웨이퍼(10)로부터 이물을 제거한 후 웨이퍼(10)상에 실링제(13)를 접착한다(S4 : 실링제 접착 공정). 이 실링제 접착 공정은 웨이퍼(10)의 고체 촬상 소자 형성면 중 적어도 고체 촬상 소자(11)가 형성 되어 있는 영역 전체를 피복하도록 실링제(13)를 배치한다. 이 실링제 접착 공정은 실링제(13)의 도포 또는 시트상 재료로 이루어진 실링제(13)를 접착해서 행한다. 실링제(13)로서는, 예를 들면 밀착성이 높은 아크릴, 에폭시, 폴리이미드계의 감광성 열경화성 수지 등을 이용할 수 있다.
그리고, 웨이퍼(10)에 실링제(13)를 패터닝하기 위해서 공지의 포토리소그래피 기술을 이용해서 노광 공정(S5 : 실링제 노광 공정)을 행한 후 필름 박리 공정 및 현상 공정을 행한다(S6 : 필름 박리 현상 공정). 이 결과, 후에 개편 투명 기판을 접착할 때에 개편 투명 기판과 접합되는 오목 형상의 실링제(13)를 각 고체 촬상 소자(11)의 주위에 패터닝해서 배치할 수 있다. 이 실링제(13)의 형상은, 보다 정확하게는 고체 촬상 소자(11)의 외측에서 또한 외부 접속용의 단자(12)의 내측에 투명 기판(20) 내면이 흐려지는 것을 방지하는 미로상의 통기공을 가지고 형성되고, 그 통기공 이외의 부분은 밀폐되도록 거의 균일한 높이로 형성된다. 이와 같이 하여, 고체 촬상 소자를 가진 기판 가공측의 공정은 종료된다.
(투명 기판 가공 공정)
투명 기판 가공 공정은 실시형태 1에 기재한 공정과 마찬가지이므로 설명을 생략한다(도 3 참조).
(고체 촬상 소자를 가진 기판과 투명 기판의 접착 공정)
이어서, 웨이퍼(10)(고체 촬상 소자를 가진 기판)과 투명 기판(20)의 접착 공정(웨이퍼-투명 기판 접착 공정) 등을 포함하는 모듈화 공정의 설명으로 옮겨간다. 도 7은 상세히 모듈화 공정을 나타낸 도면이다. 도 7의 (a)는 도 5의 모듈화 공정의 플로우차트이며, 도 7의 (b)는 (a)의 각 공정에 있어서의 웨이퍼(10)나 투명 기판(20) 등의 단면도를 나타내고 있다.
우선, 웨이퍼(10)와 투명 기판(20)을 위치 맞춤하여 대향시킨다. 이때, 투명 기판(20)의 IR 컷트 코팅(21) 배치면과 웨이퍼(10)의 고체 촬상 소자(11) 배치면을 대향시킴과 아울러 패터닝되어 있는 각 실링제(13)에 각 개편 투명 기판(25)이 적절하게 배치되도록 위치를 맞춘다(S21 : 웨이퍼-투명 기판 접착 공정). 이 공정에서는 이 위치 맞춤을 고정밀도로 행하는 것이 바람직하다. 이에 따라, 예를 들면, 투명 기판(20)의 마킹과, 웨이퍼(10)의 마킹이 합쳐지도록 현미경을 이용해서 위치를 조정한다. 이에 따라, 웨이퍼(10)와 투명 기판(20)을 고정밀도로 위치 맞춤하여 접착하는 것이 가능하게 된다. 이 공정의 조건(분위기의 조건)은 100∼300㎩의 거의 진공 상태, 온도 60∼120℃ 정도, 0.05∼0.5㎫의 압력을 1∼600초간 압착시켜서 양 기판을 접착한다(S21에 포함됨).
그후, UV 조사를 행하여 점착 부재(27)의 점착력을 약하게 한 후 서포트 테이프(24)를 서포트 링(26)과 함께 박리하고(S22-1 : 서포트 테이프 박리 공정), 투명 기판(20)의 IR 컷트 코팅(21)으로부터 서포트 부재(22)와 함께 점착 부재(27)를 박리한다(S22-2 : 투명 기판ㆍ점착 부재 박리 공정).
이어서, 대략 120∼170℃의 온도로 40∼80분간 가열 유지해서 실링제(13)를 경화한다(S23 : 실링제 큐어링 공정). 이 결과, 고체 촬상 소자(11)는 통기공을 제외하고 주위가 실링제(13)에 의해 둘러싸인 상태가 되고, 대향하는 면에는 개편 투명 기판(25)이 배치된 상태가 된다. 그리고, 더미 기판(51)을 웨이퍼(10)로부터 제 거한다. 이에 따라, 칩이 된 상태가 도 7의 S26에 대응하는 단면도로부터 프린트 기판(33)을 제외한 부분[프린트 기판(33)보다 상부]에 상당한다.
그리고, 배선이나 칩(12)의 단자와 접속하는 단자를 미리 실시한 프린트 기판(33)에 각 칩을 본딩하여 고정한다(S26 : 다이 본딩 공정). 그후, 프린트 기판(33)측의 단자와 칩측의 단자(12)를 와이어(34)로 접속하고(S27 : 와이어 본딩 공정), 칩과 프린트 기판(33)이 적절하게 동작하도록 도통시킨다.
또한, 그후 프린트 기판(33)측 단자의 외측에 모듈 하우징(35)을 접착한다. 이 모듈 하우징(35)은 미리 렌즈(36)를 유지한 렌즈 하우징(37)을 지지하는 기능을 가지고 있고, 렌즈(36)와 투명 기판(20)의 IR 컷트 코팅(21) 배치면이 소정의 거리를 가지고 대향한 상태로 유지된다(S28 : 모듈 조립 공정). 그리고, 프린트 기판(33)을 각 고체 촬상 소자 모듈마다 분할해서 각각의 고체 촬상 소자 모듈을 얻는다.
(작용ㆍ효과)
본 실시형태의 경우도, 투명 기판(20)과 웨이퍼(10)의 접착 공정보다 전에 투명 기판(20)을 개편상[개편 투명 기판(25)]으로 하고 있다. 즉, 투명 기판(20)과 웨이퍼(10)를 동시에 절단하지 않으므로 절단이 용이하다. 또한, 웨이퍼 단위로 투명 기판(20)을 일괄해서 접착하는 것이므로 제조 효율을 양호하게 하는 것이 가능하다.
또한, 본 실시형태에서는 웨이퍼-투명 기판 접착 공정 후에 절단 공정[예를 들면, 실시형태 1의 웨이퍼 다이싱 공정(S25)]이 필요하지 않다. 이에 따라, 웨이 퍼-투명 기판 접착 공정후에 절단 공정을 준비하지 않으면 절단 공정에 기인하는 더스트 등이 고체 촬상 소자 모듈내에 혼입되기 어렵다. 따라서, 양품률을 향상시키는 것이 가능하게 된다.
또한, 웨이퍼-투명 기판 접착 공정 전에 양품만을 정렬시키도록 하면[칩 소팅 공정(S34)] 투명 기판(20)을 접착한 후의 칩에 대해서는 웨이퍼-투명 기판 접착 공정 이전의 공정 불량에 기인하는 불량이 원칙적으로 발생하지 않는다. 따라서, 웨이퍼-투명 기판 접착 공정후의 양품의 스루풋을 향상시킬 수 있다.
[실시형태 3]
실시형태 1 및 실시형태 2에서는 투명 기판(20)을 가고정할 때에 서포트 테이프(24)를 이용했다. 그러나, 예를 들면, 서포트 부재(22)의 강도가 충분할 경우는 서포트 테이프(24)는 필수적이지 않다.
따라서, 실시형태 3에서는 서포트 테이프(24)를 이용하지 않고, 투명 기판(20)을 가고정하는 방법에 대해서 설명한다. 본 실시형태에 의하면, 서포트 테이프(24)를 이용하지 않기 때문에 전술한 각 실시형태보다도 공정수를 감할 수 있고,또한, 이에 따라 제조 가격도 삭감할 수 있다.
본 실시형태에서는 서포트 테이프(24)를 이용하지 않는 일례로서 서포트 부재(22)의 강도가 충분할 경우에 서포트 테이프(24) 대신에 서포트 부재(22)를 유지한다.
도 9는 실시형태 3에 의한 모듈화 공정을 설명하는 도면이며, 도 9의 (a)는 실시형태 3에 의한 모듈화 공정의 플로우차트, 도 9의 (b)는 (a)의 각 공정 중 주 공정에 대응한 웨이퍼 등의 단면도, 도 9의 (c)는 다이싱했을 때의 웨이퍼상면의 상태를 모식적으로 나타낸 상면도이다. 또한, 실시형태 3는 실시형태 1과 특징 부분 이외는 동일하므로, 특징 부분을 제외하고 동일한 부호를 붙이고 설명을 생략한다.
도 9의 (a)의 S21에 대응한, 도 9의 (b)의 단면도에 도시된 바와 같이, 본 실시형태에서는 웨이퍼-투명 기판 접착 공정에 있어서, 투명 기판(20)의 주변부를 유지 도구(70)에 의해 유지한다. 유지 도구(70)는 투명 기판(20)상의 IR 컷트 코팅(21) 등을 포함하고, 투명 기판(20) 전체를 수개소에서 유지하는 구성으로 할 수도 있고, 서포트 부재(22)만을 유지하는 구성으로 할 수도 있다.
여기서, 유지 도구(70)에 의해 투명 기판(20)을 유지하면 투명 기판(20)에 휨(휘어짐)이 발생하는 경우가 있다. 따라서, 본 실시형태에서는 서포트 부재(22)에 의해 이 휨을 감소하는 구성이 되어 있다. 즉, 서포트 부재(22)를 구성하는 판재로서 유지 도구(70)에 의해 유지했을 때에 발생하는 휨(휘어짐)을 감소할 수 있는 정도로 충분한 강도의 재료를 이용한다. 이에 따라, 실시형태 1, 2와 마찬가지로 서포트 테이프(24)를 이용할 경우보다도 확실하게 투명 기판(20)의 평행도를 유지할 수 있다.
웨이퍼-투명 기판 접착 공정(S21)에서는 이 판재의 단부를 유지 도구(70)에 의해 유지한 후 웨이퍼(10)와 투명 기판(20)의 위치 맞춤을 행한다.
이 공정에 의하면, 서포트 테이프(24)를 이용하지 않고 투명 기판(20)을 유지하기 때문에 서포트 테이프(24)를 접착하는 공정을 가짐으로써 발생하는 과제, 즉 얼라인먼트 조정을 요하는 공정이 증가함으로써 수율의 저하, 택트 타임의 증가, 및 재료비의 증가 등을 방지할 수 있다.
이 판재의 재질로서는 투명 기판(20)의 휨을 감소할 수 있는 정도로 충분한 강도를 갖는 것이 적절하게 이용되고, 투명 기판(20)과 웨이퍼(10)의 얼라인먼트 조정시에 카메라를 이용해서 얼라인먼트 마크의 정합을 도모하면 조정이 용이한 점을 고려하면 투명한 재료(예를 들면, 유리나 석영)를 이용하는 것이 바람직하다.
도 8은 실시형태 3의 투명 기판 가공 공정을 설명하는 도면이며, 도 8의 (a)는 실시형태 3의 투명 기판 가공 공정의 플로우차트이며, 도 8의 (b)는 (a)의 각 공정 중 주 공정에 있어서의 투명 기판 등의 단면도이다. 도 8의 (c)는 형상 조정 컷트 공정(S11) 전후의 투명 기판(20)의 상태를 모식적으로 나타낸 사시도이다. 도 8의 (a) 및 (b)와 도 3의 (a) 및 (b)를 비교하면, 도 8의 (a) 및 (b)에는 없는 서포트 테이프 접착 공정(S17)이 도 3의 (a) 및 (b)에는 있다. 또한, 도 8의 (c)중, 실선보다 내측이 실제로 남아있는 투명 기판(20)이며, 파선부가 절단되는 부분이다.
그리고, 웨이퍼-투명 기판 접착 공정시(S21)는 도 4의 (b)에서는 서포트 테이프(24)의 외주에 구비된 서포트 링(26)을 유지하는 것에 대해서, 도 9의 (b)에서는 서포트 부재(22) 그 자체를 유지하는 점이 다르다. 또한, 서포트 부재(22)의 유지는, 예를 들면 서포트 부재(22)의 유지 부위를 조이는(끼우는) 방법, 링상의 부재 또는 집게에 흡착시키는 방법 등을 들 수 있다.
이와 같이, 본 실시형태 3에서는 서포트 부재(22)를 보다 유지하기 쉽게 하 기 위해서 웨이퍼(10)의 외주보다도 투명 기판(20)의 외주가 외측에 배치되게 되어 있다. 즉, 투명 기판(20) 외주의 지름은 웨이퍼(10) 외주의 지름보다도 길다. 즉, 투명 기판(20)의 사이즈는 웨이퍼(10)의 사이즈보다도 크다.
이와 같이, 투명 기판(20)과 웨이퍼(10)의 외주 중 적어도 접착 공정에서 유지하는 부분에 대해서는 어느 한쪽이 돌출되도록 해 두는 것이 바람직하다. 이러한 구성으로 하면 투명 기판(20)을 유지하기 쉬우므로, 택트 타임의 저감이나 지퍼 불량 등이 발생하기 어렵다.
또한, 상기 설명에서는 유지 도구(70)에 의해 투명 기판(20)을 유지할 경우[투명 기판(20)이 웨이퍼(10)보다도 클 경우]에 대해서 설명하고 있다. 그러나, 웨이퍼(10)를 유지 도구(70)에 의해 유지해도 마찬가지의 작용ㆍ효과를 나타낸다. 도 10(a)는 웨이퍼(10)를 유지 도구(70)에 의해 유지하는 구성이다. 도 10(a)에 도시된 바와 같이, 웨이퍼(10)의 외주쪽이 투명 기판(20)의 외주보다 클 경우는 웨이퍼(10)의 외측 에지부를 유지 도구(70)에 의해 유지하면 좋다.
또한, 도 10(b)∼도 10(d)와 같이, 유지 도구(70) 대신에 집게상 부재 또는 환상 부재(70a)에 웨이퍼(10), 투명 기판(20), 또는 서포트 부재(22)를 배치해서 유지해도 좋다. 여기서, 집게상 부재는 웨이퍼(10), 투명 기판(20), 또는 서포트 부재(22)의 외주부를 부분적으로(수개소에서) 유지하는 것이며, 환상 부재는 그것들의 외주부를 전체적으로 유지하는 것이다.
또한, 도 9의 (b) 및 도 10(a)의 유지 도구(70)와, 도 10(b)∼도 10(d)의 집게상 부재 또는 환상 부재(70a)에서는 투명 기판(20) 또는 웨이퍼(10)를 유지하는 부분이 다르다. 즉, 도 9의 (b) 및 도 10(a)에서는 유지 도구(70)가 투명 기판(20) 또는 웨이퍼(10)를 잡아 유지하고 있다. 이에 대하여, 도 10(b)∼도 10(d)에서는 집게상 부재 또는 환상 부재(70a)에 웨이퍼(10)[도 10(b)], 투명 기판(20)[도 10(c)], 또는 서포트 부재(22)[도 10(d)]가 배치됨으로서 이것들이 유지된다. 즉, 도 9의 (b) 및 도 10(a)에서는 유지 도구(70)가 투명 기판(20) 또는 웨이퍼(10)의 양면을 잡아 유지하는 것에 대해, 도 10(b)∼도 10(d)에서는 웨이퍼(10), 투명 기판(20), 또는 서포트 부재(22)를 그것들이 대향하는 면으로 유지한다. 또한, 도 10(d)에서는 서포트 부재(22)가 투명 기판(20)이나 웨이퍼(10)보다 조금 크다. 도 10(b)∼도 10(d)에 있어서의 유지는, 예를 들면 흡착에 의한 유지가 가능하다. 이와 같이, 도 9의 (b) 및 도 10(a)의 구성과, 도 10(b)∼도 10(d)의 구성을 도시한 각 단면도에서도 마찬가지로 유지 도구(70)에 의해 웨이퍼(10)의 양면을 유지하는 구성과, 집게상 부재 또는 환상 부재(70a)에 의해 웨이퍼(10), 투명 기판(20), 또는 서포트 부재(22)의 한쪽 면을 유지하는 구성을 용이하게 이해할 수 있다. 또한, 유지 도구(70) 또는 집게상 부재 또는 환상 부재(70a)에 의한 유지는 적어도 투명 기판(20)과 웨이퍼(10)를 대향 배치하는 공정(S21)에서 행하도록 하면 좋다.
(작용 효과)
이와 같이, 본 실시형태에서는 투명 기판(20) 및 웨이퍼(10) 중 어느 한쪽의 주변부가 유지 도구(70)에 의해 직접 유지된다. 즉, 제 1 및 실시형태 2와 같이, 서포트 테이프(24) 및 서포트 링(26)을 이용한 간접적인 유지와는 다르다. 이에 따라, 서포트 테이프(24)의 접착 공정(S17), 서포트 테이프 박리 공정(S22)이 불필요 하고 서포트 링(26)도 불필요하다. 이에 따라, 공정수의 삭감에 의한 제조 시간의 단축, 및 재료비의 삭감 등이 가능하다.
또한, 본 실시형태에서는 서포트 부재(22)는 웨이퍼(10) 또는 투명 기판(20)을 실질적으로 휨이 없도록 유지한다. 이에 따라, 각 기판의 평행도가 유지된다. 따라서, 웨이퍼(10)와 투명 기판(20)을 대향시켰을 때의 위치 맞춤을 고정밀도로 행할 수 있다. 즉, 웨이퍼(10)와 투명 기판(20)을 대향시켰을 때에 각 기판의 간격을 고정밀도로 설정값으로 맞출 수 있다.
또한, 실시형태 3에서는 투명 기판(20)의 사이즈는 웨이퍼(10)의 사이즈보다도 크다. 그러나, 웨이퍼(10)와 투명 기판(20)의 사이즈는 동 사이즈, 또는 투명 기판(20)쪽이 웨이퍼(10)보다도 작은 구성이어도 좋다.
본 발명은 상술한 실시형태에 한정되지 않고, 청구항에 나타낸 범위에서 다양한 변경이 가능하다. 즉, 청구항에 나타낸 범위에서 적당히 변경한 기술적 수단을 조합시켜서 얻어진 실시형태에 대해서도 본 발명의 기술적 범위에 포함된다.
본 발명은 투명 기판과 고체 촬상 소자를 가진 기판을 일괄해서 접착하기 때문에 제조 효율이 좋고, 동시에 투명 기판과 고체 촬상 소자를 가진 기판을 동시에 절단하는 것이 아니므로 용이하게 절단하는 것이 가능하게 된다.

Claims (12)

  1. 삭제
  2. 투명 기판을 절단하고, 각 고체 촬상 소자에 대향 배치할 때의 개편 투명 기판으로 하는 투명 기판 절단 공정과,
    복수의 고체 촬상 소자를 가진 기판의 각 고체 촬상 소자의 주위에 실링제를 배치하는 실링제 배치 공정과,
    실링제가 배치된 상기 고체 촬상 소자를 가진 기판과 각 개편 투명 기판이 유지된 기판을 대향시켜서 각 고체 촬상 소자에 개편 투명 기판을 대향 배치하는 공정과,
    실링제를 경화시키는 공정과,
    실링제를 경화시킨 후, 상기 고체 촬상 소자를 가진 기판을 분단하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
  3. 복수의 고체 촬상 소자를 가진 기판을 각 고체 촬상 소자 칩으로 분단하는 공정과,
    상기 고체 촬상 소자 칩을 더미 기판으로 정렬해서 유지하는 고체 촬상 소자 칩 정렬 유지 공정과,
    고체 촬상 소자 칩을 정렬해서 유지한 더미 기판의 각 고체 촬상 소자의 주위에 실링제를 배치하는 실링제 배치 공정과,
    투명 기판을 절단하고, 각 고체 촬상 소자에 대향 배치할 때의 개편 투명 기판으로 하는 투명 기판 절단 공정과,
    정렬 유지되고, 또한 실링제가 배치된 고체 촬상 소자 칩을 가진 기판과, 각 개편 투명 기판이 유지된 기판을 대향시켜서 각 고체 촬상 소자에 각 개편 투명 기판을 대향 배치하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
  4. 제 3 항에 있어서,
    고체 촬상 소자 칩 정렬 유지 공정 전에 고체 촬상 소자 칩으로부터 양품을 선택하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    투명 기판 절단 공정보다 전에 상기 투명 기판에 서포트 부재를 가고정하는 공정을 구비하고,
    상기 서포트 부재와 상기 투명 기판이 외력을 가함으로써 점착성이 감소되는 점착제에 의해 가고정되어 있는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
  6. 제 3 항 또는 제 4 항에 있어서,
    상기 더미 기판과 상기 고체 촬상 소자 칩은 외력을 가함으로써 점착성이 감소되는 점착제를 이용해서 가고정되어 있는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
  7. 제 5 항에 있어서,
    상기 외력을 가함으로써 점착성이 감소되는 점착제는 자외선 또는 열을 가함으로써 발포하는 발포제 또는 자외선 또는 열을 가함으로써 경화해서 점착성이 저하되는 재료를 포함하는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
  8. 제 2 항 또는 제 3 항에 있어서,
    적어도, 실링제가 배치된 상기 고체 촬상 소자를 가진 기판과 각 개편 투명 기판이 유지된 기판을 대향시켜서 각 고체 촬상 소자에 개편 투명 기판을 대향 배치하는 공정에서는,
    투명 기판 및 고체 촬상 소자를 가진 기판 중 어느 한쪽의 주변부를 유지하는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
  9. 제 5 항에 있어서,
    적어도, 실링제가 배치된 상기 고체 촬상 소자를 가진 기판과 각 개편 투명 기판이 유지된 기판을 대향시켜서 각 고체 촬상 소자에 개편 투명 기판을 대향 배치하는 공정에서는,
    투명 기판 또는 고체 촬상 소자를 가진 기판을 점착에 의해 유지하는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
  10. 제 5 항에 있어서,
    상기 서포트 부재는 투명 기판의 휨이 감소하도록 투명 기판을 유지하는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
  11. 제 2 항 또는 제 3 항에 있어서,
    투명 기판 절단 공정 전에 투명 기판과 같은 형상의 IR 컷트 코팅을 투명 기판에 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
  12. 제 6 항에 있어서,
    상기 외력을 가함으로써 점착성이 감소되는 점착제는 자외선 또는 열을 가함으로써 발포하는 발포제 또는 자외선 또는 열을 가함으로써 경화해서 점착성이 저하되는 재료를 포함하는 것을 특징으로 하는 고체 촬상 소자 모듈의 제조 방법.
KR1020087017632A 2005-12-26 2006-12-14 고체 촬상 소자 모듈의 제조 방법 KR100996842B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005373484 2005-12-26
JPJP-P-2005-00373484 2005-12-26

Publications (2)

Publication Number Publication Date
KR20080085883A KR20080085883A (ko) 2008-09-24
KR100996842B1 true KR100996842B1 (ko) 2010-11-26

Family

ID=38217872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087017632A KR100996842B1 (ko) 2005-12-26 2006-12-14 고체 촬상 소자 모듈의 제조 방법

Country Status (6)

Country Link
US (1) US20090298219A1 (ko)
JP (1) JP4510095B2 (ko)
KR (1) KR100996842B1 (ko)
CN (1) CN101346817B (ko)
TW (1) TWI404196B (ko)
WO (1) WO2007074651A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100214458A1 (en) * 2007-08-02 2010-08-26 Masashi Saito Method for Manufacturing Imaging Device, Imaging Device and Portable Terminal
KR100866619B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법, 그리고카메라 모듈
TWI480935B (zh) * 2008-12-24 2015-04-11 Nanchang O Film Optoelectronics Technology Ltd 將玻璃黏著在影像感測器封裝體中之技術
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
TWI582847B (zh) 2014-09-12 2017-05-11 Ｒｆ微型儀器公司 包含具有聚合物基板之半導體裝置的印刷電路模組及其製造方法
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
JP7037544B2 (ja) 2016-08-12 2022-03-16 コーボ ユーエス，インコーポレイティド 性能を向上させたウエハレベルパッケージ
CN109844937B (zh) 2016-08-12 2023-06-27 Qorvo美国公司 具有增强性能的晶片级封装
JP7022112B2 (ja) 2016-08-12 2022-02-17 コーボ ユーエス，インコーポレイティド 性能を向上させたウェーハレベルパッケージ
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
WO2019026975A1 (en) * 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001065306A1 (fr) * 2000-02-29 2001-09-07 Daishinku Corporation Dispositif optique
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
JP3827310B2 (ja) * 2003-02-13 2006-09-27 富士写真フイルム株式会社 固体撮像装置の製造方法
US7241642B2 (en) * 2004-01-30 2007-07-10 Intel Corporation Mounting and dicing process for wafers
JP3830495B2 (ja) * 2004-05-10 2006-10-04 シャープ株式会社 半導体装置、半導体装置の製造方法及び光学装置用モジュール
KR100536531B1 (ko) * 2004-05-31 2005-12-14 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법
JP2005347416A (ja) * 2004-06-01 2005-12-15 Sharp Corp 固体撮像装置、半導体ウエハ及びカメラモジュール

Also Published As

Publication number Publication date
KR20080085883A (ko) 2008-09-24
CN101346817A (zh) 2009-01-14
WO2007074651A1 (ja) 2007-07-05
TWI404196B (zh) 2013-08-01
TW200739893A (en) 2007-10-16
US20090298219A1 (en) 2009-12-03
JPWO2007074651A1 (ja) 2009-06-04
CN101346817B (zh) 2010-09-01
JP4510095B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
KR100996842B1 (ko) 고체 촬상 소자 모듈의 제조 방법
KR100852655B1 (ko) 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법
JP4151164B2 (ja) 半導体装置の製造方法
US8153475B1 (en) Back-end processes for substrates re-use
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
KR100758887B1 (ko) 반도체 장치의 제조 방법
EP2014086B1 (en) Method for mounting protective covers on image capture devices
KR102654506B1 (ko) 웨이퍼 분리 방법 및 웨이퍼 분리 장치
KR20190021440A (ko) 이면측에 돌기를 갖는 웨이퍼를 처리하는 방법
CN105489620A (zh) 固体摄像装置的制造方法以及摄像机模块的制造方法
JPH09330940A (ja) 半導体装置の製造方法
JP4636096B2 (ja) 半導体装置およびその製造方法
JP2006196823A (ja) 半導体素子の製造方法
JP4926630B2 (ja) 固体撮像装置の製造方法および製造装置、並びに貼付装置
CN114068770A (zh) 芯片部件的转印装置
JP2008277454A (ja) 固体撮像素子モジュールの製造方法
JP2007329352A (ja) 固体撮像素子モジュールの製造方法
KR20200035448A (ko) 기판 처리 방법 및 기판 처리 장치
JP2004063799A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee