JP2004063799A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004063799A
JP2004063799A JP2002220294A JP2002220294A JP2004063799A JP 2004063799 A JP2004063799 A JP 2004063799A JP 2002220294 A JP2002220294 A JP 2002220294A JP 2002220294 A JP2002220294 A JP 2002220294A JP 2004063799 A JP2004063799 A JP 2004063799A
Authority
JP
Japan
Prior art keywords
chip
tape
protective tape
semiconductor
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2002220294A
Other languages
English (en)
Inventor
Satoshi Sakauchi
坂内 敏
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP2002220294A priority Critical patent/JP2004063799A/ja
Publication of JP2004063799A publication Critical patent/JP2004063799A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling
    • H01L2221/6839Separation by peeling using peeling wedge or knife or bar

Abstract

【課題】50μm以下の超薄型の半導体チップを適正にピックアップしマウントすることができる半導体装置の製造方法を提供すること。
【解決手段】ウェーハ40の表面に裏面研削用の保護テープ42を貼り付けた状態で、裏面研削、ウェーハマウントおよびダイシングの各工程を行う。これにより、チップ表面に貼り付けられた保護テープ42がチップ抗折性を向上させ、ピックアップ工程およびチップマウント工程においてチップの割れや欠けを防止する。マウント後は、チップ表面から保護テープ42を分離除去する。
【選択図】    図5

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、更に詳しくは、半導体ウェーハの裏面研削によって薄厚化された半導体チップを損傷、破損させることなくピックアップしマウントできる半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年における電子機器の小型化・薄型化の要請から、その構成部品である半導体チップの薄厚化は今後の製品開発に必須の条件となっている。半導体チップの薄厚化は、従来より、素子を形成した半導体ウェーハの裏面研削(バックグラインド)工程によって実現されている。
【0003】
図6および図7は、薄型の半導体チップの製作からマウントまでの各種工程を説明する第1の従来例を示している。本従来例は、最も一般的なプロセスであり、主として、薄厚化の目標値がウェーハ厚150μm以上の場合に適している。
【0004】
素子を形成した半導体ウェーハ10の表面(素子形成面)に粘着性の保護テープ8を貼り付け(図6A)、その後、研削装置1を用いて半導体ウェーハ10の裏面を研削する(図6B)。そして、剥離テープ2等を用いて保護テープ8を半導体ウェーハ10の表面から剥がした後(図6C)、粘着性のダイシングテープ9を介して半導体ウェーハ10をリングフレーム3にマウントし(図6D)、ダイシングソー4によって半導体ウェーハ10を個片化する(図7E)。ダイシング工程後、半導体チップ11はニードル5に突き上げられると同時にコレット6で吸着され(図7F)、マウンタ12を用いて例えばリードフレーム7上へマウントされる(図7G)。
【0005】
この方法では、裏面研削工程からダイシング工程までの間のハンドリング時において半導体ウェーハ10の割れや欠けが発生するおそれがあるために、ウェーハ厚150μm以下の場合には適用することができない。
【0006】
一方、ウェーハ厚150μm以下に薄厚化する場合には、次の第2および第3の従来例に示すプロセスが有効とされている。
【0007】
第2の従来例は、図8および図9に示すように、半導体ウェーハ20表面のハーフカットダイシング工程(図8A)、半導体ウェーハ20表面への保護テープ8の貼付工程(図8B)、半導体ウェーハ20裏面の研削工程(図8C)、ウェーハマウント工程(図8D)、保護テープ8の剥離工程(図9E)、半導体チップ21のピックアップ工程(図9F)、チップマウント工程(図9G)からなっている。
なお、図において第1の従来例と共通する部分については同一の符号を付している。
【0008】
この方法は、最初のハーフカットダイシング工程で目的とするウェーハ厚に相当する深さに溝を形成し、後に当該溝に至るまで裏面研削を施すことによって、半導体ウェーハ20を個々の半導体チップ21に分割するようにしている。したがって、第1の従来例に比べて、上記ハンドリング時における半導体ウェーハ20の割れ等を回避できるので、150μm以下の薄厚化が可能である。
なお、この第2の従来例による半導体チップの薄厚化プロセスは、例えば特開2002−16021号公報に開示されている。
【0009】
次に、第3の従来例は、図10および図11に示すように、半導体ウェーハ30表面への保護テープ8の貼付工程(図10A)、半導体ウェーハ30の裏面研削工程(図10B)、ウェーハマウント工程(図10C)、保護テープ8の剥離工程(図10D)、ダイシング工程(図11E)、半導体チップ31のピックアップ工程(図11F)、チップマウント工程(図11G)からなっている。
なお、図において第1の従来例と共通する部分については同一の符号を付している。
【0010】
この方法では、半導体ウェーハ30の表面に貼り付けた保護テープ8の剥離工程をウェーハマウント工程後ダイシング工程前に設けることによって、裏面研削工程からダイシング工程までの搬送途上における半導体ウェーハ30の割れや欠けを保護テープ8で防ぐようにしている。これにより、150μm以下のチップ厚を実現するようにしている。
なお、この第3の従来例による半導体チップの薄厚化プロセスは、特許第2877997号公報に開示されている。
【0011】
また、第2,第3の従来例では、半導体チップ21,31のピックアップ工程でいわゆるニードルレス方式で行うようにしている。これは、ダイシングテープ9に紫外線硬化型のものを用い、ダイシングテープ9に紫外線を照射して粘着力を低下させた状態で半導体チップ21,31のピックアップを行う方式であり、第1の従来例で用いられていたようなニードル方式のピックアップ法に比べて、半導体チップ21,31の割れや欠けを抑制できる。
【0012】
上述のように、第2および第3の従来例を採用することにより、150μm以下に薄厚化した半導体チップのピックアップ工程およびマウント工程を適正に行うことができる。
【0013】
【発明が解決しようとする課題】
しかしながら、チップ厚が50μm以下の超薄型になると、半導体チップの抗折性が極端に低下するために、ニードルレス方式のピックアップ方式によっても、ピックアップ時に半導体チップが割れてしまう場合があるという問題がある。また、仮にピックアップに成功したとしても、マウント時に半導体チップが割れてしまう可能性が極めて高いという問題がある。
【0014】
近年における半導体チップの薄型化あるいは薄厚化の要請は高く、所望とする厚さの半導体チップを製作することはできるものの、当該製作した半導体チップのハンドリングを適正に行うことができる技術が未だ確立されていないのが現状である。
【0015】
本発明は上述の問題に鑑みてなされ、50μm以下の超薄型の半導体チップを適正にピックアップしマウントすることができる半導体装置の製造方法を提供することを課題とする。
【0016】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、半導体ウェーハの表面に、裏面研削用の保護テープを貼り付ける保護テープ貼付工程と、半導体ウェーハの裏面を研削し薄厚化する裏面研削工程と、薄厚化した半導体ウェーハの裏面にダイシング用粘着テープを貼り付け、保護テープとともに半導体ウェーハを個々のチップに分割するダイシング工程と、チップをピックアップしチップ搭載部へ移載するチップマウント工程と、チップ表面から保護テープを分離する保護テープ分離工程とを有している。
【0017】
本発明では、ウェーハ裏面研削後のダイシング、ピックアップ、チップマウントの各工程をチップ単独で行うのではなく、保護テープが貼り付けられた状態で行うようにしており、これによりチップの抗折性を高め、50μm以下という超薄型の半導体チップを破損させることなくピックアップでき、マウントすることができる。
【0018】
好適には、保護テープは紫外線硬化型のテープ材が用いられ、紫外線照射によって粘着力を低下させて保護テープが分離される。
なお、保護テープとして紫外線硬化性と熱収縮性とを兼ね備えたものを用いれば、保護テープの分離除去が容易となるだけでなく、保護テープの分離除去をチップマウント工程と同時に行うことも可能となる。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0020】
図1から図5は、本発明の実施の形態を示している。
ここで、図1〜図3は本実施の形態の各工程を模式的に説明する斜視図、図4はチップマウント工程の説明図、図5は本実施の形態のプロセスフロー図である。
【0021】
図1Aは、半導体ウェーハ40の表面40aに、裏面研削用の保護テープ42を貼り付ける保護テープ貼付工程を示している(ステップS1)。
ウェーハ表面40aに対する保護テープ42の貼付けは、従来一般的なラミネート装置43が適用される。
【0022】
保護テープ42の厚さは適宜選定可能であり、ウェーハ表面40aの平面状態によって選択される。すなわち、ウェーハ表面40aの各素子にバンプ等の金属突起物が形成されている場合には、当該金属突起物を吸収できる程度の厚さが必要となる。
本実施の形態では、保護テープ42の厚さは約200μmである。
【0023】
保護テープ42は紫外線硬化性および熱収縮性の粘着テープで構成される。特に本実施の形態では、保護テープ42としてリンテック株式会社製のダイシングテープ(Nシリーズ)が用いられている。
【0024】
次に、図1Bに示すように、裏面研削装置44を用いた半導体ウェーハ40の裏面40bの研削工程が行われる(ステップS2)。
研削量は、目的とするウェーハ厚に応じて決定される。本実施の形態では、この裏面研削工程によって20μm程度のウェーハ厚に薄厚化する。
【0025】
図1Cは、裏面研削後の後処理工程を示している。この後処理工程は、裏面研削工程後のウェーハ裏面40bの残留応力の除去を目的として行われるもので、研磨装置45による機械研磨や、ウェットエッチングが必要に応じて実施される。後者の場合、保護テープ42はウェーハ表面40aを覆うマスクとして機能させることができる。
【0026】
次に、図2Dに示すように、薄厚化した半導体ウェーハ40をダイシング用の粘着テープ(ダイシングテープ)47を介してリングフレーム48にマウントする工程が行われる(ステップS3)。
ダイシングテープ47は、後にチップのピックアップが容易な紫外線硬化性のものが用いられる。
【0027】
本実施の形態によれば、半導体ウェーハ40はその表面40aに保護テープ42が貼り付けられて抗折性が高められているので、ハンドリング中における半導体ウェーハ42の割れ等が防止される。
【0028】
図2Eはダイシング工程を示している(ステップS4)。
このダイシング工程では、半導体ウェーハ40は、その表面40aに貼り付けられた保護テープ42とともに個々のチップに分割される。
【0029】
保護テープ42付き半導体ウェーハ40のダイシングは、一般的なシングルカットではブレード49の目詰まりが発生し、ダイシングの品質が悪くなる場合がある。この場合は、最初に保護テープ42のみをダイシングした後、ブレード49を交換して半導体ウェーハ40をダイシングするステップカット法を適用することができる。
【0030】
次に、図2Fに示すように、ダイシングした半導体ウェーハ40の表面40aに貼り付けられている保護テープ42と、半導体ウェーハ40の裏面40bに貼り付けられているダイシングテープ47に対し、それぞれ紫外線照射装置50A,50Bを用いて紫外線を照射する工程が行われる(ステップS5)。
【0031】
保護テープ42およびダイシングテープ47はそれぞれ紫外線硬化性のテープ材で構成されているので、紫外線の照射により硬化し、半導体ウェーハ40に対する粘着力がそれぞれ低下する。
【0032】
本実施の形態では、保護テープ42に対する紫外線照射工程と、ダイシングテープ47に対する紫外線照射工程と同時に行うようにして、プロセスコストの低減を図っている。
なお、保護テープ42およびダイシングテープ47のそれぞれに対する紫外線照射工程は、同時に行う場合に限られない。
【0033】
続いて、図3Gに示すようにチップ41のピックアップ工程が行われる(ステップS6)。
本実施の形態では、ピックアップ時におけるチップ41とダイシングテープ47との間の分離に従来のニードルレス方式を採用している。
【0034】
先の紫外線照射工程において硬化されたダイシングテープ47は、チップ41の裏面との間の粘着力は低下しているものの面同士の密着作用によって依然、両者の一体関係は持続されている。そこで、ダイシングテープ47の直下方に分離装置52を配置し、ピックアップすべきチップの下面に沿って水平移動可能なスライダ52aを駆動して、チップ41とダイシングテープ47との間の分離を図るようにしている。
ところが、チップ厚が50μm以下という超薄型のチップ単独では、スライダ52aの駆動時にチップが割れたり欠ける場合が多かった。
【0035】
そこで、本実施の形態においては、半導体ウェーハ40の表面40aに保護テープ42を貼り付けた状態でダイシングしているので、分割された個々のチップ41の表面には保護テープ42がそのまま残存している。
したがって、この保護テープ42がチップ41を補強する役目を果たし、チップ41の抗折性を高める作用を行うことになる。これにより、スライダ52aの駆動時におけるチップ41の割れを防止することができる。
また、本実施の形態によれば、チップ41の表面に保護テープ42が貼り付けられているので、コレット51の吸着作用によるチップ41の割れを防止することができるだけでなく、コレット51との直接接触によるチップ41表面の汚染やキズの発生をも回避することができる。
【0036】
続いて、図3Hに示すように、ピックアップした半導体チップ41を例えばリードフレーム54のチップ搭載部へ移載するチップマウント工程が行われる(ステップS7)。
なお、「チップ搭載部」は、図示するリードフレームに関するものだけに限らず、プリント配線基板上のチップ搭載部や、パッケージ容器内のチップ搭載部等も該当する。
【0037】
リードフレーム54に対するチップ41のマウントは、従来公知のマウンタ53が用いられる。マウンタ53は、チップ41表面を吸着してリードフレーム54上のチップ搭載部へ搬送し、予め用意された接着剤あるいは接着シートを介してマウントする。このときチップ41は保護テープ42により補強されているので、マウント時の圧力によるチップ41の割れが防止される。
【0038】
次に、マウントしたチップ41表面から、保護テープ42を分離除去する工程が行われる(ステップS8)。
【0039】
図4はチップマウント工程を説明するためのチップ搭載部の側断面図である。チップ41は、リードフレーム54に対して接着材料55によって接合される。接着材料55は、リードフレーム54の下面に当てられたヒータ56からの加熱作用によって硬化するタイプの接着剤で構成される。
【0040】
上述のように、保護テープ42は紫外線硬化性および熱収縮性を備えるテープ材で構成され、先の紫外線照射工程において粘着力は低下しているものの、チップ41表面との間の密着作用は依然として残存している。
そこで、本実施の形態では、チップマウントの際、接着剤55を硬化させるためのヒータ56の熱を利用して保護テープ42を熱収縮させるようにしている。これにより、保護テープ42をチップ41表面から容易に分離除去することができる。
【0041】
したがって、本実施の形態によれば、ピックアップ時におけるチップ割れ、マウント時のチップ割れを効果的に防止することができるので、50μm以下という超薄型に製作した半導体チップを適正に取り扱うことができ、機器の小型化・薄型化に貢献し得る半導体装置を製造することができる。
【0042】
特に、本実施の形態によれば、チップマウント工程と保護テープ分離工程とを同一の工程で行うことができるので、これによりプロセスコストの低減を図ることができるとともに、保護テープ42の除去のための付加的なツールを用いることなく本発明を実施することができる。
【0043】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【0044】
例えば以上の実施の形態では、保護テープ42として紫外線硬化性および熱収縮性のあるテープ材を用いたが、チップ表面の性状によっては、当該保護テープを熱発泡性のシート材で構成することも可能である。この場合、保護テープに対する加熱作用のみでチップ表面から当該保護テープ容易に分離除去することができる。
【0045】
また、以上の実施の形態では、チップマウント工程と保護テープ分離除去工程とを同一工程で行うようにしたが、勿論、これらの工程を独立して行うようにしてもよい。
【0046】
【発明の効果】
以上述べたように、本発明の半導体装置の製造方法によれば、チップの割れや欠けを効果的に防止してチップのピックアップ工程およびマウント工程を適正に行うことができ、電子機器の小型化・薄型化に貢献し得る半導体装置を製造することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、Aは保護テープ貼付工程、Bは裏面研削工程、Cはウェーハ裏面の後処理工程をそれぞれ示している。
【図2】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、Dはウェーハマウント工程、Eはダイシング工程、Fは紫外線照射工程をそれぞれ示している。
【図3】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、Gはピックアップ工程、Hはチップマウント工程をそれぞれ示している。
【図4】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、保護テープ分離工程を示している。
【図5】本発明の実施の形態による半導体装置の製造工程を説明するフロー図である。
【図6】第1の従来例による半導体装置の製造工程を説明する斜視図であり、Aは保護テープ貼付工程、Bは裏面研削工程、Cは保護テープ分離工程、Dはウェーハマウント工程をそれぞれ示している。
【図7】第1の従来例による半導体装置の製造工程を説明する斜視図であり、Eはダイシング工程、Fはピックアップ工程、Gはチップマウント工程をそれぞれ示している。
【図8】第2の従来例による半導体装置の製造工程を説明する斜視図であり、Aはハーフカットダイシング工程、Bは保護テープ貼付工程、Cは裏面研削工程、Dはウェーハマウント工程をそれぞれ示している。
【図9】第2の従来例による半導体装置の製造工程を説明する斜視図であり、Eは保護テープ分離工程、Fはピックアップ工程、Gはチップマウント工程をそれぞれ示している。
【図10】第3の従来例による半導体装置の製造工程を説明する斜視図であり、Aは保護テープ貼付工程、Bは裏面研削工程、Cはウェーハマウント工程、Dは保護テープ分離工程をそれぞれ示している。
【図11】第3の従来例による半導体装置の製造工程を説明する斜視図であり、Eはダイシング工程、Fはピックアップ工程、Gはチップマウント工程をそれぞれ示している。
【符号の説明】
40…半導体ウェーハ、40a…ウェーハ表面、40b…ウェーハ裏面、41…チップ、42…保護テープ、47…ダイシングテープ、50A,50B…紫外線照射装置、51…コレット、53…マウンタ、54…リードフレーム(チップ搭載部)、55…接着材料、56…ヒータ。

Claims (5)

  1. 半導体ウェーハの表面に、裏面研削用の保護テープを貼り付ける保護テープ貼付工程と、
    前記半導体ウェーハの裏面を研削し薄厚化する裏面研削工程と、
    前記薄厚化した半導体ウェーハの裏面にダイシング用粘着テープを貼り付け、前記保護テープとともに前記半導体ウェーハを個々のチップに分割するダイシング工程と、
    前記チップをピックアップしチップ搭載部へ移載するチップマウント工程と、
    前記チップ表面から前記保護テープを分離する保護テープ分離工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 前記チップマウント工程と前記保護テープ分離工程とを同一工程で行う
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記保護テープおよび前記粘着テープとして紫外線硬化型のテープ材を用い、
    前記ダイシング工程後、前記チップマウント工程の前に、前記保護テープおよび前記粘着テープに対して紫外線を照射する工程を有する
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  4. 前記チップのピックアップ工程における前記粘着テープからの前記チップの分離を、ニードルレス方式で行う
    ことを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記保護テープとして熱収縮性のあるテープ材を用い、
    前記保護テープ分離工程における前記チップ表面からの前記保護テープの分離を、前記保護テープの熱収縮を利用して行う
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
JP2002220294A 2002-07-29 2002-07-29 半導体装置の製造方法 Abandoned JP2004063799A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002220294A JP2004063799A (ja) 2002-07-29 2002-07-29 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002220294A JP2004063799A (ja) 2002-07-29 2002-07-29 半導体装置の製造方法
PCT/JP2003/008906 WO2004012247A1 (ja) 2002-07-29 2003-07-14 半導体装置の製造方法
TW92119271A TW200415718A (en) 2002-07-29 2003-07-15 Manufacturing method for semiconductor device

Publications (1)

Publication Number Publication Date
JP2004063799A true JP2004063799A (ja) 2004-02-26

Family

ID=31184764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002220294A Abandoned JP2004063799A (ja) 2002-07-29 2002-07-29 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP2004063799A (ja)
TW (1) TW200415718A (ja)
WO (1) WO2004012247A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207719A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置
JP2009141009A (ja) * 2007-12-04 2009-06-25 Hitachi Chem Co Ltd 半導体装置及びその製造方法
JP2012039153A (ja) * 2011-11-09 2012-02-23 Renesas Electronics Corp 半導体集積回路装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044144A (ja) * 1999-08-03 2001-02-16 Tokyo Seimitsu Co Ltd 半導体チップの製造プロセス
JP3485525B2 (ja) * 2000-07-06 2004-01-13 沖電気工業株式会社 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207719A (ja) * 2002-12-23 2004-07-22 Samsung Electronics Co Ltd 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置
JP2009141009A (ja) * 2007-12-04 2009-06-25 Hitachi Chem Co Ltd 半導体装置及びその製造方法
JP2012039153A (ja) * 2011-11-09 2012-02-23 Renesas Electronics Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
TW200415718A (en) 2004-08-16
WO2004012247A1 (ja) 2004-02-05

Similar Documents

Publication Publication Date Title
KR100609806B1 (ko) 반도체 장치의 제조 방법
TWI283457B (en) Manufacturing method of semiconductor device
KR100555559B1 (ko) 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
KR100609790B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
US20070105348A1 (en) Wafer processing method
JP2006316078A5 (ja)
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
CN101752273B (zh) 半导体器件的制造方法
JPH11204551A (ja) 半導体装置の製造方法
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
JP4768963B2 (ja) ウェハの転写方法
JP2002280330A (ja) チップ状部品のピックアップ方法
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
JP2004273639A (ja) 半導体装置の製造方法
JP2004311980A (ja) 半導体製造装置及び半導体装置の製造方法
JP2005216948A (ja) 半導体装置の製造方法および製造装置
JP2005243910A (ja) 半導体チップの製造方法
US20030073264A1 (en) Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion
JP2004063799A (ja) 半導体装置の製造方法
US20100051190A1 (en) Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers
US20070057410A1 (en) Method of fabricating wafer chips
JP2012169548A (ja) チップ状部品のピックアップ方法
JP2006191144A (ja) ピックアップ装置及びピックアップ方法
US20110155297A1 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP2005116588A (ja) チップ部品の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A762 Written abandonment of application

Effective date: 20060904

Free format text: JAPANESE INTERMEDIATE CODE: A762