JP2004063799A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004063799A JP2004063799A JP2002220294A JP2002220294A JP2004063799A JP 2004063799 A JP2004063799 A JP 2004063799A JP 2002220294 A JP2002220294 A JP 2002220294A JP 2002220294 A JP2002220294 A JP 2002220294A JP 2004063799 A JP2004063799 A JP 2004063799A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- protective tape
- tape
- dicing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
- H01L2221/68386—Separation by peeling
- H01L2221/6839—Separation by peeling using peeling wedge or knife or bar
Abstract
【課題】５０μｍ以下の超薄型の半導体チップを適正にピックアップしマウントすることができる半導体装置の製造方法を提供すること。
【解決手段】ウェーハ４０の表面に裏面研削用の保護テープ４２を貼り付けた状態で、裏面研削、ウェーハマウントおよびダイシングの各工程を行う。これにより、チップ表面に貼り付けられた保護テープ４２がチップ抗折性を向上させ、ピックアップ工程およびチップマウント工程においてチップの割れや欠けを防止する。マウント後は、チップ表面から保護テープ４２を分離除去する。
【選択図】 図５
【解決手段】ウェーハ４０の表面に裏面研削用の保護テープ４２を貼り付けた状態で、裏面研削、ウェーハマウントおよびダイシングの各工程を行う。これにより、チップ表面に貼り付けられた保護テープ４２がチップ抗折性を向上させ、ピックアップ工程およびチップマウント工程においてチップの割れや欠けを防止する。マウント後は、チップ表面から保護テープ４２を分離除去する。
【選択図】 図５
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、更に詳しくは、半導体ウェーハの裏面研削によって薄厚化された半導体チップを損傷、破損させることなくピックアップしマウントできる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年における電子機器の小型化・薄型化の要請から、その構成部品である半導体チップの薄厚化は今後の製品開発に必須の条件となっている。半導体チップの薄厚化は、従来より、素子を形成した半導体ウェーハの裏面研削（バックグラインド）工程によって実現されている。
【０００３】
図６および図７は、薄型の半導体チップの製作からマウントまでの各種工程を説明する第１の従来例を示している。本従来例は、最も一般的なプロセスであり、主として、薄厚化の目標値がウェーハ厚１５０μｍ以上の場合に適している。
【０００４】
素子を形成した半導体ウェーハ１０の表面（素子形成面）に粘着性の保護テープ８を貼り付け（図６Ａ）、その後、研削装置１を用いて半導体ウェーハ１０の裏面を研削する（図６Ｂ）。そして、剥離テープ２等を用いて保護テープ８を半導体ウェーハ１０の表面から剥がした後（図６Ｃ）、粘着性のダイシングテープ９を介して半導体ウェーハ１０をリングフレーム３にマウントし（図６Ｄ）、ダイシングソー４によって半導体ウェーハ１０を個片化する（図７Ｅ）。ダイシング工程後、半導体チップ１１はニードル５に突き上げられると同時にコレット６で吸着され（図７Ｆ）、マウンタ１２を用いて例えばリードフレーム７上へマウントされる（図７Ｇ）。
【０００５】
この方法では、裏面研削工程からダイシング工程までの間のハンドリング時において半導体ウェーハ１０の割れや欠けが発生するおそれがあるために、ウェーハ厚１５０μｍ以下の場合には適用することができない。
【０００６】
一方、ウェーハ厚１５０μｍ以下に薄厚化する場合には、次の第２および第３の従来例に示すプロセスが有効とされている。
【０００７】
第２の従来例は、図８および図９に示すように、半導体ウェーハ２０表面のハーフカットダイシング工程（図８Ａ）、半導体ウェーハ２０表面への保護テープ８の貼付工程（図８Ｂ）、半導体ウェーハ２０裏面の研削工程（図８Ｃ）、ウェーハマウント工程（図８Ｄ）、保護テープ８の剥離工程（図９Ｅ）、半導体チップ２１のピックアップ工程（図９Ｆ）、チップマウント工程（図９Ｇ）からなっている。
なお、図において第１の従来例と共通する部分については同一の符号を付している。
【０００８】
この方法は、最初のハーフカットダイシング工程で目的とするウェーハ厚に相当する深さに溝を形成し、後に当該溝に至るまで裏面研削を施すことによって、半導体ウェーハ２０を個々の半導体チップ２１に分割するようにしている。したがって、第１の従来例に比べて、上記ハンドリング時における半導体ウェーハ２０の割れ等を回避できるので、１５０μｍ以下の薄厚化が可能である。
なお、この第２の従来例による半導体チップの薄厚化プロセスは、例えば特開２００２−１６０２１号公報に開示されている。
【０００９】
次に、第３の従来例は、図１０および図１１に示すように、半導体ウェーハ３０表面への保護テープ８の貼付工程（図１０Ａ）、半導体ウェーハ３０の裏面研削工程（図１０Ｂ）、ウェーハマウント工程（図１０Ｃ）、保護テープ８の剥離工程（図１０Ｄ）、ダイシング工程（図１１Ｅ）、半導体チップ３１のピックアップ工程（図１１Ｆ）、チップマウント工程（図１１Ｇ）からなっている。
なお、図において第１の従来例と共通する部分については同一の符号を付している。
【００１０】
この方法では、半導体ウェーハ３０の表面に貼り付けた保護テープ８の剥離工程をウェーハマウント工程後ダイシング工程前に設けることによって、裏面研削工程からダイシング工程までの搬送途上における半導体ウェーハ３０の割れや欠けを保護テープ８で防ぐようにしている。これにより、１５０μｍ以下のチップ厚を実現するようにしている。
なお、この第３の従来例による半導体チップの薄厚化プロセスは、特許第２８７７９９７号公報に開示されている。
【００１１】
また、第２，第３の従来例では、半導体チップ２１，３１のピックアップ工程でいわゆるニードルレス方式で行うようにしている。これは、ダイシングテープ９に紫外線硬化型のものを用い、ダイシングテープ９に紫外線を照射して粘着力を低下させた状態で半導体チップ２１，３１のピックアップを行う方式であり、第１の従来例で用いられていたようなニードル方式のピックアップ法に比べて、半導体チップ２１，３１の割れや欠けを抑制できる。
【００１２】
上述のように、第２および第３の従来例を採用することにより、１５０μｍ以下に薄厚化した半導体チップのピックアップ工程およびマウント工程を適正に行うことができる。
【００１３】
【発明が解決しようとする課題】
しかしながら、チップ厚が５０μｍ以下の超薄型になると、半導体チップの抗折性が極端に低下するために、ニードルレス方式のピックアップ方式によっても、ピックアップ時に半導体チップが割れてしまう場合があるという問題がある。また、仮にピックアップに成功したとしても、マウント時に半導体チップが割れてしまう可能性が極めて高いという問題がある。
【００１４】
近年における半導体チップの薄型化あるいは薄厚化の要請は高く、所望とする厚さの半導体チップを製作することはできるものの、当該製作した半導体チップのハンドリングを適正に行うことができる技術が未だ確立されていないのが現状である。
【００１５】
本発明は上述の問題に鑑みてなされ、５０μｍ以下の超薄型の半導体チップを適正にピックアップしマウントすることができる半導体装置の製造方法を提供することを課題とする。
【００１６】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、半導体ウェーハの表面に、裏面研削用の保護テープを貼り付ける保護テープ貼付工程と、半導体ウェーハの裏面を研削し薄厚化する裏面研削工程と、薄厚化した半導体ウェーハの裏面にダイシング用粘着テープを貼り付け、保護テープとともに半導体ウェーハを個々のチップに分割するダイシング工程と、チップをピックアップしチップ搭載部へ移載するチップマウント工程と、チップ表面から保護テープを分離する保護テープ分離工程とを有している。
【００１７】
本発明では、ウェーハ裏面研削後のダイシング、ピックアップ、チップマウントの各工程をチップ単独で行うのではなく、保護テープが貼り付けられた状態で行うようにしており、これによりチップの抗折性を高め、５０μｍ以下という超薄型の半導体チップを破損させることなくピックアップでき、マウントすることができる。
【００１８】
好適には、保護テープは紫外線硬化型のテープ材が用いられ、紫外線照射によって粘着力を低下させて保護テープが分離される。
なお、保護テープとして紫外線硬化性と熱収縮性とを兼ね備えたものを用いれば、保護テープの分離除去が容易となるだけでなく、保護テープの分離除去をチップマウント工程と同時に行うことも可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２０】
図１から図５は、本発明の実施の形態を示している。
ここで、図１〜図３は本実施の形態の各工程を模式的に説明する斜視図、図４はチップマウント工程の説明図、図５は本実施の形態のプロセスフロー図である。
【００２１】
図１Ａは、半導体ウェーハ４０の表面４０ａに、裏面研削用の保護テープ４２を貼り付ける保護テープ貼付工程を示している（ステップＳ１）。
ウェーハ表面４０ａに対する保護テープ４２の貼付けは、従来一般的なラミネート装置４３が適用される。
【００２２】
保護テープ４２の厚さは適宜選定可能であり、ウェーハ表面４０ａの平面状態によって選択される。すなわち、ウェーハ表面４０ａの各素子にバンプ等の金属突起物が形成されている場合には、当該金属突起物を吸収できる程度の厚さが必要となる。
本実施の形態では、保護テープ４２の厚さは約２００μｍである。
【００２３】
保護テープ４２は紫外線硬化性および熱収縮性の粘着テープで構成される。特に本実施の形態では、保護テープ４２としてリンテック株式会社製のダイシングテープ（Ｎシリーズ）が用いられている。
【００２４】
次に、図１Ｂに示すように、裏面研削装置４４を用いた半導体ウェーハ４０の裏面４０ｂの研削工程が行われる（ステップＳ２）。
研削量は、目的とするウェーハ厚に応じて決定される。本実施の形態では、この裏面研削工程によって２０μｍ程度のウェーハ厚に薄厚化する。
【００２５】
図１Ｃは、裏面研削後の後処理工程を示している。この後処理工程は、裏面研削工程後のウェーハ裏面４０ｂの残留応力の除去を目的として行われるもので、研磨装置４５による機械研磨や、ウェットエッチングが必要に応じて実施される。後者の場合、保護テープ４２はウェーハ表面４０ａを覆うマスクとして機能させることができる。
【００２６】
次に、図２Ｄに示すように、薄厚化した半導体ウェーハ４０をダイシング用の粘着テープ（ダイシングテープ）４７を介してリングフレーム４８にマウントする工程が行われる（ステップＳ３）。
ダイシングテープ４７は、後にチップのピックアップが容易な紫外線硬化性のものが用いられる。
【００２７】
本実施の形態によれば、半導体ウェーハ４０はその表面４０ａに保護テープ４２が貼り付けられて抗折性が高められているので、ハンドリング中における半導体ウェーハ４２の割れ等が防止される。
【００２８】
図２Ｅはダイシング工程を示している（ステップＳ４）。
このダイシング工程では、半導体ウェーハ４０は、その表面４０ａに貼り付けられた保護テープ４２とともに個々のチップに分割される。
【００２９】
保護テープ４２付き半導体ウェーハ４０のダイシングは、一般的なシングルカットではブレード４９の目詰まりが発生し、ダイシングの品質が悪くなる場合がある。この場合は、最初に保護テープ４２のみをダイシングした後、ブレード４９を交換して半導体ウェーハ４０をダイシングするステップカット法を適用することができる。
【００３０】
次に、図２Ｆに示すように、ダイシングした半導体ウェーハ４０の表面４０ａに貼り付けられている保護テープ４２と、半導体ウェーハ４０の裏面４０ｂに貼り付けられているダイシングテープ４７に対し、それぞれ紫外線照射装置５０Ａ，５０Ｂを用いて紫外線を照射する工程が行われる（ステップＳ５）。
【００３１】
保護テープ４２およびダイシングテープ４７はそれぞれ紫外線硬化性のテープ材で構成されているので、紫外線の照射により硬化し、半導体ウェーハ４０に対する粘着力がそれぞれ低下する。
【００３２】
本実施の形態では、保護テープ４２に対する紫外線照射工程と、ダイシングテープ４７に対する紫外線照射工程と同時に行うようにして、プロセスコストの低減を図っている。
なお、保護テープ４２およびダイシングテープ４７のそれぞれに対する紫外線照射工程は、同時に行う場合に限られない。
【００３３】
続いて、図３Ｇに示すようにチップ４１のピックアップ工程が行われる（ステップＳ６）。
本実施の形態では、ピックアップ時におけるチップ４１とダイシングテープ４７との間の分離に従来のニードルレス方式を採用している。
【００３４】
先の紫外線照射工程において硬化されたダイシングテープ４７は、チップ４１の裏面との間の粘着力は低下しているものの面同士の密着作用によって依然、両者の一体関係は持続されている。そこで、ダイシングテープ４７の直下方に分離装置５２を配置し、ピックアップすべきチップの下面に沿って水平移動可能なスライダ５２ａを駆動して、チップ４１とダイシングテープ４７との間の分離を図るようにしている。
ところが、チップ厚が５０μｍ以下という超薄型のチップ単独では、スライダ５２ａの駆動時にチップが割れたり欠ける場合が多かった。
【００３５】
そこで、本実施の形態においては、半導体ウェーハ４０の表面４０ａに保護テープ４２を貼り付けた状態でダイシングしているので、分割された個々のチップ４１の表面には保護テープ４２がそのまま残存している。
したがって、この保護テープ４２がチップ４１を補強する役目を果たし、チップ４１の抗折性を高める作用を行うことになる。これにより、スライダ５２ａの駆動時におけるチップ４１の割れを防止することができる。
また、本実施の形態によれば、チップ４１の表面に保護テープ４２が貼り付けられているので、コレット５１の吸着作用によるチップ４１の割れを防止することができるだけでなく、コレット５１との直接接触によるチップ４１表面の汚染やキズの発生をも回避することができる。
【００３６】
続いて、図３Ｈに示すように、ピックアップした半導体チップ４１を例えばリードフレーム５４のチップ搭載部へ移載するチップマウント工程が行われる（ステップＳ７）。
なお、「チップ搭載部」は、図示するリードフレームに関するものだけに限らず、プリント配線基板上のチップ搭載部や、パッケージ容器内のチップ搭載部等も該当する。
【００３７】
リードフレーム５４に対するチップ４１のマウントは、従来公知のマウンタ５３が用いられる。マウンタ５３は、チップ４１表面を吸着してリードフレーム５４上のチップ搭載部へ搬送し、予め用意された接着剤あるいは接着シートを介してマウントする。このときチップ４１は保護テープ４２により補強されているので、マウント時の圧力によるチップ４１の割れが防止される。
【００３８】
次に、マウントしたチップ４１表面から、保護テープ４２を分離除去する工程が行われる（ステップＳ８）。
【００３９】
図４はチップマウント工程を説明するためのチップ搭載部の側断面図である。チップ４１は、リードフレーム５４に対して接着材料５５によって接合される。接着材料５５は、リードフレーム５４の下面に当てられたヒータ５６からの加熱作用によって硬化するタイプの接着剤で構成される。
【００４０】
上述のように、保護テープ４２は紫外線硬化性および熱収縮性を備えるテープ材で構成され、先の紫外線照射工程において粘着力は低下しているものの、チップ４１表面との間の密着作用は依然として残存している。
そこで、本実施の形態では、チップマウントの際、接着剤５５を硬化させるためのヒータ５６の熱を利用して保護テープ４２を熱収縮させるようにしている。これにより、保護テープ４２をチップ４１表面から容易に分離除去することができる。
【００４１】
したがって、本実施の形態によれば、ピックアップ時におけるチップ割れ、マウント時のチップ割れを効果的に防止することができるので、５０μｍ以下という超薄型に製作した半導体チップを適正に取り扱うことができ、機器の小型化・薄型化に貢献し得る半導体装置を製造することができる。
【００４２】
特に、本実施の形態によれば、チップマウント工程と保護テープ分離工程とを同一の工程で行うことができるので、これによりプロセスコストの低減を図ることができるとともに、保護テープ４２の除去のための付加的なツールを用いることなく本発明を実施することができる。
【００４３】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００４４】
例えば以上の実施の形態では、保護テープ４２として紫外線硬化性および熱収縮性のあるテープ材を用いたが、チップ表面の性状によっては、当該保護テープを熱発泡性のシート材で構成することも可能である。この場合、保護テープに対する加熱作用のみでチップ表面から当該保護テープ容易に分離除去することができる。
【００４５】
また、以上の実施の形態では、チップマウント工程と保護テープ分離除去工程とを同一工程で行うようにしたが、勿論、これらの工程を独立して行うようにしてもよい。
【００４６】
【発明の効果】
以上述べたように、本発明の半導体装置の製造方法によれば、チップの割れや欠けを効果的に防止してチップのピックアップ工程およびマウント工程を適正に行うことができ、電子機器の小型化・薄型化に貢献し得る半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、Ａは保護テープ貼付工程、Ｂは裏面研削工程、Ｃはウェーハ裏面の後処理工程をそれぞれ示している。
【図２】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、Ｄはウェーハマウント工程、Ｅはダイシング工程、Ｆは紫外線照射工程をそれぞれ示している。
【図３】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、Ｇはピックアップ工程、Ｈはチップマウント工程をそれぞれ示している。
【図４】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、保護テープ分離工程を示している。
【図５】本発明の実施の形態による半導体装置の製造工程を説明するフロー図である。
【図６】第１の従来例による半導体装置の製造工程を説明する斜視図であり、Ａは保護テープ貼付工程、Ｂは裏面研削工程、Ｃは保護テープ分離工程、Ｄはウェーハマウント工程をそれぞれ示している。
【図７】第１の従来例による半導体装置の製造工程を説明する斜視図であり、Ｅはダイシング工程、Ｆはピックアップ工程、Ｇはチップマウント工程をそれぞれ示している。
【図８】第２の従来例による半導体装置の製造工程を説明する斜視図であり、Ａはハーフカットダイシング工程、Ｂは保護テープ貼付工程、Ｃは裏面研削工程、Ｄはウェーハマウント工程をそれぞれ示している。
【図９】第２の従来例による半導体装置の製造工程を説明する斜視図であり、Ｅは保護テープ分離工程、Ｆはピックアップ工程、Ｇはチップマウント工程をそれぞれ示している。
【図１０】第３の従来例による半導体装置の製造工程を説明する斜視図であり、Ａは保護テープ貼付工程、Ｂは裏面研削工程、Ｃはウェーハマウント工程、Ｄは保護テープ分離工程をそれぞれ示している。
【図１１】第３の従来例による半導体装置の製造工程を説明する斜視図であり、Ｅはダイシング工程、Ｆはピックアップ工程、Ｇはチップマウント工程をそれぞれ示している。
【符号の説明】
４０…半導体ウェーハ、４０ａ…ウェーハ表面、４０ｂ…ウェーハ裏面、４１…チップ、４２…保護テープ、４７…ダイシングテープ、５０Ａ，５０Ｂ…紫外線照射装置、５１…コレット、５３…マウンタ、５４…リードフレーム（チップ搭載部）、５５…接着材料、５６…ヒータ。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、更に詳しくは、半導体ウェーハの裏面研削によって薄厚化された半導体チップを損傷、破損させることなくピックアップしマウントできる半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年における電子機器の小型化・薄型化の要請から、その構成部品である半導体チップの薄厚化は今後の製品開発に必須の条件となっている。半導体チップの薄厚化は、従来より、素子を形成した半導体ウェーハの裏面研削（バックグラインド）工程によって実現されている。
【０００３】
図６および図７は、薄型の半導体チップの製作からマウントまでの各種工程を説明する第１の従来例を示している。本従来例は、最も一般的なプロセスであり、主として、薄厚化の目標値がウェーハ厚１５０μｍ以上の場合に適している。
【０００４】
素子を形成した半導体ウェーハ１０の表面（素子形成面）に粘着性の保護テープ８を貼り付け（図６Ａ）、その後、研削装置１を用いて半導体ウェーハ１０の裏面を研削する（図６Ｂ）。そして、剥離テープ２等を用いて保護テープ８を半導体ウェーハ１０の表面から剥がした後（図６Ｃ）、粘着性のダイシングテープ９を介して半導体ウェーハ１０をリングフレーム３にマウントし（図６Ｄ）、ダイシングソー４によって半導体ウェーハ１０を個片化する（図７Ｅ）。ダイシング工程後、半導体チップ１１はニードル５に突き上げられると同時にコレット６で吸着され（図７Ｆ）、マウンタ１２を用いて例えばリードフレーム７上へマウントされる（図７Ｇ）。
【０００５】
この方法では、裏面研削工程からダイシング工程までの間のハンドリング時において半導体ウェーハ１０の割れや欠けが発生するおそれがあるために、ウェーハ厚１５０μｍ以下の場合には適用することができない。
【０００６】
一方、ウェーハ厚１５０μｍ以下に薄厚化する場合には、次の第２および第３の従来例に示すプロセスが有効とされている。
【０００７】
第２の従来例は、図８および図９に示すように、半導体ウェーハ２０表面のハーフカットダイシング工程（図８Ａ）、半導体ウェーハ２０表面への保護テープ８の貼付工程（図８Ｂ）、半導体ウェーハ２０裏面の研削工程（図８Ｃ）、ウェーハマウント工程（図８Ｄ）、保護テープ８の剥離工程（図９Ｅ）、半導体チップ２１のピックアップ工程（図９Ｆ）、チップマウント工程（図９Ｇ）からなっている。
なお、図において第１の従来例と共通する部分については同一の符号を付している。
【０００８】
この方法は、最初のハーフカットダイシング工程で目的とするウェーハ厚に相当する深さに溝を形成し、後に当該溝に至るまで裏面研削を施すことによって、半導体ウェーハ２０を個々の半導体チップ２１に分割するようにしている。したがって、第１の従来例に比べて、上記ハンドリング時における半導体ウェーハ２０の割れ等を回避できるので、１５０μｍ以下の薄厚化が可能である。
なお、この第２の従来例による半導体チップの薄厚化プロセスは、例えば特開２００２−１６０２１号公報に開示されている。
【０００９】
次に、第３の従来例は、図１０および図１１に示すように、半導体ウェーハ３０表面への保護テープ８の貼付工程（図１０Ａ）、半導体ウェーハ３０の裏面研削工程（図１０Ｂ）、ウェーハマウント工程（図１０Ｃ）、保護テープ８の剥離工程（図１０Ｄ）、ダイシング工程（図１１Ｅ）、半導体チップ３１のピックアップ工程（図１１Ｆ）、チップマウント工程（図１１Ｇ）からなっている。
なお、図において第１の従来例と共通する部分については同一の符号を付している。
【００１０】
この方法では、半導体ウェーハ３０の表面に貼り付けた保護テープ８の剥離工程をウェーハマウント工程後ダイシング工程前に設けることによって、裏面研削工程からダイシング工程までの搬送途上における半導体ウェーハ３０の割れや欠けを保護テープ８で防ぐようにしている。これにより、１５０μｍ以下のチップ厚を実現するようにしている。
なお、この第３の従来例による半導体チップの薄厚化プロセスは、特許第２８７７９９７号公報に開示されている。
【００１１】
また、第２，第３の従来例では、半導体チップ２１，３１のピックアップ工程でいわゆるニードルレス方式で行うようにしている。これは、ダイシングテープ９に紫外線硬化型のものを用い、ダイシングテープ９に紫外線を照射して粘着力を低下させた状態で半導体チップ２１，３１のピックアップを行う方式であり、第１の従来例で用いられていたようなニードル方式のピックアップ法に比べて、半導体チップ２１，３１の割れや欠けを抑制できる。
【００１２】
上述のように、第２および第３の従来例を採用することにより、１５０μｍ以下に薄厚化した半導体チップのピックアップ工程およびマウント工程を適正に行うことができる。
【００１３】
【発明が解決しようとする課題】
しかしながら、チップ厚が５０μｍ以下の超薄型になると、半導体チップの抗折性が極端に低下するために、ニードルレス方式のピックアップ方式によっても、ピックアップ時に半導体チップが割れてしまう場合があるという問題がある。また、仮にピックアップに成功したとしても、マウント時に半導体チップが割れてしまう可能性が極めて高いという問題がある。
【００１４】
近年における半導体チップの薄型化あるいは薄厚化の要請は高く、所望とする厚さの半導体チップを製作することはできるものの、当該製作した半導体チップのハンドリングを適正に行うことができる技術が未だ確立されていないのが現状である。
【００１５】
本発明は上述の問題に鑑みてなされ、５０μｍ以下の超薄型の半導体チップを適正にピックアップしマウントすることができる半導体装置の製造方法を提供することを課題とする。
【００１６】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、半導体ウェーハの表面に、裏面研削用の保護テープを貼り付ける保護テープ貼付工程と、半導体ウェーハの裏面を研削し薄厚化する裏面研削工程と、薄厚化した半導体ウェーハの裏面にダイシング用粘着テープを貼り付け、保護テープとともに半導体ウェーハを個々のチップに分割するダイシング工程と、チップをピックアップしチップ搭載部へ移載するチップマウント工程と、チップ表面から保護テープを分離する保護テープ分離工程とを有している。
【００１７】
本発明では、ウェーハ裏面研削後のダイシング、ピックアップ、チップマウントの各工程をチップ単独で行うのではなく、保護テープが貼り付けられた状態で行うようにしており、これによりチップの抗折性を高め、５０μｍ以下という超薄型の半導体チップを破損させることなくピックアップでき、マウントすることができる。
【００１８】
好適には、保護テープは紫外線硬化型のテープ材が用いられ、紫外線照射によって粘着力を低下させて保護テープが分離される。
なお、保護テープとして紫外線硬化性と熱収縮性とを兼ね備えたものを用いれば、保護テープの分離除去が容易となるだけでなく、保護テープの分離除去をチップマウント工程と同時に行うことも可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２０】
図１から図５は、本発明の実施の形態を示している。
ここで、図１〜図３は本実施の形態の各工程を模式的に説明する斜視図、図４はチップマウント工程の説明図、図５は本実施の形態のプロセスフロー図である。
【００２１】
図１Ａは、半導体ウェーハ４０の表面４０ａに、裏面研削用の保護テープ４２を貼り付ける保護テープ貼付工程を示している（ステップＳ１）。
ウェーハ表面４０ａに対する保護テープ４２の貼付けは、従来一般的なラミネート装置４３が適用される。
【００２２】
保護テープ４２の厚さは適宜選定可能であり、ウェーハ表面４０ａの平面状態によって選択される。すなわち、ウェーハ表面４０ａの各素子にバンプ等の金属突起物が形成されている場合には、当該金属突起物を吸収できる程度の厚さが必要となる。
本実施の形態では、保護テープ４２の厚さは約２００μｍである。
【００２３】
保護テープ４２は紫外線硬化性および熱収縮性の粘着テープで構成される。特に本実施の形態では、保護テープ４２としてリンテック株式会社製のダイシングテープ（Ｎシリーズ）が用いられている。
【００２４】
次に、図１Ｂに示すように、裏面研削装置４４を用いた半導体ウェーハ４０の裏面４０ｂの研削工程が行われる（ステップＳ２）。
研削量は、目的とするウェーハ厚に応じて決定される。本実施の形態では、この裏面研削工程によって２０μｍ程度のウェーハ厚に薄厚化する。
【００２５】
図１Ｃは、裏面研削後の後処理工程を示している。この後処理工程は、裏面研削工程後のウェーハ裏面４０ｂの残留応力の除去を目的として行われるもので、研磨装置４５による機械研磨や、ウェットエッチングが必要に応じて実施される。後者の場合、保護テープ４２はウェーハ表面４０ａを覆うマスクとして機能させることができる。
【００２６】
次に、図２Ｄに示すように、薄厚化した半導体ウェーハ４０をダイシング用の粘着テープ（ダイシングテープ）４７を介してリングフレーム４８にマウントする工程が行われる（ステップＳ３）。
ダイシングテープ４７は、後にチップのピックアップが容易な紫外線硬化性のものが用いられる。
【００２７】
本実施の形態によれば、半導体ウェーハ４０はその表面４０ａに保護テープ４２が貼り付けられて抗折性が高められているので、ハンドリング中における半導体ウェーハ４２の割れ等が防止される。
【００２８】
図２Ｅはダイシング工程を示している（ステップＳ４）。
このダイシング工程では、半導体ウェーハ４０は、その表面４０ａに貼り付けられた保護テープ４２とともに個々のチップに分割される。
【００２９】
保護テープ４２付き半導体ウェーハ４０のダイシングは、一般的なシングルカットではブレード４９の目詰まりが発生し、ダイシングの品質が悪くなる場合がある。この場合は、最初に保護テープ４２のみをダイシングした後、ブレード４９を交換して半導体ウェーハ４０をダイシングするステップカット法を適用することができる。
【００３０】
次に、図２Ｆに示すように、ダイシングした半導体ウェーハ４０の表面４０ａに貼り付けられている保護テープ４２と、半導体ウェーハ４０の裏面４０ｂに貼り付けられているダイシングテープ４７に対し、それぞれ紫外線照射装置５０Ａ，５０Ｂを用いて紫外線を照射する工程が行われる（ステップＳ５）。
【００３１】
保護テープ４２およびダイシングテープ４７はそれぞれ紫外線硬化性のテープ材で構成されているので、紫外線の照射により硬化し、半導体ウェーハ４０に対する粘着力がそれぞれ低下する。
【００３２】
本実施の形態では、保護テープ４２に対する紫外線照射工程と、ダイシングテープ４７に対する紫外線照射工程と同時に行うようにして、プロセスコストの低減を図っている。
なお、保護テープ４２およびダイシングテープ４７のそれぞれに対する紫外線照射工程は、同時に行う場合に限られない。
【００３３】
続いて、図３Ｇに示すようにチップ４１のピックアップ工程が行われる（ステップＳ６）。
本実施の形態では、ピックアップ時におけるチップ４１とダイシングテープ４７との間の分離に従来のニードルレス方式を採用している。
【００３４】
先の紫外線照射工程において硬化されたダイシングテープ４７は、チップ４１の裏面との間の粘着力は低下しているものの面同士の密着作用によって依然、両者の一体関係は持続されている。そこで、ダイシングテープ４７の直下方に分離装置５２を配置し、ピックアップすべきチップの下面に沿って水平移動可能なスライダ５２ａを駆動して、チップ４１とダイシングテープ４７との間の分離を図るようにしている。
ところが、チップ厚が５０μｍ以下という超薄型のチップ単独では、スライダ５２ａの駆動時にチップが割れたり欠ける場合が多かった。
【００３５】
そこで、本実施の形態においては、半導体ウェーハ４０の表面４０ａに保護テープ４２を貼り付けた状態でダイシングしているので、分割された個々のチップ４１の表面には保護テープ４２がそのまま残存している。
したがって、この保護テープ４２がチップ４１を補強する役目を果たし、チップ４１の抗折性を高める作用を行うことになる。これにより、スライダ５２ａの駆動時におけるチップ４１の割れを防止することができる。
また、本実施の形態によれば、チップ４１の表面に保護テープ４２が貼り付けられているので、コレット５１の吸着作用によるチップ４１の割れを防止することができるだけでなく、コレット５１との直接接触によるチップ４１表面の汚染やキズの発生をも回避することができる。
【００３６】
続いて、図３Ｈに示すように、ピックアップした半導体チップ４１を例えばリードフレーム５４のチップ搭載部へ移載するチップマウント工程が行われる（ステップＳ７）。
なお、「チップ搭載部」は、図示するリードフレームに関するものだけに限らず、プリント配線基板上のチップ搭載部や、パッケージ容器内のチップ搭載部等も該当する。
【００３７】
リードフレーム５４に対するチップ４１のマウントは、従来公知のマウンタ５３が用いられる。マウンタ５３は、チップ４１表面を吸着してリードフレーム５４上のチップ搭載部へ搬送し、予め用意された接着剤あるいは接着シートを介してマウントする。このときチップ４１は保護テープ４２により補強されているので、マウント時の圧力によるチップ４１の割れが防止される。
【００３８】
次に、マウントしたチップ４１表面から、保護テープ４２を分離除去する工程が行われる（ステップＳ８）。
【００３９】
図４はチップマウント工程を説明するためのチップ搭載部の側断面図である。チップ４１は、リードフレーム５４に対して接着材料５５によって接合される。接着材料５５は、リードフレーム５４の下面に当てられたヒータ５６からの加熱作用によって硬化するタイプの接着剤で構成される。
【００４０】
上述のように、保護テープ４２は紫外線硬化性および熱収縮性を備えるテープ材で構成され、先の紫外線照射工程において粘着力は低下しているものの、チップ４１表面との間の密着作用は依然として残存している。
そこで、本実施の形態では、チップマウントの際、接着剤５５を硬化させるためのヒータ５６の熱を利用して保護テープ４２を熱収縮させるようにしている。これにより、保護テープ４２をチップ４１表面から容易に分離除去することができる。
【００４１】
したがって、本実施の形態によれば、ピックアップ時におけるチップ割れ、マウント時のチップ割れを効果的に防止することができるので、５０μｍ以下という超薄型に製作した半導体チップを適正に取り扱うことができ、機器の小型化・薄型化に貢献し得る半導体装置を製造することができる。
【００４２】
特に、本実施の形態によれば、チップマウント工程と保護テープ分離工程とを同一の工程で行うことができるので、これによりプロセスコストの低減を図ることができるとともに、保護テープ４２の除去のための付加的なツールを用いることなく本発明を実施することができる。
【００４３】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００４４】
例えば以上の実施の形態では、保護テープ４２として紫外線硬化性および熱収縮性のあるテープ材を用いたが、チップ表面の性状によっては、当該保護テープを熱発泡性のシート材で構成することも可能である。この場合、保護テープに対する加熱作用のみでチップ表面から当該保護テープ容易に分離除去することができる。
【００４５】
また、以上の実施の形態では、チップマウント工程と保護テープ分離除去工程とを同一工程で行うようにしたが、勿論、これらの工程を独立して行うようにしてもよい。
【００４６】
【発明の効果】
以上述べたように、本発明の半導体装置の製造方法によれば、チップの割れや欠けを効果的に防止してチップのピックアップ工程およびマウント工程を適正に行うことができ、電子機器の小型化・薄型化に貢献し得る半導体装置を製造することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、Ａは保護テープ貼付工程、Ｂは裏面研削工程、Ｃはウェーハ裏面の後処理工程をそれぞれ示している。
【図２】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、Ｄはウェーハマウント工程、Ｅはダイシング工程、Ｆは紫外線照射工程をそれぞれ示している。
【図３】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、Ｇはピックアップ工程、Ｈはチップマウント工程をそれぞれ示している。
【図４】本発明の実施の形態による半導体装置の製造工程を説明する斜視図であり、保護テープ分離工程を示している。
【図５】本発明の実施の形態による半導体装置の製造工程を説明するフロー図である。
【図６】第１の従来例による半導体装置の製造工程を説明する斜視図であり、Ａは保護テープ貼付工程、Ｂは裏面研削工程、Ｃは保護テープ分離工程、Ｄはウェーハマウント工程をそれぞれ示している。
【図７】第１の従来例による半導体装置の製造工程を説明する斜視図であり、Ｅはダイシング工程、Ｆはピックアップ工程、Ｇはチップマウント工程をそれぞれ示している。
【図８】第２の従来例による半導体装置の製造工程を説明する斜視図であり、Ａはハーフカットダイシング工程、Ｂは保護テープ貼付工程、Ｃは裏面研削工程、Ｄはウェーハマウント工程をそれぞれ示している。
【図９】第２の従来例による半導体装置の製造工程を説明する斜視図であり、Ｅは保護テープ分離工程、Ｆはピックアップ工程、Ｇはチップマウント工程をそれぞれ示している。
【図１０】第３の従来例による半導体装置の製造工程を説明する斜視図であり、Ａは保護テープ貼付工程、Ｂは裏面研削工程、Ｃはウェーハマウント工程、Ｄは保護テープ分離工程をそれぞれ示している。
【図１１】第３の従来例による半導体装置の製造工程を説明する斜視図であり、Ｅはダイシング工程、Ｆはピックアップ工程、Ｇはチップマウント工程をそれぞれ示している。
【符号の説明】
４０…半導体ウェーハ、４０ａ…ウェーハ表面、４０ｂ…ウェーハ裏面、４１…チップ、４２…保護テープ、４７…ダイシングテープ、５０Ａ，５０Ｂ…紫外線照射装置、５１…コレット、５３…マウンタ、５４…リードフレーム（チップ搭載部）、５５…接着材料、５６…ヒータ。
Claims (5)
- 半導体ウェーハの表面に、裏面研削用の保護テープを貼り付ける保護テープ貼付工程と、
前記半導体ウェーハの裏面を研削し薄厚化する裏面研削工程と、
前記薄厚化した半導体ウェーハの裏面にダイシング用粘着テープを貼り付け、前記保護テープとともに前記半導体ウェーハを個々のチップに分割するダイシング工程と、
前記チップをピックアップしチップ搭載部へ移載するチップマウント工程と、
前記チップ表面から前記保護テープを分離する保護テープ分離工程とを有する
ことを特徴とする半導体装置の製造方法。 - 前記チップマウント工程と前記保護テープ分離工程とを同一工程で行う
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記保護テープおよび前記粘着テープとして紫外線硬化型のテープ材を用い、
前記ダイシング工程後、前記チップマウント工程の前に、前記保護テープおよび前記粘着テープに対して紫外線を照射する工程を有する
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記チップのピックアップ工程における前記粘着テープからの前記チップの分離を、ニードルレス方式で行う
ことを特徴とする請求項３に記載の半導体装置の製造方法。 - 前記保護テープとして熱収縮性のあるテープ材を用い、
前記保護テープ分離工程における前記チップ表面からの前記保護テープの分離を、前記保護テープの熱収縮を利用して行う
ことを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220294A JP2004063799A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置の製造方法 |
| PCT/JP2003/008906 WO2004012247A1 (ja) | 2002-07-29 | 2003-07-14 | 半導体装置の製造方法 |
| TW92119271A TW200415718A (en) | 2002-07-29 | 2003-07-15 | Manufacturing method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220294A JP2004063799A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063799A true JP2004063799A (ja) | 2004-02-26 |
Family
ID=31184764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002220294A Abandoned JP2004063799A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2004063799A (ja) |
| TW (1) | TW200415718A (ja) |
| WO (1) | WO2004012247A1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207719A (ja) * | 2002-12-23 | 2004-07-22 | Samsung Electronics Co Ltd | 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置 |
| JP2009141009A (ja) * | 2007-12-04 | 2009-06-25 | Hitachi Chem Co Ltd | 半導体装置及びその製造方法 |
| JP2012039153A (ja) * | 2011-11-09 | 2012-02-23 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09330940A (ja) * | 1996-06-13 | 1997-12-22 | Sony Corp | 半導体装置の製造方法 |
| JPH11204551A (ja) * | 1998-01-19 | 1999-07-30 | Sony Corp | 半導体装置の製造方法 |
| JP2001044144A (ja) * | 1999-08-03 | 2001-02-16 | Tokyo Seimitsu Co Ltd | 半導体チップの製造プロセス |
| JP3485525B2 (ja) * | 2000-07-06 | 2004-01-13 | 沖電気工業株式会社 | 半導体装置の製造方法 |
-
2002
- 2002-07-29 JP JP2002220294A patent/JP2004063799A/ja not_active Abandoned
-
2003
- 2003-07-14 WO PCT/JP2003/008906 patent/WO2004012247A1/ja active Application Filing
- 2003-07-15 TW TW92119271A patent/TW200415718A/zh unknown
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004207719A (ja) * | 2002-12-23 | 2004-07-22 | Samsung Electronics Co Ltd | 半導体パッケージの組立て方法及び半導体パッケージ工程の保護テープの除去装置 |
| JP2009141009A (ja) * | 2007-12-04 | 2009-06-25 | Hitachi Chem Co Ltd | 半導体装置及びその製造方法 |
| JP2012039153A (ja) * | 2011-11-09 | 2012-02-23 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004012247A1 (ja) | 2004-02-05 |
| TW200415718A (en) | 2004-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100609806B1 (ko) | 반도체 장치의 제조 방법 | |
| US20230115122A1 (en) | Method of bonding thin substrates | |
| TWI283457B (en) | Manufacturing method of semiconductor device | |
| KR100609790B1 (ko) | 반도체 제조 장치 및 반도체 장치의 제조 방법 | |
| US10186447B2 (en) | Method for bonding thin semiconductor chips to a substrate | |
| US20070105348A1 (en) | Wafer processing method | |
| JPH11204551A (ja) | 半導体装置の製造方法 | |
| JP2006316078A5 (ja) | ||
| JP2006191144A (ja) | ピックアップ装置及びピックアップ方法 | |
| KR100555559B1 (ko) | 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법 | |
| JP2002280330A (ja) | チップ状部品のピックアップ方法 | |
| US7262114B2 (en) | Die attaching method of semiconductor chip using warpage prevention material | |
| KR20060123462A (ko) | 웨이퍼의 전사방법 | |
| US7846776B2 (en) | Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods | |
| US20100051190A1 (en) | Method for applying an adhesive layer on thin cut semiconductor chips of semiconductor wafers | |
| JP2012169548A (ja) | チップ状部品のピックアップ方法 | |
| US20070057410A1 (en) | Method of fabricating wafer chips | |
| JP2006294685A (ja) | 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ | |
| JP2004063799A (ja) | 半導体装置の製造方法 | |
| JP2004311980A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JP2004273639A (ja) | 半導体装置の製造方法 | |
| JP2005243910A (ja) | 半導体チップの製造方法 | |
| US20030073264A1 (en) | Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion | |
| JP2005216948A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH04336448A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A762 | Written abandonment of application |
Effective date: 20060904 Free format text: JAPANESE INTERMEDIATE CODE: A762 |