JP4510095B2 - 固体撮像素子モジュールの製造方法 - Google Patents

固体撮像素子モジュールの製造方法 Download PDF

Info

Publication number
JP4510095B2
JP4510095B2 JP2007551897A JP2007551897A JP4510095B2 JP 4510095 B2 JP4510095 B2 JP 4510095B2 JP 2007551897 A JP2007551897 A JP 2007551897A JP 2007551897 A JP2007551897 A JP 2007551897A JP 4510095 B2 JP4510095 B2 JP 4510095B2
Authority
JP
Japan
Prior art keywords
transparent substrate
solid
substrate
state image
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007551897A
Other languages
English (en)
Other versions
JPWO2007074651A1 (ja
Inventor
貴之 大本
俊広 藤井
愛士 末武
肇 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2007074651A1 publication Critical patent/JPWO2007074651A1/ja
Application granted granted Critical
Publication of JP4510095B2 publication Critical patent/JP4510095B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02325—Optical elements or arrangements associated with the device the optical elements not being integrated nor being directly associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、基板に形成された固体撮像素子に、透明基板等の他の部材を取り付けてモジュール化した固体撮像素子モジュールの製造方法に関する。
従来から固体撮像素子モジュールの製造工程には、透明基板配置工程が含まれる。透明基板配置工程とは、固体撮像素子の半導体領域の周囲にシール材を配置し、そのシール材上に透明基板（例えばガラス）を、固体撮像素子と対向するように配置する工程である。この透明基板配置工程に対しては、すでに以下の３つの手法が提案されている。
第１の手法では、複数の固体撮像素子を有するウエハを、予めそれぞれ個片の各固体撮像素子チップになるようにダイシングする。それとともに、固体撮像素子に配置する際に適切な大きさとなるように、透明基板を切断して、個片透明基板を形成しておく。そして、固体撮像素子の半導体領域の周囲にシール材を塗布した後、固体撮像素子と個片透明基板とを１対１の状態で対向させて配置する。
第２の手法では、固体撮像素子に配置する際に適切な大きさとなるように、透明基板を切断する一方、固体撮像素子はダイシングせずウエハのままにしておく。そして、固体撮像素子の半導体領域の周囲にシール材を塗布した後、ウエハの各固体撮像素子と、それに対応する個片透明基板とを個別に対向させて配置し貼り合わせ、最後にウエハをダイシングする。
第３の手法では、複数の固体撮像素子が形成されたウエハと、ウエハ状の透明基板とを準備する。そして、ウエハに形成された各固体撮像素子の半導体領域の周囲に、シール材を配置しておき、固体撮像素子と透明基板とを、それぞれウエハ状のまま貼り合わせ、最後に、固体撮像素子と透明基板とを一度にダイシングすることにより個片化する。第３の手法は、例えば特許文献１に開示されている。
各手法を比較すると、第１の手法及び第２の手法では、透明基板（ガラス）を一括して貼り合わせない（ウエハ状透明基板を用いない）ため、必然的にタクトタイムが長くなる。この結果、第１の手法及び第２の手法を用いた製造効率は悪い。しかし、第３の手法では、透明基板を貼り合せている（ウエハ状透明基板を用いる）ため、タクトタイムが短くなり、製造効率が良い点で優れている。
日本国公開特許公報「特開２００４−２９６７３８号公報（２００４年１０月２１日公開）」
しかしながら、実際に第３の手法を実現しようとすると、複数の固体撮像素子が形成されたウエハと、ウエハ状の透明基板とを、一括して切断する工程（切断工程）が必要となる。しかし、この切断工程は容易でなく、現実に行うと適切に切断されないことが判明した。
そこで、本発明は、複数の固体撮像素子が形成された基板と透明基板とを一括して貼り合せることによって、製造効率を改善しつつも、貼り付け後の切断を容易かつ適切に実現できる固体撮像素子モジュールの製造方法を提供することを課題としている。
上記課題を解決するために、本発明においては、透明基板と複数の固体撮像素子を有する基板とを対向させたときに、個片透明基板の各々が各固体撮像素子に対向して保持されるように透明基板を加工する工程と、該工程により加工された透明基板と前記固体撮像素子を有する基板とを対向させて、各固体撮像素子に各個片透明基板を対向配置する工程と、を含む固体撮像素子モジュールの製造方法とする。
或いは、上記課題を解決するために、本発明においては、透明基板を切断し、各固体撮像素子に対向配置する際の個片透明基板とする透明基板切断工程と、複数の固体撮像素子を有する基板の各固体撮像素子の周囲にシール剤を配置するシール剤配置工程と、シール剤が配置された前記固体撮像素子を有する基板と各個片透明基板が保持された基板とを対向させて、各固体撮像素子に個片透明基板を対向配置する工程と、シール剤を硬化させる工程と、シール剤を硬化させた後、前記固体撮像素子を有する基板を分断する工程と、を含む固体撮像素子モジュールの製造方法とする。
これらの製造方法によれば、透明基板と固体撮像素子を有する基板とを別々に切断しているため、特許文献１のように透明基板と固体撮像素子を有する基板を一度に切断する工程が無く切断工程が困難になることがない。また、固体撮像素子を有する基板に対して個片透明基板を基板単位で一括して貼り合せることになるので、貼り合わせにかかる製造効率が悪化することも無い。
また、本発明は、複数の固体撮像素子を有する基板を各固体撮像素子チップに分断する工程と、前記固体撮像素子チップをダミー基板に整列して保持する固体撮像素子チップ整列保持工程と、固体撮像素子チップを整列して保持したダミー基板の各固体撮像素子の周囲にシール剤を配置するシール剤配置工程と、透明基板を切断し、各固体撮像素子に対向配置する際の個片透明基板とする透明基板切断工程と、整列保持され、且つシール剤が配置された固体撮像素子チップを有する基板と、各個片透明基板が保持された基板とを対向させて、各固体撮像素子に各個片透明基板を対向配置する工程と、を含む固体撮像素子モジュールの製造方法とすることもできる。
この方法によっても、透明基板を予め切断しているため、特許文献１のように透明基板と固体撮像素子を有する基板を一度に切断する工程が無いので切断工程が困難になることがない。また、固体撮像素子を有する基板に対して個片透明基板を基板単位で一括して貼り合せることになるので、貼り合わせにかかる製造効率が悪化することも無い。また、透明基板と固体撮像素子を有する基板とを貼り合わせた後に切断工程を設けないようにすることが可能であるので、切断工程に起因するダストなどが固体撮像素子モジュール内に混入し難く、良品率を向上させることが可能となる。
また、このとき、透明基板と固体撮像素子を有する基板とを貼り合わせる工程の前に、固体撮像素子を有する基板を固体撮像素子チップに分断して良品のみを整列させるようにすれば、透明基板を貼り合せた後のチップについては、貼り合せる前の工程が原因で生じる不良品の発生を防止できるため、貼り合わせ工程の良品率を向上させることができる。
さらに、本発明では、透明基板切断工程より前に、前記透明基板にサポート部材を仮固定する工程を備え、サポート部材と前記透明基板とが、外力を加えることにより粘着性が減少する粘着剤を用いて保持されていることが好ましい。これにより、サポート基板と固体撮像素子チップとを容易に剥すことが可能となるため、貼付にともなう不良が発生し難い。
また、固体撮像素子チップ整列保持工程を有する場合は、前記ダミー基板と前記固体撮像素子チップとは、外力を加えることにより粘着性が減少する粘着剤を用いて仮固定されているようにすれば、ダミー基板と固体撮像素子チップとを容易に剥すことが可能となるため、貼付にともなう不良が発生し難い。
特に、本発明において、上記外力を加えることにより粘着性が減少する粘着剤としては、紫外線または熱を加えることによって発泡する発泡剤、あるいは紫外線または熱を加えることにより硬化して粘着性が低下する材料を好適に用いることができる。
また、本発明は、少なくとも、前記加工された透明基板と前記固体撮像素子を有する基板とを対向させて、各固体撮像素子に各個片透明基板を対向配置する工程、または、シール剤が配置された前記固体撮像素子を有する基板と各個片透明基板が保持された基板とを対向させて、各固体撮像素子に個片透明基板を対向配置する工程では、透明基板および固体撮像素子を有する基板のいずれか一方の周縁部を、保持してもよい。
上記の方法によれば、透明基板または固体撮像素子を有する基板の周縁部を、直接保持する。つまり、透明基板または固体撮像素子を有する基板を、間接的に保持しない。このため、間接的に保持する場合よりも、工程数の削減による製造時間の短縮、および、材料費の削減などが可能である。
なお、透明基板または固体撮像素子を有する基板を保持する方法としては、例えば、各基板を掴む（挟み込む）方法、リング状の部材またはツメに吸着させる方法などが挙げられる。
また、本発明では、少なくとも、前記加工された透明基板と前記固体撮像素子を有する基板とを対向させて、各固体撮像素子に各個片透明基板を対向配置する工程、または、シール剤が配置された前記固体撮像素子を有する基板と各個片透明基板が保持された基板とを対向させて、各固体撮像素子に個片透明基板を対向配置する工程では、透明基板または固体撮像素子を有する基板を、粘着により保持してもよい。
上記の方法によれば、透明基板または固体撮像素子を有する基板が、粘着保持される。つまり、透明基板または固体撮像素子を有する基板が、間接的に保持される。このため、透明基板と固体撮像素子を有する基板とを同サイズに設定することができる。これにより、汎用的に用いられるチャックまたは搬送装置を用いた処理が可能となる。つまり、同一の製造ラインでの処理が可能となる。
また、本発明では、前記サポート部材は、透明基板の撓みが減少するように、透明基板を保持することが好ましい。
上記の方法によれば、サポート部材は、サポート部材を用いない場合よりも、透明基板の撓みが減少するように、透明基板を保持する。これにより、固体撮像素子を有する基板と透明基板との平行度が維持される。従って、固体撮像素子を有する基板と、透明基板とを対向させたときの位置合わせを、高精度に行うことができる。言い換えれば、固体撮像素子を有する基板と、透明基板とを対向させたときに、各基板の間隔を、高精度に設定値に合わせることができる。
また、本発明では、透明基板を加工する工程の前、または、透明基板切断工程の前に、透明基板と同形状のＩＲカットコーティングを、透明基板に形成する工程を含んでいてもよい。
上記の方法によれば、透明基板を加工する工程、または、透明基板切断工程の前に、ＩＲカットコーティングが、透明基板に形成される。そして、ＩＲカットコーティングが形成された透明基板を切断することによって、ＩＲカットコーティングが形成された個片透明基板が形成される。従って、個片透明基板の各々に、ＩＲカットコーティングを形成するよりも、ＩＲカットコーティングを簡便に形成することができる。つまり、上記の方法では、ＩＲカットコーティングを、一括して透明基板に形成することによって、処理スピードの向上、および、歩留まりの向上を実現できる。
なお、透明基板上へのＩＲカットコーティングを形成する方法としては、例えば、蒸着法、および、スパッタリング法などを挙げることができる。
以上のように、本発明によれば、透明基板と固体撮像素子を有する基板とを一括して貼り付けるものであるため製造効率が良く、同時に、透明基板と固体撮像素子を有する基板とを同時に切断するものではないので容易に切断することが可能となる。
本発明のさらに他の目的、特徴、および優れた点は、以下に示す記載によって十分わかるであろう。また、本発明の利益は、添付図面を参照した次の説明で明白になるであろう。
本発明の実施の形態１にかかる固体撮像素子モジュールの製造方法を示すフローチャートである。 図１の固体撮像素子モジュールの製造方法における、ウエハ加工工程を説明する図である。 図１の固体撮像素子モジュールの製造方法における、透明基板加工工程を説明する図である。 図１の固体撮像素子モジュールの製造方法における、モジュール化工程を示す図である。 本発明の実施の形態２の固体撮像素子モジュールの製造方法を示すフローチャートである。 図５の固体撮像素子モジュールの製造方法における、ウエハ加工工程を説明する図である。 図５の固体撮像素子モジュールの製造方法における、モジュール化工程を示す図である。 本発明の実施の形態３の固体撮像素子モジュールの製造方法における、透明基板加工工程を説明する図である。 本発明の実施の形態３の固体撮像素子モジュールの製造方法における、モジュール化工程を説明する図である。 図９とは異なる透明基板または固体撮像素子を保持する構成を示す断面図である。 図９および図１０（ａ）とは異なる透明基板または固体撮像素子を保持する構成を示す断面図である。 図９および図１０（ａ）〜図１０（ｂ）とは異なる透明基板または固体撮像素子を保持する構成を示す断面図である。 図９および図１０（ａ）〜図１０（ｃ）とは異なる透明基板または固体撮像素子を保持する構成を示す断面図である。
符号の説明
Ｓ１ 固体撮像素子等形成工程
Ｓ２ 裏面研磨工程
Ｓ３ 洗浄工程
Ｓ４ シール剤貼り付け工程
Ｓ５ シール剤露光工程
Ｓ６ フィルム剥し現像工程
Ｓ１１ 形状調整カット工程
Ｓ１２ 端面処理工程
Ｓ１３ ＩＲカットコーティング工程
Ｓ１４ サポート部材貼り付け工程
Ｓ１５ 透明基板切断工程
Ｓ１６ 透明基板洗浄工程
Ｓ１７ サポートテープ貼り付け工程
Ｓ２１ ウエハ−透明基板貼合わせ工程
Ｓ２２−１ サポートテープ剥離工程
Ｓ２２−２ 透明基板・粘着部材剥離工程
Ｓ２３ シール剤キュア工程
Ｓ２４ ダイシングシート貼付工程
Ｓ２５ ウエハダイシング工程
Ｓ２６ ダイボンド工程
Ｓ２７ ワイヤボンド工程
Ｓ２８ モジュール組立工程
Ｓ３３ ダイシング工程
Ｓ３４ チップソート工程
Ｓ３５ チップ洗浄工程
１０ ウエハ（固体撮像素子を有する基板）
１１ 固体撮像素子
１２ 端子
１３ シール剤
２０ 透明基板
２１ ＩＲカットコーティング
２２ サポート部材
２３ 切断装置
２４ サポートテープ
２５ 個片透明基板
２６ サポートリング
２７ 粘着部材
３１ ダイシングシート
３２ ダイサー
３３ プリント基板
３４ ワイヤ
３５ モジュール筐体
３６ レンズ
３７ レンズ筐体
３８ 固体撮像素子チップ
５１ ダミー基板
７０ 保持具
７０ａ ツメ状部材または環状部材
〔実施の形態１〕
（固体撮像素子を有する基板の加工工程）
図１は、本発明の実施の形態１にかかる固体撮像素子モジュールの製造方法を示すフローチャートである。まず、図１における、固体撮像素子を有する基板を加工する工程から説明する。本実施形態では、固体撮像素子を有する基板の具体例として、ウエハを例にした、ウエハ加工工程について説明する。このため、図１中の破線内のウエハ加工工程が、固体撮像素子を有する基板加工の工程に相当する。図２は、詳細にウエハ加工工程を示した図である。図２の（ａ）は、図１のウエハ加工工程のフローチャートであり、図２の（ｂ）は、（ａ）の各工程のうち、主な工程に対応したウエハ等の断面図を示している。
まず、固体撮像素子等形成工程では、例えばシリコン材料からなるウエハ１０にＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサーといった既存の技術に基づく固体撮像素子１１および端子１２を形成する（Ｓ１）。このプロセスは公知のものが使用できるため詳細な説明は省略する。
ここで、固体撮像素子１１は、フォトダイオード単体を言うものではない。後述する透明基板は複数のフォトダイオードが整列されている領域に対して配置されれば良いので、固体撮像素子１１というときには、少なくともフォトダイオードが整列されている領域を含めば良く、その他の制御部分を含むか否かは問わない。
次に、固体撮像素子モジュールの薄型化を図る目的でウエハ１０の裏面研磨を行う（Ｓ２）。これには公知の研磨技術を用い得るため特には説明しない。研磨された結果、７００μｍ程度あったウエハ１０の厚みは１００〜３００μｍ程度に薄型化される。
次に、裏面研磨工程（Ｓ２）で出てきたダストを除去するため洗浄工程（Ｓ３）を行う。その後、ウエハ１０の固体撮像素子１１形成面のうち、少なくとも固体撮像素子１１が形成されている領域全体を覆うように、シール剤１３を配置する（Ｓ４：シール剤貼付工程）。このシール剤貼付工程は、シール剤１３の塗布、或いは、シート状材料からなるシール剤１３を貼付けして行う。シール剤１３としては、例えば密着性の高いアクリル、エポキシ、ポリイミド系の感光性熱硬化性樹脂などを用いることができる。
そして、ウエハ１０にシール剤１３をパターンニングするため、公知のフォトリソグラフ技術を用いて露光工程（Ｓ５：シール剤露光工程）を行った後、フィルム剥し工程及び現像工程を行う（Ｓ６：フィルム剥し現像工程）。この結果、後に個片透明基板を貼りつけるときに個片透明基板と接合される凸状のシール剤１３を、各固体撮像素子１１の周囲にパターンニングして配置することができる。このシール剤１３の形状は、より正確には、固体撮像素子１１の外側で且つ外部接続用の端子１２の内側に、透明基板２０内面が曇ることを防止する迷路状の通気孔を有して形成され、その通気孔以外の部分は密閉されるように略均一な高さに形成される。このようにして固体撮像素子を有する基板加工側の工程は終了する。
（透明基板加工工程）
次に、透明基板加工工程について説明する。図３により詳しい透明基板加工工程を示す。図３の（ａ）は、図１の透明基板加工工程のフローチャートであり、図３の（ｂ）は、（ａ）の各工程のうち主な工程に対応した透明基板２０等の断面図を示している。
まず、透明基板２０をウエハ１０に対向させる際に配置し易くするために、ウエハと略同一の外周を有する円形に切断する（Ｓ１１：形状調整カット工程）。図３の（ｃ）は、図３の（ａ）および（ｂ）中、形状調整カット工程（Ｓ１１）の前後の透明基板２０の様子を斜視した図である。図３の（ｃ）中、実線より内側が実際に残っている透明基板２０であり、破線部が切断される部分である。つまり、この工程により、方形の透明基板２０が切断され、円形の透明基板２０が形成される。このように、この工程において、ウエハ１０と略同一の形状に透明基板２０を切断すれば、汎用的に用いられているチャックや搬送装置などを用いて加工できるため好適である。なお、透明基板２０としては、ガラス、石英或いは透明樹脂が例示できる。
次に、切断した透明基板２０の縁部の状態を整えるために端面を平坦化する処理を行う（Ｓ１２：端面処理工程）。そして、固体撮像素子１１への赤外線の透過率を減少するためのＩＲカットコーティング２１を、透明基板２０に形成する（Ｓ１３：ＩＲカットコーティング工程）。このＩＲカットコーティング工程は、例えばスパッタリング蒸着などの公知の技術を用いることが可能である。また、以下ではＩＲカットコーティングを施したものも含めて透明基板２０と記載する場合がある。また、本実施形態のＩＲカットコーティング工程では、透明基板２０と同形状のＩＲカットコーティング２１を、透明基板２０の全面に、蒸着によって形成した。
次に、ＩＲカットコーティング２１に、サポート部材２２を貼りつける（Ｓ１４：サポート部材貼付工程）。ここで、ＩＲカットコーティング２１とサポート部材２２との貼付けは、サポート部材２２に形成された粘着部材２７によって行う。この結果、サポート部材２２（粘着部材２７）と透明基板２０とにＩＲカットコーティング２１が挟まれた状態になる。このサポート部材２２および粘着部材２７には、切断装置２３にて切断を行った際に個片状となった透明基板２０及びＩＲカットコーティング２１を仮固定状態にして保持する目的がある。
また、サポート部材２２としては、例えば、厚さ３００〜１０００μｍ程度の板材をウエハ１０と同形状にしたものを用い、そのサポート部材２２に粘着部材２７を施したものを用いることができる。粘着部材２７に用いる粘着剤は、ＵＶ光（紫外線光）を照射すれば含有されている発泡材料が発泡して粘着性が低下するものを用いることができる。なお、この板材に、ガラス、石英或いは透明樹脂やこれらの複合材といった透明材料を用い、粘着部材２７にも透明のものを用いれば、透明基板２０を通してウエハ１０のアライメントマークを確認できるので、位置合わせの容易化を図ることができ好適である。なお、ここでいう位置合わせは、水平方向（面方向；ＸＹ方向）の位置合わせである。
また、粘着部材２７に用いる粘着剤は、ＵＶ光を照射すれば含有されている発泡材料が発泡して粘着面の粘着性が低下するものを例示したが、これに限られず、何らかの外力を加えることによって粘着性が低下するものであれば同様に使用できる。他の例としては、熱を加えることによって発泡剤が発泡して粘着性が低下する材料、或は加熱又はＵＶ照射により硬化して粘着力が低下する材料を例示できる。例えば、この粘着部材２７の加熱により硬化して粘着力が低下する熱硬化型タイプの粘着材料としては、例えば日東電工社製リバアルファ（登録商標）が例示できる。ただし、この熱を用いて粘着力を低下させる材料を用いた場合には、以下に示すＵＶ照射工程を加熱工程に変更する必要がある。なお、以下には、ＵＶ光によって粘着性を低下させる場合を例に説明する。
次に、透明基板２０とＩＲカットコーティング２１とを切断装置２３にて所定の形状に切断し、個片透明基板２５を形成する（Ｓ１５：透明基板切断工程）。ここで、切断装置２３としては、ダイサー、スライサー、ワイヤーソー、レーザー等を用いることができる。また、このときの切り込み深さは、透明基板が完全に切断される深さで、かつ粘着部材２７を完全に切断されてしまわないような深さに設定する。その結果、サポート部材２２の板材は切断されず再利用することが可能となる。また、この切断における所定の形状とは、パターンニングされたシール剤１３の外周と同等の大きさを有するものである。
前述のように、本実施形態では、ＩＲカットコーティング工程（Ｓ１３）において、透明基板２０と同形状のＩＲカットコーティングを、透明基板２０に形成している。このため、透明基板切断工程（Ｓ１５）では、ＩＲカットコーティング２１を形成した透明基板２０を切断することによって、ＩＲカットコーティング２１が形成された個片透明基板２５を形成することができる。従って、個片透明基板２５の各々に、ＩＲカットコーティング２１を形成するよりも、簡便にＩＲカットコーティング２１が形成された個片透明基板２５を形成することができる。しかも、透明基板２０に、一括してＩＲカットコーティング２１を形成するため、処理スピードの向上、および、歩留まりの向上を実現できる。
次に、透明基板切断工程（Ｓ１５）により生じたカレットやパーティクルを除去するために、透明基板２０を洗浄する（Ｓ１６：透明基板洗浄工程）。そして、サポート部材２２のＩＲカットコーティング２１配置面とは反対側の面に、サポートテープ２４を貼りつける（Ｓ１７：サポートテープ貼付工程）。このようにして、透明基板加工の工程は終了する。なお、サポートテープ２４に貼り付けられた透明基板２０と同一面には、金属製の枠体であるサポートリング２６が設けられている。加工された透明基板２０は、サポートリング２６の内部に配置される。
なお、このサポートテープ２４は、後に行われる貼り合わせ工程が６０〜１２０℃程度の雰囲気中で行われることから、その雰囲気温度に耐えられる材料を用いる。この材料としては、ＰＥ（Ｐｏｌｙ Ｅｔｈｙｌｅｎｅ）、ＰＰ（Ｐｏｌｙ Ｐｒｏｐｙｌｅｎｅ）、ＰＥＴ（Ｐｏｌｙ Ｅｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔｈａｌａｔｅ）が例示できるが、温度や外的要因を考慮すればＰＥＴが最も好適である。また、上記したサポートテープ２４は金属製の枠体であるサポートリング２６の内側に固定された状態となっている。サポートテープ２４の表面には、サポート部材２２と透明基板２０とを接着するために説明した材料と同様の材料を用いることもできる。以下ではＵＶ照射により粘着力が低下する材料を例に説明を行う。
（固体撮像素子を有する基板と透明基板との貼り合わせ工程）
次に、ウエハ１０（固体撮像素子を有する基板）と透明基板２０との貼り合わせ工程（ウエハ−透明基板貼り合わせ工程）等を含むモジュール化工程の説明に移る。図４は、詳細にモジュール化工程を示した図である。図４の（ａ）は、図１のモジュール化工程のフローチャートであり、図４の（ｂ）は（ａ）の各工程における主な断面図である。
まず、ウエハ１０と透明基板２０とを位置合わせして対向させる。このとき、透明基板２０のＩＲカットコーティング２１配置面と、ウエハ１０の固体撮像素子１１配置面とを対向させるとともに、パターンニングされている各シール剤１３に、各個片透明基板２５が適切に配置されるように位置合わせする（Ｓ２１：ウエハ−透明基板貼合わせ工程）。この工程では、この位置合わせを高精度に行うことが望ましい。このため、例えば、透明基板２０のマーキングと、ウエハ１０のマーキングとが合うように、顕微鏡を用いて位置を調整する。これにより、ウエハ１０と透明基板２０とを高精度に位置合わせして、貼付けることが可能となる。この工程の条件（雰囲気の条件）は、１００〜３００Ｐａの略真空状態、温度６０〜１２０℃のもと、０．０５〜０．５Ｍｐａの圧力を１〜６００秒間圧着させて、ウエハ１０と透明基板２０とを貼付する（Ｓ２１に含まれる）。
ここで、ウエハ−透明基板貼合わせ工程では、サポートテープ２４によって、サポートリング２６とサポート部材２２とが保持される。このため、サポートリング２６とサポート部材２２との間のサポートテープ２４に伸びが発生し、撓みが発生する。その結果、透明基板２０にも撓みが発生し、平行に保持されなくなる。このため、透明基板２０の撓みが減少するように、透明基板２０が保持されることが好ましい。特に、Ｓ２１において、ウエハ１０（固体撮像素子を有する基板）と透明基板２０とを対向させる際には、サポート部材２２により、透明基板２０は鉛直下向きに保持される。このとき、サポート部材２２は、透明基板２０が撓まないように（撓みが減少するように）、透明基板２０を保持することが好ましい。ここで、「撓み」は実質的に、透明基板２０に撓みが生じない程度であればよく、例えば、ウエハ１０と透明基板２０とを対向させている領域全面に亘っての撓みが、０．１ｍｍ以下であることが好ましい。このように、透明基板２０を実質的に撓まないように保持すれば、透明基板２０の平行度が維持される。このため、サポート部材２２によって、透明基板２０（透明基板２０およびＩＲカットコーティング２１）を、安定して保持できる。さらに、平行度が維持されていれば、ウエハ１０全域にわたって、透明基板２０とウエハ１０との位置合わせを、高精度に行うことができる。
その後、ＵＶ照射を行って、粘着部材２７の粘着力を弱くした後、サポートテープ２４をサポートリング２６とともに剥離し（Ｓ２２−１：サポートテープ剥離工程）、透明基板２０のＩＲカットコーティング２１からサポート部材２２とともに粘着部材２７を剥離する（Ｓ２２−２：透明基板・粘着部材剥離工程）。
次に、凡そ１２０〜１７０℃の温度で４０〜８０分間加熱保持してシール剤１３を硬化する（Ｓ２３：シール剤キュア工程）。この結果、固体撮像素子１１は、通気孔を除いて周囲がシール剤１３によって囲まれた状態になり、対向する面には個片透明基板２５が配置された状態となる。
次に、ウエハ１０の裏面（固体撮像素子１１等の形成面と反対の面）に、ダイシングシート３１を貼付ける。そして、切断装置３２を用いて、ウエハ１０のチップ分離領域に沿ってダイシング処理を行い、それぞれ個々のチップに分離する（Ｓ２５：ウエハダイシング工程）。この切断装置３２としては、ダイサーを用いる。図４の（ｃ）は、ウエハ１０をダイシングした状態を模式的に示す上面図である。
そして、配線やチップの端子１２と接続する端子を予め施したプリント基板３３に、各チップをボンディングし固定する（Ｓ２６：ダイボンド工程）。その後、プリント基板３３側の端子とチップ側の端子１２とをワイヤ３４にて接続し（Ｓ２７：ワイヤボンド工程）、チップとプリント基板３３とが適切に動作するように導通させる。
さらにその後、プリント基板３３側の端子の外側にモジュール筐体３５を取り付ける。このモジュール筐体３５は、レンズ３６を保持しているレンズ筐体３７を支える機能を有しており、レンズ３６と、透明基板２０のＩＲカットコーティング２１配置面とが所定の距離を有して対向した状態に保持される（Ｓ２８：モジュール組立工程）。そして、プリント基板３３を各固体撮像素子モジュール毎に分割して、個々の固体撮像素子モジュールを得る。
（作用・効果）
上記したように、本実施形態では、透明基板２０とウエハ１０との貼り合わせ工程より前に、透明基板２０を個片状（個片透明基板２５）としている。つまり、透明基板２０とウエハ１０とを同時に切断しないので、切断が容易である。また、ウエハ単位で透明基板２０を一括して、ウエハ１０に貼り付けるものであるので、製造効率を良好にすることが可能である。
また、透明基板２０とサポート部材２２との貼付け等、透明基板２０やウエハ１０と一時的に貼り合わされた後に剥される部材の粘着剤に、ＵＶ照射或いは温度が所定値以上になった際に粘着力が低下する材料を用いることにより、一連の工程中で容易に剥すことが可能となるため貼付にともなう不良が発生し難い。
また、本実施形態では、透明基板２０が、サポートテープ２４により粘着保持される。このため、透明基板２０とウエハ１０とを同サイズに設定することができる。なお、サポートテープ２４は、透明基板２０およびウエハ１０のうち、対向面が鉛直下向きになる方を、粘着保持することが好ましい。
〔実施の形態２〕
以下に本発明の実施の形態２について説明する。実施の形態１ではウエハと透明基板とを貼り合せた後にウエハの切断を行っていたのに対し、実施の形態２ではウエハ加工工程中にウエハの切断を行う。この点が、実施の形態１と主に異なる。
（固体撮像素子を有する基板の加工工程）
図５は、実施の形態２にかかる固体撮像素子モジュールの製造方法を示すフローチャートである。まず、図５における、固体撮像素子を有する基板を加工する工程から説明する。実施の形態２でも、実施の形態１と同様、固体撮像素子を有する基板の具体例として、ウエハを例にした、ウエハ加工工程について説明する。このため、図５中の破線内のウエハ加工工程が、固体撮像素子を有する基板の加工工程に相当する。図６は、詳細にウエハ加工工程を示した図である。図６の（ａ）は、図５のウエハ加工工程のフローチャートであり、図６の（ｂ）は、（ａ）の各工程のうち、主な工程に対応したウエハ等の断面図を示している。
まず、固体撮像素子等形成工程では、例えばシリコン材料からなるウエハ１０にＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等のイメージセンサーといった既存の技術に基づく固体撮像素子１１や端子１２を形成する（Ｓ１）。このプロセスは公知のものが使用できるため詳細な説明は省略する。
そして、固体撮像素子モジュールの薄型化を図る目的でウエハ１０の裏面研磨を行う（Ｓ２）。これには公知の研磨技術を用い得るため特には説明しない。研磨された結果、７００μｍ程度あったウエハ１０の厚みは１００〜３００μｍ程度に薄型化される。
次に、研磨されたウエハ１０のチップ分離領域に沿ってダイシング処理を行い、それぞれ個々の固体撮像素子チップ３８に分離する（Ｓ３３：ダイシング工程）。この切断装置３２としてはダイサーを用いる。そして、ダイシングに伴う粉塵などを除去する目的で洗浄を行う（不図示）。
そして、個々に分断された固体撮像素子チップ３８を検査して良品のみを抽出し、良品のみを再度ウエハ状にソートし配置する（Ｓ３４：チップソート工程）。このチップソート工程Ｓ３４は、ダミー基板５１の上に検査により良品と判断された固体撮像素子チップ３８のみをソーターによってソートし、固体撮像素子チップ３８を整列させてウエハ状に配置することによって行う。
図６の（ｃ）は、このダイシング工程からチップソート工程までの状況を模式的に示している。図６の（ｃ）に示すように、ウエハ１０をチップ状に切断して固体撮像素子チップ３８とし、良品の固体撮像素子チップ３８のみを再度ウエハ状に並べ直すようにする。
このように良品のみを抽出しソートするようにすれば、透明基板２０を貼り合せた後の固体撮像素子チップ３８については、貼り合わせ工程以前の工程不良に起因する不良が原則的に生じない。このため、貼り合わせ工程（Ｓ２１）後の良品のスループットを向上させることができる。
なお、良品のみを抽出する工程を省いた場合でも、貼り合わせ工程（Ｓ２１）以前にウエハ１０を切断することに基づくメリットは生じる。この場合、良品のみを抽出したことに基づくメリットは無くなることになる。本明細書では良品を抽出するか否かに拘らず、固体撮像素子チップ３８を整列して保持する工程は、固体撮像素子チップ整列保持工程という語を用いて説明する。また、上記の説明では、ウエハ状に整列させる例を示しているが、その形状は円盤状に限られない。すなわち、ウエハ１０（固体撮像素子を有する基板）及び透明基板２０を容易に対向させられる形状であれば、その形状は任意であり、例えば長方形状であってもよいし他の多角形であってもよい。
そして、チップ洗浄工程（Ｓ３５）を経てウエハ１０から異物を除去した後、ウエハ１０上にシール剤１３を貼り付ける（Ｓ４：シール剤貼付工程）。このシール剤貼付工程は、ウエハ１０の固体撮像素子形成面のうち、少なくとも固体撮像素子１１が形成されている領域全体を覆うようにシール剤１３を配置する。このシール剤貼付工程は、シール剤１３の塗布、或いは、シート状材料からなるシール剤１３を貼付けして行う。シール剤１３としては、例えば密着性の高いアクリル、エポキシ、ポリイミド系の感光性熱硬化性樹脂などを用いることができる。
そして、ウエハ１０にシール剤１３をパターンニングするため、公知のフォトリソグラフ技術を用いて露光工程（Ｓ５：シール剤露光工程）を行った後、フィルム剥し工程及び現像工程を行う（Ｓ６：フィルム剥し現像工程）。この結果、後に個片透明基板を貼りつけるときに個片透明基板と接合される凸状のシール剤１３を、各固体撮像素子１１の周囲にパターンニングして配置することができる。このシール剤１３の形状は、より正確には、固体撮像素子１１の外側で且つ外部接続用の端子１２の内側に、透明基板２０内面が曇ることを防止する迷路状の通気孔を有して形成され、その通気孔以外の部分は密閉されるように略均一な高さに形成される。このようにして固体撮像素子を有する基板加工側の工程は終了する。
（透明基板加工工程）
透明基板加工工程は、実施の形態１に記載した工程と同様であるので説明を省略する（図３参照）。
（固体撮像素子を有する基板と透明基板との貼り合わせ工程）
次に、ウエハ１０（固体撮像素子を有する基板）と透明基板２０との貼り合わせ工程（ウエハ−透明基板貼り合わせ工程）等を含むモジュール化工程の説明に移る。図７は、詳細にモジュール化工程を示した図である。図７の（ａ）は図５のモジュール化工程のフローチャートであり、図７の（ｂ）は、（ａ）の各工程におけるウエハ１０や透明基板２０等の断面図を示している。
まず、ウエハ１０と透明基板２０とを位置合わせして対向させる。このとき、透明基板２０のＩＲカットコーティング２１配置面と、ウエハ１０の固体撮像素子１１配置面とを対向させるとともに、パターンニングされている各シール剤１３に、各個片透明基板２５が適切に配置されるように位置合わせする（Ｓ２１：ウエハ−透明基板貼合わせ工程）。この工程では、この位置合わせを高精度に行うことが望ましい。このため、例えば、透明基板２０のマーキングと、ウエハ１０のマーキングとが合うように、顕微鏡を用いて位置を調整する。これにより、ウエハ１０と透明基板２０とを高精度に位置合わせして、貼付けることが可能となる。この工程の条件（雰囲気の条件）は、１００〜３００Ｐａの略真空状態、温度６０〜１２０℃のもと、０．０５〜０．５Ｍｐａの圧力を１〜６００秒間圧着させて両基板を貼付する（Ｓ２１に含まれる）。
その後、ＵＶ照射を行って粘着部材２７の粘着力を弱くした後、サポートテープ２４をサポートリング２６とともに剥離し（Ｓ２２−１：サポートテープ剥離工程）、透明基板２０のＩＲカットコーティング２１からサポート部材２２とともに粘着部材２７を剥離する（Ｓ２２−２：透明基板・粘着部材剥離工程）。
次に、凡そ１２０〜１７０℃の温度で４０〜８０分間加熱保持してシール剤１３を硬化する（Ｓ２３：シール剤キュア工程）。この結果、固体撮像素子１１は、通気孔を除いて周囲がシール剤１３によって囲まれた状態になり、対向する面には個片透明基板２５が配置された状態となる。そして、ダミー基板５１をウエハ１０から取り去る。これにより、チップとなった状態が、図７のＳ２６に対応する断面図からプリント基板３３を除いた部分（プリント基板３３より上部）に相当する。
そして、配線やチップ１２の端子と接続する端子を予め施したプリント基板３３に、各チップをボンディングし固定する（Ｓ２６：ダイボンド工程）。その後、プリント基板３３側の端子とチップ側の端子１２とをワイヤ３４にて接続し（Ｓ２７：ワイヤボンド工程）、チップとプリント基板３３とが適切に動作するように導通させる。
さらにその後、プリント基板３３側の端子の外側にモジュール筐体３５を取り付ける。このモジュール筐体３５は、予めレンズ３６を保持したレンズ筐体３７を支える機能を有しており、レンズ３６と、透明基板２０のＩＲカットコーティング２１配置面とが所定の距離を有して対向した状態に保持される（Ｓ２８：モジュール組立工程）。そして、プリント基板３３を各固体撮像素子モジュール毎に分割して個々の固体撮像素子モジュールを得る。
（作用・効果）
本実施の形態の場合も、透明基板２０とウエハ１０との貼り合わせ工程より前に、透明基板２０を個片状（個片透明基板２５）としている。つまり、透明基板２０とウエハ１０とを同時に切断しないので、切断が容易である。また、ウエハ単位で透明基板２０を一括して貼り付けるものであるので、製造効率を良好にすることが可能である。
また、本実施形態では、ウエハ−透明基板貼合わせ工程の後に切断工程（例えば、実施の形態１のウエハダイシング工程Ｓ２５）が必要でない。このため、ウエハ−透明基板貼合わせ工程後に切断工程を設けなければ、切断工程に起因するダストなどが固体撮像素子モジュール内に混入し難い。それゆえ、良品率を向上させることが可能となる。
また、ウエハ−透明基板貼合わせ工程の前に良品のみを整列させるようにすれば（チップソート工程Ｓ３４）、透明基板２０を貼り合せた後のチップについては、ウエハ−透明基板貼り合わせ工程以前の工程不良に起因する不良が原則的に生じない。従って、ウエハ−透明基板貼り合わせ工程後の良品のスループットを向上させることができる。
〔実施の形態３〕
実施の形態１及び実施の形態２では、透明基板２０を仮固定する際に、サポートテープ２４を用いた。しかし、例えば、サポート部材２２の強度が十分な場合は、サポートテープ２４は必須ではない。
そこで、実施の形態３では、サポートテープ２４を用いずに、透明基板２０を仮固定する方法について説明する。本実施形態によれば、サポートテープ２４を用いないため、前述の各実施形態よりも工程数を減らすことができる、また、これに伴い、製造コストも削減できる。
本実施形態では、サポートテープ２４を用いない一例として、サポート部材２２の強度が十分な場合に、サポートテープ２４の代わりに、サポート部材２２を保持する。
図９は、実施の形態３に係るモジュール化工程を説明する図であり、図９の（ａ）は、実施の形態３に係るモジュール化工程のフローチャート、図９の（ｂ）は（ａ）の各工程のうち主な工程に対応したウエハ等の断面図、図９の（ｃ）はダイシング行ったときのウエハ上面の状態を模式的に示す上面図である。なお、実施の形態３は実施の形態１と特徴部分以外は同一であるので、特徴部分を除いて同一の符号を付し説明を省略する。
図９の（ａ）のＳ２１に対応する、図９の（ｂ）の断面図に示すように、本実施形態では、ウエハ−透明基板貼り合わせ工程において、透明基板２０の周縁部を、保持具７０により保持する。保持具７０は、透明基板２０上のＩＲカットコーティング２１等を含め、透明基板２０全体を、数箇所で保持する構成とすることもできるし、サポート部材２２のみを保持する構成とすることもできる。
ここで、保持具７０により透明基板２０を保持すると、透明基板２０に撓み（反り）が生じる場合がある。そこで、本実施形態では、サポート部材２２により、この撓みを減少するような構成となっている。すなわち、サポート部材２２を構成する板材として、保持具７０により保持した際に生じる撓み（反り）を減少できる程度に十分な強度の材料を用いる。これにより、実施形態１および２のように、サポートテープ２４を用いる場合よりも、確実に、透明基板２０の平行度を維持できる。
ウエハ−透明基板貼り合わせ工程（Ｓ２１）では、この板材の端部を、保持具７０により保持した後、ウエハ１０と透明基板２０との位置あわせを行う。
この工程によれば、サポートテープ２４を用いずに透明基板２０を保持するため、サポートテープ２４を貼り付ける工程を有することによって生じる課題、すなわち、アライメント調整を要する工程が増加することによる歩留まりの低下、タクトタイムの増加、および材料費の増加等を防止することができる。
この板材の材質としては、透明基板２０の撓みを減少できる程度に十分な強度を有するものが好適に用いられ、透明基板２０とウエハ１０とのアライメント調整時にカメラを用いてアライメントマークの整合を図ると調整容易である点を考慮すると、透明な材料（例えばガラスや石英）を利用することが好ましい。
図８は、実施の形態３の透明基板加工工程を説明する図であり、図８の（ａ）は、実施の形態３の透明基板加工工程のフローチャートであり、図８の（ｂ）は、（ａ）の各工程のうち主な工程における透明基板等の断面図である。図８の（ｃ）は、形状調整カット工程（Ｓ１１）の前後の透明基板２０の状態を模式的に示す斜視図である。図８の（ａ）および（ｂ）と図３の（ａ）および（ｂ）とを比較すると、図８の（ａ）および（ｂ）にはないサポートテープ貼付工程（Ｓ１７）が、図３の（ａ）および（ｂ）にはある。なお、図８の（ｃ）中、実線より内側が実際に残っている透明基板２０であり、破線部が切断される部分である。
そして、ウエハ−透明基板貼合わせ工程時（Ｓ２１）は、図４の（ｂ）ではサポートテープ２４の外周に備えられたサポートリング２６を保持するのに対して、図９の（ｂ）ではサポート部材２２そのものを保持する点が異なる。なお、サポート部材２２の保持は、例えば、サポート部材２２の保持部位を、掴む（挟み込む）方法、リング状の部材またはツメに吸着させる方法などを挙げることができる。
このように、本実施の形態３ではサポート部材２２をより保持しやすくするため、ウエハ１０の外周よりも、透明基板２０の外周が、外側に配置されるようになっている。すなわち、透明基板２０の外周の直径は、ウエハ１０の外周の直径よりも長い。つまり、透明基板２０のサイズは、ウエハ１０のサイズよりも大きくなっている。
このように透明基板２０とウエハ１０の外周のうち、少なくとも貼り合わせ工程で保持する部分については、いずれか一方が突出するようにしておくことが望ましい。このような構成とすれば、透明基板２０を保持しやすいので、タクトタイムの低減や、チャック不良などが生じにくい。
なお、上記の説明では、保持具７０により、透明基板２０を保持する場合（透明基板２０がウエハ１０よりも大きい場合）について説明している。しかし、ウエハ１０を保持具７０により保持しても同様の作用・効果を奏する。図１０（ａ）は、ウエハ１０を保持具７０により保持する構成である。図１０（ａ）に示すように、ウエハ１０の外周のほうが透明基板２０の外周よりも大きい場合は、ウエハ１０の外縁部を、保持具７０によって保持すればよい。
また、図１０（ｂ）〜図１０（ｄ）のように、保持具７０の代わりに、ツメ状部材または環状部材７０ａに、ウエハ１０，透明基板２０，またはサポート部材２２を載置して保持してもよい。ここで、ツメ状部材は、ウエハ１０，透明基板２０，またはサポート部材２２の外周部を部分的に（数箇所で）保持するものであり、環状部材は、それらの外周部を全体的に保持するものである。
また、図９の（ｂ）および図１０（ａ）の保持具７０と、図１０（ｂ）〜図１０（ｄ）のツメ状部材または環状部材７０ａとでは、透明基板２０またはウエハ１０を保持する部分が異なる。すなわち、図９の（ｂ）および図１０（ａ）では、保持具７０が、透明基板２０またはウエハ１０を、掴んで保持している。これに対し、図１０（ｂ）〜図１０（ｄ）では、ツメ状部材または環状部材７０ａに、ウエハ１０（図１０（ｂ）），透明基板２０（図１０（ｃ）），または、サポート部材２２（図１０（ｄ））が載置されることにより、これらが保持される。言い換えれば、図９の（ｂ）および図１０（ａ）では、保持具７０が、透明基板２０またはウエハ１０の両面を掴んで保持するのに対し、図１０（ｂ）〜図１０（ｄ）では、ウエハ１０，透明基板２０，またはサポート部材２２を、それらが対向する面で保持する。なお、図１０（ｄ）では、サポート部材２２が、透明基板２０やウエハ１０より少し大きくなっている。図１０（ｂ）〜図１０（ｄ）における保持は、例えば、吸着による保持が可能である。このように、図９の（ｂ）および図１０（ａ）の構成と、図１０（ｂ）〜図１０（ｄ）の構成とを示す各断面図からも同様に、保持具７０により、ウエハ１０の両面を保持する構成と、ツメ状部材または環状部材７０ａにより、ウエハ１０，透明基板２０，またはサポート部材２２の一方の面を保持する構成とを容易に理解できる。なお、保持具７０またはツメ状部材または環状部材７０ａによる保持は、少なくとも、透明基板２０とウエハ１０とを対向配置する工程（Ｓ２１）で行うようにすればよい。
（作用効果）
このように、本実施形態では、透明基板２０およびウエハ１０のいずれか一方の周縁部が、保持具７０によって、直接保持される。つまり、実施の形態１および２のように、サポートテープ２４およびサポートリング２６を用いた、間接的な保持とは異なる。このため、サポートテープ２４の貼り付け工程（Ｓ１７），サポートテープ剥離工程（Ｓ２２）が不要であり、サポートリング２６も不要である。このため、工程数の削減による製造時間の短縮、および、材料費の削減などが可能である。
また、本実施形態では、サポート部材２２は、ウエハ１０または透明基板２０を、実質的に撓みのないように保持する。これにより、各基板の平行度が維持される。従って、ウエハ１０と、透明基板２０とを対向させたときの位置合わせを、高精度に行うことができる。言い換えれば、ウエハ１０と、透明基板２０とを対向させたときに、各基板の間隔を、高精度に設定値に合わせることができる。
なお、実施の形態３では、透明基板２０のサイズは、ウエハ１０のサイズよりも大きくなっている。しかし、ウエハ１０と透明基板２０のサイズは、同サイズ、または、透明基板２０の方がウエハ１０よりも小さい構成であってもよい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合せて得られる実施形態についても本発明の技術的範囲に含まれる。
 産業上の利用の可能性
本発明は、透明基板と固体撮像素子を有する基板とを一括して貼り付けるため製造効率が良く、同時に、透明基板と固体撮像素子を有する基板とを同時に切断するものではないので容易に切断することが可能となる。

Claims (9)

  1. 粘着剤が形成されたサポート部材に保持された透明基板を切断し、各固体撮像素子に対向配置する際の個片透明基板とする透明基板切断工程と、
    上記個片透明基板を洗浄する透明基板洗浄工程と、
    複数の固体撮像素子を有する基板の各固体撮像素子の周囲にシール剤を配置するシール剤配置工程と、
    シール剤が配置された前記固体撮像素子を有する基板と上記サポート部材に保持された各個片透明基板とを対向させて、各固体撮像素子に個片透明基板を対向配置する工程と、
    シール剤を硬化させる工程と、
    シール剤を硬化させた後、前記固体撮像素子を有する基板を分断する工程とを含むことを特徴とする固体撮像素子モジュールの製造方法。
  2. 粘着剤が形成されたサポート部材に保持された透明基板を切断し、各固体撮像素子に対向配置する際の個片透明基板とする透明基板切断工程と、
    上記個片透明基板を洗浄する透明基板洗浄工程と、
    複数の固体撮像素子を有する基板の各固体撮像素子の周囲にシール剤を配置するシール剤配置工程と、
    シール剤が配置された前記固体撮像素子を有する基板と上記サポート部材に保持された各個片透明基板とを対向させて、各固体撮像素子に個片透明基板を対向配置する工程と、
    固体撮像素子チップをダミー基板に整列して保持することによって、上記複数の固体撮像素子を有する基板を形成する工程とを有し、
    上記シール剤配置工程は、上記固体撮像素子チップを整列して保持したダミー基板の各固体撮像素子の周囲にシール剤を配置することを特徴とする固体撮像素子モジュールの製造方法。
  3. 上記複数の固体撮像素子を有する基板を形成する工程は、良品の固体撮像素子チップを選択する工程を含むことを特徴とする請求項２に記載の固体撮像素子モジュールの製造方法。
  4. 前記サポート部材と前記透明基板とが、外力を加えることにより粘着性が減少する粘着剤によって仮固定されていることを特徴とする請求項１に記載の固体撮像素子モジュールの製造方法。
  5. 前記ダミー基板と前記固体撮像素子チップとは、外力を加えることにより粘着性が減少する粘着剤を用いて仮固定されていることを特徴とする請求項２または３に記載の固体撮像素子モジュールの製造方法。
  6. 上記外力を加えることにより粘着性が減少する粘着剤は、紫外線または熱を加えることによって発泡する発泡剤、あるいは紫外線または熱を加えることにより硬化して粘着性が低下する材料を含むことを特徴とする請求項４または５に記載の固体撮像素子モジュールの製造方法。
  7. 上記透明基板切断工程は、粘着剤が形成されたサポート部材に透明基板を保持し、透明基板が完全に切断される深さで、かつ、粘着剤が完全に切断されない深さに、切り込み深さを設定して上記透明基板を切断して個片透明基板を形成する工程を含み、
    少なくとも、シール剤が配置された前記固体撮像素子を有する基板とサポート部材に保持された各個片透明基板とを対向させて、各固体撮像素子に個片透明基板を対向配置する工程では、
    透明基板および固体撮像素子を有する基板のいずれか一方の周縁部を、保持することを特徴とする請求項１に記載の固体撮像素子モジュールの製造方法。
  8. 前記サポート部材は、ガラスまたは石英から形成されていることを特徴とする請求項１に記載の固体撮像素子モジュールの製造方法。
  9. 透明基板切断工程の前に、透明基板と同形状のＩＲカットコーティングを、透明基板に形成する工程を含むことを特徴とする請求項１に記載の固体撮像素子モジュールの製造方法。
JP2007551897A 2005-12-26 2006-12-14 固体撮像素子モジュールの製造方法 Expired - Fee Related JP4510095B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005373484 2005-12-26
JP2005373484 2005-12-26
PCT/JP2006/324920 WO2007074651A1 (ja) 2005-12-26 2006-12-14 固体撮像素子モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2007074651A1 JPWO2007074651A1 (ja) 2009-06-04
JP4510095B2 true JP4510095B2 (ja) 2010-07-21

Family

ID=38217872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551897A Expired - Fee Related JP4510095B2 (ja) 2005-12-26 2006-12-14 固体撮像素子モジュールの製造方法

Country Status (6)

Country Link
US (1) US20090298219A1 (ja)
JP (1) JP4510095B2 (ja)
KR (1) KR100996842B1 (ja)
CN (1) CN101346817B (ja)
TW (1) TWI404196B (ja)
WO (1) WO2007074651A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009016931A1 (ja) * 2007-08-02 2010-10-14 コニカミノルタオプト株式会社 撮像装置の製造方法、撮像装置及び携帯端末
KR100866619B1 (ko) * 2007-09-28 2008-11-03 삼성전기주식회사 웨이퍼 레벨의 이미지센서 모듈 및 그 제조방법, 그리고카메라 모듈
TWI480935B (zh) * 2008-12-24 2015-04-11 Nanchang O Film Optoelectronics Technology Ltd 將玻璃黏著在影像感測器封裝體中之技術
JP5770677B2 (ja) * 2012-05-08 2015-08-26 株式会社ディスコ ウェーハの加工方法
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10121718B2 (en) 2014-11-03 2018-11-06 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
WO2018031999A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
WO2018031994A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109550B2 (en) 2016-08-12 2018-10-23 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
WO2019026975A1 (en) * 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
WO2020153983A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247486A (ja) * 2003-02-13 2004-09-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2005322809A (ja) * 2004-05-10 2005-11-17 Sharp Corp 半導体装置、半導体装置の製造方法及び光学装置用モジュール
JP2005347416A (ja) * 2004-06-01 2005-12-15 Sharp Corp 固体撮像装置、半導体ウエハ及びカメラモジュール

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3829717B2 (ja) * 2000-02-29 2006-10-04 株式会社大真空 光学装置
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
US7074638B2 (en) * 2002-04-22 2006-07-11 Fuji Photo Film Co., Ltd. Solid-state imaging device and method of manufacturing said solid-state imaging device
US7241642B2 (en) * 2004-01-30 2007-07-10 Intel Corporation Mounting and dicing process for wafers
KR100536531B1 (ko) * 2004-05-31 2005-12-14 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247486A (ja) * 2003-02-13 2004-09-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法
JP2005322809A (ja) * 2004-05-10 2005-11-17 Sharp Corp 半導体装置、半導体装置の製造方法及び光学装置用モジュール
JP2005347416A (ja) * 2004-06-01 2005-12-15 Sharp Corp 固体撮像装置、半導体ウエハ及びカメラモジュール

Also Published As

Publication number Publication date
KR100996842B1 (ko) 2010-11-26
CN101346817B (zh) 2010-09-01
KR20080085883A (ko) 2008-09-24
TW200739893A (en) 2007-10-16
JPWO2007074651A1 (ja) 2009-06-04
US20090298219A1 (en) 2009-12-03
TWI404196B (zh) 2013-08-01
CN101346817A (zh) 2009-01-14
WO2007074651A1 (ja) 2007-07-05

Similar Documents

Publication Publication Date Title
JP4510095B2 (ja) 固体撮像素子モジュールの製造方法
JP4151164B2 (ja) 半導体装置の製造方法
KR100852655B1 (ko) 반도체 기판용 지그 및 그를 이용한 반도체 장치의 제조방법
US20200051953A1 (en) Bonding method of semiconductor chip and bonding apparatus of semiconductor chip
JP4401322B2 (ja) 支持板分離装置およびこれを用いた支持板分離方法
US8052824B2 (en) Film peeling method and film peeling device
KR102654506B1 (ko) 웨이퍼 분리 방법 및 웨이퍼 분리 장치
CN105489620A (zh) 固体摄像装置的制造方法以及摄像机模块的制造方法
KR100555559B1 (ko) 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
WO2005083763A1 (ja) ウェハの転写方法
JPH09330940A (ja) 半導体装置の製造方法
JP4636096B2 (ja) 半導体装置およびその製造方法
JP2006196823A (ja) 半導体素子の製造方法
JP4926630B2 (ja) 固体撮像装置の製造方法および製造装置、並びに貼付装置
KR102547027B1 (ko) 다이 본딩 방법
TW202221837A (zh) 晶片部件之轉移裝置
JP6616457B2 (ja) チップの接合方法及びチップの接合装置
JP2008277454A (ja) 固体撮像素子モジュールの製造方法
JP2007141998A (ja) 半導体チップの製造装置及び半導体チップの製造方法
JP2011155099A (ja) シート貼付装置およびシート貼付方法
JP2007329352A (ja) 固体撮像素子モジュールの製造方法
JP2005209829A (ja) 半導体ウェハ固定方法及び装置、並びに半導体ウェハが固定された構造体
TW201921545A (zh) 基板處理系統及基板處理方法
JP6906586B2 (ja) 半導体チップの接合方法及び半導体チップの接合装置
KR20220153407A (ko) 본딩 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100427

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100428

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees