JP6906586B2 - 半導体チップの接合方法及び半導体チップの接合装置 - Google Patents

半導体チップの接合方法及び半導体チップの接合装置 Download PDF

Info

Publication number
JP6906586B2
JP6906586B2 JP2019202432A JP2019202432A JP6906586B2 JP 6906586 B2 JP6906586 B2 JP 6906586B2 JP 2019202432 A JP2019202432 A JP 2019202432A JP 2019202432 A JP2019202432 A JP 2019202432A JP 6906586 B2 JP6906586 B2 JP 6906586B2
Authority
JP
Japan
Prior art keywords
chip
region
substrate
back surface
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019202432A
Other languages
English (en)
Other versions
JP2020021966A (ja
Inventor
栗田 洋一郎
洋一郎 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018118273A external-priority patent/JP6616457B2/ja
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019202432A priority Critical patent/JP6906586B2/ja
Publication of JP2020021966A publication Critical patent/JP2020021966A/ja
Application granted granted Critical
Publication of JP6906586B2 publication Critical patent/JP6906586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers

Description

実施形態は、半導体チップの接合方法及び半導体チップの接合装置に関する。
半導体装置を得るために、半導体チップが基板上に搭載・接合されることがある。このとき、半導体チップの熱変形を抑制したり、半導体チップと基板との熱膨張率の差に起因した接合の位置ずれを抑制しながら半導体チップを基板上に搭載させることが望まれる。
特表2008−535275号公報 特開2014−103291号公報
一つの実施形態は、半導体チップの熱変形を抑制したり半導体チップと基板との熱膨張率の差に起因した接合の位置ずれや接合後の残留応力を抑制・低減しながら半導体チップを基板上に搭載できる半導体チップの接合方法及び半導体チップの接合装置を提供することを目的とする。
一つの実施形態によれば、チップの接合方法が提供される。チップの接合方法では、保持機構によって、シートにおけるチップの裏面が接着された第1の領域の周囲の第2の領域を保持する。保持機構は、基板の表面に垂直でない方向に、シートに対して相対的な位置が変更可能である。チップの接合方法では、シートにおける第2の領域が保持機構で保持された状態で押圧機構により第1の領域を吸着する。チップの接合方法では、シートの第1の領域が押圧機構で吸着された状態で、押圧機構により第1の領域を介してチップの裏面を押圧してチップの表面を基板の表面に密着させる。チップの接合方法では、押圧機構による第1の領域の押圧が維持されながら押圧機構による第1の領域の吸着が解除され、シートの第1の領域におけるチップの裏面への接着力を低下させる。チップの接合方法では、チップの裏面への接着力が低下された状態でシートの第1の領域を介したチップの裏面の押圧を解除し、シートをチップの裏面から剥離する。
実施形態にかかる半導体チップの接合方法を示す断面図。 実施形態にかかる半導体チップの接合装置の構成を示す断面図。 実施形態にかかる半導体チップの接合方法を示す断面図。 実施形態にかかる半導体チップの接合方法を示す断面図。 実施形態にかかる半導体チップの接合方法を示す断面図。 実施形態におけるプラズマ活性化接合のメカニズムを示す説明図。 実施形態の変形例にかかる半導体チップの接合方法を示す断面図。
以下に添付図面を参照して、実施形態にかかる半導体チップの接合方法を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
(実施形態)
実施形態にかかる半導体チップの接合方法について説明する。半導体チップの接合方法は、半導体チップを基板上に搭載させるための方法である。
例えば、積層型のデバイスを得るためには、デバイスのパッケージング工程において、複数のチップを積層する必要がある。このとき、積層させるべき複数のチップにおいてチップサイズの異なるチップが混在している場合、2つの基板同士を接合させてから一括して個片化して積層型のデバイスを得ることが困難である。このため、2つの基板の一方の基板(半導体基板)を複数の半導体チップに個片化してから半導体チップを他方の基板上に搭載する必要がある。
あるいは、光デバイスを得るためには、光素子をテンプレート基板上に積層する必要がある。このとき、複数の光素子に個片化させるべき光素子用の基板と複数のテンプレート基板に個片化されるべきテンプレート基板用の基板との基板サイズが異なる場合、2つの基板同士を接合させると、光デバイスを得ることに寄与しない無駄な領域が発生する。このため、2つの基板の一方の光素子用の基板(半導体基板)を複数の半導体チップに個片化してからチップを他方の基板上に搭載する必要がある。
このとき、仮に、半導体チップのパッド電極と基板のパッド電極との間にハンダバンプを介在させて導通を取る場合を考える。
この場合、半導体チップのパッド電極と基板のパッド電極とのそれぞれにハンダバンプをハンダ接合するために、半導体チップ及び基板を高温(例えば、350〜400℃)に加熱する必要があるので、半導体チップ及び基板が熱変形する可能性がある。半導体チップ及び基板が互いに熱膨張率の異なる材料で形成されている場合、半導体チップ及び基板が熱変形すると、半導体チップのパッド電極と基板のパッド電極との接合の位置合わせ精度が低下しやすく互いに導通が取れなくなる可能性がある。
本実施形態では、図1〜図5に示すように、半導体チップの基板へのプラズマ活性化接合(Plasma Activated Bonding)することで、半導体チップを基板上に常温で搭載させる。すなわち、半導体チップの表面と基板の表面とをそれぞれプラズマにより活性化して半導体チップを基板に密着させることで、半導体チップを基板上に常温で仮接合させる。その後、半導体チップを加熱加圧して基板に本接合させる。基板上における半導体チップの接合位置は仮接合でほぼ固定できるので、本接合では、半導体チップの接合の位置合わせ精度を容易に向上できる。
なお、上記のハンダバップを用いた半導体チップと基板との接合のように半導体チップと基板との間に電気的道通が必要な場合は、活性化する半導体チップと基板との表面の一部に導体電極を設けておき、プラズマ活性化による接合とは別に導体同士の電気的接続を取っても構わない。例えば、半導体チップ及び基板のそれぞれにおいて、表面に、絶縁膜(シリコン酸化膜)に囲まれたハンダ電極を用意しておく。半導体チップ及び基板のそれぞれにおける絶縁膜同士の接合後に加熱してハンダ電極を溶融させてハンダ電極同士を互いに接合させてもよい。
図1(a)〜(g)、図3(a)〜(c)、図4(a)〜(c)は、半導体チップの接合方法を示す工程断面図である。図2(a)は、半導体チップの接合装置の構成を示す断面図である。図2(b)は、接合装置における押圧ヘッドの下面図である。
なお、プラズマ活性化接合における活性化とは、半導体チップの表面と基板の表面とをそれぞれ水酸基で終端させ水分子が結合されやすい状態にすることを指すものとする。また、プラズマ活性化接合は、酸化膜接合(Oxide Bonding)、フュージョン接合(Fusion Bonding)、又は自発接合などと呼ばれることもある。
半導体チップの接合方法では、プラズマ活性化接合における仮接合の前処理として、図1(a)〜(d)に示す工程と図1(e)〜(g)に示す工程とが並行して行われる。
図1(a)に示す工程では、複数の半導体チップ11−1〜11−6(図1(b)参照)に個片化されるべき半導体基板10を準備する。半導体基板10における表面10a近傍の(パッド電極を除く)部分は、シリコン、シリコン酸化物、III−V族半導体、及びIII−V族半導体の酸化物のいずれかを主成分とする材料で形成されている。半導体基板10における表面10a近傍の部分がシリコン酸化物を主成分とする材料で形成されている場合、半導体基板10における表面10a近傍の部分より深い領域は、シリコンを主成分とする材料、もしくはIII−V族半導体を主成分とする材料で形成されていてもよい。半導体基板10における表面10a近傍の部分がIII−V族半導体の酸化物を主成分とする材料で形成されている場合、半導体基板10における表面10a近傍の部分より深い領域は、III−V族半導体を主成分とする材料で形成されていてもよい。III−V族半導体は、例えば、InP、GaAs、GaNを含む。
半導体基板10における表面10aは、1nm以下、より好ましくは、0.3nm以下の平坦度を有することができる。仮に、表面10aの平坦度が0.3nm以下になると、個片化された各半導体チップ11の表面11aの平坦度も0.3nm以下になる。各半導体チップ11の表面11aの平坦度が0.3nm以下になると、本接合の工程(図5(d)に示す工程)において、半導体チップ11を基板20に仮接合した際に接合界面にボイド(エアギャップ)が形成され、本接合の接合強度が要求される強度に満たなくなることを抑制できる。
例えばCMP法などにより、半導体基板10の表面10aを研磨しておくことで、表面10aの平坦度を1nm以下にすることができ、あるいは、0.3nm以下にすることができる。
次に、準備された半導体基板10の裏面10bを接着シート(ダイシングテープ)1の表面1aに貼り付ける。すなわち、半導体基板10は表面10aが露出された状態(フェイスアップの状態)で接着シート1に貼り付けられる。接着シート1は、その表面1aに接着剤が形成されている。接着剤は、例えば、UV硬化性を有する接着剤を用いることができる。接着シート1は、環状のフラットリング2の枠内に張られてフラットリング2に固定されている。接着シート1は、例えば、光透過性を有する透明樹脂で形成されている。
図1(b)に示す工程では、半導体基板10を分割して、複数の半導体チップ11−1〜11−6に個片化する。例えば、半導体基板10をダイシングラインに沿ってダイシング加工する。ダイシング加工は、ダイシングラインに沿ってダイシングブレードで切削することで行ってもよい。このとき、水を細く噴射することにより形成したウォータージェットを切削箇所に導入しながらダイシングブレードで切削してもよい。これにより、切削屑(パーティクル)が半導体チップ11の表面11aに付着することを防止できる。あるいは、ダイシング加工は、ダイシングラインに沿ってレーザーを照射してレーザー加工することで行ってもよい。
その後、接着シート1に裏面1b側からUV照射を行って、接着シート1の表面1aに形成されている接着剤を硬化させてその接着力を低下させる。
また、各半導体チップ11が接着シート1に貼り付けられた状態のまま、各半導体チップ11の表面11aに対して、洗浄(例えば、超音波洗浄)と乾燥処理とを順次に行う。これにより、各半導体チップ11の表面11aにパーティクルが付着している場合に、付着しているパーティクルを除去することができる。
図1(c)に示す工程では、接着シート1上における複数の半導体チップ11−1〜11−6の間隔を広げる。
例えば、接着シート1をいったんフラットリング2から外してから、複数の半導体チップ11−1〜11−6が貼り付けられた状態のまま接着シート1を周囲に向けて広げるように引っ張る。これにより、隣接する半導体チップ11−1〜11−6の間隔を広げることができる。
このとき、図1(c)に示すように、隣接する半導体チップ11−1〜11−6の間隔を各半導体チップ11の厚みより大きく広げることができる。仮に、隣接する半導体チップ11−1〜11−6の間隔が各半導体チップ11の厚み以下である場合、半導体チップ11を接着シート1越しに押圧する工程(図5(a)に示す工程)において、押圧される半導体チップ11の側面11cが隣接する半導体チップ11の側面11cに接触して、パーティクルを発生させる可能性がある。発生したパーティクルが仮接合されるべき面に付着すると、半導体チップ11を基板20に仮接合した際に接合界面にパーティクルを起点としたボイド(エアギャップ)が形成され、仮接合の接合強度が要求される強度に満たなくなる可能性がある。例えば、直径1μmのパーティクルが接合面に介在すると、接合界面に沿った方向の幅が約1000μmのボイドが形成される可能性がある。
図1(d)に示す工程では、複数の半導体チップ11−1〜11−6の表面11aを一括して活性化する。例えば、複数の半導体チップ11−1〜11−6が貼り付けられ接着シート1を固定するフラットリング2をプラズマ処理装置(図示せず)の処理室内のステージ上に載置する。このとき、各半導体チップ11は表面11aが上側になっている。そして、減圧下で複数の半導体チップ11−1〜11−6の表面11aにプラズマPL1を照射すると、各半導体チップ11−1〜11−6の表面11aが活性化される。その後、複数の半導体チップ11−1〜11−6が貼り付けられ接着シート1を固定するフラットリング2を処理室外に搬出する。
これにより、各半導体チップ11の表面11aに付着していた有機物等の汚染物を除去でき、表面11aを水酸基で終端させることができる。例えば、各半導体チップ11の表面11a近傍の(パッド電極を除く)部分は、シリコン、シリコン酸化物、III−V族半導体、及びIII−V族半導体の酸化物のいずれかを主成分とする材料で形成されている。いずれの場合でも、図1(c)に示す工程により表面11aを活性化して表面11aを水酸基で終端させることができる。
なお、各半導体チップ11の表面11aの活性化は、各半導体チップ11の表面11aにプラズマを照射する代わりに、各半導体チップ11の表面11aにAr等の原子又はイオンのエネルギービーム(ボンバートメント)を照射することでおこなってもよい。
一方、図1(e)に示す工程では、半導体チップ11が搭載されるべき基板20を準備する。基板20は、例えば、半導体基板又はガラス基板を含む。基板20が半導体基板である場合、基板20における表面20a近傍の(パッド電極を除く)部分は、シリコン、シリコン酸化物、III−V族半導体、及びIII−V族半導体の酸化物のいずれかを主成分とする材料で形成されている。基板20における表面20a近傍の部分がシリコン酸化物を主成分とする材料で形成されている場合、基板20における表面20a近傍の部分より深い領域は、シリコンを主成分とする材料、もしくはIII−V族半導体を主成分とする材料で形成されていてもよい。半導体基板10における表面10a近傍の部分がIII−V族半導体の酸化物を主成分とする材料で形成されている場合、半導体基板10における表面10a近傍の部分より深い領域は、III−V族半導体を主成分とする材料で形成されていてもよい。III−V族半導体は、例えば、InP、GaAs、GaNを含む。基板20がガラス基板である場合、基板20における表面20a近傍の(パッド電極を除く)部分は、例えば、シリコン酸化物又はサファイアを主成分とする材料で形成されている。
基板20における表面20aは、1nm以下、より好ましくは、0.3nm以下の平坦度を有することができる。仮に、表面20aの平坦度が0.3n以下になると、本接合の工程(図5(d)に示す工程)において、半導体チップ11を基板20に仮接合した際に接合界面にボイド(エアギャップ)が形成され、本接合の接合強度が要求される強度に満たなくなることを抑制できる。
例えばCMP法などにより、基板20の表面20aを研磨しておくことで、表面20aの平坦度を1nm以下にすることができ、あるいは、0.3nm以下にすることができる。
準備された基板20の表面20aに対して、洗浄(例えば、超音波洗浄)と乾燥処理とを順次に行う。これにより、基板20の表面20aにパーティクルが付着している場合に、付着しているパーティクルを除去することができる。
図1(f)に示す工程では、基板20の表面20aを活性化する。例えば、基板20を表面20aが上側になるようにプラズマ処理装置(図示せず)の処理室内のステージ上に載置する。そして、減圧下で基板20の表面20aにプラズマPL2を照射すると、基板20の表面20aが活性化される。その後、基板20を処理室外に搬出する。
これにより、基板20の表面20aに付着していた有機物等の汚染物を除去でき、表面20aを水酸基で終端させることができる。基板20の表面20a近傍の(パッド電極を除く)部分は、シリコン、シリコン酸化物、III−V族半導体、及びIII−V族半導体の酸化物のいずれかを主成分とする材料で形成されている。いずれの場合でも、図1(f)に示す工程により表面20aを活性化して表面20aを水酸基で終端させることができる。
図1(g)に示す工程では、基板20の表面20aに対して、洗浄(例えば、超音波洗浄)と乾燥処理とを順次に行う。これにより、基板20の表面20aにパーティクルが付着している場合に、付着しているパーティクルを除去することができる。
次に、半導体チップの接合方法では、プラズマ活性化接合における仮接合を行う。
半導体チップ11を基板20へ仮接合させる場合、仮に、各半導体チップ11をピックアップして接着シート1から外して基板20へ搭載する場合を考える。この場合、半導体チップ11の表面11a又は側面11cに触れた際に、半導体チップ11の一部が欠けてパーティクルが発生し、発生したパーティクルが半導体チップ11の表面11aに付着する可能性がある。発生したパーティクルが表面11aに付着すると、半導体チップ11を基板20に仮接合した際に接合界面にパーティクルを起点としたボイド(エアギャップ)が形成され、仮接合の接合強度が要求される強度に満たなくなる可能性がある。例えば、直径1μmのパーティクルが接合界面に介在すると、接合界面に沿った方向の幅が約1000μmのボイドが形成される可能性がある。
そこで、本実施形態では、半導体チップ11を基板20へ仮接合させる際に半導体チップ11の活性化された表面11aに触れずに半導体チップ11をハンドリングするための工夫を行う。すなわち、接着シート1に貼り付けられた半導体チップ11の活性化された表面11aと基板20の活性化された表面20aとを対向配置させ、接着シート1越しに半導体チップ11の裏面11bを押圧して半導体チップ11を基板20に仮接合させることでパーティクルの発生を抑制しながら仮接合を行う。
具体的には、プラズマ活性化接合の仮接合は、図2(a),(b)に示す接合装置100を用いて行われる。
接合装置100は、図2(a)に示すように、配置機構110、アライメント機構120、押圧機構130、保持機構140、認識機構150、減圧機構160、及びコントローラ170を備える。図2(a),(b)において、基板ステージ112の上面112aに垂直な方向をZ方向として、上面112aに平行な平面内で互いに直交する2方向をX方向及びY方向とする。
コントローラ170は、接合装置100の各部を全体的に制御する。
配置機構110は、各半導体チップ11の裏面11bが接着シート1の表面1aに貼り付けられた状態で、各半導体チップ11の活性化された表面11aと基板20の活性化された表面20aとを対向させて配置する。例えば、配置機構110は、シートステージ111及び基板ステージ112を有する。
シートステージ111は、フラットリング2に対応して、Z方向から見た場合に略リング形状を有している。フラットリング2は、各半導体チップ11の表面11aが下側になる向きで、シートステージ111の上面111aに載置される。シートステージ111は、真空吸着又は静電吸着によりフラットリング2を吸着して保持してもよい。
基板ステージ112は、基板20に対応して、Z方向から見た場合に基板20を内側に含む平面形状を有している。基板20は、表面20aが上側になる向きで、基板ステージ112の上面112aに載置される。基板ステージ112は、真空吸着又は静電吸着により基板20を吸着して保持してもよい。
アライメント機構120は、コントローラ170による制御のもと、半導体チップ11及び基板20の相対的な位置をアライメントする。例えば、アライメント機構120は、駆動機構121,122を有する。駆動機構121は、コントローラ170から受けた駆動量の指令に従って、シートステージ111をX方向、Y方向、及びθ方向に駆動する。θ方向は、Z軸回りの回転方向である。駆動機構122は、コントローラ170から受けた駆動量の指令に従って、基板ステージ112をX方向、Y方向、及びθ方向に駆動する。
なお、アライメント機構120は、半導体チップ11及び基板20の相対的な位置をアライメント可能であれば、駆動機構121及び駆動機構122の一方が省略された構成であってもよい。
減圧機構160は、真空ポンプ161及び真空排気路162,163−1,163−2を有する。
押圧機構130は、コントローラ170による制御のもと、接着シート1を介して半導体チップ11の裏面11bを押圧して半導体チップ11の活性化された表面11aを基板20の活性化された表面20aに密着させる(図5(a)参照)。これにより、半導体チップ11を基板20に仮接合させる。また、押圧機構130は、半導体チップ11の活性化された表面11aが基板20の活性化された表面20aに密着された状態を維持しながら接着シート1を半導体チップ11の裏面11bから剥離させる(図5(b)、(c)参照)。例えば、押圧機構130は、押圧ヘッド131、ヘッド駆動部132、ピン135、及びピン駆動部136を有する。
押圧ヘッド131は、半導体チップ11の裏面11bに対応した押圧面131fを有する。押圧面131fは、Z方向から見た場合に、押圧すべき半導体チップ11の裏面11bを含み隣接する半導体チップ11に干渉しない平面形状を有する。押圧面131fは、例えば、半導体チップ11の裏面11bに均等な平面形状を有していてもよい。ヘッド駆動部132は、コントローラ170による制御のもと、押圧ヘッド131をZ方向に駆動させる。これにより、押圧ヘッド131は、接着シート1を介して半導体チップ11の裏面11bを押圧できる。
押圧ヘッド131は、押圧面131fに緩衝部材131aを有する。緩衝部材131aは、押圧ヘッド131が接着シート1越しに半導体チップ11の裏面11bを押圧する際に半導体チップ11の裏面11bに加わる力を緩衝させると同時に、チップ表面と基板表面との平行度のズレを吸収することで活性化面に均一に圧力が加わる事を可能にする。緩衝部材131aは、例えば、ゴムなどの弾性体で形成することができる。
押圧ヘッド131は、押圧ヘッド131が接着シート1越しに半導体チップ11の裏面11bを押圧する際に接着シート1を吸着するための吸着構造131bを有する。吸着構造131bは、図2(b)に示すように、孔134とピン135との隙間と連通路137とにより形成されている。孔134とピン135との隙間は、連通路137を介して真空排気路162に連通されており、真空排気路162を介して真空ポンプ161により真空排気され得る。これにより、吸着構造131bは、接着シート1を真空吸着することができる。なお、吸着構造131bは、押圧ヘッド131の押圧面131fに接着シート1を真空吸着することができれば、他の形態であってもよい。例えば、吸着構造131bは、ピン135が挿通される孔とは別に押圧面131fから連通路137まで連通された孔と連通路137とにより形成されていてもよい。
ピン135は、押圧面131fより押圧ヘッド131側へ引っ込んだ状態と押圧面131fから突出した状態との間で変更可能である。ピン135は、孔134内をZ方向に移動可能である。孔134は、押圧ヘッド131内をZ方向に延びている。ピン駆動部136は、コントローラ170による制御のもと、ピン135を孔134に沿ってZ方向に移動させる。これにより、ピン135は、押圧面131fより押圧ヘッド131側へ引っ込んだり、押圧面131fから突出したりする。
保持機構140は、押圧機構130の周囲に配されている。保持機構140は、接着シート1における押圧機構130で押圧すべき領域の周囲の領域を保持する。保持機構140は、接着シート1における押圧機構130で押圧すべき領域の周囲の領域を真空吸着する。例えば、保持機構140は、保持するための構成を複数セット有する。複数セットの構成は、Z方向から見た場合に、押圧機構130に関して互いに回転対称となる位置に配されている。複数セットの構成のそれぞれは、保持ヘッド141−1,141−2、及びヘッド駆動部142−1,142−2を有する。
ヘッド駆動部142−1,142−2は、コントローラ170による制御のもと、保持ヘッド141−1,141−2をZ方向に駆動させる。これにより、保持ヘッド141−1,141−2は、接着シート1を真空吸着できる。
各保持ヘッド141−1,141−2は、接着シート1に接触する面141fに緩衝部材141a−1,141a−2を有する。緩衝部材141a−1,141a−2は、各保持ヘッド141−1,141−2が接着シート1を真空吸着する際に半導体チップ11の裏面11bに加わる力を緩衝させる。緩衝部材141a−1,141a−2は、例えば、ゴムなどの弾性体で形成することができる。
各保持ヘッド141−1,141−2は、接着シート1を吸着するための吸着構造141b−1,141b−2を有する。吸着構造141b−1,141b−2は、孔144−1,144−2と連通路147−1,147−2とにより形成されている。孔144−1,144−2は、連通路147−1,147−2を介して真空排気路163−1,163−2に連通されており、真空排気路163−1,163−2を介して真空ポンプ161により真空排気され得る。これにより、吸着構造141b−1,141b−2は、接着シート1を真空吸着することができる。
認識機構150は、半導体チップ11及び基板20をそれぞれ認識する。例えば、認識機構150は、半導体チップ11の位置と基板20上における半導体チップ11を搭載すべき位置とをそれぞれ認識する。認識機構150は、例えば、鏡筒151、カメラ152、及びリング照明153を有する。認識機構150は、リング照明153で被写体(例えば、半導体チップ11及び基板20)を照明し、その反射光を鏡筒151経由でカメラ152により受光する。これにより、認識機構150は、半導体チップ11及び基板20を撮像し、撮像して得られた画像をコントローラ170へ供給できる。
例えば、認識機構150は、半導体チップ11及び基板20のそれぞれの輪郭を認識することで半導体チップ11及び基板20のそれぞれの位置を認識することができる。あるいは、例えば、半導体チップ11及び基板20のそれぞれにアライメントマークが形成されている場合、認識機構150は、半導体チップ11及び基板20のそれぞれのアライメントマークを認識することで半導体チップ11及び基板20のそれぞれの位置を認識することができる。
なお、認識機構150は、リング照明153に代えて、同軸照明を有していてもよい。同軸照明は、例えば鏡筒151内に設けられ、その光軸がカメラ152の光軸と同軸になっている。あるいは、認識機構150は、リング照明153に代えて、下方(例えば、基板ステージ112の上面112a)に設けられた照明を有していてもよい。例えば、基板20がガラス基板である場合、照明は、基板ステージ112の上面112aにおける基板20が載置される領域に設けられていてもよい。例えば、基板20が半導体基板である場合、照明は、基板ステージ112の上面112aにおける基板20が載置される領域の周囲に設けられていてもよい。
あるいは、認識機構150は、リング照明153に代えて、図2(a)に一点鎖線で示すIR照明154を有していてもよい。この場合、カメラ152は、IRカメラであってもよい。これにより、認識機構150は、IR照明154から出射されたIR光(赤外光)で被写体(例えば、半導体チップ11及び基板20)を照明し、その透過光(IR光)を鏡筒151経由でカメラ152により受光することができる。
あるいは、図示しないが、認識機構150は、カメラ152に代えて、上下同時認識カメラを有していてもよい。上下同時認識カメラは、複数の半導体チップ11−1〜11−6と基板20との間の空間に挿入され、半導体チップ11と基板20とを同時に撮像可能である。これにより、認識機構150は、半導体チップ11及び基板20のそれぞれの位置を同時に認識することができる。
また、半導体チップの接合方法では、プラズマ活性化接合における仮接合として、図3(a)〜(c)、図4(a)〜(c)、図5(a)〜(c)に示す工程が行われる。
図3(a)に示す工程では、配置機構110が、複数の半導体チップ11−1〜11−6の活性化された表面11aと基板20の活性化された表面20aとを対向させて配置する。複数の半導体チップ11−1〜11−6の裏面11bは、接着シート1の表面1aに貼り付けられた状態になっている。
このとき、半導体チップ11の活性化された表面11aと基板20の活性化された表面20aとは、それぞれ水酸基で終端されているが、図6(a)に示すように、水酸基(−O−H)に水分子(H−O−H)が水素結合で結合されていることが多い。なお、図6(a)〜(d)は、プラズマ活性化接合のメカニズムを示す図である。図6(a)〜(d)では、半導体チップ11において表面11a近傍がシリコン酸化膜11iでありシリコン酸化膜11iより深い位置にシリコン領域11jが配されており、基板20において表面20a近傍がシリコン酸化膜21でありシリコン酸化膜21より深い位置にシリコン領域22が配されている場合について例示されている。
そして、図3(a)に示すように、認識機構150は、基板20における半導体チップ11が搭載されるべき位置を認識する。例えば、認識機構150は、リング照明153で基板20を照明し、その反射光を鏡筒151経由でカメラ152により受光する。これにより、認識機構150は、基板20を撮像し、図3(a)に破線で示す位置を、基板20における半導体チップ11−4が搭載されるべき位置として認識できる。認識機構150は、認識結果をコントローラ170へ供給する。
図3(b)に示す工程では、保持機構140が、接着シート1における押圧機構130により押圧されるべき領域の周囲の領域を保持する。例えば、コントローラ170は、吸着構造141b−1,141b−2を真空吸着できる状態にさせるとともに、ヘッド駆動部142−1,142−2を制御して、保持ヘッド141−1,141−2を−Z方向に移動させる(図2(a)参照)。これにより、複数の半導体チップ11−1〜11−6のうち半導体チップ11−4が押圧されるべき半導体チップとして選択された場合、接着シート1における半導体チップ11−4に対応した領域の周囲の領域が保持機構140により真空吸着される。図3(b)では、保持ヘッド141−1,141−2で接着シート1における半導体チップ11−2,11−3,11−5,11−6に対応した領域を保持ヘッド141−1,141−2で真空吸着する場合が例示されているが、半導体チップ11−4に対応した領域の周囲であれば、半導体チップ11−2,11−3,11−5,11−6に対応した領域に限定されない。これにより、接着シート1における押圧機構130により押圧されるべき領域の撓みを制御できる。
図3(c)に示す工程では、認識機構150が、接着シート1における押圧機構130により押圧されるべき位置を認識する。例えば、認識機構150は、リング照明153で接着シート1及び半導体チップ11−4を照明し、その反射光を鏡筒151経由でカメラ152により受光する。これにより、認識機構150は、接着シート1及び半導体チップ11−4を撮像し、図3(c)に破線で示す位置を、接着シート1における押圧機構130により押圧されるべき位置として認識できる。認識機構150は、認識結果をコントローラ170へ供給する。
なお、図3(b)に示す工程で保持機構140が接着シート1を真空吸着する際に接着シート1及び半導体チップ11−4の位置(絶対位置、又は基板20に対する相対位置)がずれる可能性があるが、図3(c)に示す工程では、ずれた後の位置を認識できるので、認識される位置は、ずれの影響を受けにくい。
図4(a)に示す工程では、押圧機構130が、接着シート1を真空吸着する。例えば、コントローラ170は、認識機構150による認識結果に応じて、接着シート1における押圧機構130により押圧されるべき位置を押圧機構130の下に位置させるためのシートステージ111の駆動量を求めてアライメント機構120の駆動機構121へ供給する。駆動機構121は、駆動量の指令に従って、シートステージ111を駆動させる。これにより、接着シート1における押圧機構130により押圧されるべき位置が押圧機構130の下に位置決めされる。そして、コントローラ170は、吸着構造131bを真空吸着できる状態にさせるとともに、ヘッド駆動部132を制御して、押圧ヘッド131を−Z方向に移動させる(図2(a)参照)。これにより、押圧ヘッド131の押圧面131fに接着シート1が真空吸着される。このとき、ピン135は、押圧面131fから押圧ヘッド131側に引っ込んだ状態に維持されている。
図4(b)に示す工程では、認識機構150が、半導体チップ11の位置(絶対位置、又は基板20に対する相対位置)を認識する。例えば、認識機構150は、リング照明153で半導体チップ11−4を照明し、その反射光を鏡筒151経由でカメラ152により受光する。これにより、認識機構150は、半導体チップ11−4を撮像し、半導体チップ11の位置を認識できる。認識機構150は、認識結果をコントローラ170へ供給する。
なお、図4(a)に示す工程で押圧機構130が接着シート1を真空吸着する際に接着シート1及び半導体チップ11−4の位置(絶対位置、又は基板20に対する相対位置)がずれる可能性があるが、図4(b)に示す工程では、ずれた後の位置を認識できるので、認識される位置は、ずれの影響を受けにくい。
図4(c)に示す工程では、アライメント機構120が、半導体チップ11及び基板20の相対的な位置をアライメントする。例えば、コントローラ170は、図3(a)に示す工程で受けた認識結果と図4(b)に示す工程で受けた認識結果とに基づいて、アライメントのための駆動量を求める。例えば、コントローラ170は、基板20における半導体チップ11−4が搭載されるべき位置と半導体チップ11−4の位置との差分ΔL(図4(b)参照)をX方向、Y方向、θ方向のそれぞれについて求める。コントローラ170は、差分ΔLをキャンセルするようなX方向、Y方向、θ方向のそれぞれの駆動量を求めてアライメント機構120の駆動機構122へ供給する。駆動機構122は、駆動量の指令に従って、基板ステージ112を駆動させる。これにより、半導体チップ11−4の位置と基板20における半導体チップ11−4が搭載されるべき位置とが相対的にアライメントされる。
図5(a)に示す工程では、押圧機構130が、接着シート1を介して半導体チップ11の裏面11bを押圧する。例えば、コントローラ170は、ヘッド駆動部132を制御して、押圧ヘッド131をさらに−Z方向に移動させる(図2(a)参照)。これにより、押圧ヘッド131が、接着シート1を介して半導体チップ11−4の裏面11bを押圧し、半導体チップ11−4の活性化された表面11aを基板20の活性化された表面20aに密着させる。これにより、半導体チップ11−4が基板20に仮接合される。また、接着シート1は、弾性変形し、押圧機構130で押圧された領域と保持機構140(保持ヘッド141−1,141−2)で保持された領域との間に張力が発生する。
このとき、半導体チップ11の活性化された表面11aと基板20の活性化された表面20aとは、図6(b)に示すように、水酸基に結合された水分子(H−O−H)同士が水素結合で互いに結合されることで仮接合される。
図5(b)に示す工程では、押圧機構130は、半導体チップ11の活性化された表面11aが基板20の活性化された表面20aに密着された状態を維持しながら接着シート1を半導体チップ11の裏面11bから剥離する。例えば、コントローラ170は、ピン駆動部136を制御して、ピン135が接着シート1を介して半導体チップ11の裏面11bを押圧するようにする。コントローラ170は、減圧機構160を制御して、吸着構造131bの真空吸着を解除させる。コントローラ170は、ピン駆動部136を制御してピン135が接着シート1を介して半導体チップ11の裏面11bを押圧した状態を維持させながら、ヘッド駆動部132を制御して押圧ヘッド131を+Z方向に移動させる(図2(a)参照)。すなわち、押圧ヘッド131が半導体チップ11の裏面11bから離れて+Z方向に移動するに従い、ピン135は、接着シート1越しに半導体チップ11の裏面11bを押圧した状態を維持しながら、押圧面131fから突出した状態になる。
このとき、接着シート1の表面1aに形成された接着剤の接着力が図1(b)に示す工程で低下されている。このため、接着シート1における押圧機構130で押圧された領域と保持機構140で保持された領域との間の張力により、半導体チップ11−4の裏面11bにおけるピン135で押圧された領域の周囲から接着シート1が容易に剥離される。
図5(c)に示す工程では、押圧機構130が、接着シート1の半導体チップ11の裏面11bからの剥離を完了させる。例えば、コントローラ170は、ピン駆動部136を制御して、ピン135を+Z方向に移動させ、接着シート1を介して半導体チップ11の裏面11bを押圧した状態を解除する。コントローラ170は、ピン駆動部136を制御して、ピン135を押圧面131fより押圧ヘッド131側へ引っ込んだ状態にしてもよい。
ここで、仮に、ピン135が接着シート1越しに半導体チップ11の裏面11bを押圧することを行わずに、押圧ヘッド131による押圧を解除して半導体チップ11の裏面11bへの押圧を一気に解除する場合を考える。この場合、半導体チップ11−4の裏面11bの略全面が接着シート1に接着されており、半導体チップ11−4の裏面11bにおける接着シート1に接着された領域の面積が大きい。このため、接着シート1の張力及び接着力で半導体チップ11−4を上向きに引っ張る力が、半導体チップ11−4の基板20への仮接合の力で半導体チップ11−4を下向きに引っ張る力より大きくなる可能性がある。これにより、半導体チップ11−4が基板20へ仮接合された状態を維持できずに半導体チップ11−4が基板20から剥離される可能性がある。
それに対して、本実施形態では、図5(c)に示す工程において、半導体チップ11−4の裏面11bにおける接着シート1に接着された領域の面積が小さくなっている。このため、半導体チップ11−4の基板20への仮接合の力で半導体チップ11−4を下向きに引っ張る力が接着シート1の張力及び接着力で半導体チップ11−4を上向きに引っ張る力に容易に打ち勝つことができる。これにより、半導体チップ11−4が基板20へ仮接合された状態を維持しながら、接着シート1の半導体チップ11の裏面11bからの剥離を完了させることができる。
同様に、接着シート1に貼り付けられた他の半導体チップ11−1〜11−3,11−5,11−6についても、図3(a)〜(c)、図4(a)〜(c)、図5(a)〜(c)の工程を行うことで、基板20上へ仮接合させることができる。
次に、半導体チップの接合方法では、プラズマ活性化接合における本接合として、図5(d)に示す工程が行われる。
図5(d)に示す工程では、半導体チップ11の裏面11bを物理的に加圧した状態で半導体チップ11を加熱する。例えば、(耐熱材料で形成された)緩衝シートを介して半導体チップ11の裏面11bをホットプレートに熱的に接触させ、例えば250℃以下で加熱する。また、基板20を裏面20b側から別のホットプレートに接触させて250℃以下で加熱することを併せて行ってもよい。加熱温度は半導体チップや基板の材料・構造によって適切に(例えば、最適に)設定する事が望ましく、例えば熱膨張係数の等しい材料同士の場合は1000℃以上にすることが可能で、これにより後記の接合プロセスの時間を短縮でき、生産性を高めることが出来る。一方でシリコンとIII−V族半導体といったように異なる熱膨張係数を持つものの接合では、接合プロセス終了後の温度降下による残留熱応力を低減するため、可能な限り低温、望ましくは150℃以下であることが推奨される。
上記の加圧・加熱のプロセスにおいて、半導体チップ11と基板20との接合界面では、図6(c)に示すように、接合界面から水分子(H−O−H)が抜けて、水分子(H−O−H)同士の水素結合が水酸基(−O−H)同士の水素結合に変わったり、酸素原子(−O−)を介した共有結合に変わったりする。これにより、半導体チップ11の表面11aと基板20の表面20aとは、接合界面幅がG1からG2(<G1)に狭められる。さらに接合プロセスが進むことで、半導体チップ11と基板20との接合界面では、図6(d)に示すように、水酸基(−O−H)同士の水素結合から水分子(H−O−H)が抜けて酸素原子(−O−)を介した共有結合に変わる。これにより、半導体チップ11の表面11aと基板20の表面20aとは、接合界面幅がG2からG3(<<G2)に狭められ、表面の酸化膜11i,21同士がほぼ一体化した形で本接合される。
以上のように、実施形態では、半導体チップの接合方法において、半導体チップ11の表面11aと基板20の表面20aとをそれぞれプラズマにより活性化して半導体チップ11を基板20に密着させる。これにより、ハンダバンプを介在させずに半導体チップ11を基板20上に常温で仮接合させることができるので、半導体チップ11の熱変形を抑制しながら半導体チップ11を基板20上に搭載できる。この結果、仮接合時における半導体チップの接合の位置合わせ精度を容易に向上できる。また、その後に半導体チップ11を加熱加圧して基板20に本接合させるが、基板20上における半導体チップ11の接合位置は仮接合でほぼ固定できるので、本接合における半導体チップの接合の位置合わせ精度を容易に向上できる。
また、実施形態では、半導体チップの接合方法において、ハンダバンプを介在させずに半導体チップ11を基板20上に接合させることができるので、半導体チップ11におけるパッド電極の配置密度を向上させることが容易である。例えば、半導体チップにおけるパッド電極の配置ピッチを数μm程度にすることができる。これにより、半導体チップ11の実装密度を容易に向上できる。
また、実施形態では、半導体チップの接合方法において、接着シート1に貼り付けられた半導体チップ11の活性化された表面11aと基板20の活性化された表面20aとを対向配置させ、接着シート1越しに半導体チップ11の裏面11bを押圧して半導体チップ11を基板20に仮接合させる。そして、半導体チップ11の活性化された表面11aが基板20の活性化された表面20aに密着された状態を維持しながら接着シート1を半導体チップ11の裏面11bから剥離する。これにより、半導体チップ11を基板20へ仮接合させる際に半導体チップ11の活性化された表面11aに触れずに半導体チップ11をハンドリングすることができ、パーティクルの発生を抑制しながら仮接合を完了させることができる。
また、実施形態では、半導体チップの接合方法において、複数の半導体チップ11の裏面11bが接着シート1に貼り付けられた状態で複数の半導体チップ11の活性化された表面11aと基板20の活性化された表面20aとを対向配置させる。そして、複数の半導体チップ11から選択された半導体チップ11の裏面11bを押圧して半導体チップ11の活性化された表面11aを基板20の活性化された表面20aに密着させ、その密着させた状態を維持しながら接着シート1を半導体チップ11の裏面11bから剥離する処理を各半導体チップ11について順次に行う。これにより、パーティクルの発生を抑制しながら、複数の半導体チップ11の基板20への仮接合を効率的に行うことができる。
また、実施形態では、半導体チップの接合方法において、複数の半導体チップ11の活性化された表面11aと基板20の活性化された表面20aとを対向配置させる前に、接着シート1上における複数の半導体チップ11の間隔を広げる。例えば、接着シート1上における複数の半導体チップ11の間隔を半導体チップ11の厚みより大きく広げる。これにより、半導体チップ11を接着シート1越しに押圧する工程において、押圧される半導体チップ11の側面11cが隣接する半導体チップ11の側面11cに接触しにくくなり、パーティクルの発生を抑制できる。
また、実施形態では、半導体チップの接合方法において、接着シート1越しに半導体チップ11の裏面11bを押圧する工程は、接着シート1における押圧すべき領域の周囲の領域が保持機構140により保持された状態で行われる。これにより、接着シート1の撓みが適切に制御された状態で接着シート1越しに半導体チップ11の裏面11bを押圧できるので、その後に、接着シート1の半導体チップ11の裏面11bからの剥離を適切に行うことができる。
また、実施形態では、半導体チップの接合装置において、押圧機構130は、接着シート1を介して半導体チップ11の裏面11bを押圧して半導体チップ11の活性化された表面11aを基板20の活性化された表面20aに密着させる。また、押圧機構130は、半導体チップ11の活性化された表面11aが基板20の活性化された表面20aに密着された状態を維持させながら接着シート1を半導体チップ11の裏面11bから剥離させる。これにより、半導体チップ11を基板20へ仮接合させる際に半導体チップ11の活性化された表面11aに触れずに半導体チップ11をハンドリングすることができ、パーティクルの発生を抑制しながら仮接合を行うことができる。
また、実施形態では、半導体チップの接合装置の押圧機構130において、押圧ヘッド131が、半導体チップ11の裏面11bに対応した押圧面131fを有する。これにより、半導体チップ11の裏面11bを平面内に略一様な力で押圧することができる。
また、実施形態では、半導体チップの接合装置の押圧機構130において、ピン135が、押圧面131fより押圧ヘッド131側へ引っ込んだ状態と押圧面131fから突出した状態との間で変更可能である。これにより、押圧ヘッド131が接着シート1越しに半導体チップ11の裏面11bを押圧する際にピン135を押圧面131fより押圧ヘッド131側へ引っ込んだ状態とすることでピン135が押圧ヘッド131による押圧動作の邪魔にならないようにすることができる。また、押圧ヘッド131による押圧が解除された際にピン135を押圧面131fから突出した状態にしておくことで、半導体チップ11−4が基板20へ仮接合された状態を維持しながら、接着シート1の半導体チップ11の裏面11bからの剥離を容易に完了させることができる。
また、実施形態では、半導体チップの接合装置において、押圧機構130は、接着シート1における押圧機構130で押圧すべき領域の周囲の領域が保持機構140により保持された状態で、接着シート1を介して半導体チップ11の裏面11bを基板20側へ押圧する。これにより、接着シート1の撓みが適切に制御された状態で接着シート1越しに半導体チップ11の裏面11bを押圧できるので、その後に、接着シート1の半導体チップ11の裏面11bからの剥離を適切に行うことができる。
また、実施形態では、半導体チップの接合装置において、アライメント機構120は、認識機構150の認識結果に基づいて、接着シート1における押圧機構130で押圧すべき領域を位置決めする。また、アライメント機構120は、認識機構150の認識結果に基づいて、半導体チップ11及び基板20の相対的な位置をアライメントする。そして、押圧機構130は、半導体チップ11及び基板20の相対的な位置がアライメントされた状態で接着シート1を介して半導体チップ11の裏面11bを押圧する。これにより、押圧機構130が精度よく押圧でき、接着シート1に貼り付けられた複数の半導体チップ11のそれぞれを基板20上における適切な位置に搭載できる。
なお、図1(c)に示す工程では、例えば、複数の半導体チップ11−1〜11−6を間引くことで隣接する半導体チップ11−1〜11−6の間隔を広げることもできる。例えば、複数の半導体チップ11−1〜11−6から半導体チップ11−2,11−4,11−6を間引くことで、隣接する半導体チップ11−1〜11−6の間隔を1チップ幅相当に広げることができる。ただし、半導体チップ11−2,11−4,11−6を間引く際にパーティクルが発生する可能性がある。このため、間引いた後は、各半導体チップ11が接着シート1に貼り付けられた状態のまま、各半導体チップ11の表面11aに対して、洗浄(例えば、超音波洗浄)と乾燥処理とを順次に行う。これにより、各半導体チップ11の表面11aに付着しているパーティクルを除去することができる。
また、複数の半導体チップ11−1〜11−6の間隔を広げる工程(図1(d)に示す工程)を行うタイミングは、半導体チップ11と基板20とが対向配置される工程(図3(a)に示す工程)の前であれば良く、図1(b)に示す工程の後に限定されない。例えば、複数の半導体チップ11−1〜11−6の間隔を広げる工程(図1(d)に示す工程)を行うタイミングは、図1(d)に示す工程の後図3(a)に示す工程の前であってもよい。
また、半導体チップの接合方法では、図1(a),(b)に示す工程に代えて、図7(a)〜(d)に示す工程が行われてもよい。
図7(a)に示す工程では、図1(a)に示す工程で準備されたものと同様の半導体基板10を準備する。準備された半導体基板10の表面10aを接着シート(ダイシングテープ)3の表面3aに貼り付ける。すなわち、半導体基板10は裏面10bが露出された状態(フェイスダウンの状態)で接着シート3に貼り付けられる。接着シート3は、その表面3aに接着剤が形成されている。接着剤は、例えば、UV硬化性を有する接着剤を用いることができる。接着シート3は、環状のフラットリング4の枠内に張られてフラットリング4に固定されている。接着シート3は、例えば、光透過性を有する透明樹脂で形成されている。
図7(b)に示す工程では、半導体基板10を分割して、複数の半導体チップ11−1〜11−6に個片化する。例えば、半導体基板10をダイシングラインに沿ってダイシング加工する。ダイシング加工は、ダイシングラインに沿ってダイシングブレードで切削することで行ってもよい。あるいは、ダイシング加工は、ダイシングラインに沿ってレーザーを照射してレーザー加工することで行ってもよい。
このとき、半導体基板10は裏面10bが露出された状態(フェイスダウンの状態)で接着シート3に貼り付けられているので、パーティクルが半導体チップ11の表面11aに付着することを防止できる。
その後、接着シート3に裏面3b側からUV照射を行って、接着シート3の表面3aに形成されている接着剤を硬化させてその接着力を低下させる。
また、各半導体チップ11が接着シート3に貼り付けられた状態のまま、各半導体チップ11の裏面11bに対して、洗浄(例えば、超音波洗浄)と乾燥処理とを順次に行ってもよい。これにより、各半導体チップ11の裏面11bにパーティクルが付着している場合に、付着しているパーティクルを除去することができる。
図7(c)に示す工程では、個片化された複数の半導体チップ11−1〜11−6の裏面11bに接着シート1の表面1aを貼り付ける。このとき、接着シート3の表面3aに形成された接着剤の接着力が図7(b)に示す工程で低下している。これにより、複数の半導体チップ11−1〜11−6は接着シート3から接着シート1へ容易に転写される。すなわち、半導体基板10は表面10aが露出された状態(フェイスアップの状態)で接着シート1に貼り付けられる。
図7(d)に示す工程では、複数の半導体チップ11−1〜11−6が転写された接着シート1を環状のフラットリング2の枠内に張ってフラットリング2で固定する。
その後は、図1(c)に示す工程以降が行われる。
このように、半導体基板10がフェイスダウンの状態で半導体基板10のダイシング加工を行うので、ダイシング加工時に発生するパーティクルが個片化される各半導体チップ11の表面11aに付着することをさらに低減でき、半導体チップ11の基板20への仮接合時に接合界面にパーティクルが介在することを効果的に抑制できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1,3 接着シート、11,11−1〜11−6 半導体チップ、20 基板、100 接合装置、110 配置機構、120 アライメント機構、130 押圧機構、140 保持機構、150 認識機構。

Claims (18)

  1. 基板の表面に垂直でない方向に、シートに対して相対的な位置が変更可能である保持機構によって、前記シートにおけるチップの裏面が接着された第1の領域の周囲の第2の領域を保持することと、
    前記シートの前記第2の領域が前記保持機構で保持された状態で押圧機構により前記第1の領域を吸着することと、
    前記シートの前記第1の領域が前記押圧機構で吸着された状態で、前記押圧機構により前記第1の領域を押圧して前記チップの表面を前記基板の表面に密着させることと、
    前記押圧機構による前記第1の領域の押圧が維持されながら前記押圧機構による前記第1の領域の吸着が解除され、前記シートの前記第1の領域における前記チップの裏面への接着力を低下させることと、
    前記チップの裏面への接着力が低下された状態で前記シートの前記第1の領域を介した前記チップの裏面の押圧を解除し、前記シートを前記チップの裏面から剥離することと、
    を備えたことを特徴とするチップの接合方法。
  2. 前記接着力を低下させることは、前記第1の領域における前記チップの裏面への接着面積を第1の面積から前記第1の面積より小さい第2の面積に変更することを含む
    請求項1に記載のチップの接合方法。
  3. 前記接着力を低下させることは、前記第1の領域における前記チップの裏面内の中心への接着を維持しながら前記第1の領域における前記チップの裏面内の中心より外側の部分への接着を解除することを含む
    請求項1に記載のチップの接合方法。
  4. 前記接着力を低下させることは、前記チップの裏面に対応した押圧面を有する押圧ヘッドと前記押圧面より前記押圧ヘッドの側へ引っ込んだ状態と前記押圧面から突出した状態との間で変更可能であるピンとを有する前記押圧機構における前記ピンで前記第1の領域を前記チップの裏面内の中心側へ押しながら前記押圧ヘッドを前記第1の領域から遠ざけることを含む
    請求項1に記載のチップの接合方法。
  5. 前記チップの裏面の押圧を解除することは、前記第1の領域における前記チップの裏面への接着面積をゼロにすることを含む
    請求項2に記載のチップの接合方法。
  6. 前記チップの裏面の押圧を解除することは、前記第1の領域における前記チップの裏面内の中心への接着を解除することを含む
    請求項3に記載のチップの接合方法。
  7. 前記チップの裏面の押圧を解除することは、前記ピンを前記第1の領域から遠ざけることを含む
    請求項4に記載のチップの接合方法。
  8. 前記チップの裏面が前記シートの前記第1の領域に接着された状態で前記チップの活性化された表面と前記基板の活性化された表面とを対向させて配置することをさらに備え、
    前記密着は、前記シートの前記第2の領域が前記保持機構で保持された状態で、前記第1の領域を押圧して前記チップの活性化された表面を前記基板の活性化された表面に密着させることを含む
    請求項1から7のいずれか1項に記載のチップの接合方法。
  9. 前記剥離の後に前記チップを加熱することをさらに備えた
    請求項1から8のいずれか1項に記載のチップの接合方法。
  10. シートに対して第1の側に設けられた押圧機構と、
    前記シートに対してチップの裏面が前記第1の側の反対側の第2の側で接着された第1の領域が前記押圧機構によって押圧されるとき、前記シートの前記第1の領域の周囲の第2の領域を保持することができる保持機構と、
    を備え、
    第1の期間に、前記シートにおける前記第2の領域を前記保持機構で保持し、前記第1の期間より後の第2の期間に、前記保持機構による前記第2の領域の保持を維持しながら前記押圧機構で前記第1の領域を吸着し、前記第2の期間より後のの期間に、前記押圧機構による前記第1の領域の吸着を維持しながら前記第1の領域を前記第2の側の方向に前記押圧機構で押圧して前記チップの表面を基板の表面に密着させ、前記第の期間より後の第の期間に、前記押圧機構による前記第1の領域の押圧を維持しながら前記押圧機構による吸着を解除して前記シートの前記第1の領域における前記チップの裏面への接着力を低下させ、前記第の期間より後の第の期間に、前記チップの裏面への接着力が低下された状態で前記押圧機構による前記シートの前記第1の領域を介した前記チップの裏面の押圧を解除し、前記シートを前記チップの裏面から剥離する
    ことを特徴とするチップの接合装置。
  11. 前記押圧機構は、前記第の期間に、前記第1の領域における前記チップの裏面への接着面積を第1の面積から前記第1の面積より小さい第2の面積に変更する
    請求項10に記載のチップの接合装置。
  12. 前記押圧機構は、前記第の期間に、前記第1の領域における前記チップの裏面内の中心への接着を維持しながら前記第1の領域における前記チップの裏面内の中心より外側の部分への接着を解除する
    請求項10に記載のチップの接合装置。
  13. 前記押圧機構は、
    前記チップの裏面に対応した押圧面を有する押圧ヘッドと、
    前記押圧面より前記押圧ヘッドの側へ引っ込んだ状態と前記押圧面から突出した状態との間で変更可能であるピンと、
    を有し、
    前記押圧機構は、前記第の期間に、前記ピンで前記第1の領域を前記チップの裏面内の中心側へ押しながら前記押圧ヘッドを前記第1の領域から遠ざける
    請求項10に記載のチップの接合装置。
  14. 前記押圧機構は、前記第の期間に、前記第1の領域における前記チップの裏面への接着面積をゼロにする
    請求項11に記載のチップの接合装置。
  15. 前記押圧機構は、前記第の期間に、押圧を解除して前記第1の領域における前記チップの裏面内の中心への接着を解除する
    請求項12に記載のチップの接合装置。
  16. 前記押圧機構は、前記第の期間に、前記ピンを前記第1の領域から遠ざける
    請求項13に記載のチップの接合装置。
  17. 前記チップを配置可能な前記シートを固定することができるシートステージと前記シートの前記第2の側に設けられ、前記基板を提供することができる基板ステージを有する配置機構をさらに備えた
    請求項10から16のいずれか1項に記載のチップの接合装置。
  18. 前記配置機構は、前記チップの裏面が前記シートの前記第1の領域に接着された状態で前記チップの活性化された表面と前記基板の活性化された表面とを対向させて配置し、
    前記押圧機構は、前記第1の期間に、前記シートにおける前記第1の領域を前記第2の側の方向に押圧して前記チップの活性化された表面を前記基板の活性化された表面に密着させる
    請求項17に記載のチップの接合装置。
JP2019202432A 2018-06-21 2019-11-07 半導体チップの接合方法及び半導体チップの接合装置 Active JP6906586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019202432A JP6906586B2 (ja) 2018-06-21 2019-11-07 半導体チップの接合方法及び半導体チップの接合装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018118273A JP6616457B2 (ja) 2018-06-21 2018-06-21 チップの接合方法及びチップの接合装置
JP2019202432A JP6906586B2 (ja) 2018-06-21 2019-11-07 半導体チップの接合方法及び半導体チップの接合装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018118273A Division JP6616457B2 (ja) 2018-06-21 2018-06-21 チップの接合方法及びチップの接合装置

Publications (2)

Publication Number Publication Date
JP2020021966A JP2020021966A (ja) 2020-02-06
JP6906586B2 true JP6906586B2 (ja) 2021-07-21

Family

ID=69588745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019202432A Active JP6906586B2 (ja) 2018-06-21 2019-11-07 半導体チップの接合方法及び半導体チップの接合装置

Country Status (1)

Country Link
JP (1) JP6906586B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4750492B2 (ja) * 2005-07-20 2011-08-17 富士通株式会社 Icチップ実装方法
JP2010161155A (ja) * 2009-01-07 2010-07-22 Canon Machinery Inc チップ転写方法およびチップ転写装置
JP2012156473A (ja) * 2011-01-28 2012-08-16 Adwelds:Kk 部品移載装置および部品移載方法
JP6149277B2 (ja) * 2011-03-30 2017-06-21 ボンドテック株式会社 電子部品実装方法、電子部品実装システムおよび基板
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法

Also Published As

Publication number Publication date
JP2020021966A (ja) 2020-02-06

Similar Documents

Publication Publication Date Title
JP6367084B2 (ja) 半導体チップの接合方法及び半導体チップの接合装置
WO2012056803A1 (ja) 積層体、およびその積層体の分離方法
JPWO2007074651A1 (ja) 固体撮像素子モジュールの製造方法
JP2015517201A (ja) 極薄ウェハーの仮接合の方法及び装置
CN110199379B (zh) 半导体基板的处理方法和半导体基板的处理装置
WO2014002535A1 (ja) 半導体装置の製造方法
WO2013129129A1 (ja) ガラス基板もしくは水晶基板からなるワークの貼り合わせ方法および装置
US20210280440A1 (en) Mounting method and mounting device
TW201804563A (zh) 支撐體分離裝置及支撐體分離方法
JP6616457B2 (ja) チップの接合方法及びチップの接合装置
JP6906586B2 (ja) 半導体チップの接合方法及び半導体チップの接合装置
TWI722206B (zh) 支撐體分離裝置、及支撐體分離方法
KR102547027B1 (ko) 다이 본딩 방법
WO2013039869A1 (en) Peeling method and peeling device
JP7154698B2 (ja) ウェーハの加工方法
JP2021153176A (ja) ダイボンディング装置、剥離治具および半導体装置の製造方法
WO2015087763A1 (ja) 封止シート貼付け方法
JP7117472B1 (ja) 転写装置及び転写方法
WO2014167948A1 (ja) 封止シート貼付け方法および封止シート貼付け装置
JP6915191B1 (ja) ワーク分離装置及びワーク分離方法
JP7134562B2 (ja) ウェーハの加工方法
JPWO2022230184A5 (ja)
JP7134564B2 (ja) ウェーハの加工方法
JP7301464B2 (ja) ウェーハの加工方法
JP7139039B2 (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210629

R150 Certificate of patent or registration of utility model

Ref document number: 6906586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150