JP2001144139A - 半導体実装治具と半導体装置の製造方法 - Google Patents
半導体実装治具と半導体装置の製造方法Info
- Publication number
- JP2001144139A JP2001144139A JP32473699A JP32473699A JP2001144139A JP 2001144139 A JP2001144139 A JP 2001144139A JP 32473699 A JP32473699 A JP 32473699A JP 32473699 A JP32473699 A JP 32473699A JP 2001144139 A JP2001144139 A JP 2001144139A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- semiconductor
- vacuum suction
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体素子と回路基板との電気的接続が確実
である半導体装置を提供する。 【解決手段】 所定の貫通孔を有し回路基板４が載置さ
れる搬送用トレー９と、回路基板４上に実装された半導
体素子１を加圧する加圧用プレート１１とを備えた半導
体実装治具を用い、回路基板４を搬送用トレー９上に載
置し、その搬送用トレー９を真空吸着テーブル８上に載
置し、搬送用トレー９の貫通孔を介して回路基板４を真
空吸着により固定し、回路基板４上に半導体素子１をフ
ェースダウンにより実装し、回路基板４と半導体素子１
との隙間に絶縁樹脂６を充填し、半導体素子１裏面を加
圧し、回路基板４の真空吸着を解除し、搬送用トレー９
と回路基板４と半導体素子１と加圧用プレート１１とを
一体にして、絶縁樹脂６を加熱硬化する。このようにし
て、平坦化状態の優れた半導体装置を製造する。
である半導体装置を提供する。 【解決手段】 所定の貫通孔を有し回路基板４が載置さ
れる搬送用トレー９と、回路基板４上に実装された半導
体素子１を加圧する加圧用プレート１１とを備えた半導
体実装治具を用い、回路基板４を搬送用トレー９上に載
置し、その搬送用トレー９を真空吸着テーブル８上に載
置し、搬送用トレー９の貫通孔を介して回路基板４を真
空吸着により固定し、回路基板４上に半導体素子１をフ
ェースダウンにより実装し、回路基板４と半導体素子１
との隙間に絶縁樹脂６を充填し、半導体素子１裏面を加
圧し、回路基板４の真空吸着を解除し、搬送用トレー９
と回路基板４と半導体素子１と加圧用プレート１１とを
一体にして、絶縁樹脂６を加熱硬化する。このようにし
て、平坦化状態の優れた半導体装置を製造する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にフリップチップ実装技術を用
いた半導体装置およびその製造方法に関するものであ
る。
その製造方法に関し、特にフリップチップ実装技術を用
いた半導体装置およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】近年、携帯用電子機器等の小型化、高性
能化に伴い、半導体素子の集積度が高くなり、半導体装
置の小型化および接続端子の狭ピッチ化が進んでいる。
このため、フリップチップ実装技術を用いた半導体装置
の開発が盛んに行われている。以下、図５〜図７に基づ
き、前記フリップチップ実装技術を用いた従来の半導体
装置とその製造方法の一例について説明する。なお、図
５〜図７において、同一部分には同一符号を付してい
る。
能化に伴い、半導体素子の集積度が高くなり、半導体装
置の小型化および接続端子の狭ピッチ化が進んでいる。
このため、フリップチップ実装技術を用いた半導体装置
の開発が盛んに行われている。以下、図５〜図７に基づ
き、前記フリップチップ実装技術を用いた従来の半導体
装置とその製造方法の一例について説明する。なお、図
５〜図７において、同一部分には同一符号を付してい
る。
【０００３】図５は、前記半導体装置の構成を示す平面
図であり、図６は、前記図５のＡ−Ａ’方向の断面図で
ある。
図であり、図６は、前記図５のＡ−Ａ’方向の断面図で
ある。
【０００４】図に示すように、半導体素子１０１の素子
形成面上に、アルミ電極端子（図示せず）が形成され、
このアルミ電極端子上に、導電性金属材料からなる突起
電極１０２が形成されている。一方、絶縁物からなる回
路基板１０４の主面上には、配線パターン（図示せず）
および電極端子１０３が形成され、前記両者（配線パタ
ーンと電極端子１０３）が接続されている。そして、突
起電極１０２と電極端子１０３とが、導電性接着剤１０
５を介して接続され、突起電極１０２と導電性接着剤１
０５とが電気的接合層１０７を形成し、半導体素子１０
１と回路基板１０４との隙間部に、絶縁樹脂１０６が充
填されている。
形成面上に、アルミ電極端子（図示せず）が形成され、
このアルミ電極端子上に、導電性金属材料からなる突起
電極１０２が形成されている。一方、絶縁物からなる回
路基板１０４の主面上には、配線パターン（図示せず）
および電極端子１０３が形成され、前記両者（配線パタ
ーンと電極端子１０３）が接続されている。そして、突
起電極１０２と電極端子１０３とが、導電性接着剤１０
５を介して接続され、突起電極１０２と導電性接着剤１
０５とが電気的接合層１０７を形成し、半導体素子１０
１と回路基板１０４との隙間部に、絶縁樹脂１０６が充
填されている。
【０００５】図７は、このフリップチップ実装技術を用
いた半導体装置の製造方法の一例を示す図である。
（ａ）に示すように、半導体素子１０１上の突起電極１
０２の先端部に、導電性接着剤１０５を塗布した後、電
極端子１０３を有する回路基板１０４上にフェースダウ
ンによって配置し、突起電極１０２と電極端子１０３を
導電性接着剤１０５を介することにより、電気的に接続
させる。また、真空吸着テーブル１０８によって、回路
基板１０４を平面に保ちつつ固定している。その後、半
導体素子１０１を実装した回路基板１０４を、真空吸着
テーブル１０８から取り外し、導電性接着剤１０５を硬
化させるため、加熱処理を行う。
いた半導体装置の製造方法の一例を示す図である。
（ａ）に示すように、半導体素子１０１上の突起電極１
０２の先端部に、導電性接着剤１０５を塗布した後、電
極端子１０３を有する回路基板１０４上にフェースダウ
ンによって配置し、突起電極１０２と電極端子１０３を
導電性接着剤１０５を介することにより、電気的に接続
させる。また、真空吸着テーブル１０８によって、回路
基板１０４を平面に保ちつつ固定している。その後、半
導体素子１０１を実装した回路基板１０４を、真空吸着
テーブル１０８から取り外し、導電性接着剤１０５を硬
化させるため、加熱処理を行う。
【０００６】次に（ｂ）に示すように、導電性接着剤１
０５を熱硬化させた後に、突起電極１０２と電極端子１
０３との接続をより強化するために、半導体素子１０１
と回路基板１０４との間に、絶縁樹脂１０６を毛細管現
象を利用して注入し、この絶縁樹脂１０６を加熱処理に
よって硬化させる。以上のようにして、フリップチップ
実装技術を用いた半導体装置を製造する。
０５を熱硬化させた後に、突起電極１０２と電極端子１
０３との接続をより強化するために、半導体素子１０１
と回路基板１０４との間に、絶縁樹脂１０６を毛細管現
象を利用して注入し、この絶縁樹脂１０６を加熱処理に
よって硬化させる。以上のようにして、フリップチップ
実装技術を用いた半導体装置を製造する。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
ような半導体装置の製造方法では、半導体素子の実装
後、真空吸着テーブルから回路基板を取り外すため、例
えば、回路基板が初期的な反りやうねりを有している場
合などに、半導体素子と回路基板との接続に問題が生じ
る。
ような半導体装置の製造方法では、半導体素子の実装
後、真空吸着テーブルから回路基板を取り外すため、例
えば、回路基板が初期的な反りやうねりを有している場
合などに、半導体素子と回路基板との接続に問題が生じ
る。
【０００８】以下、図８および図９に基づいて、回路基
板がそりを有する場合の半導体素子と前記回路基板との
接続の一例について説明する。
板がそりを有する場合の半導体素子と前記回路基板との
接続の一例について説明する。
【０００９】図８および図９は、反りを有する回路基板
に半導体素子を接続した場合の半導体装置の構成を示す
断面図である。なお、図８および図９において、図７と
同一部分には同一符号を付している。まず、図８に示す
ように、回路基板１０４が半導体素子１０１を実装する
面に凹状に反りを有している場合、例えば、半導体素子
１０１の中央部は、その端部に比べ、回路基板１０４と
の距離が離れている。このため、前記中央部に形成した
突起電極１０２ａ先端の導電性接着剤１０５ａは、対応
する電極端子１０３ａに到達し難くなる。
に半導体素子を接続した場合の半導体装置の構成を示す
断面図である。なお、図８および図９において、図７と
同一部分には同一符号を付している。まず、図８に示す
ように、回路基板１０４が半導体素子１０１を実装する
面に凹状に反りを有している場合、例えば、半導体素子
１０１の中央部は、その端部に比べ、回路基板１０４と
の距離が離れている。このため、前記中央部に形成した
突起電極１０２ａ先端の導電性接着剤１０５ａは、対応
する電極端子１０３ａに到達し難くなる。
【００１０】また、図９に示すように、回路基板１０４
が半導体素子１０１を実装する面に凸状に反りを有して
いる場合、例えば、半導体素子１０１の端部は、中央部
に比べ、回路基板１０４との距離が離れている。このた
め、前記端部に形成した突起電極１０２ｂ先端の導電性
接着剤１０５ｂは、対応する電極端子１０３ｂに到達し
難くなる。
が半導体素子１０１を実装する面に凸状に反りを有して
いる場合、例えば、半導体素子１０１の端部は、中央部
に比べ、回路基板１０４との距離が離れている。このた
め、前記端部に形成した突起電極１０２ｂ先端の導電性
接着剤１０５ｂは、対応する電極端子１０３ｂに到達し
難くなる。
【００１１】このように、回路基板が反りを有している
と、前記回路基板と半導体素子との接続が不十分になる
おそれがある。
と、前記回路基板と半導体素子との接続が不十分になる
おそれがある。
【００１２】また、前記導電性接着剤あるいは前記絶縁
樹脂を、例えば、熱処理によって硬化させる場合、加熱
による温度上昇のために、前記回路基板に伸びや反り等
が発生し、このため前記導電性接着剤による接続部分に
クラック等の障害が発生するおそれもある。以上のこと
から、従来の半導体装置では、前記半導体素子と回路基
板との接続不良や接続抵抗値の上昇等がおこり、その品
質が著しく低下するおそれがあるという問題を有してい
る。
樹脂を、例えば、熱処理によって硬化させる場合、加熱
による温度上昇のために、前記回路基板に伸びや反り等
が発生し、このため前記導電性接着剤による接続部分に
クラック等の障害が発生するおそれもある。以上のこと
から、従来の半導体装置では、前記半導体素子と回路基
板との接続不良や接続抵抗値の上昇等がおこり、その品
質が著しく低下するおそれがあるという問題を有してい
る。
【００１３】そこで、本発明は、半導体素子と回路基板
とが、確実に安定して電気的に接続した高品質の半導体
装置を製造するための、半導体実装治具と半導体装置の
製造方法とを提供することを目的とする。
とが、確実に安定して電気的に接続した高品質の半導体
装置を製造するための、半導体実装治具と半導体装置の
製造方法とを提供することを目的とする。
【００１４】
【課題を解決するための手段】前記目的を達成するする
ために、第１の本発明（請求項１に対応）は、突起電極
を有する半導体素子が、電極端子を有する回路基板上
に、フリップチップ実装されるように配置され、前記突
起電極と前記電極端子とが電気的に接続した半導体装置
を製造するための治具であって、所定の貫通孔を有し前
記回路基板が載置される搬送用トレーと、前記回路基板
上に実装された前記半導体素子を加圧する加圧機構とを
備えたことを特徴とする半導体実装治具である。
ために、第１の本発明（請求項１に対応）は、突起電極
を有する半導体素子が、電極端子を有する回路基板上
に、フリップチップ実装されるように配置され、前記突
起電極と前記電極端子とが電気的に接続した半導体装置
を製造するための治具であって、所定の貫通孔を有し前
記回路基板が載置される搬送用トレーと、前記回路基板
上に実装された前記半導体素子を加圧する加圧機構とを
備えたことを特徴とする半導体実装治具である。
【００１５】このように、第１の本発明の半導体実装治
具は、前記回路基板を前記搬送用トレーの貫通孔を介し
て真空吸着することに用いることができるので、前記回
路基板の反りをなくし、前記半導体実装冶具によってそ
の状態を保持することができることから、従来よりも、
前記半導体素子と回路基板との接続が確実で、安定性に
優れ、半導体装置の品質も高い。
具は、前記回路基板を前記搬送用トレーの貫通孔を介し
て真空吸着することに用いることができるので、前記回
路基板の反りをなくし、前記半導体実装冶具によってそ
の状態を保持することができることから、従来よりも、
前記半導体素子と回路基板との接続が確実で、安定性に
優れ、半導体装置の品質も高い。
【００１６】第２の本発明（請求項２に対応）は、前記
加圧機構が、前記半導体素子よりも小さい面積を有す
る、前記搬送用トレー側に凸の凸部を持つ加圧用プレー
トを有することを特徴とする第１の本発明に記載の半導
体実装治具である。
加圧機構が、前記半導体素子よりも小さい面積を有す
る、前記搬送用トレー側に凸の凸部を持つ加圧用プレー
トを有することを特徴とする第１の本発明に記載の半導
体実装治具である。
【００１７】第２の本発明の半導体実装治具の加圧用プ
レートの凸部は、弾性体であることが好ましい。
レートの凸部は、弾性体であることが好ましい。
【００１８】第３の本発明（請求項３に対応）は、前記
搬送用トレーが、所定の位置の前記半導体素子との対向
面側に第１凸部を有しており、または、所定の位置に第
１孔もしくは第１穴を有しており、前記加圧機構が、前
記第１凸部または、前記第１孔もしくは前記第１穴と嵌
合することができる第２孔もしくは第２穴、または第２
凸部を持つ加圧用プレートを有していることを特徴とす
る第１または第２の本発明に記載の半導体実装治具であ
る。
搬送用トレーが、所定の位置の前記半導体素子との対向
面側に第１凸部を有しており、または、所定の位置に第
１孔もしくは第１穴を有しており、前記加圧機構が、前
記第１凸部または、前記第１孔もしくは前記第１穴と嵌
合することができる第２孔もしくは第２穴、または第２
凸部を持つ加圧用プレートを有していることを特徴とす
る第１または第２の本発明に記載の半導体実装治具であ
る。
【００１９】第４の本発明（請求項４に対応）は、前記
搬送用トレーが、その搬送用トレーの貫通孔を介して前
記回路基板を真空吸着するための真空吸着テーブルに載
置されることを特徴とする第１から第３のいずれかの本
発明に記載の半導体実装治具である。
搬送用トレーが、その搬送用トレーの貫通孔を介して前
記回路基板を真空吸着するための真空吸着テーブルに載
置されることを特徴とする第１から第３のいずれかの本
発明に記載の半導体実装治具である。
【００２０】第５の本発明（請求項５に対応）は、第１
から第４のいずれかの本発明に記載の半導体実装治具を
用い、突起電極を有する半導体素子が、電極端子を有す
る回路基板上に、フリップチップ実装されるように配置
され、前記突起電極と前記電極端子とが電気的に接続し
た半導体装置の製造方法であって、前記回路基板を、前
記半導体実装治具の前記搬送用トレー上に載置する第１
工程と、前記搬送用トレーを、その搬送用トレーの貫通
孔が真空吸着テーブルと対向するように前記真空吸着テ
ーブル上に載置する第２工程と、前記貫通孔を介して前
記回路基板を真空吸着により固定する第３工程と、前記
回路基板上に前記半導体素子をフェースダウンにより実
装する第４工程と、前記回路基板と前記半導体素子との
隙間に絶縁樹脂を充填する第５工程と、前記半導体素子
裏面を、前記半導体実装治具の加圧機構を用いて加圧す
る第６工程と、前記回路基板の真空吸着を解除し、前記
搬送用トレーと、前記回路基板と、前記半導体素子と、
前記加圧機構とを一体にして、前記絶縁樹脂を加熱硬化
する第７工程とを備えたことを特徴とする半導体装置の
製造方法である。
から第４のいずれかの本発明に記載の半導体実装治具を
用い、突起電極を有する半導体素子が、電極端子を有す
る回路基板上に、フリップチップ実装されるように配置
され、前記突起電極と前記電極端子とが電気的に接続し
た半導体装置の製造方法であって、前記回路基板を、前
記半導体実装治具の前記搬送用トレー上に載置する第１
工程と、前記搬送用トレーを、その搬送用トレーの貫通
孔が真空吸着テーブルと対向するように前記真空吸着テ
ーブル上に載置する第２工程と、前記貫通孔を介して前
記回路基板を真空吸着により固定する第３工程と、前記
回路基板上に前記半導体素子をフェースダウンにより実
装する第４工程と、前記回路基板と前記半導体素子との
隙間に絶縁樹脂を充填する第５工程と、前記半導体素子
裏面を、前記半導体実装治具の加圧機構を用いて加圧す
る第６工程と、前記回路基板の真空吸着を解除し、前記
搬送用トレーと、前記回路基板と、前記半導体素子と、
前記加圧機構とを一体にして、前記絶縁樹脂を加熱硬化
する第７工程とを備えたことを特徴とする半導体装置の
製造方法である。
【００２１】第６の本発明（請求項６に対応）は、第１
から第４のいずれかの本発明に記載の半導体実装治具を
用い、突起電極を有する半導体素子が、電極端子を有す
る回路基板上に、フリップチップ実装されるように配置
され、前記突起電極と前記電極端子とが電気的に接続し
た半導体装置の製造方法であって、前記回路基板を、前
記半導体実装治具の前記搬送用トレー上に載置する第１
工程と、前記搬送用トレーを、その搬送用トレーの貫通
孔が真空吸着テーブルと対向するように前記真空吸着テ
ーブル上に載置する第２工程と、前記貫通孔を介して前
記回路基板を真空吸着により固定する第３工程と、前記
半導体素子が有する突起電極に導電性接着剤を塗布し、
前記回路基板上に前記半導体素子をフェースダウンによ
り実装する第４工程と、前記半導体素子裏面を、前記半
導体実装治具の加圧機構を用いて加圧する第５工程と、
前記回路基板の真空吸着を解除し、前記搬送用トレー
と、前記回路基板と、前記半導体素子と、前記加圧機構
とを一体にして、前記導電性接着剤を加熱硬化する第６
工程と、前記回路基板と前記半導体素子との隙間に絶縁
樹脂を充填する第７工程と、前記絶縁樹脂を加熱硬化す
る第８工程とを備えたことを特徴とする半導体装置の製
造方法である。
から第４のいずれかの本発明に記載の半導体実装治具を
用い、突起電極を有する半導体素子が、電極端子を有す
る回路基板上に、フリップチップ実装されるように配置
され、前記突起電極と前記電極端子とが電気的に接続し
た半導体装置の製造方法であって、前記回路基板を、前
記半導体実装治具の前記搬送用トレー上に載置する第１
工程と、前記搬送用トレーを、その搬送用トレーの貫通
孔が真空吸着テーブルと対向するように前記真空吸着テ
ーブル上に載置する第２工程と、前記貫通孔を介して前
記回路基板を真空吸着により固定する第３工程と、前記
半導体素子が有する突起電極に導電性接着剤を塗布し、
前記回路基板上に前記半導体素子をフェースダウンによ
り実装する第４工程と、前記半導体素子裏面を、前記半
導体実装治具の加圧機構を用いて加圧する第５工程と、
前記回路基板の真空吸着を解除し、前記搬送用トレー
と、前記回路基板と、前記半導体素子と、前記加圧機構
とを一体にして、前記導電性接着剤を加熱硬化する第６
工程と、前記回路基板と前記半導体素子との隙間に絶縁
樹脂を充填する第７工程と、前記絶縁樹脂を加熱硬化す
る第８工程とを備えたことを特徴とする半導体装置の製
造方法である。
【００２２】第７の本発明（請求項７に対応）は、第１
から第４のいずれかの本発明に記載の半導体実装治具を
用い、突起電極を有する半導体素子が、電極端子を有す
る回路基板上に、フリップチップ実装されるように配置
され、前記突起電極と前記電極端子とが電気的に接続し
た半導体装置の製造方法であって、前記回路基板を、前
記半導体実装治具の前記搬送用トレー上に載置する第１
工程と、前記搬送用トレーを、その搬送用トレーの貫通
孔が真空吸着テーブルと対向するように前記真空吸着テ
ーブル上に載置する第２工程と、前記貫通孔を介して前
記回路基板を真空吸着により固定する第３工程と、前記
半導体素子が有する突起電極に導電性接着剤を塗布し、
前記回路基板上に前記半導体素子をフェースダウンによ
り実装する第４工程と、前記半導体素子裏面を、前記半
導体実装治具の加圧機構を用いて加圧する第５工程と、
前記回路基板の真空吸着を解除し、前記搬送用トレー
と、前記回路基板と、前記半導体素子と、前記加圧機構
とを一体にして、前記導電性接着剤を加熱硬化する第６
工程と、前記真空吸着テーブル上で前記搬送用トレーの
貫通孔を介して前記回路基板を真空吸着により固定後、
前記半導体素子の加圧保持を解除する第７工程と、前記
回路基板と前記半導体素子との隙間に絶縁樹脂を充填す
る第８工程と、前記半導体素子裏面を加圧保持する第９
工程と、前記回路基板の真空吸着を解除し、前記搬送用
トレーと、前記回路基板と、前記半導体素子と、前記加
圧機構とを一体にして、前記絶縁樹脂を加熱硬化する第
１０工程とを備えたことを特徴とする半導体装置の製造
方法である。
から第４のいずれかの本発明に記載の半導体実装治具を
用い、突起電極を有する半導体素子が、電極端子を有す
る回路基板上に、フリップチップ実装されるように配置
され、前記突起電極と前記電極端子とが電気的に接続し
た半導体装置の製造方法であって、前記回路基板を、前
記半導体実装治具の前記搬送用トレー上に載置する第１
工程と、前記搬送用トレーを、その搬送用トレーの貫通
孔が真空吸着テーブルと対向するように前記真空吸着テ
ーブル上に載置する第２工程と、前記貫通孔を介して前
記回路基板を真空吸着により固定する第３工程と、前記
半導体素子が有する突起電極に導電性接着剤を塗布し、
前記回路基板上に前記半導体素子をフェースダウンによ
り実装する第４工程と、前記半導体素子裏面を、前記半
導体実装治具の加圧機構を用いて加圧する第５工程と、
前記回路基板の真空吸着を解除し、前記搬送用トレー
と、前記回路基板と、前記半導体素子と、前記加圧機構
とを一体にして、前記導電性接着剤を加熱硬化する第６
工程と、前記真空吸着テーブル上で前記搬送用トレーの
貫通孔を介して前記回路基板を真空吸着により固定後、
前記半導体素子の加圧保持を解除する第７工程と、前記
回路基板と前記半導体素子との隙間に絶縁樹脂を充填す
る第８工程と、前記半導体素子裏面を加圧保持する第９
工程と、前記回路基板の真空吸着を解除し、前記搬送用
トレーと、前記回路基板と、前記半導体素子と、前記加
圧機構とを一体にして、前記絶縁樹脂を加熱硬化する第
１０工程とを備えたことを特徴とする半導体装置の製造
方法である。
【００２３】この製造方法によれば、例えば、前記回路
基板が初期的な反りやうねりを有している場合でも、真
空吸着により前記回路基板を平坦化状態にすることがで
き、また、導電性接着剤硬化プロセスおよび絶縁樹脂硬
化プロセスにおいても前記加圧機構により前記半導体素
子を介して接続部に荷重が加わるため、前記回路基板に
おける前記半導体素子実装部は平坦化されることによ
り、より確実に、より高品質な半導体装置を製造でき
る。
基板が初期的な反りやうねりを有している場合でも、真
空吸着により前記回路基板を平坦化状態にすることがで
き、また、導電性接着剤硬化プロセスおよび絶縁樹脂硬
化プロセスにおいても前記加圧機構により前記半導体素
子を介して接続部に荷重が加わるため、前記回路基板に
おける前記半導体素子実装部は平坦化されることによ
り、より確実に、より高品質な半導体装置を製造でき
る。
【００２４】
【発明の実施の形態】以下、本発明の半導体実装治具と
半導体装置の製造方法の実施の形態について、図に基づ
いて説明する。但し、本発明は、以下に具体的に示す実
施の形態に限定されるものではない。
半導体装置の製造方法の実施の形態について、図に基づ
いて説明する。但し、本発明は、以下に具体的に示す実
施の形態に限定されるものではない。
【００２５】（実施の形態１）実施の形態１における半
導体実装治具と半導体装置の製造方法について、図１〜
図４に基づいて説明する。図１は本発明の実施の形態１
の半導体実装冶具の加圧用プレート１１を示している。
図２〜図４は本発明の実施の形態１の半導体実装冶具を
使用した場合の半導体装置の製造プロセスの一例を示し
ている。
導体実装治具と半導体装置の製造方法について、図１〜
図４に基づいて説明する。図１は本発明の実施の形態１
の半導体実装冶具の加圧用プレート１１を示している。
図２〜図４は本発明の実施の形態１の半導体実装冶具を
使用した場合の半導体装置の製造プロセスの一例を示し
ている。
【００２６】本発明の実施の形態１の半導体実装冶具の
加圧用プレート１１を図１に示す。図１（ａ）は加圧用
プレート１１の上面図であり、図１（ｂ）は加圧用プレ
ート１１の断面図である。前記加圧用プレート１１は、
図１に示すように、半導体素子の面積よりも小さい凸状
の半導体素子加圧部１２を有することを特徴とする。図
中の１３はアライメントピン差込孔である。
加圧用プレート１１を図１に示す。図１（ａ）は加圧用
プレート１１の上面図であり、図１（ｂ）は加圧用プレ
ート１１の断面図である。前記加圧用プレート１１は、
図１に示すように、半導体素子の面積よりも小さい凸状
の半導体素子加圧部１２を有することを特徴とする。図
中の１３はアライメントピン差込孔である。
【００２７】本発明の実施の形態１の半導体装置の製造
方法について、図２〜図４に基づいて説明する。まず、
図２（ａ）に示すように、電極端子３を有する回路基板
４を搬送用トレー９上に配置し、真空吸着テーブル８上
で搬送用トレー９の孔を介して回路基板４を真空吸着に
より固定し、導電性材料からなる突起電極２に導電性接
着剤５を塗布する。その後、回路基板４上の所定の電極
端子３上に半導体素子１をフェースダウンにより実装す
る。なお、搬送用トレー９は本発明の実施の形態１の半
導体実装冶具の一部であって、搬送用トレー９には所定
の貫通孔が設けられている。
方法について、図２〜図４に基づいて説明する。まず、
図２（ａ）に示すように、電極端子３を有する回路基板
４を搬送用トレー９上に配置し、真空吸着テーブル８上
で搬送用トレー９の孔を介して回路基板４を真空吸着に
より固定し、導電性材料からなる突起電極２に導電性接
着剤５を塗布する。その後、回路基板４上の所定の電極
端子３上に半導体素子１をフェースダウンにより実装す
る。なお、搬送用トレー９は本発明の実施の形態１の半
導体実装冶具の一部であって、搬送用トレー９には所定
の貫通孔が設けられている。
【００２８】次に、図３（ｂ）に示すように、加圧用プ
レート１１を上からのせ、半導体素子１の裏面から荷重
をかけ、その後、真空吸着を解除する。このとき、加圧
用プレート１１はアライメントピン１０とアライメント
ピン差込孔１３とによって位置合わせされる。そして、
図３（ｃ）に示すように、搬送用トレー９、回路基板
４、半導体素子１、加圧用プレート１１を一体として、
導電性接着剤５を加熱硬化させる。
レート１１を上からのせ、半導体素子１の裏面から荷重
をかけ、その後、真空吸着を解除する。このとき、加圧
用プレート１１はアライメントピン１０とアライメント
ピン差込孔１３とによって位置合わせされる。そして、
図３（ｃ）に示すように、搬送用トレー９、回路基板
４、半導体素子１、加圧用プレート１１を一体として、
導電性接着剤５を加熱硬化させる。
【００２９】図４（ｄ）は導電性接着剤５を加熱硬化さ
せた後の半導体装置の製造プロセスを示している。図に
示すように、導電性接着剤５を加熱硬化させた後、再び
搬送用トレー９の孔を介して回路基板４を真空吸着によ
り固定し、加圧用プレート１１をはずす。次に、半導体
素子１と回路基板４との隙間に絶縁樹脂６を毛細管現象
を利用して充填する。そして、絶縁樹脂６充填後、図４
（ｅ）に示すように、加圧用プレート１１を上からの
せ、半導体素子１の裏面から荷重をかけ、その後、真空
吸着を解除し、搬送用トレー９、回路基板４、半導体素
子１、加圧用プレート１１を一体として、絶縁樹脂６を
加熱硬化させる。
せた後の半導体装置の製造プロセスを示している。図に
示すように、導電性接着剤５を加熱硬化させた後、再び
搬送用トレー９の孔を介して回路基板４を真空吸着によ
り固定し、加圧用プレート１１をはずす。次に、半導体
素子１と回路基板４との隙間に絶縁樹脂６を毛細管現象
を利用して充填する。そして、絶縁樹脂６充填後、図４
（ｅ）に示すように、加圧用プレート１１を上からの
せ、半導体素子１の裏面から荷重をかけ、その後、真空
吸着を解除し、搬送用トレー９、回路基板４、半導体素
子１、加圧用プレート１１を一体として、絶縁樹脂６を
加熱硬化させる。
【００３０】なお、上述した実施の形態１では、搬送用
トレー９にアライメントピン１０が設けられており、加
圧用プレート１１にアライメントピン差込孔１３が設け
られているとしたが、加圧用プレート１１に、搬送用ト
レー９のアライメントピン１０と嵌合する穴が設けられ
ていてもよい。また、搬送用トレー９側に貫通孔または
穴が設けられており、加圧用プレート１１側に搬送用ト
レー９側の貫通孔または穴と嵌合するピンが設けられて
いてもよい。
トレー９にアライメントピン１０が設けられており、加
圧用プレート１１にアライメントピン差込孔１３が設け
られているとしたが、加圧用プレート１１に、搬送用ト
レー９のアライメントピン１０と嵌合する穴が設けられ
ていてもよい。また、搬送用トレー９側に貫通孔または
穴が設けられており、加圧用プレート１１側に搬送用ト
レー９側の貫通孔または穴と嵌合するピンが設けられて
いてもよい。
【００３１】また、上述した実施の形態１の半導体実装
治具の加圧用プレート１１に設けられている半導体素子
加圧部１２は、弾性体であることが好ましい。半導体素
子加圧部１２が弾性体であれば、例えば治具の加工精度
や半導体素子実装後の半導体装置の高さにばらつきが生
じた場合でもそれを吸収し、確実に半導体素子を加圧す
ることができる。
治具の加圧用プレート１１に設けられている半導体素子
加圧部１２は、弾性体であることが好ましい。半導体素
子加圧部１２が弾性体であれば、例えば治具の加工精度
や半導体素子実装後の半導体装置の高さにばらつきが生
じた場合でもそれを吸収し、確実に半導体素子を加圧す
ることができる。
【００３２】また、上述した実施の形態１では、導電性
接着剤５を加熱硬化させた後に図４（ｄ）に示すよう
に、再び搬送用トレー９の孔を介して回路基板４を真空
吸着により固定し、半導体素子１と回路基板４との隙間
に絶縁樹脂６を充填して、加圧用プレート１１を用いて
半導体素子１の裏面から荷重をかけ、その後真空吸着を
解除し、搬送用トレー９、回路基板４、半導体素子１、
加圧用プレート１１を一体として、絶縁樹脂６を加熱硬
化させるとした。しかしながら、導電性接着剤５を加熱
硬化させた後に、真空吸着を解除して半導体素子１と回
路基板４との隙間に絶縁樹脂６を充填し、その絶縁樹脂
６を加熱硬化させるとしてもよい。
接着剤５を加熱硬化させた後に図４（ｄ）に示すよう
に、再び搬送用トレー９の孔を介して回路基板４を真空
吸着により固定し、半導体素子１と回路基板４との隙間
に絶縁樹脂６を充填して、加圧用プレート１１を用いて
半導体素子１の裏面から荷重をかけ、その後真空吸着を
解除し、搬送用トレー９、回路基板４、半導体素子１、
加圧用プレート１１を一体として、絶縁樹脂６を加熱硬
化させるとした。しかしながら、導電性接着剤５を加熱
硬化させた後に、真空吸着を解除して半導体素子１と回
路基板４との隙間に絶縁樹脂６を充填し、その絶縁樹脂
６を加熱硬化させるとしてもよい。
【００３３】さらに、上述した実施の形態１では、図２
（ａ）に示すように、突起電極２に導電性接着剤５を塗
布するとしたが、突起電極２には導電性接着剤５を塗布
するものと限定することはない。その場合、搬送用トレ
ー９上に配置されている回路基板４上に半導体素子１を
フェースダウンにより実装した後、回路基板４と半導体
素子１との隙間に絶縁樹脂を充填して、半導体素子１裏
面を、加圧用プレート１１を用いて加圧する。そして、
真空吸着を解除し、搬送用トレー９と、回路基板４と、
半導体素子１と、加圧用プレート１１とを一体にして、
絶縁樹脂を加熱硬化する。
（ａ）に示すように、突起電極２に導電性接着剤５を塗
布するとしたが、突起電極２には導電性接着剤５を塗布
するものと限定することはない。その場合、搬送用トレ
ー９上に配置されている回路基板４上に半導体素子１を
フェースダウンにより実装した後、回路基板４と半導体
素子１との隙間に絶縁樹脂を充填して、半導体素子１裏
面を、加圧用プレート１１を用いて加圧する。そして、
真空吸着を解除し、搬送用トレー９と、回路基板４と、
半導体素子１と、加圧用プレート１１とを一体にして、
絶縁樹脂を加熱硬化する。
【００３４】以上のように本実施の形態の半導体実装冶
具は、例えば、回路基板が初期的な反りやうねりを有し
ている場合でも、真空吸着によって回路基板を平坦化す
る事ができ、また、導電性接着剤硬化プロセスおよび絶
縁樹脂硬化プロセスにおいても、加圧保持機構により半
導体素子を介して接続部に荷重が加わるため、回路基板
における半導体素子実装部は平坦な状態を保つことがで
きる。つまり、本実施の形態の半導体実装冶具により、
半導体装置製造プロセス全体にわたり回路基板の平坦化
状態が保たれるようになり、より安定性に優れ、高品質
な半導体装置を製造する事ができる。
具は、例えば、回路基板が初期的な反りやうねりを有し
ている場合でも、真空吸着によって回路基板を平坦化す
る事ができ、また、導電性接着剤硬化プロセスおよび絶
縁樹脂硬化プロセスにおいても、加圧保持機構により半
導体素子を介して接続部に荷重が加わるため、回路基板
における半導体素子実装部は平坦な状態を保つことがで
きる。つまり、本実施の形態の半導体実装冶具により、
半導体装置製造プロセス全体にわたり回路基板の平坦化
状態が保たれるようになり、より安定性に優れ、高品質
な半導体装置を製造する事ができる。
【００３５】
【発明の効果】以上説明したところから明らかなよう
に、本発明は、半導体素子と回路基板とが、確実に安定
して電気的に接続した高品質の半導体装置を製造するた
めの、半導体実装治具と半導体装置の製造方法とを提供
することができる。
に、本発明は、半導体素子と回路基板とが、確実に安定
して電気的に接続した高品質の半導体装置を製造するた
めの、半導体実装治具と半導体装置の製造方法とを提供
することができる。
【図１】本発明の実施の形態１の半導体実装冶具の加圧
用プレートの構成図である。
用プレートの構成図である。
【図２】本発明の実施の形態１の半導体実装冶具を使用
した場合の半導体装置の製造プロセスを示す第１図であ
る。
した場合の半導体装置の製造プロセスを示す第１図であ
る。
【図３】本発明の実施の形態１の半導体実装冶具を使用
した場合の半導体装置の製造プロセスを示す第２図であ
る。
した場合の半導体装置の製造プロセスを示す第２図であ
る。
【図４】本発明の実施の形態１の半導体実装冶具を使用
した場合の半導体装置の製造プロセスを示す第３図であ
る。
した場合の半導体装置の製造プロセスを示す第３図であ
る。
【図５】半導体装置の構成を示す平面図である。
【図６】半導体装置の構成を示す断面図である。
【図７】従来の半導体装置の製造プロセスを示す図であ
る。
る。
【図８】その他の従来の半導体装置の構成を示す断面図
である。
である。
【図９】その他の従来の半導体装置の構成を示す断面図
である。
である。
１，１０１ 半導体素子 ２，１０２ 突起電極 ３，１０３ 電極端子 ４，１０４ 回路基板 ５，１０５ 導電性接着剤 ６，１０６ 絶縁樹脂 ８，１０８ 真空吸着テーブル ９ 搬送用トレー １０ アライメントピン １１ 加圧用プレート １２ 半導体素子加圧部 １３ アライメントピン差込孔 １０７ 電気的結合層
Claims (7)
- 【請求項１】 突起電極を有する半導体素子が、電極端
子を有する回路基板上に、フリップチップ実装されるよ
うに配置され、前記突起電極と前記電極端子とが電気的
に接続した半導体装置を製造するための治具であって、 所定の貫通孔を有し前記回路基板が載置される搬送用ト
レーと、前記回路基板上に実装された前記半導体素子を
加圧する加圧機構とを備えたことを特徴とする半導体実
装治具。 - 【請求項２】 前記加圧機構は、前記半導体素子よりも
小さい面積を有する、前記搬送用トレー側に凸の凸部を
持つ加圧用プレートを有することを特徴とする請求項１
に記載の半導体実装治具。 - 【請求項３】 前記搬送用トレーは、所定の位置の前記
半導体素子との対向面側に第１凸部を有しており、また
は、所定の位置に第１孔もしくは第１穴を有しており、 前記加圧機構は、前記第１凸部または、前記第１孔もし
くは前記第１穴と嵌合することができる第２孔もしくは
第２穴、または第２凸部を持つ加圧用プレートを有して
いることを特徴とする請求項１または２に記載の半導体
実装治具。 - 【請求項４】 前記搬送用トレーは、その搬送用トレー
の貫通孔を介して前記回路基板を真空吸着するための真
空吸着テーブルに載置されることを特徴とする請求項１
から３のいずれかに記載の半導体実装治具。 - 【請求項５】 請求項１から４のいずれかに記載の半導
体実装治具を用い、突起電極を有する半導体素子が、電
極端子を有する回路基板上に、フリップチップ実装され
るように配置され、前記突起電極と前記電極端子とが電
気的に接続した半導体装置の製造方法であって、 前記回路基板を、前記半導体実装治具の前記搬送用トレ
ー上に載置する第１工程と、 前記搬送用トレーを、その搬送用トレーの貫通孔が真空
吸着テーブルと対向するように前記真空吸着テーブル上
に載置する第２工程と、 前記貫通孔を介して前記回路基板を真空吸着により固定
する第３工程と、 前記回路基板上に前記半導体素子をフェースダウンによ
り実装する第４工程と、 前記回路基板と前記半導体素子との隙間に絶縁樹脂を充
填する第５工程と、 前記半導体素子裏面を、前記半導体実装治具の加圧機構
を用いて加圧する第６工程と、 前記回路基板の真空吸着を解除し、前記搬送用トレー
と、前記回路基板と、前記半導体素子と、前記加圧機構
とを一体にして、前記絶縁樹脂を加熱硬化する第７工程
とを備えたことを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１から４のいずれかに記載の半導
体実装治具を用い、突起電極を有する半導体素子が、電
極端子を有する回路基板上に、フリップチップ実装され
るように配置され、前記突起電極と前記電極端子とが電
気的に接続した半導体装置の製造方法であって、 前記回路基板を、前記半導体実装治具の前記搬送用トレ
ー上に載置する第１工程と、 前記搬送用トレーを、その搬送用トレーの貫通孔が真空
吸着テーブルと対向するように前記真空吸着テーブル上
に載置する第２工程と、 前記貫通孔を介して前記回路基板を真空吸着により固定
する第３工程と、 前記半導体素子が有する突起電極に導電性接着剤を塗布
し、前記回路基板上に前記半導体素子をフェースダウン
により実装する第４工程と、 前記半導体素子裏面を、前記半導体実装治具の加圧機構
を用いて加圧する第５工程と、 前記回路基板の真空吸着を解除し、前記搬送用トレー
と、前記回路基板と、前記半導体素子と、前記加圧機構
とを一体にして、前記導電性接着剤を加熱硬化する第６
工程と、 前記回路基板と前記半導体素子との隙間に絶縁樹脂を充
填する第７工程と、 前記絶縁樹脂を加熱硬化する第８工程とを備えたことを
特徴とする半導体装置の製造方法。 - 【請求項７】 請求項１から４のいずれかに記載の半導
体実装治具を用い、突起電極を有する半導体素子が、電
極端子を有する回路基板上に、フリップチップ実装され
るように配置され、前記突起電極と前記電極端子とが電
気的に接続した半導体装置の製造方法であって、 前記回路基板を、前記半導体実装治具の前記搬送用トレ
ー上に載置する第１工程と、 前記搬送用トレーを、その搬送用トレーの貫通孔が真空
吸着テーブルと対向するように前記真空吸着テーブル上
に載置する第２工程と、 前記貫通孔を介して前記回路基板を真空吸着により固定
する第３工程と、 前記半導体素子が有する突起電極に導電性接着剤を塗布
し、前記回路基板上に前記半導体素子をフェースダウン
により実装する第４工程と、 前記半導体素子裏面を、前記半導体実装治具の加圧機構
を用いて加圧する第５工程と、 前記回路基板の真空吸着を解除し、前記搬送用トレー
と、前記回路基板と、前記半導体素子と、前記加圧機構
とを一体にして、前記導電性接着剤を加熱硬化する第６
工程と、 前記真空吸着テーブル上で前記搬送用トレーの貫通孔を
介して前記回路基板を真空吸着により固定後、前記半導
体素子の加圧保持を解除する第７工程と、 前記回路基板と前記半導体素子との隙間に絶縁樹脂を充
填する第８工程と、 前記半導体素子裏面を加圧保持する第９工程と、 前記回路基板の真空吸着を解除し、前記搬送用トレー
と、前記回路基板と、前記半導体素子と、前記加圧機構
とを一体にして、前記絶縁樹脂を加熱硬化する第１０工
程とを備えたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32473699A JP2001144139A (ja) | 1999-11-15 | 1999-11-15 | 半導体実装治具と半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32473699A JP2001144139A (ja) | 1999-11-15 | 1999-11-15 | 半導体実装治具と半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144139A true JP2001144139A (ja) | 2001-05-25 |
Family
ID=18169124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32473699A Pending JP2001144139A (ja) | 1999-11-15 | 1999-11-15 | 半導体実装治具と半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7571538B2 (en) * | 2001-10-19 | 2009-08-11 | Fujitsu Microelectronics Limited | Vacuum fixing jig for semiconductor device |
-
1999
- 1999-11-15 JP JP32473699A patent/JP2001144139A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7571538B2 (en) * | 2001-10-19 | 2009-08-11 | Fujitsu Microelectronics Limited | Vacuum fixing jig for semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6072122A (en) | Multi-chip packaging structure having chips sealably mounted on opposing surfaces of substrates | |
| US20050142691A1 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| JP2003068931A (ja) | 半導体パッケージ及びその製造方法 | |
| TWI228806B (en) | Flip chip package | |
| US7663254B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| JP2001007472A (ja) | 電子回路装置およびその製造方法 | |
| JP2002270717A (ja) | 半導体装置 | |
| JP2014107554A (ja) | 積層型半導体パッケージ | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| US8822836B2 (en) | Bonding sheet, electronic circuit device and its manufacturing method | |
| JP2001144139A (ja) | 半導体実装治具と半導体装置の製造方法 | |
| JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
| JP2002289735A (ja) | 半導体装置 | |
| US20040075990A1 (en) | Packaging integrated circuits with adhesive posts | |
| JP3906914B2 (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JPH11340352A (ja) | 実装構造体 | |
| JP2002313843A (ja) | 接続装置 | |
| JP2002170850A (ja) | 電子部品実装構造体とその製造方法 | |
| JP2001332581A (ja) | 半導体実装治具、および半導体装置製造方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007096087A (ja) | 半導体装置の製造方法 | |
| JP2001308230A (ja) | 半導体装置 | |
| TWI283448B (en) | Method for embedding a chip in a core substrate |