KR20050053020A - 기판의 첩부방법 - Google Patents

기판의 첩부방법 Download PDF

Info

Publication number
KR20050053020A
KR20050053020A KR1020040099727A KR20040099727A KR20050053020A KR 20050053020 A KR20050053020 A KR 20050053020A KR 1020040099727 A KR1020040099727 A KR 1020040099727A KR 20040099727 A KR20040099727 A KR 20040099727A KR 20050053020 A KR20050053020 A KR 20050053020A
Authority
KR
South Korea
Prior art keywords
substrate
adhesive
semiconductor wafer
adhesive liquid
support plate
Prior art date
Application number
KR1020040099727A
Other languages
English (en)
Other versions
KR101043486B1 (ko
Inventor
미야나리아쯔시
도이고스케
미야기겐
이나오요시히로
미스미고이치
Original Assignee
도쿄 오카 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄 오카 고교 가부시키가이샤 filed Critical 도쿄 오카 고교 가부시키가이샤
Publication of KR20050053020A publication Critical patent/KR20050053020A/ko
Application granted granted Critical
Publication of KR101043486B1 publication Critical patent/KR101043486B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Abstract

반도체 웨이퍼 등의 기판을 박판화할 때, 기판의 갈라짐이나 크랙이 생기기 어려운 기판의 첩부방법을 제공한다.
반도체 웨이퍼(W)의 회로(소자) 형성면에 접착제액을 도포하고, 이 접착제액을 예비 건조시켜서 유동성을 저감시켜, 접착제층(1)로서의 형상 유지를 가능하게 한다. 예비 건조에는 오븐을 사용해서 예를 들면 80℃에서 5분간 가열한다. 접착제층(1)의 두께는 반도체 웨이퍼(W)의 표면에 형성한 회로의 요철에 따라 결정한다. 그 다음, 소정 두께의 접착제층(1)이 형성된 반도체 웨이퍼(W)에 서포트 플레이트(2)를 첩부한다.

Description

기판의 첩부방법{Substrate attaching method}
본 발명은 반도체 웨이퍼 등의 기판을 연삭(硏削)하여 박판화할 때, 해당 기판을 서포트 플레이트에 첩부하는 방법에 관한 것이다.
IC 카드나 휴대전화의 박형화(薄型化), 소형화, 경량화가 요구되고 있어, 이 요구를 충족시키기 위해서는 삽입되는 반도체 칩에 대해서도 두께가 얇은 반도체 칩으로 해야만 한다. 이 때문에 반도체 칩을 형성하는 웨이퍼의 두께는 현재 상태로는 125 ㎛~150 ㎛이지만, 차세대 칩용으로는 반도체 웨이퍼의 두께를 25 ㎛~50 ㎛로 해야만 한다고 말하고 있다.
반도체 웨이퍼의 박판화에는 종래부터 도 6에 나타내는 공정을 거치고 있다. 즉, 반도체 웨이퍼의 회로(소자) 형성면(A면)에 보호 테이프를 첩부하고, 이것을 반전(反轉)하여 반도체 웨이퍼의 이면(裏面)(B면)을 그라인더로 연삭(硏削)하여 박판화하고, 이 박판화된 반도체 웨이퍼의 이면을 다이싱 프레임에 유지(保持)되어 있는 다이싱 테이프 위에 고정하여, 이 상태에서 반도체 웨이퍼의 회로(소자) 형성면(A면)을 덮고 있는 보호 테이프를 박리한 후, 다이싱장치에 의해 각 칩마다 분리하도록 하고 있다.
상기한 방법은 특허문헌 1에 개시되어 있다. 또한, 특허문헌 1에 있어서는 보호 테이프로서 내열성 보호 테이프의 한쪽 끝에 강점착 테이프를 점착하여 잡아당겨 박리하도록 하고 있다.
또 특허문헌 2에는 보호 테이프 대신에 질화알루미늄-질화붕소 기공(氣孔) 소결체에 래더형(ladder type) 실리콘 올리고머를 함침시킨 보호기판을 사용하여, 이 보호 기판과 반도체 웨이퍼를 열가소성 필름을 사용해서 접착하는 내용이 개시되어 있다.
또 특허문헌 3에는 보호 기판으로서 반도체 웨이퍼와 실질적으로 동일한 열팽창률의 알루미나, 질화알루미늄, 질화붕소, 탄화규소 등의 재료를 사용하고, 또한 보호 기판과 반도체 웨이퍼를 접착하는 접착제로서 폴리이미드 등의 열가소성 수지를 사용하고, 이 접착제의 적용법으로서 두께 10~100 ㎛의 필름으로 하는 방법 또는 접착제 수지 용액을 스핀코팅하고 건조시켜 20 ㎛ 이하의 필름으로 하는 방법이 제안되어 있다.
[특허문헌 1] 일본국 특허공개 제2002-270676호 공보 단락(0035)
[특허문헌 2] 일본국 특허공개 제2002-203821호 공보 단락(0018)
[특허문헌 3] 일본국 특허공개 제2001-77304호 공보 단락(0010), (0017)
특허문헌 1에 개시되는 바와 같이 보호 테이프를 사용하면, 박리시에 반도체 웨이퍼에 갈라짐이나 크랙이 생기기 쉽다. 또한 보호 테이프만으로는 반도체 웨이퍼를 지지할 수 없기 때문에, 반송은 사람 손에 의해 행해야만 하므로 자동화할 수 없다.
특허문헌 2나 특허문헌 3에 개시되는 바와 같이, 보호 테이프 대신에 알루미나, 질화알루미늄, 질화붕소, 탄화규소 등을 보호 기판(서포트 플레이트)으로서 사용하면, 핸들링이나 반송의 자동화가 가능해진다. 그러나, 보호 기판과 반도체 웨이퍼를 일단 건조한 열가소성 필름을 접착수단으로서 사용하고 있다. 이 때문에, 열가소성 필름을 부드럽게 하기 위한 가열공정이 필요해지고, 또한 필름형상의 접착재를 사용하면 접착강도에 부분적인 편차가 발생하여, 연삭시에 박리되거나, 반대로 다이싱시에 박리되기 어려운 개소가 나타나는 등의 결점이 있다.
상기 과제를 해결하기 위해 본 발명의 기판의 첩부방법은, 기판의 회로 형성면에 접착제액을 도포한 후, 해당 접착제액을 예비 건조시켜서 접착제층으로서의 형상 유지를 가능하게 하고, 이어서 서포트 플레이트를 상기 접착제층에 밀어 부착하여 일체화하고, 이 밀어 부착함과 동시에 또는 밀어 부착함이 종료된 후에, 상기 접착제층을 건조시키도록 하였다.
일단, 예비 건조시킴으로써 접착제층의 막두께 조절을 용이하게 행할 수 있다. 또한, 필요한 두께를 얻기 위해, 접착제액의 도포와 예비 건조를 복수회 반복하도록 해도 된다.
접착제로서는 연마시에 물을 사용하기 때문에 비수용성 고분자화합물이 바람직하고, 또한 DAF(다이 어태치 필름(die attach film))의 첩부 등의 고온처리공정이 있기 때문에 연화점이 높은 것이 바람직하다. 이상의 점을 고려하면, 노볼락 수지, 에폭시 수지, 아미드 수지, 실리콘 수지, 아크릴 수지, 우레탄 수지, 폴리스티렌, 폴리비닐에테르, 폴리초산비닐 및 그의 변성물 또는 그들의 혼합물을 용제에 용해한 것을 들 수 있다. 그 중에서도 아크릴계 수지재료는 200℃ 이상의 내열성이 있어, 발생하는 가스도 적고, 크랙이 발생하기 어렵기 때문에 바람직하다. 또한 노볼락 수지도 부유물(scum)이 적고, 내열성, 발생 가스량 및 크랙의 발생에 대해서는 아크릴계 수지재료에 떨어지지만, 연화점이 높고, 접착 후의 박리에 대해서도 용제 박리가 용이한 점에서 바람직하다. 이것에 추가로 성막시의 크랙 방지에 가소제를 혼합해도 된다.
또한, 상기 접착제라면 상기 예비 건조공정의 온도를 200℃ 이하(40~200℃), 상기 건조공정의 온도를 300℃ 이하(40~300℃)로 할 수 있다.
또한, 용제로서는 상기 물질을 용해할 수 있고, 또한 균일하게 웨이퍼에 성막할 수 있는 것이 바람직하고, 예를 들면 아세톤, 메틸에틸케톤, 시클로헥산, 메틸이소아밀케톤, 2-헵타논 등의 케톤류; 에틸렌글리콜, 프로필렌글리콜, 디에틸렌글리콜, 에틸렌글리콜 모노아세테이트, 프로필렌글리콜 모노아세테이트, 디에틸렌글리콜 모노아세테이트 또는 이들의 모노메틸에테르, 모노에틸에테르, 모노프로필에테르, 모노부틸에테르 또는 모노페닐에테르 등의 다가 알코올류 및 그의 유도체; 디옥산과 같은 환식(環式) 에테르류; 및 젖산 에틸, 초산 메틸, 초산 에틸, 초산 부틸, 피루빈산 메틸, 피루빈산 에틸, 메톡시프로피온산 메틸, 에톡시프로피온산 에틸 등의 에스테르류, 벤젠, 톨루엔, 크실렌 등의 방향족 탄화수소류를 들 수 있다. 이들은 단독으로 사용해도 되고, 2종류 이상을 혼합해서 사용해도 된다. 특히 에틸렌글리콜, 프로필렌글리콜, 디에틸렌글리콜, 에틸렌글리콜 모노아세테이트, 프로필렌글리콜 모노아세테이트, 디에틸렌글리콜 모노아세테이트 또는 이들의 모노메틸에테르, 모노에틸에테르, 모노프로필에테르, 모노부틸에테르 또는 모노페닐에테르 등의 다가 알코올류 및 그의 유도체가 바람직하다. 또한 막두께의 균일성을 향상시키기 위해 이들에 활성제를 첨가해도 된다.
또한 접착제를 제거하기 위한 박리액으로서는, 상기 용제에 더하여 메탄올, 에탄올, 프로판올, 이소프로판올, 부탄올 등의 1가 알코올류, γ-부티로락톤 등의 고리형상 락톤류, 디에틸에테르나 아니솔 등의 에테르류, 디메틸포름알데히드, 디메틸아세트알데히드 등을 사용해도 된다. 특히 바람직한 것은 비교적으로 안전하게 취급할 수 있는 메탄올을 들 수 있다.
또한, 사용하는 서포트 플레이트로서는 두께방향으로 다수의 관통구멍을 갖는 것이 바람직하다. 이러한 구조의 서포트 플레이트로 함으로써, 접착제의 일부가 관통구멍에 들어가 접합이 강고해지는 동시에, 박리시에 해당 관통구멍으로부터 알코올을 공급할 수 있다.
또한, 반도체 웨이퍼 등의 기판의 회로 형성면에 접착제액을 스핀 코터로 도포하면, 바깥둘레부분에 한층 높아진 비드부분이 생기는 경우가 있다. 이 경우에는, 해당 접착제액을 예비 건조하기 전에, 비드부분을 용제에 의해 제거하는 것이 바람직하다.
이하에 본 발명의 실시형태를 첨부하는 도면을 토대로 하여 설명한다. 도 1은 본 발명의 반도체 웨이퍼의 첩부방법을 삽입한 반도체 웨이퍼의 박판화공정을 설명한 도면이다.
본 발명에 있어서는 먼저, 반도체 웨이퍼(W)의 회로(소자) 형성면에 접착제액을 도포한다. 도포에는 예를 들면 스피너(spinner)를 사용한다. 접착제액으로서는 아크릴계 수지 또는 노볼락형 페놀 수지계 재료로 한다.
이어서, 상기 접착제액을 예비 건조시켜서 유동성을 저감시켜, 접착제층(1)로서의 형상 유지를 가능하게 한다. 예비 건조에는 오븐을 사용해서 예를 들면 80℃에서 5분간 가열한다. 접착제층(1)의 두께는 반도체 웨이퍼(W)의 표면에 형성한 회로의 요철에 따라 결정한다. 또한, 1회의 도포로는 필요한 두께를 얻을 수 없는 경우에는, 도포와 예비 건조를 복수회 반복해서 행한다. 이 경우, 최상층(最上層) 이외의 접착제층의 예비 건조는 접착제에 유동성을 남기지 않도록 건조의 정도를 강하게 한다.
또한, 스피너를 사용하여 접착제액을 도포한 경우에는, 도 2에 나타내는 바와 같이 예비 건조 후에도 반도체 웨이퍼(W)의 에지부에는 볼록함이 생겨 있다. 이 볼록함에 대해서는 후공정의 압력으로 부셔도 되지만, 처리액으로 볼록한 부분을 제거해도 된다.
이상 설명한 바에 따라 소정 두께의 접착제층(1)이 형성된 반도체 웨이퍼(W)에 서포트 플레이트(2)를 첩부한다. 서포트 플레이트(2)는 도 3에 나타내는 바와 같이 반도체 웨이퍼(W) 보다도 약간 큰 직경으로, 두께 0.5 mm의 철-니켈 합금(니켈 36%의 36 인버)을 사용하여, Φ 0.5 mm의 관통구멍(3)이 0.7 mm 피치로 형성되고, 더욱이 바깥 가장자리부분은 관통구멍이 없는 평탄부(4)로 하고 있다.
상기 서포트 플레이트(2)를 반도체 웨이퍼(W)의 접착제층(1) 위에 겹치고, 도 4에 나타내는 첩부기(5)를 사용하여 첩부한다.
첩부기(5)는 보텀 플레이트(51) 위쪽에 탑 플레이트(52)를 배치하고, 이 탑 플레이트(52)를 모터(53)를 구동함으로써 승강시키도록 하고, 또한 탑 플레이트(52)의 아랫면에는 세라믹스의 소결판(54)를 설치하고, 이 소결판(54)에 배기관(55)를 접속하고 있다.
이 첩부기(5)를 사용해서 첩부하기 위해서는, 보텀 플레이트(51) 위에 반도체 웨이퍼(W)가 아래, 서포트 플레이트(2)가 위가 되도록 세팅하여, 모터(53)을 구동해서 탑 플레이트(52)를 하강시키고, 소결판(54)를 서포트 플레이트(2)에 밀어 부착한다. 이 때, 동시에 가열(200℃ 이하)을 행하여 접착제층(1) 중의 용제를 소결판(54) 및 배기관(55)를 매개로 하여 제거해도 된다.
그 다음, 첩부기(5)로부터 일체화된 반도체 웨이퍼(W)와 서포트 플레이트(2)를 떼어내고, 반도체 웨이퍼(W)의 이면(B면)을 그라인더(10)으로 연삭하여, 반도체 웨이퍼(W)를 박판화한다. 또한, 연삭시에는 그라인더(10)과 반도체 웨이퍼(W) 사이에 생기는 마찰열을 억제하기 위해 물을 반도체 웨이퍼(W)의 이면에 공급하면서 행한다. 여기에서, 상기 접착제는 물에 불용(알코올에 가용)인 것을 선정하고 있기 때문에, 연삭시에 반도체 웨이퍼(W)로부터 서포트 플레이트(2)가 박리되는 경우가 없다.
이 박판화된 반도체 웨이퍼(W)의 이면(B면)에 필요에 따라 회로 등을 형성한 후, 해당 이면을 다이싱 테이프(11) 위에 고정한다. 이 다이싱 테이프(11)은 점착성을 갖는 동시에 프레임(12)에 유지되어 있다.
그 다음, 도 5에 나타내는 바와 같이, 서포트 플레이트(2)의 위에서 알코올(특히 저분자 알코올)을 부어 접착제층(1)을 용해해서 제거한다. 이 경우, 프레임(12)를 도시하지 않는 스피너로 회전시킴으로써, 알코올을 단시간 중에 접착제층(1)의 전면에 골고루 퍼지게 할 수 있다.
이어서, 서포트 플레이트(2)를 떼어낸 후, 다이싱장치(13)에 의해 반도체 웨이퍼(W)를 칩 사이즈로 절단한다. 절단 후에는 다이싱 테이프(11)에 자외선을 조사하고, 다이싱 테이프(11)의 점착력을 저하시켜 절단한 칩을 떼어낸다.
본 발명에 의하면, 반도체 웨이퍼 등의 기판을 박판화할 때, 테이프가 아니라 강성(剛性)을 갖는 서포트 플레이트로 지지하도록 하였기 때문에, 핸들링이나 반송의 자동화가 가능해진다. 또한 기판과 서포트 플레이트를 접착할 때, 접착제액을 기판 표면에 도포한 후에 예비 건조시키도록 하였기 때문에, 접착제층의 두께를 조절할 수 있고, 또한 접착 강도도 면내에서 균일해진다.
도 1은 본 발명의 반도체 웨이퍼의 첩부방법을, 그 일부에 삽입한 반도체 웨이퍼의 박판화공정을 설명한 도면이다.
도 2는 예비 건조 후의 반도체 웨이퍼의 에지(edge)부의 접착제의 볼록함을 설명한 도면이다.
도 3은 서포트 플레이트의 단면도이다.
도 4는 첩부기의 개략도이다.
도 5는 서포트 플레이트의 위에서 알코올을 공급하고 있는 상태를 나타내는 도면이다.
도 6은 종래의 반도체 웨이퍼의 박판화공정을 설명한 도면이다.
[부호의 설명]
1…접착제층, 2…서포트 플레이트(support plate), 3…관통구멍(貫通穴), 4…평탄부, 5…첩부기(貼付機), 10…그라인더(grinder), 11…다이싱 테이프(dicing tape), 12…프레임, 13…다이싱장치, 51…보텀 플레이트(bottom plate), 52…탑 플레이트(top plate), 53…모터, 54…소결판(燒結板), 55…배기관, W…반도체 웨이퍼.

Claims (8)

  1. 연삭에 의해 반도체 웨이퍼 등의 기판을 박판화하는 공정에 앞서, 상기 기판의 회로 형성면을 서포트 플레이트에 첩부하는 방법으로서, 기판의 회로 형성면에 접착제액을 도포한 후, 해당 접착제액을 예비 건조시켜 접착제층으로서의 형상 유지를 가능하게 하고, 이어서 서포트 플레이트를 상기 접착제층에 밀어 부착하여 일체화하고, 이 밀어 부착함과 동시에 또는 밀어 부착함이 종료된 후에, 상기 접착제층을 건조시키는 것을 특징으로 하는 기판의 첩부방법.
  2. 제1항의 기판의 첩부방법에 있어서, 상기 접착제액으로서 노볼락형 페놀 수지계 재료를 사용하는 것을 특징으로 하는 기판의 첩부방법.
  3. 제1항의 기판의 첩부방법에 있어서, 상기 서포트 플레이트로서 두께방향으로 다수의 관통구멍을 갖는 것을 사용하고, 또한 상기 예비 건조에서는 밀어 눌렀을 때에 상기 관통구멍으로부터 접착제가 스며 나오지 않을 때까지 건조시키는 것을 특징으로 하는 기판의 첩부방법.
  4. 제1항의 기판의 첩부방법에 있어서, 상기 접착제층을 두껍게 하기 위해 접착제액의 도포와 예비 건조를 복수회 반복하는 것을 특징으로 하는 기판의 첩부방법.
  5. 제1항의 기판의 첩부방법에 있어서, 상기 예비 건조공정의 온도는 200℃ 이하, 상기 건조공정의 온도는 300℃ 이하로 하는 것을 특징으로 하는 기판의 첩부방법.
  6. 제1항의 기판의 첩부방법에 있어서, 상기 접착제는 알코올 또는 케톤에 가용성인 것을 특징으로 하는 기판의 첩부방법.
  7. 제1항의 기판의 첩부방법에 있어서, 상기 기판의 회로 형성면에 접착제액을 도포한 후, 해당 접착제액을 예비 건조하기 전에 기판의 바깥둘레부분에 형성된 접착제액의 비드부분을 용제에 의해 제거하는 것을 특징으로 하는 기판의 첩부방법.
  8. 제1항의 기판의 첩부방법에 있어서, 상기 접착제액으로서 아크릴계 수지재료를 사용하는 것을 특징으로 하는 기판의 첩부방법.
KR1020040099727A 2003-12-01 2004-12-01 기판의 첩부방법 KR101043486B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00402200 2003-12-01
JP2003402200 2003-12-01
JPJP-P-2004-00343477 2004-11-29
JP2004343477A JP2005191550A (ja) 2003-12-01 2004-11-29 基板の貼り付け方法

Publications (2)

Publication Number Publication Date
KR20050053020A true KR20050053020A (ko) 2005-06-07
KR101043486B1 KR101043486B1 (ko) 2011-06-23

Family

ID=34797477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099727A KR101043486B1 (ko) 2003-12-01 2004-12-01 기판의 첩부방법

Country Status (5)

Country Link
US (1) US7268061B2 (ko)
JP (1) JP2005191550A (ko)
KR (1) KR101043486B1 (ko)
CN (1) CN100474550C (ko)
TW (1) TW200524679A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035600A (ko) * 2012-07-06 2015-04-06 베시 네덜란드 비.브이. 전자 부품들을 분리, 적어도 부분적으로 건조 및 검사하기 위한 장치 및 방법
KR20150069536A (ko) * 2013-12-13 2015-06-23 도쿄 오카 고교 가부시키가이샤 첩부 방법
KR20190071816A (ko) * 2017-11-09 2019-06-24 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조 방법

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
US7399683B2 (en) 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP4401181B2 (ja) 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
JP2005150235A (ja) 2003-11-12 2005-06-09 Three M Innovative Properties Co 半導体表面保護シート及び方法
TWI280618B (en) * 2005-06-08 2007-05-01 Advanced Semiconductor Eng Method for machining a wafer
JP4721828B2 (ja) * 2005-08-31 2011-07-13 東京応化工業株式会社 サポートプレートの剥離方法
US7498240B2 (en) * 2005-08-31 2009-03-03 Micron Technology, Inc. Microfeature workpieces, carriers, and associated methods
JP5020496B2 (ja) 2005-10-28 2012-09-05 東京応化工業株式会社 接着剤組成物および接着フィルム
TWI324800B (en) 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
JP4619308B2 (ja) * 2006-03-07 2011-01-26 三洋電機株式会社 半導体装置の製造方法及び支持テープ
JP2007317822A (ja) 2006-05-25 2007-12-06 Sony Corp 基板処理方法及び半導体装置の製造方法
JP5008340B2 (ja) * 2006-06-01 2012-08-22 東京応化工業株式会社 基板の薄板化方法、貼り合わせシステムおよび薄板化システム
US20080014532A1 (en) * 2006-07-14 2008-01-17 3M Innovative Properties Company Laminate body, and method for manufacturing thin substrate using the laminate body
JP5074719B2 (ja) * 2006-07-14 2012-11-14 東京応化工業株式会社 ウエハを薄くする方法及びサポートプレート
JP2008021929A (ja) * 2006-07-14 2008-01-31 Tokyo Ohka Kogyo Co Ltd サポートプレート、搬送装置、剥離装置及び剥離方法
JP5027460B2 (ja) 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
JP2008041987A (ja) * 2006-08-08 2008-02-21 Tokyo Ohka Kogyo Co Ltd サポートプレートとウェハとの剥離方法及び装置
JP2008063464A (ja) * 2006-09-07 2008-03-21 Tokyo Ohka Kogyo Co Ltd 接着剤組成物、接着フィルム及び当該接着剤組成物の製造方法
JP5016296B2 (ja) * 2006-11-22 2012-09-05 東京応化工業株式会社 接着剤組成物、及び接着フィルム
JP4976829B2 (ja) * 2006-11-29 2012-07-18 東京応化工業株式会社 接着剤組成物、及び接着フィルム
JP4922752B2 (ja) 2006-12-28 2012-04-25 東京応化工業株式会社 孔あきサポートプレート
JP4825695B2 (ja) 2007-01-19 2011-11-30 東京応化工業株式会社 液状溶剤当接ユニット
JP4859716B2 (ja) * 2007-03-14 2012-01-25 オンセミコンダクター・トレーディング・リミテッド ウエハ及びその搬送システム
JP5238927B2 (ja) * 2007-03-14 2013-07-17 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
JP2008244132A (ja) * 2007-03-27 2008-10-09 Sanyo Electric Co Ltd 半導体装置の製造方法および半導体装置
SG147330A1 (en) * 2007-04-19 2008-11-28 Micron Technology Inc Semiconductor workpiece carriers and methods for processing semiconductor workpieces
US20090017323A1 (en) * 2007-07-13 2009-01-15 3M Innovative Properties Company Layered body and method for manufacturing thin substrate using the layered body
US20090017248A1 (en) * 2007-07-13 2009-01-15 3M Innovative Properties Company Layered body and method for manufacturing thin substrate using the layered body
JP2009130218A (ja) * 2007-11-26 2009-06-11 Tokyo Ohka Kogyo Co Ltd 貼付装置および貼付方法
JP5209947B2 (ja) * 2007-12-13 2013-06-12 東京応化工業株式会社 接着剤の処理方法
US7802359B2 (en) * 2007-12-27 2010-09-28 Freescale Semiconductor, Inc. Electronic assembly manufacturing method
JP5323385B2 (ja) * 2008-01-30 2013-10-23 東京応化工業株式会社 接着剤組成物、および接着フィルム
JP5271554B2 (ja) * 2008-02-04 2013-08-21 東京応化工業株式会社 サポートプレート
JP5368845B2 (ja) * 2008-06-17 2013-12-18 東京応化工業株式会社 接着剤組成物、接着フィルムおよび熱処理方法
JP5497276B2 (ja) 2008-07-08 2014-05-21 東京応化工業株式会社 接着剤組成物の製造方法
JP2010062269A (ja) * 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
US8092628B2 (en) * 2008-10-31 2012-01-10 Brewer Science Inc. Cyclic olefin compositions for temporary wafer bonding
JP2010163495A (ja) * 2009-01-13 2010-07-29 Tokyo Ohka Kogyo Co Ltd 接着剤組成物および接着フィルム
JP5525782B2 (ja) 2009-01-13 2014-06-18 東京応化工業株式会社 接着剤組成物および接着フィルム
JP5428362B2 (ja) 2009-02-04 2014-02-26 富士電機株式会社 半導体装置の製造方法
US20100200957A1 (en) 2009-02-06 2010-08-12 Qualcomm Incorporated Scribe-Line Through Silicon Vias
JP5572979B2 (ja) * 2009-03-30 2014-08-20 ソニー株式会社 半導体装置の製造方法
JP5695304B2 (ja) 2009-06-09 2015-04-01 東京応化工業株式会社 サポートプレート及びその製造方法、基板処理方法
JP5552365B2 (ja) * 2009-06-30 2014-07-16 東京応化工業株式会社 接着剤組成物および接着フィルム
JP5448619B2 (ja) 2009-07-21 2014-03-19 東京応化工業株式会社 サポートプレートの洗浄方法
US9263314B2 (en) * 2010-08-06 2016-02-16 Brewer Science Inc. Multiple bonding layers for thin-wafer handling
JP5501899B2 (ja) * 2010-08-26 2014-05-28 三菱電機株式会社 基板サポート板および基板サポート板へのウェハ仮固着方法
TW201241941A (en) * 2010-10-21 2012-10-16 Sumitomo Bakelite Co A method for manufacturing an electronic equipment, and the electronic equipment obtained by using the method, as well as a method for manufacturing electronics and electronic parts, and the electronics and the electronic parts obtained using the method
TWI540644B (zh) * 2011-07-01 2016-07-01 漢高智慧財產控股公司 斥性材料於半導體總成中保護製造區域之用途
JP2013157510A (ja) * 2012-01-31 2013-08-15 Disco Abrasive Syst Ltd 貼着装置
JP6209876B2 (ja) * 2012-06-29 2017-10-11 日立化成株式会社 仮固定用フィルム、仮固定用フィルムシート及び半導体装置の製造方法
EP2978009B1 (en) 2013-12-25 2018-03-21 NGK Insulators, Ltd. Handle substrate, composite substrate for semiconductor, and semiconductor circuit board and method for manufacturing same
JP6550741B2 (ja) 2014-12-17 2019-07-31 富士電機株式会社 半導体装置の製造方法
JP6500481B2 (ja) 2015-02-17 2019-04-17 富士電機株式会社 半導体装置の製造方法
JP6606033B2 (ja) * 2016-08-12 2019-11-13 富士フイルム株式会社 積層体および積層体の製造方法
US20190292415A1 (en) * 2016-11-28 2019-09-26 Mitsui Mining & Smelting Co., Ltd. Adhesive sheet and method for peeling same
KR20190088465A (ko) * 2016-11-28 2019-07-26 미쓰이금속광업주식회사 다층 배선판의 제조 방법
JP7374657B2 (ja) * 2019-08-21 2023-11-07 株式会社ディスコ ウエーハの加工方法
US11791212B2 (en) * 2019-12-13 2023-10-17 Micron Technology, Inc. Thin die release for semiconductor device assembly

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05131358A (ja) * 1991-07-03 1993-05-28 Nikko Kyodo Co Ltd 研磨加工法
JP2741362B2 (ja) * 1995-12-05 1998-04-15 日化精工株式会社 ウエハ−の仮着用接着剤
JPH1161079A (ja) * 1997-08-21 1999-03-05 The Inctec Inc 精密加工用仮着接着剤
US6404643B1 (en) * 1998-10-15 2002-06-11 Amerasia International Technology, Inc. Article having an embedded electronic device, and method of making same
JP2001077304A (ja) 1999-06-28 2001-03-23 Mitsubishi Gas Chem Co Inc 電子部品の製造法
JP2001181684A (ja) * 1999-12-28 2001-07-03 Mitsubishi Gas Chem Co Inc エッジビードリムーバ
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
JP4462755B2 (ja) * 2000-12-15 2010-05-12 京セラ株式会社 ウエハー支持基板
JP2002203821A (ja) 2000-12-28 2002-07-19 Mitsubishi Gas Chem Co Inc 接着および剥離法
JP4497737B2 (ja) 2001-03-12 2010-07-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3479648B2 (ja) * 2001-12-27 2003-12-15 クラリアント インターナショナル リミテッド ポリシラザン処理溶剤およびこの溶剤を用いるポリシラザンの処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150035600A (ko) * 2012-07-06 2015-04-06 베시 네덜란드 비.브이. 전자 부품들을 분리, 적어도 부분적으로 건조 및 검사하기 위한 장치 및 방법
KR20150069536A (ko) * 2013-12-13 2015-06-23 도쿄 오카 고교 가부시키가이샤 첩부 방법
KR20190071816A (ko) * 2017-11-09 2019-06-24 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조 방법

Also Published As

Publication number Publication date
US7268061B2 (en) 2007-09-11
US20050170612A1 (en) 2005-08-04
KR101043486B1 (ko) 2011-06-23
CN100474550C (zh) 2009-04-01
JP2005191550A (ja) 2005-07-14
CN1655337A (zh) 2005-08-17
TW200524679A (en) 2005-08-01

Similar Documents

Publication Publication Date Title
KR101043486B1 (ko) 기판의 첩부방법
CN101657890B (zh) 带粘接剂芯片的制造方法
KR20050053019A (ko) 기판의 서포트 플레이트 및 서포트 플레이트의 박리방법
CN1168132C (zh) 用于生产半导体器件的方法
US20080182363A1 (en) Method for forming a microelectronic assembly including encapsulating a die using a sacrificial layer
JP4109823B2 (ja) 半導体装置の製造方法
CN1978571B (zh) 芯片键合胶粘带
US9142434B2 (en) Method for singulating electronic components from a substrate
JP5144634B2 (ja) 基板レス半導体パッケージ製造用耐熱性粘着シート、及びその粘着シートを用いる基板レス半導体パッケージ製造方法
KR102038299B1 (ko) 반도체 웨이퍼의 다이싱 방법 및 이것에 이용되는 반도체 가공용 다이싱 테이프
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
US7476565B2 (en) Method for forming filling paste structure of WL package
KR101099248B1 (ko) 서포트플레이트의 접착방법
JP2006196705A (ja) 回路素子の形成方法および多層回路素子
CN101752273B (zh) 半导体器件的制造方法
JP5074940B2 (ja) 基板の処理方法
CN112724859B (zh) 柔性芯片粘接膜、制备方法和柔性芯片的封装方法
JPH11219962A (ja) 半導体装置の製造方法
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP2004253643A (ja) 半導体チップの製造方法
JPH04247640A (ja) 半導体装置の製造方法
US20110281439A1 (en) Applying wafer backside coatings to semiconductor wafers
CN113913122A (zh) 一种加热可剥离型胶带的生产方法
JP2009044010A (ja) 半導体装置の製造方法
US20080142939A1 (en) Tools structure for chip redistribution and method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180516

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 9