JP5008340B2 - 基板の薄板化方法、貼り合わせシステムおよび薄板化システム - Google Patents

基板の薄板化方法、貼り合わせシステムおよび薄板化システム Download PDF

Info

Publication number
JP5008340B2
JP5008340B2 JP2006152987A JP2006152987A JP5008340B2 JP 5008340 B2 JP5008340 B2 JP 5008340B2 JP 2006152987 A JP2006152987 A JP 2006152987A JP 2006152987 A JP2006152987 A JP 2006152987A JP 5008340 B2 JP5008340 B2 JP 5008340B2
Authority
JP
Japan
Prior art keywords
support plate
substrate
thinning
wafer
solvent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006152987A
Other languages
English (en)
Other versions
JP2007324370A (ja
Inventor
吉浩 稲尾
泰昌 岩田
浩一 三隅
隆宏 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2006152987A priority Critical patent/JP5008340B2/ja
Priority to PCT/JP2007/057538 priority patent/WO2007138786A1/ja
Priority to KR1020087030791A priority patent/KR20090018139A/ko
Priority to TW096113832A priority patent/TW200806395A/zh
Publication of JP2007324370A publication Critical patent/JP2007324370A/ja
Application granted granted Critical
Publication of JP5008340B2 publication Critical patent/JP5008340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

本発明は、回路形成面にバンプ（突起電極）を形成した基板（ウェーハ）を薄板化する方法とそのシステムに関する。
回路素子（ＩＣチップ）を薄くすることで、この回路素子を組み込む各種装置のコンパクト化を達成することができる。そのため特許文献１に示すように、半導体ウェーハの回路形成面に保護テープを貼り付け、この保護テープを介して半導体ウェーハを吸着ヘッドなどに固定し、この状態で半導体ウェーハの裏面側をグラインダーで検索して薄板化し、薄板化した後に保護テープをイソプロピルアルコールで溶かして除去するようにしている。
また、回路の集積率を高めるため、特許文献２に示すように、バンプ（突起電極）を用いて上下の回路を電気的に接続して多層配線構造にすることが従来から行われている。
更に、特許文献３及び特許文献４には上記のバンプ（突起電極）を表面に形成した半導体ウェーハの裏面を研削して薄板化する手段として、表面（回路形成面）に保護テープを介してサポート板に取り付け、この状態でグラインダーによって半導体ウェーハの裏面を研削し、最終的にはコレットなどを用いて保護テープからＩＣチップを剥がすようにしている。
特開平８−１４８４５２号公報 特開２００５−１３６１８７号公報 特開２００４−１４８４３号公報 特開２００５−１１６６１０号公報
上述したように、従来にあっては回路形成面（バンプ形成面）に保護テープを介してサポートプレートに貼り付け研削して薄板化した後、特許文献１にあっては保護テープを溶解して除去し、特許文献３及び特許文献４にあっては保護テープを剥がすようにしている。
バンプが形成されているウェーハの回路形成面を、保護テープを介してサポートプレートに取り付けても、保護テープのバンプに対する埋め込み性が悪く、回路形成面に密着せずに保護層としての機能を十分に発揮できず研削中にウェーハがずれたり、研削時のストレスを吸収できずウェーハを傷つけることがある。また保護テープを剥離する場合にはバンプが剥離の邪魔になってウェーハが割れたり、バンプが保護テープとともにウェーハから剥がれてしまうことが生じる。
上記課題を解決するため本発明に係る基板の薄板化方法は、基板のバンプを設けた回路形成面に前記バンプの高さよりも厚く液状樹脂を塗布し、この液状樹脂を乾燥せしめて保護層とし、この保護層を介して基板をサポートプレートに取り付けて基板の裏面側を研削して薄板化し、この後、前記サポートプレートに形成した溶剤供給孔からサポートプレートと保護層との間に溶剤を供給して前記保護層を溶解除去するようにした。
また、上記の薄板化方法を実施するシステムは、バンプを設けた基板の回路形成面に前記バンプの高さよりも厚く液状樹脂を塗布する塗布装置と、前記塗布された液状樹脂を乾燥せしめて保護層とするベーク装置と、前記保護層の上にサポートプレートを貼り合わせる貼り合せ装置を備えている。
バンプの高さよりも厚く且つ均一に液状樹脂を塗布する手段としては、スキージを用いる方法が好ましい。また保護層となる液状樹脂としては、例えばアクリル系樹脂（溶剤等により粘度が調整されていてよい）を用い、溶剤としてはアルコール等の極性溶剤を用いるのが好ましい。
また、サポートプレートとしては、例えば厚み方向に多数の貫通孔が形成されたガラス製、或いは保護層と接着される面に溶剤の移動を可能とする多数の溝が形成され、この溝につながる溶剤の供給孔と回収孔を厚み方向に形成したガラス製のプレートなどを使用することができる。
本発明によれば、保護層がバンプを設けた回路形成面に隙間なく接着するため、研削中に保護層と基板との間にずれが生じることがなく、研削中のストレスを吸収してウェーハの割れなどを防ぐことができる。更に保護層を除去する手段が従来のテープのように引き剥がしではないので、バンプがテープとともに剥離してしまう不利もない。
以下に本発明を実施するための最良の形態を図面に基づいて詳細に説明する。図１は本発明に係る基板の薄板化システム（貼り合せシステム）の全体構成を示す平面図であり、薄板化システムは搬送ロボットＡを囲むように、ウェーハカセットＢ、スキージを備えた塗布装置Ｃ、ホットプレート及びクールプレートを備えたベーク装置Ｄ、サポートプレート供給装置Ｅ、保護層の上にサポートプレートを貼り合わせる貼り合せ装置Ｆ及びウェーハの裏面側を研削する研削装置Ｇから構成される。
図２は本発明に係る基板の薄板化方法を工程順に説明した図であり、図２（ａ）に示すように、研削対象となるウェーハ（基板）Ｗの表面Ｗ１は回路１が形成され、この回路１の一部にはバンプ（突起電極）２が形成されている。
次いで、図２（ｂ）に示すように、上記のウェーハ（基板）Ｗの表面Ｗ１にスキージ３を用いて例えばレジストとして用いる液状樹脂４をバンプ２の高さよりも厚く塗布し、ベークすることで図２（ｃ）に示すように均一な厚みの保護膜５を形成する。ここで、液状樹脂４の塗布厚はバンプ２の高さによって決定する。即ち、乾燥（ベーク）によって液状樹脂４は膜減りして薄くなるので、この膜減りを見込んでもバンプ２より高いことが必要である。例えば、２００μｍのバンプに対しては２００〜４００μｍの厚さで液状樹脂４を塗布すればよい。
この後、図２（ｄ）に示すように、保護膜５の上にサポートプレート６を重ね、更にヘッド７によってサポートプレート６を押し付けてサポートプレート６と保護膜５を接着する。
サポートプレート６には厚み方向に多数の溶剤供給孔８が形成され、またヘッド７には溶剤供給用配管９と溶剤回収用配管１０が接続され、ヘッド７下面とサポートプレート６上面との間にはＯリング１１で画成される溶剤溜り１２が形成される。
尚、スキージを用いずに、サポートプレート６を所定間隔までウェーハ（基板）Ｗの表面Ｗ１に接近せしめ、この状態で液状樹脂の供給孔から樹脂を供給してサポートプレート６とウェーハＷの表面Ｗ１との間の空間に充填し、この後ベーク若しくは紫外線の照射などによって硬化せしめて保護膜を形成するようにしてもよい。またスピン法やスリットノズル法を適用してもよい。但し、本発明の場合には２００〜４００μｍ程度の厚さに塗布することが必要なため、スピン法やスリットノズル法の場合には二度塗りが好ましい。
以上の如くして、保護膜５を介してウェーハＷをサポートプレート６に取り付けたならば、図２（ｅ）に示すように、上下反転せしめてウェーハＷの裏面Ｗ２をグラインダー１３にて研削し薄板化する。
この後、図２（ｆ）に示すように、ヘッド７の溶剤供給用配管９から溶剤を供給し、サポートプレート６の多数の溶剤供給孔８を介して保護膜５とサポートプレート６の接着界面に溶剤を行き渡らせて保護膜５を溶解せしめ、更に保護膜５が溶けた溶剤をヘッド７の溶剤回収用配管１０から回収する。
保護膜５を溶解除去することで、図２（ｇ）に示す薄板化されたウェーハＷが得られる。即ち、ウェーハＷの表面Ｗ１には回路１が形成され、この回路１の一部として貫通電極１１が形成され、この貫通電極１１の上にバンプ２が形成されている。
保護膜５を溶解除去に関しては、完全に保護膜５を溶解させず、サポートプレートが容易に剥がれるまで保護膜５を溶解したらここで溶解を停止し、サポートプレートを剥離した後に洗浄液にて残りの保護膜５を溶解除去するのが好ましい。即ち、保護膜５を完全に溶解除去するとサポートプレート６とバンプ２とがぶつかることがあり、バンプを潰してしまうことが考えられるので、上記の方法が好ましい。
図３（ａ）及び（ｂ）は別実施例を示す図であり、（ａ）に示す実施例では、サポートプレート６として保護層５と接触する面に溝１４を形成し、この溝１４に厚み方向の貫通孔１５を介して溶剤を供給するとともに、厚み方向の貫通孔１６を介して保護層が溶けた溶剤を回収するようにしている。
（ｂ）に示す実施例にあっては、保護層５を溶解せしめる工程において、ウェーハＷを上方に、サポートプレート６を下方に配置して行うようにしている。斯かる構成とすると溶剤の回収が容易になる。
上記の薄板化されたウェーハＷを用いて多層配線構造とするには、図４（ａ）に示すように、薄板化されたウェーハＷを２枚用意し、これらの裏面を対向せしめ配線２２を介して夫々の貫通電極２１を動通せしめるように接合することで、図４（ｂ）に示す多層配線構造が得られる。更にこれらを同様の手法で重ねることで更に重畳された多層配線構造が得られる。尚、薄板化されたウェーハＷをどのようにして多層配線構造にするかは任意である。
本発明に係る基板の薄板化システムの全体構成を示す平面図 （ａ）〜（ｇ）は本発明に係る基板の薄板化方法を工程順に説明した図 （ａ）及び（ｂ）は別実施例を示す図 （ａ）及び（ｂ）は本発明方法にて得られた基板を積層して多層配線構造とする手順の一例を説明した図
符号の説明
１…回路、２…バンプ（突起電極）、３…スキージ、４…液状樹脂、５…保護膜、６…サポートプレート、７…ヘッド、８…溶剤供給孔、９…溶剤供給用配管、１０…溶剤回収用配管、１１…Ｏリング、１２…溶剤溜り、１３…グラインダー、１４…溝部、１５，１６…貫通孔、２１…貫通電極、２２…配線、Ｗ…ウェーハ（基板）、Ｗ１…ウェーハの表面、Ｗ２…ウェーハの裏面。

Claims (2)

  1. バンプを設けた基板の回路形成面に前記バンプの高さよりも厚く液状樹脂を塗布し、この液状樹脂を乾燥せしめて保護層とし、この保護層を介して基板をサポートプレートに取り付けて基板の裏面側を研削して薄板化し、この後、前記サポートプレートに形成した溶剤供給孔からサポートプレートと保護との間に溶剤を供給して前記保護層を溶解除去する薄板化方法であって、
    前記液状樹脂はバンプ高さよりも厚くバンプ高さの２倍以下の厚さで塗布し、
    前記保護層を溶解除去する際に、完全に保護膜を溶解させず、サポートプレートが剥がれるまで保護膜を溶解して溶解を停止し、サポートプレートを剥離した後に洗浄液にて残りの保護膜を溶解除去することを特徴とする基板の薄板化方法。
  2. 請求項１に記載の基板の薄板化方法において、前記液状樹脂の塗布はスキージを用いて行うことを特徴とする基板の薄板化方法。
JP2006152987A 2006-06-01 2006-06-01 基板の薄板化方法、貼り合わせシステムおよび薄板化システム Active JP5008340B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006152987A JP5008340B2 (ja) 2006-06-01 2006-06-01 基板の薄板化方法、貼り合わせシステムおよび薄板化システム
PCT/JP2007/057538 WO2007138786A1 (ja) 2006-06-01 2007-04-04 基板の薄板化方法、貼り合わせシステムおよび薄板化システム
KR1020087030791A KR20090018139A (ko) 2006-06-01 2007-04-04 기판의 박판화 방법, 첩합 시스템 및 박판화 시스템
TW096113832A TW200806395A (en) 2006-06-01 2007-04-19 Method for reducing thickness of substrate, lamination system, and substrate thickness reduction system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006152987A JP5008340B2 (ja) 2006-06-01 2006-06-01 基板の薄板化方法、貼り合わせシステムおよび薄板化システム

Publications (2)

Publication Number Publication Date
JP2007324370A JP2007324370A (ja) 2007-12-13
JP5008340B2 true JP5008340B2 (ja) 2012-08-22

Family

ID=38778311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006152987A Active JP5008340B2 (ja) 2006-06-01 2006-06-01 基板の薄板化方法、貼り合わせシステムおよび薄板化システム

Country Status (4)

Country Link
JP (1) JP5008340B2 (ja)
KR (1) KR20090018139A (ja)
TW (1) TW200806395A (ja)
WO (1) WO2007138786A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084770A (ja) * 2011-10-11 2013-05-09 Disco Abrasive Syst Ltd ウェーハの研削方法
JP7470411B2 (ja) 2020-09-30 2024-04-18 フジコピアン株式会社 ウェーハ加工用積層体、それを用いた薄型ウェーハの製造方法及び薄型ウェーハ個片化の製造方法
JP2024077216A (ja) * 2022-11-28 2024-06-07 日東電工株式会社 半導体ウエハ加工用液状表面保護材、半導体ウエハ加工用液状表面保護材から形成された保護膜、および、半導体ウエハの加工方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270398A (ja) * 1997-03-27 1998-10-09 Fujikoshi Mach Corp ウェーハの研磨装置
JP2004153193A (ja) * 2002-11-01 2004-05-27 Disco Abrasive Syst Ltd 半導体ウエーハの処理方法
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP2006135272A (ja) * 2003-12-01 2006-05-25 Tokyo Ohka Kogyo Co Ltd 基板のサポートプレート及びサポートプレートの剥離方法
JP2005303214A (ja) * 2004-04-16 2005-10-27 Matsushita Electric Ind Co Ltd 半導体ウェーハの研削方法
JP4452127B2 (ja) * 2004-06-01 2010-04-21 三井化学株式会社 半導体ウェハ表面保護用粘着フィルム及び該粘着フィルムを用いる半導体ウェハ保護方法

Also Published As

Publication number Publication date
JP2007324370A (ja) 2007-12-13
TW200806395A (en) 2008-02-01
WO2007138786A1 (ja) 2007-12-06
KR20090018139A (ko) 2009-02-19

Similar Documents

Publication Publication Date Title
US10714449B2 (en) Die processing
US7494845B2 (en) Method of forming a thin wafer stack for a wafer level package
US10700034B2 (en) Protrusion bump pads for bond-on-trace processing
CN102163559B (zh) 堆叠装置的制造方法及装置晶片处理方法
JP7321760B2 (ja) ディスプレイ装置の製造方法、およびソース基板構造体
KR100780123B1 (ko) 다이싱 시트 및 그 제조 방법, 및 반도체 장치의 제조 방법
US9508637B2 (en) Protrusion bump pads for bond-on-trace processing
US7723213B2 (en) Manufacturing method of semiconductor chips and semiconductor device having the semiconductor chips
JP4179312B2 (ja) 半導体装置の実装方法、半導体装置
JP2017094484A (ja) ワークピースの加工手順およびその手順を実施するための剥離装置
KR20180037238A (ko) 반도체 장치 및 그 제조 방법
CN1645597B (zh) 半导体器件及其制造方法
WO2008038345A1 (fr) Procédé de fabrication d'un dispositif à semi-conducteur
TWI590398B (zh) 製造包含高可靠性晶粒底膠之積體電路系統的方法
US20110230043A1 (en) Tape residue-free bump area after wafer back grinding
JP5008340B2 (ja) 基板の薄板化方法、貼り合わせシステムおよび薄板化システム
JP2007294575A (ja) 半導体装置の製造方法
JP2008252132A (ja) 半導体装置の実装方法
JP6698337B2 (ja) 半導体ウェハの保持方法及び半導体デバイスの製造方法
JP2008130705A (ja) 半導体装置の製造方法
KR20230050136A (ko) 디-래미네이션 장치
JP2009071031A (ja) 電子装置
JP2010199187A (ja) 半導体装置及び半導体装置の製造方法
JP2013162022A (ja) 半導体装置の製造方法
JP2002261060A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120529

R150 Certificate of patent or registration of utility model

Ref document number: 5008340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3