JP2010199187A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010199187A JP2010199187A JP2009040535A JP2009040535A JP2010199187A JP 2010199187 A JP2010199187 A JP 2010199187A JP 2009040535 A JP2009040535 A JP 2009040535A JP 2009040535 A JP2009040535 A JP 2009040535A JP 2010199187 A JP2010199187 A JP 2010199187A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive film
- semiconductor substrate
- bump
- semiconductor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】半導体装置は、半導体基板1と、半導体基板に設置される突起電極2と、半導体基板及び突起電極を覆うように形成される接着膜3と、を備え、接着膜は、突起電極の上部を露出する開口を有し、突起電極の上部は、接着膜の開口から突出している。
【選択図】図8
Description
る。接着膜3を加熱して半導体基板1に圧着することにより、バンプ2の上部を露出させた状態で半導体基板1上の全面に接着膜3が形成される。
きを突起形状とすることで、バンプ11を形成してもよい。また、例えば、はんだボールを配線基板10に形成されている電極パッド上に形成することで、バンプ11を形成してもよい。これに限らず、種々の方法により、配線基板10に形成されている電極パッド上にバンプ11を形成してもよい。
、接着膜3を配線基板10に圧着させた場合の半導体チップ8及び配線基板10の断面図である。半導体チップ8に対する加圧は、図示しないスプリングにより行ってもよい。
上記実施形態では、セパレータ5が貼付されている接着膜3を半導体基板1の全面に形成する例を説明した。本変形例1では、セパレータ5が貼付されていない接着膜3を半導体基板1の全面に形成する例を説明する。
に位置する接着膜3は左右方向に押し広げられ、バンプ2の上部が接着膜3から露出する。この場合、バンプ2は溶融していないため、バンプ2の形状は変形しない。したがって、バンプ2の上部は接着膜3の開口から突出した状態となる。
上記実施形態では、配線基板10に形成されている電極パッド上にバンプ11を形成する例を説明した。本変形例2では、配線基板10に形成されている電極パッド上にバンプ11を形成しない例を説明する。
2、11、14 バンプ
3 接着膜
4 ローラー
5 セパレータ
6 ダイシングテープ
7 ダイシングブレード
8 半導体チップ
10 配線基板
12 フラックス
13 ディスペンサー
15 電極パッド
Claims (5)
- 半導体基板と、
前記半導体基板に設置される突起電極と、
前記半導体基板及び前記突起電極を覆うように形成される接着膜と、
を備え、
前記接着膜は、前記突起電極の上部を露出する開口を有し、
前記突起電極の上部は、前記接着膜の開口から突出している
ことを特徴とする半導体装置。 - 前記接着膜は、加熱することで軟化し外力により変形容易であり、冷却することで硬化し冷却時の形状を維持することを特徴とする請求項1に記載の半導体装置。
- 半導体基板上に突起電極を形成する工程と、
前記半導体基板上に接着膜を形成する工程と、
を備え、
前記半導体基板上に前記接着膜を形成する工程では、前記接着膜を加熱した状態で前記接着膜に対して圧力を加えることにより前記接着膜を半導体基板に接着するとともに、前記突起電極の上部を前記接着膜から露出させる
ことを特徴とする半導体装置の製造方法。 - 前記半導体基板上に形成された前記接着膜を配線基板に接着する工程を更に備え、
前記接着膜を前記配線基板に接着する工程では、前記接着膜を加熱した状態で前記接着膜に対して圧力を加えることにより前記接着膜を前記配線基板に接着する
ことを特徴とする請求項3に記載の半導体装置の製造方法。 - 前記接着膜は、加熱することで軟化し外力により変形容易であり、冷却することで硬化し冷却時の形状を維持する
ことを特徴とする請求項4又は5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009040535A JP2010199187A (ja) | 2009-02-24 | 2009-02-24 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009040535A JP2010199187A (ja) | 2009-02-24 | 2009-02-24 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010199187A true JP2010199187A (ja) | 2010-09-09 |
JP2010199187A5 JP2010199187A5 (ja) | 2011-12-15 |
Family
ID=42823643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009040535A Pending JP2010199187A (ja) | 2009-02-24 | 2009-02-24 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010199187A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001524385A (ja) * | 1997-12-01 | 2001-12-04 | エイチ・ビー・フラー・ライセンシング・アンド・ファイナンシング・インコーポレイテッド | 熱可塑性コーティングの製造方法及びこれより形成された製品 |
JP2004006771A (ja) * | 2002-04-01 | 2004-01-08 | Nec Electronics Corp | 半導体装置及びその製造方法並びに半導体装置の実装方法 |
WO2006118033A1 (ja) * | 2005-04-27 | 2006-11-09 | Lintec Corporation | シート状アンダーフィル材および半導体装置の製造方法 |
-
2009
- 2009-02-24 JP JP2009040535A patent/JP2010199187A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001524385A (ja) * | 1997-12-01 | 2001-12-04 | エイチ・ビー・フラー・ライセンシング・アンド・ファイナンシング・インコーポレイテッド | 熱可塑性コーティングの製造方法及びこれより形成された製品 |
JP2004006771A (ja) * | 2002-04-01 | 2004-01-08 | Nec Electronics Corp | 半導体装置及びその製造方法並びに半導体装置の実装方法 |
WO2006118033A1 (ja) * | 2005-04-27 | 2006-11-09 | Lintec Corporation | シート状アンダーフィル材および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3186941B2 (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
KR101738283B1 (ko) | 다이가 패키징 서브스트레이트에 먼저 본딩된 반도체 디바이스 패키지를 위한 방법 및 시스템 | |
KR20070093836A (ko) | 반도체 장치의 제조 방법 | |
WO2005119776A1 (ja) | 三次元積層構造を持つ半導体装置及びその製造方法 | |
JP2007273782A (ja) | 半導体装置の製造方法 | |
EP2761651B1 (en) | Method for handling a very thin device wafer with a solder bump using a support substrate with a planar wetting surface and a layer of thermosetting material | |
TWI381459B (zh) | Semiconductor device and manufacturing method thereof | |
JP4828515B2 (ja) | 半導体装置の製造方法 | |
JP2015018897A (ja) | 半導体装置の製造方法 | |
JP2013197263A (ja) | 半導体装置の製造方法 | |
JP2007242684A (ja) | 積層型半導体装置及びデバイスの積層方法 | |
KR100726892B1 (ko) | 3차원 칩 적층 패키지 모듈 및 이의 제조방법 | |
JP4465891B2 (ja) | 半導体装置 | |
JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2010199187A (ja) | 半導体装置及び半導体装置の製造方法 | |
TWI588946B (zh) | 背對背堆疊積體電路總成及製造方法 | |
JP6534700B2 (ja) | 半導体装置の製造方法 | |
JP2008147367A (ja) | 半導体装置及びその製造方法 | |
JP3500378B2 (ja) | 半導体装置およびその製造方法 | |
JP2010157775A (ja) | 半導体装置の製造方法 | |
JP2013016577A (ja) | 半導体装置の製造方法 | |
TWI760629B (zh) | 電子封裝件及其導電基材與製法 | |
JP5838312B2 (ja) | インターポーザおよびその製造方法 | |
JP2011243800A (ja) | 半導体装置の製造方法 | |
JP2003297977A (ja) | 電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121023 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121025 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130820 |