JP2010199187A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010199187A
JP2010199187A JP2009040535A JP2009040535A JP2010199187A JP 2010199187 A JP2010199187 A JP 2010199187A JP 2009040535 A JP2009040535 A JP 2009040535A JP 2009040535 A JP2009040535 A JP 2009040535A JP 2010199187 A JP2010199187 A JP 2010199187A
Authority
JP
Japan
Prior art keywords
adhesive film
semiconductor substrate
bump
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009040535A
Other languages
English (en)
Other versions
JP2010199187A5 (ja
Inventor
Yutaka Makino
豊 牧野
Koichi Murata
浩一 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2009040535A priority Critical patent/JP2010199187A/ja
Publication of JP2010199187A publication Critical patent/JP2010199187A/ja
Publication of JP2010199187A5 publication Critical patent/JP2010199187A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】半導体チップを配線基板に搭載する際のアンダーフィル剤の塗布工程を省略する技術を提供する。
【解決手段】半導体装置は、半導体基板1と、半導体基板に設置される突起電極2と、半導体基板及び突起電極を覆うように形成される接着膜3と、を備え、接着膜は、突起電極の上部を露出する開口を有し、突起電極の上部は、接着膜の開口から突出している。
【選択図】図8

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
近年、半導体装置の高集積化が要求されており、配線基板の配線の微細化や配線基板に実装される半導体チップの高集積化が行われている。配線基板の配線の微細化や半導体チップの高集積化に対応するため、半導体チップを配線基板に直接実装するフリップチップ実装が行われている。フリップチップ実装は、半導体チップ上の半導体素子が形成された面と配線基板の配線面とを対向させ、半導体チップに設けられた突起電極と配線基板に設けられた端子電極とを接合する方式である。フリップチップ実装においては、半導体チップと配線基板との間にアンダーフィル剤を塗布し、半導体チップと配線基板とを接着する方法が行われている。
特開2006−193666号公報 特開2006−229111号公報 特許4130668号公報 特開2008−47694号公報
従来方法では、配線基板に対して、半導体チップの搭載箇所毎にアンダーフィル剤を塗布する。そのため、アンダーフィル剤の塗布工程は、配線基板に搭載する半導体チップの数の分だけ行われる。従来方法では、配線基板に半導体チップを搭載する数が増加するにつれて、アンダーフィル剤の塗布工程の工数が増加するという課題がある。本件は、半導体チップを配線基板に搭載する際のアンダーフィル剤の塗布工程を省略する技術を提供する。
本件の一観点による半導体装置は、半導体基板と、半導体基板に設置される突起電極と、半導体基板及び突起電極を覆うように形成される接着膜と、を備え、接着膜は、突起電極の上部を露出する開口を有し、突起電極の上部は、接着膜の開口から突出している。
本件によれば、半導体チップを配線基板に搭載する際のアンダーフィル剤の塗布工程を省略することができる。
実施形態に係る半導体基板1の上面図及び部分断面図である。 実施形態に係る半導体基板1の上面図及び部分断面図である。 実施形態に係る半導体基板1の部分断面図である。 実施形態に係る半導体基板1の部分断面図である。 実施形態に係る半導体基板1の部分断面図である。 実施形態に係る半導体基板1の部分断面図である。 実施形態に係る半導体基板1の部分断面図である。 実施形態に係る半導体チップ8の断面図及び斜視図である。 実施形態に係る配線基板10の断面図及び斜視図である。 実施形態に係る配線基板10の断面図及び斜視図である。 実施形態に係る半導体チップ8及び配線基板10の断面図及び斜視図である。 実施形態に係る半導体チップ8及び配線基板10の断面図である。 実施形態に係る半導体チップ8及び配線基板10の断面図である。 実施形態に係る半導体チップ8及び配線基板10の断面図である。 変形例1に係る半導体基板1の部分断面図である。 変形例1に係る半導体基板1の部分断面図である。 変形例2に係る配線基板10の断面図及び斜視図である。 変形例2に係る半導体チップ8及び配線基板10の断面図である。
以下、図面を参照して本発明を実施するための形態に係る半導体装置及びその製造方法について説明する。以下の実施形態の構成は例示であり、本件の半導体装置及びその製造方法は実施形態の構成に限定されない。
実施形態に係る半導体装置の製造方法においては、まず、図1に示すように、半導体基板1にバンプ2を形成する。図1の(A)は、半導体基板1の上面図である。図1の(B)は、半導体基板1の部分断面図である。
半導体基板1は、例えば、シリコン(Si)基板である。半導体基板1に形成されているトランジスタ等の能動素子、抵抗素子・容量素子等の受動素子、並びにこれらの素子間を絶縁分離する絶縁領域、層間絶縁層、素子間相互配線層、外部との接続を行うための電極パッド等については、図示を省略している。能動素子、受動素子、絶縁領域、層間絶縁層、素子間相互配線層及び電極パッド等が形成された半導体基板1を半導体素子ともいう。
バンプ2は、半導体基板1に形成されている電極パッド上に形成される。バンプ2は、突起状に形成された電極であり、バンプ2の少なくとも上部は半球の形状になっている。例えば、バンプ2の上部が半球の形状であり、バンプ2の下部が円柱状の形状であってもよい。また、例えば、バンプ2の全体が球の形状であってもよい。実施形態では、バンプ2の少なくとも上部が半球の形状である例を示すが、これに限らず、バンプ2の上部を平面形状としてもよい。
実施形態では、バンプ2の材料としてSn−58Bi(融点約139℃)を使用する一例を示す。ただし、これに限らず、バンプ2の材料として、他の材料を使用してもよい。例えば、電解めっき法により半導体基板1に形成されている電極パッド上にめっきを形成する。そして、リフロー処理により半導体基板1に形成されている電極パッド上のめっきを突起形状とすることで、バンプ2を形成してもよい。また、例えば、はんだボールを半導体基板1に形成されている電極パッド上に形成することで、バンプ2を形成してもよい。これに限らず、種々の方法により、半導体基板1に形成されている電極パッド上にバンプ2を形成してもよい。実施形態では、バンプ2の高さを13μm以上18μm以下としている。ただし、バンプ2の高さの値は例示であり、バンプ2の高さを他の値にしてもよい。
次に、図2の(A)及び(B)に示すように、半導体基板1及びバンプ2を覆うように接着膜3を形成する。図2の(A)は、接着膜3を形成した場合の半導体基板1の上面図である。図2の(B)は、接着膜3を形成した場合の半導体基板1の部分断面図である。この場合、バンプ2の上部を露出させた状態で接着膜3を半導体基板1上の全面に形成す
る。接着膜3を加熱して半導体基板1に圧着することにより、バンプ2の上部を露出させた状態で半導体基板1上の全面に接着膜3が形成される。
図2の(A)及び(B)に示すように、半導体基板1及びバンプ2を覆うように形成された接着膜3は、バンプ2の上部を露出する開口を有している。そして、図2の(A)及び(B)に示すように、接着膜3に設けられている開口からは、バンプ2の上部が突出している。実施形態では、接着膜3の膜厚を約15μmとしている。ただし、接着膜3の膜厚は例示であり、接着膜3の膜厚を他の値にしてもよい。
接着膜3は、部材と部材とを接着させる接着性を有している。また、接着膜3は、加熱することで軟化し、外力に応じて変形が容易となり、冷却することで可逆的に硬化し、冷却時の形状を維持する性質を有している。接着膜3の温度が所定温度以上となる場合、接着膜3に対して外部から力を加えると接着膜3の形状が変形しやすくなる。すなわち、接着膜3の温度が所定温度以上となる場合、接着膜3は軟化するが、接着膜3の自重では変形せず、接着膜3の自重より大きな外力が接着膜3に加わると、接着膜3の形状が変形する程度に軟化する。接着膜3の温度が所定温度未満となる場合、接着膜3は可逆的に硬化し、接着膜3は外部から力を加えてもその形状を維持する。接着膜3として、例えば、ダイアタッチフィルムと称されるシート状の接着フィルムを用いてもよい。
接着膜3を加熱して半導体基板1に圧着する方法について説明する。図3及び図4に示すように、ローラー4で接着膜3に圧力を加えることにより、接着膜3を半導体基板1に接着させる。図3及び図4は、半導体基板1に接着膜3を圧着させる場合の半導体基板1の部分断面図である。
ローラー4は、回転することで水平方向に移動する回転体である。また、ローラー4の表面部は弾力性を有しており、ローラー4と接触する対象物の形状により、ローラー4の表面部の形状は変形する。この場合、ローラー4の表面部に弾力性を有する材料を使用してもよいし、弾力性を有する材料をローラー4として使用してもよい。図3及び図4では、ローラー4は、反時計回りに回転することで左方向に移動する。ただし、ローラー4を時計回りに回転させることで、ローラー4を右方向に移動させてもよい。
半導体基板1と接する接着膜3の反対面にはセパレータ5が貼付されている。セパレータ5は、接着膜3とローラー4とが接着しないようにするために、半導体基板1と接する接着膜3の反対面に貼付されている。セパレータ5は弾力性を有しており、セパレータ5と接触する対象物の形状により、セパレータ5の形状は変形する。
本実施形態では、ローラー4の表面部が弾力性を有する例を示すが、セパレータ5の表面部が弾力性を有しないようにしてもよい。この場合、ローラー4からのセパレータ5に対する加圧によりバンプ2が押しつぶされないように、セパレータ5の厚さを大きくしてもよい。
接着膜3を半導体基板1に圧着させる場合、半導体基板1を載置する台及びローラー4を加熱しておく。ただし、図1から図4では、半導体基板1を載置する台の図示は省略している。例えば、接着膜3の温度が120℃以上で、外部からの圧力に対して接着膜3の形状が容易に変形する場合、接着膜3の温度が120℃以上になるように半導体基板1を載置する台及びローラー4を加熱しておく。バンプ2の材料としてSn−58Biを使用する場合、接着膜3の温度が120℃以上138℃以下となるように、半導体基板1を載置する台及びローラー4の加熱温度を制御することにより、バンプ2が溶融しないようにする。
半導体基板1を載置する台及びローラー4の一方を加熱しておいてもよい。例えば、接着膜3の温度が120℃以上で、外部からの圧力に対して接着膜3の形状が容易に変形する場合、接着膜3の温度が120℃以上になるように半導体基板1を載置する台及びローラー4の一方を加熱しておいてもよい。上記と同様に、バンプ2の材料としてSn−58Biを使用する場合、接着膜3の温度が120℃以上138℃以下となるように、半導体基板1を載置する台及びローラー4の一方の加熱温度を制御することにより、バンプ2が溶融しないようにする。
また、図示しない加熱炉に半導体基板1を搬送してもよい。例えば、接着膜3の温度が120℃以上で、外部からの圧力に対して接着膜3の形状が容易に変形する場合、接着膜3の温度が120℃以上となるように加熱炉内の温度を調整しながら、ローラー4で接着膜3に圧力を加えるようにしてもよい。上記と同様に、バンプ2の材料としてSn−58Biを使用する場合、接着膜3の温度を120℃以上138℃以下となるように、加熱炉内の温度を制御することにより、バンプ2が溶融しないようにする。
図3に示すように、半導体基板1におけるバンプ2が形成されていない箇所の上方にローラー4が位置する場合、接着膜3及びセパレータ5にローラー4から圧力が加わり、接着膜3が半導体基板1に接着する。
図4に示すように、半導体基板1におけるバンプ2が形成されている箇所の上方にローラー4が位置する場合、接着膜3及びセパレータ5にローラー4から圧力が加わる。セパレータ5の形状がバンプ2の上部の形状に沿って変形するとともに、ローラー4の表面の一部の形状が変形する。セパレータ5の形状がバンプ2の上部の形状に沿って変形した状態でセパレータ5にローラー4の圧力が加わることにより、バンプ2とセパレータ5との間に存在する接着膜3はバンプ2の形状に沿って押し広げられ、バンプ2の上部が接着膜3から露出する。バンプ2の少なくとも上部が半球の形状である場合、バンプ2とセパレータ5との間に存在する接着膜3はバンプ2の形状に沿って広がり易い。また、バンプ2は溶融していないため、バンプ2の形状は変形しない。したがって、バンプ2とセパレータ5との間に存在する接着膜3がバンプ2の形状に沿って押し広げられることにより、バンプ2の上部は接着膜3の開口から突出した状態となる。
バンプ2の上部が接着膜3から露出し、バンプ2の上部が接着膜3の開口から突出するように、ローラー4の速度を決定し、接着膜3及びセパレータ5に対するローラー4の圧力を決定する。例えば、半導体基板1にバンプ2が密集して形成されている場合には、半導体基板1にバンプ2が密集して形成されていない場合と比較して、ローラー4の速度を遅くしてもよい。また、例えば、半導体基板1にバンプ2が散開して形成されている場合には、半導体基板1にバンプ2が散開して形成されていない場合と比較して、ローラー4の速度を速くしてもよい。
例えば、半導体基板1にバンプ2が密集して形成されている場合には、半導体基板1にバンプ2が密集して形成されていない場合と比較して、接着膜3及びセパレータ5に対するローラー4の圧力を大きくしてもよい。また、例えば、半導体基板1にバンプ2が散開して形成されている場合には、半導体基板1にバンプ2が散開して形成されていない場合と比較して、接着膜3及びセパレータ5に対するローラー4の圧力を小さくしてもよい。
図5に示すように、接着膜3を半導体基板1の全面に接着することにより、半導体基板1の全面にセパレータ5が貼付されている接着膜3が形成される。図5は、半導体基板1の全面にセパレータ5が貼付されている接着膜3を形成した場合の半導体基板1の部分断面図である。
半導体基板1の全面にセパレータ5が貼付されている接着膜3が形成された後、接着膜3の温度が室温程度となるまで、半導体基板1を冷却又は放冷する。半導体基板1を冷却又は放冷し、接着膜3の温度が所定温度未満になると、接着膜3は軟化状態から硬化状態に遷移する。例えば、接着膜3の温度が120℃以上で、外部からの圧力に対して接着膜3の形状が容易に変形する場合、接着膜3の温度が120℃未満になると、接着膜3は軟化状態から硬化状態に遷移する。
そして、接着膜3に貼付されているセパレータ5を引き剥がす。セパレータ5は、接着膜3から引き剥がし容易な材料で作られている。半導体基板1と接着膜3とを接着させた場合、半導体基板1と接着膜3との接着力は接着膜3とセパレータ5との接着力より強いため、接着膜3からセパレータ5を引き剥がすことは容易である。接着膜3に貼付されているセパレータ5を引き剥がす工程は、接着膜3の温度を室温程度にした状態で行う。接着膜3の温度が室温程度の場合、接着膜3は硬化状態にあり、接着膜3に貼付されているセパレータ5を引き剥がしても、接着膜3は変形しない。
バンプ2の上部を露出させた状態で接着膜3を半導体基板1上の全面に形成した後、図6に示すように、半導体基板1の背面にダイシングテープ6を貼り付ける。図6は、半導体基板1の背面にダイシングテープ6を貼り付けた場合の半導体基板1の部分断面図である。ダイシングテープ6は、ダイシング工程において、半導体基板1を固定するためのテープである。
次に、ダイシングブレード7を用いて、半導体基板1に対してダイシングを行う。ダイシングブレード7は、円盤状の薄型砥石である。図7に示すように、ダイシングブレード7を回転させることにより半導体基板1及び接着膜3に所定のサイズの切り込みを入れ、半導体基板1を個々の半導体チップ(半導体素子)8に分離する。図7は、半導体基板1を個々の半導体チップ8に分離した場合の半導体基板1の部分断面図である。
半導体基板1を個々の半導体チップ8に分離する工程は、接着膜3の温度を室温程度にした状態で行う。接着膜3の温度が室温程度の場合、接着膜3は硬化状態にあり、接着膜3に切り込みを入れても、接着膜3は変形しない。
そして、図8に示すように、ダイシングテープ6から半導体チップ8を個別に取り外す。図8の(A)は、半導体チップ8の断面図である。図8の(B)は、半導体チップ8の斜視図である。半導体チップ8は、チップトレイ等に収納してもよい。
次に、半導体チップ8を配線基板10に実装する方法について説明する。まず、図9に示すように、配線基板10を用意する。図9の(A)は、配線基板10の断面図である。図9の(B)は、配線基板10の斜視図である。
配線基板10にはバンプ11が形成されている。バンプ11は、配線基板10に形成されている電極パッド上に形成される。バンプ11は、配線基板10と半導体チップ8とを電気的に接続するための突起状に形成された電極である。第1実施形態では、バンプ11の材料としてSn−58Biを使用する一例を示す。ただし、これに限らず、バンプ11の材料として、他の材料を使用してもよい。配線基板10に形成されているバンプ11の材料は、半導体チップ8に形成されているバンプ2の材料と同じにすることが好ましい。ただし、バンプ11の材料の融点が、バンプ2の材料の融点と同じ程度であれば、バンプ2とバンプ11とで異なる材料を使用してもよい。
例えば、電解めっき法により配線基板10に形成されている電極パッド上にめっきを形成する。そして、リフロー処理により配線基板10に形成されている電極パッド上のめっ
きを突起形状とすることで、バンプ11を形成してもよい。また、例えば、はんだボールを配線基板10に形成されている電極パッド上に形成することで、バンプ11を形成してもよい。これに限らず、種々の方法により、配線基板10に形成されている電極パッド上にバンプ11を形成してもよい。
次に、図10に示すように、配線基板10のチップ搭載箇所にフラックス12を塗布する。図10の(A)は、配線基板10の断面図である。図10の(B)は、配線基板10の斜視図である。フラックス12は、はんだ付けをし易くするために用いられる有機系溶剤である。例えば、ディスペンサー13からフラックス12を射出することにより、配線基板10のチップ搭載箇所にフラックス12を塗布してもよい。
そして、図11に示すように、半導体チップ8と配線基板10とを対向させて、半導体チップ8を配線基板10に搭載する。すなわち、バンプ2が形成されている半導体チップ8の面とバンプ11が形成されている配線基板10の面とが互いに向かい合うようにして、半導体チップ8を配線基板10に搭載する。図11の(A)は、半導体チップ8及び配線基板10の断面図である。図11の(B)は、半導体チップ8及び配線基板10の斜視図である。この場合、接合対象となるバンプ2とバンプ11とを位置合わせして、半導体チップ8を配線基板10に搭載する。
次に、図示しない加熱炉に半導体チップ8及び配線基板10を搬送する。そして、加熱炉内の温度を約170℃にすることにより、半導体チップ8に形成されているバンプ2及び配線基板10に形成されているバンプ11を加熱する。これにより、半導体チップ8に形成されているバンプ2及び配線基板10に形成されているバンプ11が溶融し、半導体チップ8に形成されているバンプ2と配線基板10に形成されているバンプ11とが接合する。この場合、接着膜3には外部からの圧力が加わっていないため、接着膜3は変形していない。
バンプ2及びバンプ11の材料としてSn−58Biを使用する場合には、加熱炉内の温度を約170℃とするのが好ましい。しかし、バンプ2及びバンプ11の材料として他のはんだを使用する場合には、バンプ2及びバンプ11の材料に応じて、加熱炉内の温度を変更してもよい。
半導体チップ8に形成されているバンプ2と配線基板10に形成されているバンプ11とを接合することにより、半導体チップ8と配線基板10とを電気的に接続するバンプ14が形成される。したがって、半導体チップ8に形成されているバンプ2は、半導体チップ8と配線基板10とを電気的に接続するための電極として機能する。また、配線基板10に形成されているバンプ11は、半導体チップ8と配線基板10とを電気的に接続するための電極として機能する。図12は、半導体チップ8に形成されているバンプ2と配線基板10に形成されているバンプ11とを接合した場合における半導体チップ8及び配線基板10の断面図である。
次に、加熱炉から半導体チップ8及び配線基板10を取り出し、フラックス洗浄剤により、配線基板10上に塗布されているフラックス12を洗浄する。図13は、配線基板10上に塗布されているフラックス12を洗浄した場合における半導体チップ8及び配線基板10の断面図である。
そして、図示しない加熱炉に半導体チップ8及び配線基板10を搬送する。次に、加熱炉内の温度を約180℃にすることにより、接着膜3及びバンプ14を加熱する。そして、接着膜3及びバンプ14を加熱した状態で、半導体チップ8の背面方向から半導体チップ8に対して圧力を加えることにより、接着膜3を配線基板10に接着させる。図14は
、接着膜3を配線基板10に圧着させた場合の半導体チップ8及び配線基板10の断面図である。半導体チップ8に対する加圧は、図示しないスプリングにより行ってもよい。
接着膜3を加熱することで、接着膜3の形状は外部からの圧力に対して容易に変形する。半導体チップ8に対して圧力を加えることにより、接着膜3の形状が変形した状態で接着膜3は配線基板10に接着する。バンプ14を加熱することでバンプ14は溶融するとともに、半導体チップ8に対して圧力を加えることでバンプ14は変形し、バンプ14は半導体チップ8及び配線基板10に対する密着面積が大きくなる。なお、実施形態において、半導体装置は半導体チップ8及び半導体チップ8を搭載した配線基板10を含む。
半導体チップ8と配線基板10との間に存在する接着膜3は、バンプ14を補強する役割を果たす。すなわち、バンプ14に対する応力によるダメージを抑制する。また、半導体チップ8と配線基板10との間に存在する接着膜3は、半導体チップ8及び配線基板10を大気中の水分から保護する役割を果たす。半導体チップ8を配線基板10に搭載する前に半導体基板1に接着膜3を形成することにより、半導体チップ8を配線基板10に搭載した後のアンダーフィル材の塗布工程を省略することができる。
半導体チップ8を配線基板10に搭載した後にアンダーフィル材を塗布する場合、アンダーフィル材を塗布する回数は、配線基板10に半導体チップ8を搭載する数に応じて増加する。すなわち、複数の半導体チップ8を配線基板10に搭載する場合、アンダーフィル材の塗布は複数回となり、複数の半導体チップ8を配線基板10に搭載する場合に発生する全体的な工数が増加する。本実施形態によれば、配線基板10に複数の半導体チップ8を搭載する場合であっても、1つの半導体基板1に対して接着膜3を形成する回数は1回でよい。したがって、本実施形態によれば、複数の半導体チップ8を配線基板10に搭載する場合に発生する全体的な工数の増加を抑えることができる。
〈変形例1〉
上記実施形態では、セパレータ5が貼付されている接着膜3を半導体基板1の全面に形成する例を説明した。本変形例1では、セパレータ5が貼付されていない接着膜3を半導体基板1の全面に形成する例を説明する。
本変形例1では、セパレータ5が貼付されていない接着膜3を半導体基板1の全面に形成する。本変形例1では、ローラー4の材料として、接着膜3との接着力が弱い材料を使用する。また、本変形例1では、接着膜3との接着力が弱い材料をローラー4の表面にコーティングしてもよい。他の構成については、上記実施形態と同様であり、その説明を省略する。
本変形例1では、図15及び図16に示すように、ローラー4でセパレータ5が貼付されていない接着膜3に圧力を加えることにより、接着膜3を半導体基板1に接着させる。図15及び図16は、半導体基板1に接着膜3を圧着させる場合の半導体基板1の部分断面図である。
図15に示すように、半導体基板1におけるバンプ2が形成されていない箇所の上方にローラー4が位置する場合、接着膜3にローラー4から圧力が加わり、接着膜3が半導体基板1に接着する。
図16に示すように、半導体基板1におけるバンプ2が形成されている箇所にローラー4が位置する場合、接着膜3にローラー4から圧力が加わる。この場合、バンプ2の上部の形状に沿ってローラー4の表面の一部の形状が変形する。ローラー4の表面の一部が変形した状態で接着膜3にローラーの圧力が加わると、バンプ2の上部とローラー4との間
に位置する接着膜3は左右方向に押し広げられ、バンプ2の上部が接着膜3から露出する。この場合、バンプ2は溶融していないため、バンプ2の形状は変形しない。したがって、バンプ2の上部は接着膜3の開口から突出した状態となる。
本変形例1によれば、セパレータ5が貼付されていない接着膜3を半導体基板1の全面に形成することにより、接着膜3からセパレータ5を引き剥がす工程を省略することができる。
〈変形例2〉
上記実施形態では、配線基板10に形成されている電極パッド上にバンプ11を形成する例を説明した。本変形例2では、配線基板10に形成されている電極パッド上にバンプ11を形成しない例を説明する。
本変形例2では、配線基板10に形成されている電極パッド上にバンプ11を形成せずに、配線基板10に形成されている電極パッド上にニッケルめっき及び金めっきを順番に形成する。すなわち、配線基板10に形成されている電極パッド上にニッケルめっき及び金めっきを順番に形成することにより、図17の(A)及び(B)に示すように、配線基板10上に電極パッド15を形成する。電極パッド15の上面は平面形状となっている。
図17の(A)は、配線基板10上に電極パッド15を形成した場合の配線基板10の断面図である。図17の(B)は、配線基板10上に電極パッド15を形成した場合の配線基板10の斜視図である。図17の(A)及び(B)では、電極パッド15の上面の形状が四角形である例を示すが、これに限らず、電極パッド15の上面の形状は六角形や八角形等の多角形又は円であってもよい。
本変形例2では、上記実施形態と同様に、半導体チップ8と配線基板10とを対向させて、半導体チップ8を配線基板10に搭載し、図18に示すように、半導体チップ8のバンプ2を配線基板10の電極パッド15に接合させる。本変形例2では、上記実施形態と同様に、接着膜3及びバンプ2を加熱した状態で、半導体チップ8の背面方向から半導体チップ8に対して圧力を加えることにより、接着膜3を配線基板10に接着させることが可能である。図18は、接着膜3を配線基板10に圧着させた場合の半導体チップ8及び配線基板10の断面図である。
接着膜3が有する開口からバンプ2の上部が突出しているため、本変形例2のように電極パッド15の上面が平面形状となっている場合でも、半導体チップ8のバンプ2を配線基板10の電極パッド15に容易に接合することができる。
1 半導体基板
2、11、14 バンプ
3 接着膜
4 ローラー
5 セパレータ
6 ダイシングテープ
7 ダイシングブレード
8 半導体チップ
10 配線基板
12 フラックス
13 ディスペンサー
15 電極パッド

Claims (5)

  1. 半導体基板と、
    前記半導体基板に設置される突起電極と、
    前記半導体基板及び前記突起電極を覆うように形成される接着膜と、
    を備え、
    前記接着膜は、前記突起電極の上部を露出する開口を有し、
    前記突起電極の上部は、前記接着膜の開口から突出している
    ことを特徴とする半導体装置。
  2. 前記接着膜は、加熱することで軟化し外力により変形容易であり、冷却することで硬化し冷却時の形状を維持することを特徴とする請求項1に記載の半導体装置。
  3. 半導体基板上に突起電極を形成する工程と、
    前記半導体基板上に接着膜を形成する工程と、
    を備え、
    前記半導体基板上に前記接着膜を形成する工程では、前記接着膜を加熱した状態で前記接着膜に対して圧力を加えることにより前記接着膜を半導体基板に接着するとともに、前記突起電極の上部を前記接着膜から露出させる
    ことを特徴とする半導体装置の製造方法。
  4. 前記半導体基板上に形成された前記接着膜を配線基板に接着する工程を更に備え、
    前記接着膜を前記配線基板に接着する工程では、前記接着膜を加熱した状態で前記接着膜に対して圧力を加えることにより前記接着膜を前記配線基板に接着する
    ことを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記接着膜は、加熱することで軟化し外力により変形容易であり、冷却することで硬化し冷却時の形状を維持する
    ことを特徴とする請求項4又は5に記載の半導体装置の製造方法。
JP2009040535A 2009-02-24 2009-02-24 半導体装置及び半導体装置の製造方法 Pending JP2010199187A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009040535A JP2010199187A (ja) 2009-02-24 2009-02-24 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009040535A JP2010199187A (ja) 2009-02-24 2009-02-24 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010199187A true JP2010199187A (ja) 2010-09-09
JP2010199187A5 JP2010199187A5 (ja) 2011-12-15

Family

ID=42823643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009040535A Pending JP2010199187A (ja) 2009-02-24 2009-02-24 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010199187A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001524385A (ja) * 1997-12-01 2001-12-04 エイチ・ビー・フラー・ライセンシング・アンド・ファイナンシング・インコーポレイテッド 熱可塑性コーティングの製造方法及びこれより形成された製品
JP2004006771A (ja) * 2002-04-01 2004-01-08 Nec Electronics Corp 半導体装置及びその製造方法並びに半導体装置の実装方法
WO2006118033A1 (ja) * 2005-04-27 2006-11-09 Lintec Corporation シート状アンダーフィル材および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001524385A (ja) * 1997-12-01 2001-12-04 エイチ・ビー・フラー・ライセンシング・アンド・ファイナンシング・インコーポレイテッド 熱可塑性コーティングの製造方法及びこれより形成された製品
JP2004006771A (ja) * 2002-04-01 2004-01-08 Nec Electronics Corp 半導体装置及びその製造方法並びに半導体装置の実装方法
WO2006118033A1 (ja) * 2005-04-27 2006-11-09 Lintec Corporation シート状アンダーフィル材および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
KR101738283B1 (ko) 다이가 패키징 서브스트레이트에 먼저 본딩된 반도체 디바이스 패키지를 위한 방법 및 시스템
KR20070093836A (ko) 반도체 장치의 제조 방법
WO2005119776A1 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
JP2007273782A (ja) 半導体装置の製造方法
EP2761651B1 (en) Method for handling a very thin device wafer with a solder bump using a support substrate with a planar wetting surface and a layer of thermosetting material
TWI381459B (zh) Semiconductor device and manufacturing method thereof
JP4828515B2 (ja) 半導体装置の製造方法
JP2015018897A (ja) 半導体装置の製造方法
JP2013197263A (ja) 半導体装置の製造方法
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
KR100726892B1 (ko) 3차원 칩 적층 패키지 모듈 및 이의 제조방법
JP4465891B2 (ja) 半導体装置
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010199187A (ja) 半導体装置及び半導体装置の製造方法
TWI588946B (zh) 背對背堆疊積體電路總成及製造方法
JP6534700B2 (ja) 半導体装置の製造方法
JP2008147367A (ja) 半導体装置及びその製造方法
JP3500378B2 (ja) 半導体装置およびその製造方法
JP2010157775A (ja) 半導体装置の製造方法
JP2013016577A (ja) 半導体装置の製造方法
TWI760629B (zh) 電子封裝件及其導電基材與製法
JP5838312B2 (ja) インターポーザおよびその製造方法
JP2011243800A (ja) 半導体装置の製造方法
JP2003297977A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130820