JP6500481B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6500481B2 JP6500481B2 JP2015029025A JP2015029025A JP6500481B2 JP 6500481 B2 JP6500481 B2 JP 6500481B2 JP 2015029025 A JP2015029025 A JP 2015029025A JP 2015029025 A JP2015029025 A JP 2015029025A JP 6500481 B2 JP6500481 B2 JP 6500481B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor wafer
- roller
- semiconductor
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/412—Deposition of metallic or metal-silicide materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/251—Source or drain electrodes for field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0428—Apparatus for mechanical treatment or grinding or cutting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0442—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01904—Manufacture or treatment of bond pads using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
- H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
- H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
- H10W72/01938—Manufacture or treatment of bond pads using blanket deposition in gaseous form, e.g. by CVD or PVD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01951—Changing the shapes of bond pads
- H10W72/01955—Changing the shapes of bond pads by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/341—Dispositions of die-attach connectors, e.g. layouts
- H10W72/347—Dispositions of multiple die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/944—Dispositions of multiple bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/953—Materials of bond pads not comprising solid metals or solid metalloids, e.g. polymers, ceramics or liquids
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electrodes Of Semiconductors (AREA)
- Electroplating Methods And Accessories (AREA)
- Chemically Coating (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
Description
まず、実施の形態にかかる半導体装置の製造方法により作製(製造)される半導体装置について、例えばプレーナゲート構造のフィールドストップ(FS)型IGBTを例に説明する。図1は、実施の形態にかかる半導体装置の製造方法により製造される半導体装置の構成を示す断面図である。図1に示すように、実施の形態にかかる半導体装置は、例えばフローティングゾーン法により作製されたn-型半導体基板(FZ基板)をn-型ドリフト層1とし、その一方の主面(おもて面)側にMOSゲート(金属−酸化膜−半導体からなる絶縁ゲート)構造からなるおもて面素子構造を備える。n-型ドリフト層1は、活性層としての機能を有する。MOSゲート構造は、p+型ベース領域2、n+型エミッタ領域3、ゲート絶縁膜4およびゲート電極5からなる。
次に、押し付けローラー41のショア硬度と耐久性との関係について検証した。図13は、押し付けローラーのショア硬度と耐久性との関係を示す特性図である。上述した実施の形態にかかる半導体装置にしたがい、ショア硬度の異なる押し付けローラー41を用いて複数の半導体装置(以下、実施例1とする)を形成した。各実施例1はそれぞれ半導体ウェハ20を1000枚ずつ用いて複数の試料を作製している。半導体ウェハ20の直径および製品厚さをそれぞれ8インチおよび80μmとした。押し付けローラー41の押し付け圧力およびV溝41aの角度θをそれぞれ150kPaおよび120度とした。挟み込みローラー42は1段とした。そして、各実施例1それぞれの各試料について、めっき処理後の半導体ウェハ20および第2フィルム22の状態(以下、めっき処理後状態とする)と、押し付けローラー41の状態とを確認した。その結果を図13に示す。
次に、押し付けローラー41の押し付け圧力と耐久性との関係について検証した。図14は、押し付けローラーの押し付け圧力と耐久性との関係を示す特性図である。上述した実施の形態にかかる半導体装置にしたがい、第2フィルム22を貼り付ける際の押し付けローラー41の押し付け圧力を種々変更して複数の半導体装置(以下、実施例2とする)を形成した。各実施例2はそれぞれ半導体ウェハ20を1000枚ずつ用いて複数の試料を作製している。半導体ウェハ20の直径および製品厚さは実施例1と同様である。押し付けローラー41のショア硬度およびV溝41aの角度θをそれぞれ60および120度とした。挟み込みローラー42は1段とした。そして、各実施例2それぞれの各試料について、めっき処理後状態と、押し付けローラー41の状態とを確認した。その結果を図14に示す。図14における検証結果の表記(○、△、×)は図13と同様である。
次に、押し付けローラー41のV溝41aの角度θと耐久性との関係について検証した。図15は、押し付けローラーのV溝の角度と耐久性との関係を示す特性図である。上述した実施の形態にかかる半導体装置にしたがい、V溝41aの角度θの異なる押し付けローラー41を用いて複数の半導体装置(以下、実施例3とする)を形成した。各実施例3はそれぞれ半導体ウェハ20を1000枚ずつ用いて複数の試料を作製している。半導体ウェハ20の直径および製品厚さは実施例1と同様である。押し付けローラー41のショア硬度および押し付け圧力をそれぞれ60および150kPaとした。挟み込みローラー42は1段とした。そして、各実施例3それぞれの各試料について、めっき処理後状態と、押し付けローラー41の状態とを確認した。その結果を図15に示す。また、図15には、比較として、V溝を設けない押し付けローラーを用いた場合(以下、比較例とする)の検証結果(溝なし)を示す。比較例の製造方法、押し付けローラーの形状以外は、実施例3と同様である。図15における検証結果の表記(○、△、×)は図13と同様である。
次に、挟み込みローラー42の挟み込み圧力と第2フィルム22の貼り付け直後の状態との関係について検証した。図16,17は、挟み込みローラーの挟み込み圧力と第2フィルムの貼り付け直後の状態との関係を示す特性図である。上述した実施の形態にかかる半導体装置にしたがい、1つ(1段)の挟み込みローラー42を配置し、第2フィルム22を貼り付ける際の挟み込みローラー42の挟み込み圧力を種々変更して複数の半導体装置(以下、実施例4−1とする)を形成した。各実施例4−1はそれぞれ半導体ウェハ20を1000枚ずつ用いて複数の試料を作製している。半導体ウェハ20の直径および製品厚さは実施例1と同様である。押し付けローラー41のショア硬度、押し付け圧力およびV溝41aの角度θをそれぞれ60、150kPaおよび120度とした。
2 p+型ベース領域
3 n+型エミッタ領域
4 ゲート絶縁膜
5 ゲート電極
6 エミッタ電極
7 層間絶縁膜
8 p+型コレクタ層
9 コレクタ電極
10 n型バッファ層
11 ニッケルめっき層
12 金めっき層
20 厚さの均一な半導体ウェハ
20a 厚さの均一な半導体ウェハの側部
21 第1フィルム(裏面保護フィルム)
22 第2フィルム(側面保護フィルム)
22a,22b 第2フィルムの短手方向の端部
22c 第2フィルムの長手方向の始端部
22d 第2フィルムの長手方向の終端部
23 第2フィルムの長手方向の終端部の重なり部
23a 第2フィルムの終端部の第1部分
23b 第2フィルムの終端部の第2部分
24 第2フィルムの終端部の出っ張り部
30 リブ形状の半導体ウェハ
30a リブ形状の半導体ウェハの側部
30b リブ形状の半導体ウェハの面取り部
31 半導体ウェハの中央部
32 半導体ウェハの外周部
33a リブ形状の半導体ウェハの段差部
33b リブ形状の半導体ウェハの裏面側の平坦部
41 押し付けローラー
41a 押し付けローラーの側面のV溝
42 挟み込みローラー
42a,42b 挟み込みローラーを構成する一対のローラー
x 第2フィルムに覆われている部分の幅
θ 押し付けローラーの側面のV溝の角度
Claims (16)
- 半導体ウェハの一方の主面側にめっき処理によってめっき層を形成する半導体装置の製造方法であって、
前記半導体ウェハの一方の主面側に第1電極を形成する第1工程と、
前記半導体ウェハの他方の主面側に、第1フィルムを貼り付ける第2工程と、
前記第2工程の後、前記半導体ウェハの外周部に第2フィルムを貼り付ける第3工程と、
前記第3工程の後、前記めっき処理によって前記半導体ウェハの一方の主面側に前記第1電極上に前記めっき層を形成する第4工程と、
を含み、
前記半導体ウェハはノッチ部またはオリエンテーションフラット部を有し、
前記第3工程では、
円柱状の複数のローラーを用いて前記半導体ウェハ上の前記第2フィルムに圧力をかけることにより、前記半導体ウェハに前記第2フィルムを貼り付けており、
前記複数のローラーとして、
前記半導体ウェハの側面に前記第2フィルムを介して接触する第1ローラーと、
前記半導体ウェハの一方の主面および他方の主面にそれぞれ前記第2フィルムを介して接触する第2ローラーと、を用い、
前記第1ローラーの直径は、前記半導体ウェハの前記ノッチ部または前記オリエンテーションフラット部の幅よりも大きいことを特徴とする半導体装置の製造方法。 - 前記第3工程は、
前記第1ローラーによって前記半導体ウェハの側面に前記第2フィルムを押し付けて貼り付ける第1貼付工程と、
前記半導体ウェハの側面に貼り付いた状態の前記第2フィルムの端部を、前記第2ローラーと前記半導体ウェハとの間に挟み込んで前記半導体ウェハの主面に貼り付ける第2貼付工程と、を含むことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記第2貼付工程では、前記第2フィルムの、前記第1ローラーによって前記半導体ウェハの側面に貼り付けられた部分から前記第2フィルムの端部を前記半導体ウェハとの間に挟み込むことを特徴とする請求項2に記載の半導体装置の製造方法。
- 前記第3工程では、前記半導体ウェハの外周を少なくとも1周するように前記第2フィルムを貼り付けることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置の製造方法。
- 前記第3工程では、前記第2フィルムの、前記半導体ウェハの外周に沿う方向において貼り付けの始点側となる端部上に、前記第2フィルムの、前記半導体ウェハの外周に沿う方向において貼り付けの終点側となる端部が重なるように、前記第2フィルムを貼り付けることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記第3工程では、前記第2フィルムの、前記半導体ウェハの外周に沿う方向において貼り付けの終点側となる端部の自由端側を、前記半導体ウェハの側面よりも外側に出っ張らせてなる出っ張り部を残すことを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記第4工程の後、前記第2フィルムの前記出っ張り部を保持して前記第2フィルムを剥離する第5工程をさらに含むことを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記第1ローラーは弾性体からなり、
前記第1ローラーのショア硬度は30以上90以下であることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置の製造方法。 - 前記第1ローラーによって前記第2フィルムを貼り付けるときに前記半導体ウェハにかかる圧力は、50kPa以上250kPa以下であることを特徴とする請求項1〜8のいずれか一つに記載の半導体装置の製造方法。
- 前記第1ローラーは、前記半導体ウェハの側面に対向する部分にV字状の溝を有することを特徴とする請求項1〜9のいずれか一つに記載の半導体装置の製造方法。
- 前記第1ローラーの前記溝の角度が30度以上160度以下であることを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記第3工程では、前記半導体ウェハの一方の主面から他方の主面に跨るように、前記半導体ウェハの外周部に前記第2フィルムを貼り付けることを特徴とする請求項1〜11のいずれか一つに記載の半導体装置の製造方法。
- 前記第3工程では、前記第1フィルム上で終端するように、前記第2フィルムを前記半導体ウェハの外周部に貼り付けることを特徴とする請求項1〜12のいずれか一つに記載の半導体装置の製造方法。
- 前記第4工程では、前記第1電極上に複数のめっき層を順に積層することを特徴とする請求項1〜13のいずれか一つに記載の半導体装置の製造方法。
- 前記第4工程は、少なくとも、無電解めっき処理により前記第1電極上にニッケル層を形成する工程、または、電解めっき処理により前記第1電極上にニッケル層を形成する工程を含むことを特徴とする請求項1〜14のいずれか一つに記載の半導体装置の製造方法。
- 前記第1工程では、前記半導体ウェハの一方の主面側に前記第1電極を形成するとともに、前記半導体ウェハの他方の主面側に第2電極を形成し、
前記第2工程では、前記半導体ウェハの他方の主面側に、前記第2電極を覆うように第1フィルムを貼り付けることを特徴とする請求項1〜15のいずれか一つに記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015029025A JP6500481B2 (ja) | 2015-02-17 | 2015-02-17 | 半導体装置の製造方法 |
| CN201610005260.7A CN105895523B (zh) | 2015-02-17 | 2016-01-05 | 半导体装置的制造方法 |
| US14/990,355 US9466584B2 (en) | 2015-02-17 | 2016-01-07 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015029025A JP6500481B2 (ja) | 2015-02-17 | 2015-02-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016152317A JP2016152317A (ja) | 2016-08-22 |
| JP6500481B2 true JP6500481B2 (ja) | 2019-04-17 |
Family
ID=56622543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015029025A Active JP6500481B2 (ja) | 2015-02-17 | 2015-02-17 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9466584B2 (ja) |
| JP (1) | JP6500481B2 (ja) |
| CN (1) | CN105895523B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020013822A (ja) * | 2018-07-13 | 2020-01-23 | トヨタ自動車株式会社 | 半導体装置 |
| WO2020169439A1 (de) | 2019-02-21 | 2020-08-27 | Markus Hacksteiner | Anordnung zum elektrischen kontaktieren eines mikrochipsubstrates |
| JP7604798B2 (ja) * | 2020-07-14 | 2024-12-24 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP7618158B2 (ja) | 2020-08-07 | 2025-01-21 | 株式会社荏原製作所 | テープ貼り付けシステム、テープ貼り付け方法、テープ剥がしシステム、およびテープ剥がし方法 |
| JP7613050B2 (ja) * | 2020-10-26 | 2025-01-15 | 富士電機株式会社 | 半導体装置の製造方法及びホットプレート |
| WO2023286692A1 (ja) * | 2021-07-14 | 2023-01-19 | 株式会社デンソー | 半導体ウェハ |
| US20230045597A1 (en) * | 2021-08-04 | 2023-02-09 | Applied Materials, Inc. | Methods and apparatus for minimizing voids for chip on wafer components |
| JP7743738B2 (ja) | 2021-09-14 | 2025-09-25 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2023136764A (ja) * | 2022-03-17 | 2023-09-29 | リンテック株式会社 | 被着体処理方法および被着体処理装置 |
| JP2023136765A (ja) * | 2022-03-17 | 2023-09-29 | リンテック株式会社 | 被着体処理方法および被着体処理装置 |
| JP7765326B2 (ja) * | 2022-03-23 | 2025-11-06 | リンテック株式会社 | シート貼付装置およびシート貼付方法 |
| JP2023141064A (ja) * | 2022-03-23 | 2023-10-05 | リンテック株式会社 | シート貼付装置およびシート貼付方法 |
| JP2023163815A (ja) * | 2022-04-28 | 2023-11-10 | リンテック株式会社 | シート貼付装置およびシート貼付方法 |
| JP2023183913A (ja) | 2022-06-17 | 2023-12-28 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2025029758A (ja) | 2023-08-22 | 2025-03-07 | メルテックス株式会社 | 密着性向上領域を備えるウェハ基板、保護フィルム層付ウェハ基板及び密着性向上領域を備えるウェハ基板製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3260660D1 (en) * | 1981-08-17 | 1984-10-11 | Ciba Geigy Ag | Device for applying adhesive tape to the edge of sheet material |
| US4486261A (en) * | 1983-02-16 | 1984-12-04 | Ciba-Geigy Corporation | Apparatus for the application of an adhesive tape about the edge of a shaped part of sheet metal |
| ZA841105B (en) * | 1983-02-16 | 1984-09-26 | Ciba Geigy Ag | Apparatus for the application of an adhesive tape about the edge of a shaped part of sheet metal |
| EP0155904B1 (de) * | 1984-02-17 | 1987-04-15 | Ciba-Geigy Ag | Vorrichtung zur Applikation eines Klebstoffbandes um den Rand eines Flachformteiles, insbesondere eines Blechformteils |
| JPH0253883A (ja) * | 1988-08-18 | 1990-02-22 | Nec Corp | マスキング装置 |
| US7193326B2 (en) | 2003-06-23 | 2007-03-20 | Denso Corporation | Mold type semiconductor device |
| JP2005019798A (ja) | 2003-06-27 | 2005-01-20 | Denso Corp | モールド型半導体装置及びその製造方法 |
| JP2005191550A (ja) | 2003-12-01 | 2005-07-14 | Tokyo Ohka Kogyo Co Ltd | 基板の貼り付け方法 |
| JP2011222541A (ja) | 2008-08-11 | 2011-11-04 | Denki Kagaku Kogyo Kk | 半導体加工方法及び粘着テープ |
| JP2011219503A (ja) | 2009-01-13 | 2011-11-04 | Denki Kagaku Kogyo Kk | 粘着テープ |
| WO2010018767A1 (ja) * | 2008-08-11 | 2010-02-18 | 電気化学工業株式会社 | 半導体加工方法及び粘着テープ |
| JP4942796B2 (ja) | 2009-07-21 | 2012-05-30 | 株式会社ナナオ | 画像表示装置 |
| JP2012069782A (ja) * | 2010-09-24 | 2012-04-05 | Tokyo Electron Ltd | 基板処理装置,基板処理方法,周縁テープ剥離装置,周縁テープ剥離方法 |
| JP6020040B2 (ja) * | 2012-10-26 | 2016-11-02 | 富士電機株式会社 | 半導体装置の製造方法 |
-
2015
- 2015-02-17 JP JP2015029025A patent/JP6500481B2/ja active Active
-
2016
- 2016-01-05 CN CN201610005260.7A patent/CN105895523B/zh active Active
- 2016-01-07 US US14/990,355 patent/US9466584B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105895523A (zh) | 2016-08-24 |
| CN105895523B (zh) | 2020-09-22 |
| US9466584B2 (en) | 2016-10-11 |
| JP2016152317A (ja) | 2016-08-22 |
| US20160240504A1 (en) | 2016-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6500481B2 (ja) | 半導体装置の製造方法 | |
| JP6020040B2 (ja) | 半導体装置の製造方法 | |
| US7122447B2 (en) | Fabrication method of semiconductor circuit device | |
| JP5798834B2 (ja) | 半導体装置の製造方法 | |
| JP5599342B2 (ja) | 半導体装置の製造方法 | |
| KR102206705B1 (ko) | 반도체 다이 싱귤레이션 방법 및 장치 | |
| JP5428362B2 (ja) | 半導体装置の製造方法 | |
| CN106024710A (zh) | 制造半导体器件的方法 | |
| JP7604798B2 (ja) | 半導体装置の製造方法 | |
| TW200805569A (en) | Process for manufacturing semiconductor device | |
| CN106328545A (zh) | 超薄芯片的双面暴露封装结构及其制造方法 | |
| JP6550741B2 (ja) | 半導体装置の製造方法 | |
| JP3013786B2 (ja) | 半導体装置の製造方法 | |
| EP2636712A1 (en) | Pressure-sensitive adhesive tape for resin encapsulation and method for producing resin encapsulation type semiconductor device | |
| KR101923736B1 (ko) | 수지 봉지용 점착 테이프 및 수지 봉지형 반도체 장치의 제조방법 | |
| JP4337637B2 (ja) | 半導体素子の製造方法 | |
| JP5471769B2 (ja) | 半導体装置の製造方法 | |
| JP2019197755A (ja) | 半導体装置の製造方法 | |
| JP2005217012A (ja) | 半導体装置及びその製造方法 | |
| TWI528467B (zh) | 用於樹脂包封之感壓性黏著膠帶及用於製造樹脂包封型半導體裝置之方法 | |
| JP2012094665A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190304 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6500481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |