JP5471769B2

JP5471769B2 - 半導体装置の製造方法

Info

Publication number: JP5471769B2
Application number: JP2010100243A
Authority: JP
Inventors: 雅宏紀国
Original assignee: Toyota Motor Corp
Current assignee: Toyota Motor Corp
Priority date: 2010-04-23
Filing date: 2010-04-23
Publication date: 2014-04-16
Anticipated expiration: 2030-04-23
Also published as: JP2011233593A

Description

本明細書によって開示される技術は、半導体装置の製造方法に関する。

半導体ウェハに半導体素子領域とダイシング領域とを形成し、ダイシング領域をダイシングすることで半導体装置を製造する方法が知られている。この製造方法では、ダイシング領域上にＴＥＧを形成し、半導体ウェハをダイシングする前に、ＴＥＧを利用して半導体装置の特性をチェックすることが行われる場合がある。ダイシング領域上にＴＥＧを形成すると、ダイシング領域をダイシングする際に、ＴＥＧが剥離してゴミが発生する等の問題がある。このため、特許文献１の製造方法では、ダイシング領域に形成されているＴＥＧの端部を保護膜によって覆い、その後にダイシング領域をダイシングしている。

特開２００５−１８３８６６号公報

この種の方法によって製造される半導体装置の中には、その表面にＮｉ膜を形成する場合がある。Ｎｉ膜の形成は、通常、ダイシング前の半導体ウェハに対して行う。このため、半導体素子領域の表面のみならず、ダイシング領域の表面にもＮｉ膜が形成される。特許文献１の製造方法では、ＴＥＧの端部以外の部分は、半導体素子領域の特性チェックのために表面に露出した状態となっている。従って、特許文献１の方法でＴＥＧの端部を保護膜で覆ったとしても、ＴＥＧ上の保護膜で覆われていない部分にはＮｉ膜が形成されることとなる。その結果、ＴＥＧ上に厚いＮｉ膜が形成され、ダイシング時の切削抵抗の増大によって、ＴＥＧの剥離が発生し易くなる。また、厚いＮｉ膜をダイシングすることにより、ダイシングブレードの耐用期間も短くなる。

本明細書では、表面にＮｉ膜が形成される半導体装置を製造する製造方法において、ダイシング時のＴＥＧの剥離の発生を抑制でき、かつ、ダイシングブレードの耐用期間を長くすることができる技術を開示する。

本明細書によって開示される技術は、半導体素子領域とダイシング領域とが形成されている半導体ウェハに対し、ダイシング領域をダイシングすることで半導体装置を製造する方法に関する。この製造方法は、特性チェック工程と、保護膜形成工程と、裏面マスキング工程と、Ｎｉ膜形成工程と、ダイシング工程を備える。特性チェック工程では、ダイシング領域に形成されているＴＥＧを用いて特性チェックを行う。保護膜形成工程では、上記の特性チェック工程後に、ダイシング領域上に保護膜を形成する。裏面マスキング工程では、半導体ウェハの裏面をマスキングする。Ｎｉ膜形成工程では、上記の保護膜形成工程後に、半導体素子領域上にＮｉ膜を形成する。ダイシング工程では、上記のＮｉ膜形成工程後に、ダイシング領域をダイシングする。

この製造方法では、ＴＥＧを用いて特性チェックをした後にダイシング領域上に保護膜を形成し、その後に半導体素子領域上にＮｉ膜を形成する。半導体素子領域上にＮｉ膜を形成する際には、ダイシング領域上に保護膜が形成されているため、ダイシング領域上にはＮｉ膜が形成されない。このため、ＴＥＧ上にＮｉ膜が形成されず、ダイシング時の切削抵抗の増加が抑えられる。さらに、ＴＥＧを含むダイシング領域全体が保護膜で覆われることで、ＴＥＧが剥離し難くなる。その結果、ダイシング時のＴＥＧの剥離の発生を抑制することができる。また、ダイシング時にＮｉ膜をダイシングしないため、ダイシングブレードの耐用期間も長くなる。

保護膜は非電解質であってもよい。さらに、Ｎｉ膜形成工程では、メッキ法によってＮｉ膜を形成するようにしてもよい。保護膜が非電解質（例えば、ポリイミド、ポリベンゾオキサゾール、ＳｉＯ_２、及び、Ｓｉ_３Ｎ_４等）であるため、保護膜の表面には、メッキ法によってＮｉ膜が形成されることはない。そのため、半導体ウェハ全体にメッキ処理を行っても、半導体素子領域素子上にのみＮｉ膜を形成することができる。Ｎｉ膜の形成を容易に行うことができる。

第１実施例の半導体装置の製造方法を説明するフローチャート。半導体装置を製造する際の半導体ウェハの一部を模式的に示す平面図。第１実施例における半導体ウェハのＡ−Ａ断面を示す図（１）。第１実施例における半導体ウェハのＡ−Ａ断面を示す図（２）。第１実施例における半導体ウェハのＡ−Ａ断面を示す図（３）。第２実施例の半導体装置の製造方法を説明するフローチャート。第２実施例における半導体ウェハのＡ−Ａ断面を示す図。

以下に説明する実施例の技術的特徴を列挙する。
（形態１）ダイシング工程では、ダイシング領域の中央をダイシングする。
（形態２）Ｎｉ膜形成工程では、無電解メッキ法によってＮｉ膜を形成する。
（形態３）ＳｉＯ_２膜の形成は、塗布法によって行う。例えば、液状にしたＳｉＯ_２をノズルでダイシング領域に噴射して塗布することによって、ＳｉＯ_２膜を形成する。
（形態４）パッシベーション膜の形成は、フォトリソグラフィー法又はＣＶＤ法によって行う。

（第１実施例）
図面を参照して第１実施例を説明する。以下では、図１のＳ２〜Ｓ２４の各工程に沿って本実施例の方法を説明する。本実施例では、半導体装置として、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）を製造する場合の例について説明する。

まず、図１に示すように、半導体ウェハ２に、複数個の縦型のＩＧＢＴ４及び複数個のＴＥＧ８を形成する（Ｓ２）。ＩＧＢＴ４は、従来知られている方法によって形成することができる。複数個のＩＧＢＴ４は、半導体ウェハ２の半導体素子領域に形成される。図２に示すように、複数個のＩＧＢＴ４は、いずれも平面形状が矩形であり、縦横に等間隔に配置される。縦横に隣り合うＩＧＢＴ４同士の間の領域がダイシング領域６とされている。ＩＧＢＴ４の形状及び配置が上述の通りであるため、ダイシング領域６は半導体ウェハ２に格子状に形成される。ダイシング領域６には、複数個のＴＥＧ８が形成される。ＴＥＧ８は、ＩＧＢＴ４を形成する各工程が適切に行われたか否かをチェックするために用いられる。複数個のＴＥＧ８のそれぞれは、ＩＧＢＴ４を構成する各要素で構成されており、ＩＧＢＴ４の特性チェックのために使用される。図３に示すように、半導体ウェハ２上に形成された層間絶縁膜１４の開口部にＴＥＧ８が形成されている。上述した各部のサイズの一例を挙げる。半導体ウェハ２の直径は２００ｍｍである。ＩＧＢＴ４の縦横のサイズは１１ｍｍ×９ｍｍである。ＩＧＢＴ４の厚さは１５０μｍである。ダイシング領域６の幅は１４０μｍである。ＴＥＧ８の縦横のサイズは９０μｍ×９０μｍである。

次に、ＩＧＢＴ４の表面に表面電極（エミッタ電極）を形成する（Ｓ４）。表面電極の材料にはアルミニウムが用いられる。表面電極は、ＩＧＢＴ４の表面の所定位置にアルミニウムをパターニングすることによって形成される。

次に、半導体ウェハ２の表面の全体にパッシベーション膜を形成する（Ｓ６）。これによって、ＩＧＢＴ４の表面電極、ダイシング領域６、ＴＥＧ８がパッシベーション膜によって覆われる。パッシベーション膜は、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、ＳｉＯ_２、Ｓｉ_３Ｎ_４等、の各種非電解質のうちのいずれかによって形成される膜である。なお、上記のＳｉ_３Ｎ_４に代えて、他のＳｉＮ系材料を用いることもできる。パッシベーション膜がポリイミド膜又はポリベンゾオキサゾール膜である場合、パッシベーション膜はフォトリソグラフィー法によって形成することができる。この場合のパッシベーション膜の好ましい厚さは、例えば１〜５μｍである。一方、パッシベーション膜がＳｉＯ_２膜又はＳｉ_３Ｎ_４膜である場合、パッシベーション膜はプラズマＣＶＤ法によって形成することができる。この場合のパッシベーション膜の好ましい厚さは、例えば１μｍである。

次に、Ｓ６で形成したパッシベーション膜のうち、ＩＧＢＴ４の表面電極及びＴＥＧ８を覆う部分を開口する（Ｓ８）。ここで、パッシベーション膜がポリイミド膜又はポリベンゾオキサゾール膜である場合、Ｓ８におけるパッシベーション膜の開口は、上記のＳ６におけるフォトリソグラフィー法によるパッシベーション膜の成膜と同タイミングで行われる。一方、パッシベーション膜がＳｉＯ_２膜又はＳｉ_３Ｎ_４膜である場合、Ｓ８におけるパッシベーション膜の開口は、フォトリソグラフィー及びエッチングによって、パッシベーション膜を部分的に除去することによって行われる。パッシベーション膜が部分的に除去されることにより、ＩＧＢＴ４の表面電極及びＴＥＧ８が半導体ウェハ２の表面に露出する。なお、パッシベーション膜が除去された状態では、図４に示すように、ＴＥＧ８の端部がパッシベーション膜１６で覆われ、ＴＥＧ８の端部以外の中央部が表面に露出している。

次に、半導体ウェハ２の裏面を研磨し、半導体ウェハ２を薄板化する（Ｓ１０）。例えば、半導体ウェハ２の厚みが１５０μｍ程度になるまで半導体ウェハ２の裏面を研磨する。

次に、半導体ウェハ２の裏面を加工する（Ｓ１２）。具体的には、ＩＧＢＴ４の裏側に、Ｐ^＋型のコレクタ領域及びＮ^＋型のフィールドストップ領域等の不純物拡散領域を形成する。

次に、半導体ウェハ２の裏面の全体に裏面電極（コレクタ電極）を形成する（Ｓ１４）。裏面電極は、スパッタリング等の技術を利用して形成することができる。裏面電極の材料としては、例えば、アルミニウム、チタン、ニッケル等が用いられる。

次に、ＴＥＧ８を用いてＩＧＢＴ４の特性チェックを行う（Ｓ１６）。本実施例では、半導体ウェハ２が幾つかのブロックに分けられており、ブロック毎に特性チェックを行う。即ち、ブロック内に形成されている１又は複数のＩＧＢＴ４の特性チェックは、そのブロック内のダイシング領域６に形成されているＴＥＧ８を用いて行われる。図４に示すように、Ｓ８でＴＥＧ８上のパッシベーション膜１６には開口が形成されているため、ＴＥＧ８と外部の検査機器を電気的に接続することができ、ＴＥＧ８の各種電気特性をチェックすることができる。特性チェックの一例としては、ＴＥＧ８の表面に電極を接続し、ＴＥＧ８に所定の電圧を印加し、ＴＥＧ８のシート抵抗値及び接触抵抗値を測定する。測定されたシート抵抗値及び接触抵抗値から、測定を行ったＴＥＧ８に対応するＩＧＢＴ４の各製造プロセス（成膜、イオン注入、エッチング、フォトリソグラフィー等）が適切に行われたか否かを判断することができる。

次に、ダイシング領域６上にＳｉＯ_２膜を形成する（Ｓ１８）。図５に示すように、ＳｉＯ_２膜１８は、ＴＥＧ８の露出部分を含むダイシング領域６の表面全体に形成される。ＳｉＯ_２膜は、塗布法によって形成することができる。塗布法によって形成する場合は、液状にしたＳｉＯ_２をノズルでダイシング領域６の表面に噴射して塗布することによってＳｉＯ_２膜を形成することができる。なお、この工程では、ダイシング領域６以外の領域、即ちＩＧＢＴ４上にはＳｉＯ_２膜は形成されない。この工程により、ダイシング領域６上にのみ絶縁膜が形成される。

次に、半導体ウェハ２の裏面をダイシングテープによって被覆（マスキング）する（Ｓ２０）。ダイシングテープは、感圧タイプとＵＶタイプのいずれであってもよい。ダイシングテープの材料は、ポリ塩化ビニール、ポリオレフィン、ＰＥＴ等である。

次に、ＩＧＢＴ４上にＮｉ膜を形成する（Ｓ２２）。Ｎｉ膜の形成は、無電解メッキ法によって行うことができる。無電解メッキ法を用いる場合は、裏面がマスキングされた半導体ウェハ２を無電解Ｎｉメッキ液に浸漬する。半導体ウェハ２の表面に露出しているＩＧＢＴ４の表面電極は電解質であるため、無電解Ｎｉメッキ液との間で酸化還元反応が行われる。その結果、ＩＧＢＴ４の表面電極上にはＮｉ膜が形成される。一方、ダイシング領域６を被覆するＳｉＯ_２膜は非電解質であるため、上記の酸化還元反応が行われない。従って、ダイシング領域６上にはＮｉ膜が形成されない。また、半導体ウェハ２の裏面を被覆するダイシングテープも非電解質であるため、半導体ウェハ２の裏面にもＮｉ膜は形成されない。なお、Ｓ２２では、半導体ウェハ２を無電解Ｎｉメッキ液に浸漬する前にジンケート処理を行い、予めＩＧＢＴ４の表面電極上にＺｎ膜を形成しておくことが好ましい。ジンケート処理を行うことにより、その後に形成されるＮｉ膜の密着性が向上する。

次に、半導体ウェハ２のダイシング領域６をダイシングする（Ｓ２４）。図２に示すように、ダイシング領域６が半導体ウェハ２に格子状に形成されるため、図２の二点鎖線で示されるダイシングライン１０も半導体ウェハ２に格子状に形成される。Ｓ２４では、ダイシングライン１０をダイシングして、半導体ウェハ２から各ＩＧＢＴ４を切り分ける。ダイシングライン１０は、ダイシング領域６の幅方向の中央に形成される。ダイシングは、従来知られている方法で行うことができ、例えば、ステップカット方式で行うことができる。ステップカット方式による場合、切削幅の異なる２種類のダイシングブレードを用いてダイシングを行う。例えば、先に切削幅が５０〜７０μｍ程度のダイシングブレードで１回目のダイシングを行い、次いで切削幅が３０μｍ程度のダイシングブレードで２回目のダイシングを行う。ダイシングによって、半導体ウェハ２に形成された複数個のＩＧＢＴ４が切り分けられる。以上のＳ２〜Ｓ２４の各工程を行うことにより、複数個のＩＧＢＴ４が完成する。

本実施例の方法によると、ＴＥＧ８を用いてＩＧＢＴ４の特性チェックをした後にダイシング領域６上にＳｉＯ_２膜を形成し、その後にＩＧＢＴ４上にＮｉ膜を形成する。ダイシング領域６上にＳｉＯ_２膜が形成されているため、無電解メッキ法によってＮｉ膜を形成すると、ダイシング領域６上にはＮｉ膜が形成されず、ＩＧＢＴ４上にのみＮｉ膜が形成される。このため、ＴＥＧ８上にＮｉ膜が形成されず、ダイシング時の切削抵抗の増加が抑えられる。さらに、ＴＥＧ８を含むダイシング領域６全体がＳｉＯ_２膜で覆われることで、ＴＥＧ８が剥離し難くなる。これらによって、ダイシング時のＴＥＧ８の剥離の発生を抑制することができる。また、ダイシング時にＮｉ膜をダイシングしないため、ダイシングブレードの耐用期間も長くなる。また、上述のように、半導体ウェハ２全体に無電解メッキ処理を行えば、ＩＧＢＴ４の表面電極上にのみＮｉ膜が形成されるため、Ｎｉ膜の形成を容易に行うこともできる。

（第２実施例）
図面を参照して第２実施例を説明する。図６に示すように、第２実施例の製造方法では、表面電極形成工程（Ｓ５４）の直後に特性チェック工程（Ｓ５６）を行うことで、第１実施例で行っているＳｉＯ_２膜形成工程を省略している点で第１実施例と相違し、その他の点は第１実施例と略同様である。以下、第１実施例と相違する点を中心に説明する。

図６に示すように、まず、半導体ウェハ２にＩＧＢＴ４及びＴＥＧ８を形成し（Ｓ５２）、次いで、ＩＧＢＴ４の表面に表面電極を形成する（Ｓ５４）。次に、ＴＥＧ８を用いた特性チェックを行う（Ｓ５６）。ＴＥＧ８の表面はパッシベーション膜等によって覆われていないため、ＴＥＧ８を用いた特性チェックを行うことができる。Ｓ５６で行う特性チェックの内容は、図１のＳ１６とほぼ同様であるが、Ｓ５６の時点ではＩＧＢＴ４の裏面加工がまだ行われていないため、ＩＧＢＴ４の裏側の構造に関連する特性チェックは省略される。

特性チェックを終えると、半導体ウェハ２の表面にパッシベーション膜を形成し（Ｓ５８）、次に、Ｓ５８で形成したパッシベーション膜のうち、ＩＧＢＴ４の表面電極を覆う部分のみを開口する（Ｓ６０）。ＴＥＧ８を用いた特性チェックが既に行われているため、ＩＧＢＴ４の表面電極を覆うパッシベーション膜のみを除去する。このため、Ｓ５８が行われた後でも、図７に示すように、ＴＥＧ８の表面の全体がパッシベーション膜１６で覆われている。次に、第１実施例と同様に、半導体ウェハ２を薄板化し（Ｓ６２）、半導体ウェハ２の裏面を加工し（Ｓ６４）、裏面電極を形成する（Ｓ６６）。

本実施例では、次に、ＳｉＯ_２膜を形成する工程（図１のＳ１８参照）を経ることなく、裏面をマスキングし（Ｓ６８）、ＩＧＢＴ４の表面電極上にＮｉ膜を形成する（Ｓ７０）。本実施例のＳ７０を実行する際は、ダイシング領域６が非電解質のパッシベーション膜によって被覆されている（図７参照）ため、Ｎｉ膜は、ＩＧＢＴ４の表面電極上にのみ形成され、ダイシング領域６上には形成されない。次いで、ダイシングを行い（Ｓ７２）、複数個のＩＧＢＴが完成する。

本実施例では、第１実施例と異なり、ＴＥＧ８を用いた特性チェックの後でパッシベーション膜を形成し、ＴＥＧ８をパッシベーション膜で被覆した状態でＮｉ膜形成工程を実行する。このため、本実施例の方法によれば、第１実施例で行っていたＳｉＯ_２膜の形成工程を省略することができる。

上記の各実施例の変形例を以下に列挙する。
（１）上記の各実施例では、パッシベーション膜をＣＶＤ法で形成するが（図１のＳ６、図４のＳ５８参照）、パッシベーション膜を塗布法で形成してもよい。塗布法を用いる場合、例えば、液状にしたポリイミド等をノズルでダイシング領域６に噴射して塗布することによってＳｉＯ_２膜を形成してもよい。
（２）上記の各実施例では、ダイシングテープを半導体ウェハ２の裏面に貼ることによって半導体ウェハ２の裏面を被覆しているが（図１のＳ２０、図４のＳ６８参照）、ガラス製の支持体を半導体ウェハ２の裏面に接着剤によって貼り付けることで半導体ウェハ２の裏面を被覆してもよい。
（３）上記の各実施例では、無電解メッキ法によってＮｉ膜を形成しているが（図１のＳ２２、図４のＳ７０参照）、電解メッキ法によってＮｉ膜を形成してもよい。
（４）上記の第１実施例では、ＴＥＧ８の端部を覆う部分のパッシベーション膜１６を残し、ＴＥＧ８の端部以外の部分を露出させるようにパッシベーション膜１６を開口する（図３参照）。しかし、パッシベーション膜の開口方法はこれには限られない。例えば、ＴＥＧ８の全面が露出するようにパッシベーション膜を開口してもよい。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は、複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

２：半導体ウェハ、４：ＩＧＢＴ、６：ダイシング領域、８：ＴＥＧ、１０：ダイシングライン、１４：層間絶縁膜、１６：パッシベーション膜、１８：ＳｉＯ_２膜

Claims

半導体素子領域とダイシング領域とが形成されている半導体ウェハに対し、前記ダイシング領域をダイシングすることで半導体装置を製造する方法であって、
前記ダイシング領域に形成されているＴＥＧを用いて特性チェックを行う特性チェック工程と、
特性チェック工程後に、前記ダイシング領域上に保護膜を形成する保護膜形成工程と、
保護膜形成工程後に、半導体ウェハの裏面をマスキングする裏面マスキング工程と、
裏面マスキング工程後に、前記半導体素子領域上にＮｉ膜を形成するＮｉ膜形成工程と、
Ｎｉ膜形成工程後に、前記ダイシング領域をダイシングするダイシング工程と、を備えることを特徴とする半導体装置の製造方法。
前記保護膜は非電解質であり、
前記Ｎｉ膜形成工程では、メッキ法によってＮｉ膜を形成する、ことを特徴とする請求項１に記載の半導体装置の製造方法。