JP5548527B2 - 半導体装置の製造方法、及び半導体装置 - Google Patents
半導体装置の製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP5548527B2 JP5548527B2 JP2010130412A JP2010130412A JP5548527B2 JP 5548527 B2 JP5548527 B2 JP 5548527B2 JP 2010130412 A JP2010130412 A JP 2010130412A JP 2010130412 A JP2010130412 A JP 2010130412A JP 5548527 B2 JP5548527 B2 JP 5548527B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- insulating film
- semiconductor device
- manufacturing
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 90
- 239000002184 metal Substances 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 58
- 230000007547 defect Effects 0.000 claims description 30
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical group [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 239000010408 film Substances 0.000 description 93
- 239000004642 Polyimide Substances 0.000 description 30
- 229920001721 polyimide Polymers 0.000 description 30
- 238000010438 heat treatment Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 239000005360 phosphosilicate glass Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000011734 sodium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
また、ショットキ接合面にMo(モリブデン)などのバリアメタルを使用する方法が開示されている(例えば、特許文献1を参照)。バリアメタルを使用すると、スパイク状の欠陥の発生が低減される効果がある。そこで、図6に示されるスパイク状の欠陥の発生を低減するために、ショットキ接合面にMoなどのバリアメタルを使用する方法が考えられる。しかしながら、バリアメタルを使用する方法では、p型半導体との接触抵抗が大きくなり、順方向電圧が大きくなる。
以下、本発明の第1の実施形態による半導体装置について図面を参照して説明する。
図1は、本実施形態による半導体装置(ダイオード100)を示す断面構成図である。
図1において、ダイオード100は、N領域1、P領域2、アノード電極3、ポリイミド絶縁膜4、及びカソード電極5を備える。
P領域2は、第1の導電型の半導体としてのp型半導体のP+領域である。P領域2は、N領域1と接して形成され、第1の表面F1に露呈させて形成される。ここで、P領域2は、例えば、2つのP+領域とする。また、P領域2の不純物濃度は、例えば、2×1016cm−3である。
また、スパイク状の欠陥10は、ショットキ接合部30に発生するスパイク状の形状をした欠陥を示す。
図2は、同実施形態におけるダイオード100の製造工程の一部を示す工程フロー図である。
また、図3は、図2に示した工程フロー図に対応するダイオード100の製造工程を示す断面構成図である。
なお、図2及び図3に示される工程は、ダイオード100のアノード電極3を形成する製造工程以降の工程である。アノード電極3を形成する前の図示されない製造工程では、例えば、イオン注入法などにより、半導体基板であるN領域1にP領域2を第1の表面F1に露呈させて形成する。
まず、オーミック接合部20がオーミック接合可能な膜厚範囲で薄くした膜厚によって、メタル(Al金属層)を形成する(ステップS101)。また、Al金属層は、第1の表面F1全面に形成される。ここで、オーミック接合可能な膜厚範囲で薄くした膜厚は、例えば、0.5μm(マイクロメートル)から3μmである。この膜厚は、図5及び図6に示される従来のダイオードにおけるAl金属層の膜厚(例えば、3μmから6μm)よりも薄い。
また、Al金属層の膜厚は、ショットキ接合部30における欠陥の発生が許容できる膜厚範囲で薄くした膜厚である。
また、ステップS101において、Al金属層とN領域1とがショットキ接合される。
図3(a)は、ステップS102における製造工程が完了した後の断面構成図を示す。なお、半導体ウェハ上に、複数のダイオード100が製造される。この図において、Al金属層が除去された領域は、例えば、ダイオード100と隣接する位置のダイオード100との図示されない境界部分である。
また、ステップS101とステップS102における工程を金属層形成工程という。
図3(b)は、ステップS103における製造工程が完了した後の断面構成図を示す。この図は、アノード電極3の上全面にポリイミド絶縁膜4が成膜(堆積)されていることを示す。
図3(c)は、ステップS104における製造工程が完了した後の断面構成図を示す。この図は、アノード電極3(金属層)の一部を覆って保護するポリイミド絶縁膜4が形成されていることを示す。
また、ステップS103とステップS104における工程を絶縁膜形成工程という。
図3(d)は、ステップS105における製造工程が完了した後の断面構成図を示す。この図において、オーミック接合部20の金属層に図示されないシリサイドが形成される。これにより、アノード電極3とP領域2とがオーミック接合される。また、スパイク状の欠陥10が、ショットキ接合部30に発生した場合を示す。ただし、この図におけるスパイク状の欠陥10では、図6に示される従来のダイオードにおけるスパイク状の欠陥よりも欠陥の数及び深さを低減することができる。本実施形態における製造方法では、アノード電極3の膜厚をオーミック接合可能な膜厚範囲で薄く形成し、図5及び図6に示される従来のダイオードにおけるメタル熱処理の温度より低い約350℃でオーミック接合部20の金属層をシリサイド化させる。これにより、スパイク状の欠陥10の発生を低減することができる。
図3(e)は、ステップS106における製造工程が完了した後の断面構成図を示す。
また、このスパイク状の欠陥10の発生は、オーミック接合を確保できる条件下で熱処理の温度が低い程、低減される。このため、本実施形態における半導体装置の製造方法では、低温(例えば、約350℃)で熱処理されるポリイミド絶縁膜4(絶縁膜)のベーク処理と共に、オーミック接合部20の金属層をシリサイド化させる。これにより、本実施形態における半導体装置の製造方法、及びダイオード100では、このスパイク状の欠陥10の発生を低減することができる。
このスパイク状の欠陥10の発生が低減されるため、ダイオード100は、逆方向特性の漏れ電流を低減できる。
以下、同実施形態における半導体装置の別の一形態について図面を参照して説明する。
図4は、同実施形態における半導体装置の別の形態を示す断面構成図である。
図4において、ダイオード100aは、N領域1、P領域2、アノード電極3、ポリイミド絶縁膜4、カソード電極5、ガードリング6、SiO2(二酸化珪素)絶縁膜7、PSG(Phospho Silicate Glass)絶縁膜8、及びチャネルストッパ9を備える。この図において、図1と同じ構成には同一の符号を付す。
P領域2は、N領域1のN−領域1aと接して形成され、第1の表面F1に露呈させて形成される。ここで、P領域2は、例えば、3つのP+領域とする。
ガードリング6は、第1の表面F1に接して図4におけるダイオード100aの側面近傍のN−領域1aに形成される。ガードリング6は、例えば、P領域2よりも不純物濃度が高いp型半導体のP+領域により形成される。
チャネルストッパ9は、第1の表面F1と図4におけるダイオード100aの側面とに接して、N−領域1aに形成される。チャネルストッパ9は、例えば、N−領域1aよりも不純物濃度が高いn型半導体のN+領域により形成される。チャネルストッパ9は、ダイオード100aの機能として望ましくない漏れ電流(チャネル電流)を抑制する。
PSG絶縁膜8は、SiO2絶縁膜7に接して、SiO2絶縁膜7を覆うように形成される。PSG絶縁膜8は、Na(ナトリウム)イオンなどの進入を防ぎ、ダイオード100aにおける化学的損傷などを主に防止する。
カソード電極5は、第2の表面F2にそって、N領域1のN+領域1bに接して形成される。また、カソード電極5は、例えば、Ti/Niの積層構造やTi/Ni/Agの積層構造である。また、カソード電極5は、N領域1とオーミック接合する。
ダイオード100aの製造方法では、ダイオード100の製造方法に、チャネルストッパ6を形成する工程と、SiO2絶縁膜7を形成する工程と、PSG絶縁膜8を形成する工程が追加される。また、ダイオード100aの製造方法では、N領域1としてN−領域1aとN+領域1bとを備えた半導体基板を用いる。
また、図示は省略するが、チャネルストッパ9を形成する工程では、例えば、イオン注入法などにより、半導体基板であるN領域1に、チャネルストッパ9としてN+領域を第1の表面F1に露呈させて形成する。
また、図示は省略するが、SiO2絶縁膜7を形成する工程及びPSG絶縁膜8を形成する工程では、例えば、CVD(Chemical Vapor Deposition)法などを用いて、SiO2絶縁膜7及びPSG絶縁膜8を形成する。
アノード電極3を形成する製造工程以降の工程は、図2に示される工程フローと同様である。
これにより、ダイオード100aの製造方法及びダイオード100aは、第1の実施形態におけるダイオード100の製造方法及びダイオード100と同様の効果が得られる。
また、半導体装置(ダイオード100(又は100a))の製造方法では、絶縁膜(ポリイミド絶縁膜4)のベーク処理とオーミック接合部20の金属層のシリサイド化を同じ熱処理工程(ステップS105)で行う。このため、図5に示される従来の半導体装置の製造方法に比べて、熱処理工程を1回削減できる。結果として、半導体装置(ダイオード100(又は100a))の製造方法では、製造工程を簡素化できる。
これにより、ワイヤーボンディングによる応力によってオーミック接合部20及びショットキ接合部30に生じる欠陥などによる物理的影響や電気的影響を低減できる。
これにより、金属層(アノード電極3)の形成が容易である。また、アルミニウムは白金などに比べ安価な材料であるため、低コストによって製造できる。
これにより、オーミック接合部20がオーミック接合可能で、且つ、ショットキ接合部30におけるスパイク状の欠陥10の発生が逆方向特性の漏れ電流を許容できる範囲に低減できる。
これにより、スパイク状の欠陥10の発生が低減されるため、ダイオード100(又は100a)は、逆方向特性の漏れ電流を低減できる。
また、上記の各実施形態において、MPS構造のダイオード(100、100a)に用いる形態を説明したが、本発明は、これに限定されない。1つの金属層においてオーミック接合部とショットキ接合部を備える他の半導体装置に用いても良い。また、P領域2の数や形状も上記の各実施形態に限定されるものではない。
また、上記の各実施形態において、絶縁膜にポリイミドを用いる形態を説明したが、絶縁膜の堆積後に熱処理を必要とする絶縁膜であれば、他の絶縁膜を用いる形態でも良い。ただし、熱処理に使用する温度は、オーミック接合部の金属層をシリサイド化させることが可能な温度である必要がある。
2 P領域
3 アノード電極
4 ポリイミド絶縁膜
5 カソード電極
6 ガードリング
7 SiO2絶縁膜
8 PSG絶縁膜
9 チャネルストッパ
10 スパイク状の欠陥
20 オーミック接合部
30 ショットキ接合部
100、100a ダイオード
Claims (5)
- 第1の導電型の半導体と金属層がオーミック接合するオーミック接合部と、第2の導電型の半導体と前記金属層がショットキ接合するショットキ接合部とを備えたMPS構造の半導体装置の製造方法であって、
前記オーミック接合部がオーミック接合可能な0.5μmから3μmの膜厚範囲で薄くした膜厚によって、前記金属層を形成する金属層形成工程と、
前記金属層の一部を覆って保護する絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程の後に、前記絶縁膜を500℃より低い温度でベークすると共に、前記オーミック接合部の前記金属層をシリサイド化させる熱処理工程と
を有することを特徴とする半導体装置の製造方法。 - 前記オーミック接合可能な範囲で薄くした膜厚は、ワイヤーボンディングによる応力によって、前記オーミック接合部及び前記ショットキ接合部に欠陥が生じないように考慮した厚さである
ことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記金属層は、アルミニウムである
ことを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。 - 前記金属層は、白金又はニッケルである
ことを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。 - 請求項1から請求項4のいずれか1項に記載の半導体装置の製造方法によって製造された
ことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010130412A JP5548527B2 (ja) | 2010-06-07 | 2010-06-07 | 半導体装置の製造方法、及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010130412A JP5548527B2 (ja) | 2010-06-07 | 2010-06-07 | 半導体装置の製造方法、及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011258662A JP2011258662A (ja) | 2011-12-22 |
JP5548527B2 true JP5548527B2 (ja) | 2014-07-16 |
Family
ID=45474565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010130412A Expired - Fee Related JP5548527B2 (ja) | 2010-06-07 | 2010-06-07 | 半導体装置の製造方法、及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5548527B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013183677A1 (ja) * | 2012-06-06 | 2016-02-01 | ローム株式会社 | 半導体装置およびその製造方法 |
JP6681935B2 (ja) * | 2018-04-16 | 2020-04-15 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007281231A (ja) * | 2006-04-07 | 2007-10-25 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
JP2009094433A (ja) * | 2007-10-12 | 2009-04-30 | National Institute Of Advanced Industrial & Technology | 炭化珪素装置 |
JP4637924B2 (ja) * | 2008-03-06 | 2011-02-23 | 株式会社豊田中央研究所 | ダイオード |
JP5546759B2 (ja) * | 2008-08-05 | 2014-07-09 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
-
2010
- 2010-06-07 JP JP2010130412A patent/JP5548527B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011258662A (ja) | 2011-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5525940B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5534034B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9355958B2 (en) | Semiconductor device having a corrosion-resistant metallization and method for manufacturing thereof | |
JP2008193043A (ja) | 電力用半導体素子 | |
JP6411258B2 (ja) | 半導体装置 | |
US20190378893A1 (en) | Capacitor and method for manufacturing capacitor | |
JP2006310555A (ja) | 半導体装置およびその製造方法 | |
US20210184054A1 (en) | Semiconductor device and its manufacturing method | |
JP4825026B2 (ja) | ショットキーバリアダイオード及びその製造方法 | |
JP4593115B2 (ja) | SiCOI基板を備えたショットキーパワーダイオード、およびその製造方法 | |
JP5593619B2 (ja) | ショットキーバリアダイオードとその製造方法 | |
JP5846178B2 (ja) | 半導体装置及びその製造方法 | |
JP5548527B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP7113601B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
TW202020984A (zh) | 二極體製造方法 | |
CN215644508U (zh) | 功率二极管器件 | |
JP2016111084A (ja) | 半導体装置とその製造方法 | |
JP2007235064A (ja) | ショットキーバリア半導体装置及びその製造方法 | |
JP2005005486A (ja) | 炭化けい素半導体装置 | |
JP6013817B2 (ja) | ジャンクションバリアショットキーダイオードの製造方法 | |
JP6080961B2 (ja) | 半導体装置およびその製造方法 | |
JP4803523B2 (ja) | 半導体装置及びその製造方法 | |
JP6260711B2 (ja) | 半導体装置の製造方法 | |
JP7505402B2 (ja) | 炭化珪素半導体ウェハおよび炭化珪素半導体装置の製造方法 | |
TWI685977B (zh) | 寬帶隙半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140519 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5548527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |