JP7113601B2

JP7113601B2 - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP7113601B2
Application number: JP2017155710A
Authority: JP
Inventors: 雄介前山; 俊一中村
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2017-08-10
Filing date: 2017-08-10
Publication date: 2022-08-05
Anticipated expiration: 2037-08-10
Also published as: JP2019036591A

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。

高耐圧半導体デバイスの製造工程において、ウェハ状態で耐圧検査を行う際、ウェハ表面で放電が生じるという問題がある。

耐圧検査を行う半導体素子領域の電極と、該半導体素子領域を取り巻くスクライブラインとの間での放電については、スクライブライン上に絶縁膜を設けることにより、対処がなされてきた（例えば、特許文献１－３参照。）。

特開２００９－２６７０３２号公報特開２０１３－１８７４３８号公報特開２０１３－１９１６３２号公報

ところで、耐圧検査における逆バイアス電圧の上限値が上昇するにつれ、耐圧検査を行う電極とスクライブラインとの間ではなく、スクライブラインを越えて、隣接する電極との間で、確率的に放電が起こってしまうことがわかった。

この問題は、耐圧検査において、逆バイアス電圧値の上昇につれ、隣接電極における電位が付随的にランダムに変動することが避けられないために生じる。このため、信頼性の高い高耐圧半導体デバイスを提供することが難しい。

本発明は、このような問題に鑑みてなされたものであり、信頼性の高い高耐圧半導体デバイスを提供するための半導体装置及びその製造方法を提供することにある。

本発明の一態様に係る半導体装置は、炭化珪素からなる半導体基体と、前記半導体基体の一方の主面に形成された第一絶縁膜と、前記半導体基体の他方の主面とオーミック接合を形成する第一電極と、前記半導体基体のスクライブラインで画された複数の半導体素子領域の各々において、前記一方の主面が露出した開口部に形成され、前記半導体基体とショットキー接合を形成する接合部と、前記第一絶縁膜と接する周縁部と、を含む第二電極と、前記半導体素子領域の各々において、前記半導体基体を前記一方の主面側から平面視したとき、前記開口部上では前記接合部が露出するように、かつ、前記スクライブライン上では前記第一絶縁膜が露出するように、前記第一絶縁膜を被覆する第二絶縁膜と、を含み、互いに隣接する二つの前記接合部を通過し該二つの前記接合部の間の前記スクライブラインに直交する平面で前記半導体基体を断面視したとき、該二つの前記接合部の間の二つの前記第二絶縁膜の幅の和と、該二つの前記第二絶縁膜の間隔との総和で与えられる第二電極間距離Xが、前記半導体素子領域に対して行われる耐圧検査において前記第一電極と前記第二電極の前記接合部との間に印加される逆バイアス電圧の上限値Vmaxとの関係で、Vmax / (1.3×10 ⁴ V/cm) > X > Vmax / (1.5×10⁴ V/cm) を充たす。

また、本発明の一態様に係る半導体装置の製造方法は、炭化珪素からなる半導体基体を準備する、半導体基体準備工程と、前記半導体基体の一方の主面に第一絶縁膜を形成する、第一絶縁膜形成工程と、前記半導体基体の他方の主面に、前記半導体基体とオーミック接合を形成する第一電極を形成する、第一電極形成工程と、前記半導体基体のスクライブラインで画された複数の半導体素子領域の各々において、前記第一絶縁膜の一部を除去して前記一方の主面が露出した開口部を形成する、開口部形成工程と、前記半導体素子領域の各々において、前記半導体基体とショットキー接合を形成する接合部と、前記第一絶縁膜と接する周縁部と、を含む第二電極を前記開口部に形成する、第二電極形成工程と、前記半導体素子領域の各々において、前記半導体基体を前記一方の主面側から平面視したとき、前記開口部上では前記接合部が露出するように、かつ、前記スクライブライン上では前記第一絶縁膜が露出するように、前記第一絶縁膜を被覆する第二絶縁膜を形成する、第二絶縁膜形成工程と、前記半導体素子領域に対して、前記第一電極と前記第二電極の前記接合部との間に、上限値Vmaxの逆バイアス電圧を印加して耐圧検査を行う、耐圧検査工程と、を含み、前記第二絶縁膜形成工程において、互いに隣接する二つの前記接合部を通過し該二つの前記接合部の間の前記スクライブラインに直交する平面で前記半導体基体を断面視したとき、該二つの前記接合部の間の二つの前記第二絶縁膜の幅の和と、該二つの前記第二絶縁膜の間隔との総和で与えられる第二電極間距離Xが、Vmax / (1.3×10 ⁴ V/cm) > X > Vmax / (1.5×10⁴ V/cm) を充たすように前記第二絶縁膜を形成する。

本発明の半導体装置及び半導体装置の製造方法によれば、隣接電極間の放電発生率を3%以下に抑制することができる。したがって、信頼性の高い高耐圧半導体デバイスを提供することができる。

第一の実施形態に係る半導体装置の構成を示す平面図である。第一の実施形態に係る半導体装置の構成を示す断面図である。第一の実施形態に係る半導体装置の製造方法を示すフロー図である。第一の実施形態に係る半導体装置の製造方法を示す断面図である。第一の実施形態に係る半導体装置の製造方法を示す断面図である。第一の実施形態に係る半導体装置の製造方法を示す断面図である。第一の実施形態に係る半導体装置の製造方法を示す断面図である。第一の実施形態に係る半導体装置の製造方法を示す断面図である。耐圧検査工程で、隣接電極間に放電が起きた状態の写真である。第二の実施形態に係る半導体装置の製造方法を示す断面図である。本発明の実施例１～３を、比較例とともに示したグラフである。

［第一の実施形態］
以下、図１から図９を参照して、本発明の第一の実施形態について説明する。

（半導体装置の構成）
本実施形態に係る半導体装置は、縦型ショットキーバリアダイオード素子（半導体素子）を複数製造するための、スクライブラインが設けられた半導体装置である。以下、図１及び図２を参照して、本実施形態に係る半導体装置の構成について説明する。

なお、本実施形態は、発明の趣旨をより良く理解させるために具体的に説明するものであり、特に指定のない限り、本発明を限定するものではない。また、以下の説明で用いる図面は、本発明の特徴をわかりやすくするために、便宜上、要部となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。

図１に示すように、本実施形態に係る半導体装置１は、平面視において、縦方向及び横方向に延びる複数のスクライブラインＬを覆うように、第一絶縁膜１１が設けられている。スクライブラインＬは、半導体装置１を切断する位置を示すラインであり、第一絶縁膜１１は、スクライブラインＬ上で露出している。半導体装置１は、スクライブラインＬに沿って、例えばダイアモンドカッターを用いて切削される。これにより、複数の半導体素子（チップ）が製造される。

スクライブラインＬで画された複数の半導体素子領域の各々において、第二絶縁膜１７が、環状に設けられている。第二絶縁膜１７の内側には、第二電極１４の一部である接合部１４ａが露出している。

図２は、図１の破線で囲まれた領域において、半導体装置１を、互いに隣接する二つの接合部１４ａ，１４ａを通過し該二つの接合部１４ａ，１４ａの間のスクライブラインＬに直交する平面で断面視した断面図（Ａ－Ａ矢視断面図）である。図２に示すように、半導体装置１は、半導体基体１０と、第一絶縁膜１１と、第一電極１５と、第二電極１４と、第二絶縁膜１７と、を含む。半導体装置１は、ガードリング領域１２と、第三絶縁膜１６と、を、さらに含む。

半導体基体１０は、炭化珪素（ＳｉＣ）からなる。半導体基体１０は、高濃度の不純物を含むｎ^＋型炭化珪素からなる半導体基板１０ａと、低濃度の不純物を含むｎ^－型炭化珪素からなるドリフト層１０ｂと、を含む。

ｎ^＋型炭化珪素からなる半導体基板１０ａとしては、ｎ型不純物濃度が5×10¹⁷cm^-3～5×10¹⁹cm^-3，厚さが３０μｍ～４００μｍのものを用いることができる。ｎ^＋型炭化珪素の結晶多形としては、例えば４Ｈのものを用いることができる。ドリフト層１０ｂとしては、ｎ型不純物濃度が1×10¹⁵cm^-3～1×10¹⁸cm^-3，厚さが３μｍ～２０μｍのものを用いることができる。ドリフト層１０ｂは、半導体基体１０の一方の主面Ｆ１を構成する。半導体基板１０ａは、半導体基体１０の他方の主面Ｆ２を構成する。

第一絶縁膜１１は、スクライブラインＬを覆うように、半導体基体１０の一方の主面Ｆ１に形成される。第一絶縁膜１１は、リンガラス（ＰＳＧ）で形成される。第一絶縁膜を形成する材料はＰＳＧに限定されない。例えば、下地に熱酸化膜を追加した熱酸化膜／ＰＳＧ積層膜であっても構わない。

第一電極１５は、半導体基体１０の他方の主面Ｆ２に形成される。第一電極１５は、他方の主面Ｆ２とオーミック接合を形成している。第一電極１５は、例えば、ニッケル（Ｎｉ）で形成される。

後述するように、半導体基体１０の一方の主面Ｆ１のうち第一絶縁膜１１で覆われていない部分は、一方の主面Ｆ１が露出した開口部１３となる。開口部１３は、スクライブラインＬで画された複数の半導体素子領域の各々に存在する。すなわち、第一絶縁膜１１には、複数の開口部１３が形成されている。

第二電極１４は、スクライブラインＬで画された複数の半導体素子領域の各々において、開口部１３を覆うように、形成される。第二電極１４は、接合部１４ａと、周縁部１４ｂと、を含む。第二電極１４は、半導体基体１０とショットキー接合を形成する。第二電極１４は、例えば、チタン（Ｔｉ）で形成される。

接合部１４ａは、開口部１３に形成される。半導体基体１０の一方の主面Ｆ１では、第二電極１４の接合部１４ａにおいてショットキー接合が形成される。前述したように、半導体基体１０の他方の主面Ｆ２では、第一電極１５においてオーミック接合が形成される。このため、スクライブラインＬで画された複数の半導体素子領域の各々は、ショットキーバリアダイオードとして機能する。

周縁部１４ｂは、接合部１４ａの周囲に位置し、かつ、第一絶縁膜１１と接している。周縁部１４ｂは、平面視したとき、第一絶縁膜１１の縁部を覆うように、環状に形成されている。

半導体基体１０を平面視したとき、ドリフト層１０ｂのうち接合部１４ａの外側に位置する領域には、ｐ型半導体からなるガードリング領域１２が環状に形成されている。ガードリング領域１２は、例えば、アルミニウム（Ａｌ）や硼素（Ｂ）を不純物として含む。ガードリング領域１２の内縁部は、平面視において、接合部１４ａと接している。ガードリング領域１２の外縁部は、平面視において、第一絶縁膜１１と接している。

ガードリング領域１２は、高濃度ガードリング領域１２ａと、低濃度ガードリング領域１２ｂと、を含む。高濃度ガードリング領域１２ａは、ガードリング領域１２を平面視したとき、その内側に環状に設けられる。高濃度ガードリング領域１２ａは、相対的に不純物濃度の高い層である（ｐ型不純物濃度が1×10¹⁸cm^-3～1×10¹⁹cm^-3）。高濃度ガードリング領域１２ａは、平面視において、周縁部１４ｂと重なるように設けられている。図示例においては、高濃度ガードリング領域１２ａの一部が第一絶縁膜１１に覆われているが、これに限ることはない。低濃度ガードリング領域１２ｂは、ガードリング領域１２を平面視したとき、その外側に環状に設けられる。低濃度ガードリング領域１２ｂは、相対的に不純物濃度の低い層である（ｐ型不純物濃度が1×10¹⁷cm^-3～1×10¹⁸cm^-3）。低濃度ガードリング領域１２ｂは、平面視において、第二絶縁膜１７に覆われている。

第一絶縁膜１１の上には、第三絶縁膜１６が、平面視において環状に設けられている。第三絶縁膜１６は、第一絶縁膜１１上において、第二電極１４の周縁部１４ｂを囲むように形成されている。第三絶縁膜１６は、例えば、窒化珪素（ＳｉＮ）で形成される。

第二絶縁膜１７は、第二電極１４の接合部１４ａの外周部と、第一絶縁膜１１のうち開口部１３の周縁部分と、を覆うように、平面視において環状に設けられている。第二絶縁膜１７は、周縁部１４ｂの全部と、第三絶縁膜１６の全部と、を覆うように設けられる。第二絶縁膜１７は、例えばポリイミドで形成される。

図２のように、互いに隣接する二つの接合部１４ａ，１４ａを通過し該二つの接合部１４ａ，１４ａの間のスクライブラインＬに直交する平面で半導体基体１０を断面視したとき、該二つの接合部１４ａ，１４ａの間の二つの第二絶縁膜１７，１７の幅Ｄ１，Ｄ２の和と、該二つの第二絶縁膜１７，１７の間隔Ｄ３との総和を、第二電極間距離Xと定義する。また、半導体素子領域に対して行われる耐圧検査において、第一電極１５と第二電極１４の接合部１４ａとの間に印加される逆バイアス電圧の上限値を、Vmaxとする。

第二絶縁膜１７は、第二電極間距離Xが、Vmaxとの関係で、X > Vmax / (1.8×10⁴ V/cm) を充たすように設けられる。これにより、耐圧検査において、隣接電極間の放電発生率を抑制することができる。したがって、信頼性の高い高耐圧半導体デバイスを提供することができる。

第二絶縁膜１７は、第二電極間距離Xが、Vmaxとの関係で、X > Vmax / (1.5×10⁴ V/cm) を充たすように設けられることが望ましい。これにより、耐圧検査において、隣接電極間の放電発生率をさらに抑制することができる。したがって、より信頼性の高い高耐圧半導体デバイスを提供することができる。

（半導体装置の製造方法）
以下、図３から図８を参照して、本実施形態に係る半導体装置の製造方法について説明する。

図３に示すように、本実施形態に係る半導体装置の製造方法は、半導体基体準備工程Ｓ１と、第一絶縁膜形成工程Ｓ３と、第一電極形成工程Ｓ５と、開口部形成工程Ｓ６と、第二電極形成工程Ｓ７と、第二絶縁膜形成工程Ｓ８と、耐圧検査工程Ｓ９と、を含む。本実施形態に係る半導体装置の製造方法は、不純物イオン注入工程Ｓ２と、第三絶縁膜形成工程Ｓ４と、をさらに含む。

以下、図４から図８を用いて、本実施形態に係る半導体装置の製造方法の各工程を説明する。図４から図７では、一つの半導体素子領域における断面図を示している。

（Ｓ１：半導体基体準備工程）
まず、図４（ａ）に示す半導体基体準備工程Ｓ１を行う。半導体基体準備工程Ｓ１では、ｎ^＋型炭化珪素単結晶基板（半導体基板）１０ａ（厚さ：３５０μｍ，不純物濃度：1×10¹⁹cm^-3）の上面に、ｎ^－型炭化珪素エピタキシャル層（ドリフト層）１０ｂ（厚さ：１３．５μｍ，不純物濃度：5×10¹⁵cm^-3）を、化学的気相成長法（ＣＶＤ）により形成することで、半導体基体１０を準備する。

（Ｓ２：不純物イオン注入工程）
次に、図４（ｂ）に示す不純物イオン注入工程Ｓ２を行う。不純物イオン注入工程Ｓ２では、まず、半導体基体１０の一方の主面Ｆ１を清浄化する。次いで、一方の主面Ｆ１に、酸化膜を形成し、この酸化膜上にレジストをスピンコートにより塗布する。その後、フォトリソグラフィにより、高濃度ガードリング領域１２ａや低濃度ガードリング領域１２ｂに対応する部分に開口を有するマスク（不図示）を形成する。この状態において、半導体基体１０の一方の主面Ｆ１に、半導体基体１０とは逆の導電型のｐ型不純物イオン（例えば、アルミニウムイオン）を、イオン注入を用いて導入する。イオン注入後、マスクを除去する。これにより、高濃度ガードリング領域１２ａと、低濃度ガードリング領域１２ｂと、を含む、ガードリング領域１２が形成される。不純物イオン注入工程Ｓ２において、高濃度ガードリング領域１２ａ、低濃度ガードリング領域１２ｂは、例えば個別に形成されてよい。その後、１５００℃以上の高温で加熱し不純物を電気的に活性化する。

（Ｓ３：第一絶縁膜形成工程）
次に、図５（ａ）に示す第一絶縁膜形成工程Ｓ３を行う。第一絶縁膜形成工程Ｓ３では、まず、半導体基体１０の一方の主面Ｆ１に、化学的気相成長法（ＣＶＤ）によりリンガラス（ＰＳＧ）を積層し、絶縁膜層１１０を形成する。絶縁膜層１１０を形成した後、熱処理を行う。第一絶縁膜を熱酸化膜／ＰＳＧ積層膜とする場合、半導体基体１０を酸素ガス中、１０００℃以上の雰囲気で熱酸化した後、化学的気相成長法（ＣＶＤ）によりリンガラス（ＰＳＧ）を積層し、絶縁膜層１１０を形成することもできる。リンガラス（ＰＳＧ）の焼き締め処理として、７００℃以上の雰囲気で追加熱処理を行っても構わない。

（Ｓ４：第三絶縁膜形成工程）
次に、図５（ｂ）に示す第三絶縁膜形成工程Ｓ４を行う。第三絶縁膜形成工程Ｓ４では、まず、第一絶縁膜１１の表面に、化学的気相成長法（ＣＶＤ）により窒化珪素（ＳｉＮ）を積層する。次いで、レジストをスピンコートにより塗布する。次いで、フォトリソグラフィにより、第三絶縁膜１６に対応する部分に開口を有するマスク（不図示）を形成する。その後、ドライエッチング等で、開口部の窒化珪素（ＳｉＮ）を除去する。

（Ｓ５：第一電極形成工程）
次に、図６（ａ）に示す第一電極形成工程Ｓ５を行う。第一電極形成工程Ｓ５では、まず、半導体基体１０の他方の主面Ｆ２に、金属（例えば、ニッケル（Ｎｉ））をスパッタリングして、金属膜を形成する。その後、熱処理により、金属と炭化珪素との合金化を行い、第一電極１５を形成する。

（Ｓ６：開口部形成工程）
次に、図６（ｂ）に示す開口部形成工程Ｓ６を行う。開口部形成工程Ｓ６では、まず、絶縁膜層１１０の表面に、レジストをスピンコートにより塗布する。次いで、フォトリソグラフィにより、開口部１３に対応する部分に開口を有するマスク（不図示）を形成する。開口部１３は、平面視において、その周縁が高濃度ガードリング領域１２ａに重なるように設けられる。マスク形成の後、バッファードフッ酸を用いて絶縁膜層１１０のエッチングを行い、半導体基体１０の一方の主面Ｆ１を露出させる。これにより、開口部１３及び第一絶縁膜１１が形成される。開口部１３及び第一絶縁膜１１の形成後、レジストを除去する。

（Ｓ７：第二電極形成工程）
次に、図７（ａ）に示す第二電極形成工程Ｓ６を行う。第二電極形成工程Ｓ６では、まず、主面Ｆ１に、金属例えば、チタン（Ｔｉ）をスパッタリング又は蒸着して、金属膜を形成する。レジストをスピンコートにより塗布する。次いで、フォトリソグラフィとエッチングにより、第二電極１４を形成する。その後、熱処理により、金属と炭化珪素との合金化を行い、第二電極１４が完成する。

（Ｓ８：第二絶縁膜形成工程）
次に、図７（ｂ）に示す第二絶縁膜形成工程Ｓ８を行う。第二絶縁膜形成工程Ｓ８では、まず、第二電極１４及び第一絶縁膜１１の表面に、ポリイミドをスピンコートにより塗布する。フォトリソグラフィにより、第二絶縁膜１７を形成する。これにより、半導体装置１が形成される。

（Ｓ９：耐圧検査工程）
最後に、図８に示す耐圧検査工程Ｓ９を行う。耐圧検査工程Ｓ９では、まず、ウェーハプローバステージＰＳの上に、半導体装置１を載置する。半導体装置１において、スクライブラインＬで画された複数の半導体素子領域のうち一つを選び、検査領域ＡＴとする。検査領域ＡＴの接合部１４ａに、プローブＰＲの先端を接触させる。ウェーハプローバステージＰＳとプローブＰＲの間に逆バイアス電圧Ｖを印加し、検査領域ＡＴの耐圧検査を行う。

逆バイアス電圧Ｖが高くなると、検査領域ＡＴに隣接する別の半導体素子領域（隣接領域ＡＮ）の接合部１４ａにおける電位が、付随的にランダムに変動することが避けられない。これにより、耐圧検査工程Ｓ９における逆バイアス電圧Ｖの上限値Vmaxが上昇するにつれ、図８の太矢印で示すように、スクライブラインＬを越えて、隣接する二つの接合部１４ａ，１４ａの間で、確率的に放電が起こる。図９は、検査領域ＡＴと、隣接領域ＡＮとの間で、放電が起こる瞬間を捉えた写真である。

第二絶縁膜形成工程Ｓ８において、第二絶縁膜１７は、互いに隣接する二つの接合部１４ａ，１４ａを通過し該二つの接合部１４ａ，１４ａの間のスクライブラインＬに直交する平面で半導体基体１０を断面視したとき、該二つの接合部１４ａ，１４ａの間の二つの第二絶縁膜１７，１７の幅Ｄ１，Ｄ２の和と、該二つの第二絶縁膜１７，１７の間隔Ｄ３との総和で与えられる第二電極間距離Xが、Vmaxとの関係で、X > Vmax / (1.8×10⁴ V/cm) を充たすように設けられる。これにより、耐圧検査工程Ｓ９において、隣接する二つの接合部１４ａ，１４ａ間の放電発生率を抑制することができる。したがって、信頼性の高い高耐圧半導体デバイスを提供することができる。

第二絶縁膜形成工程Ｓ８において、第二絶縁膜１７は、第二電極間距離Xが、Vmaxとの関係で、X > Vmax / (1.5×10⁴ V/cm) を充たすように設けられることが望ましい。これにより、耐圧検査工程Ｓ９において、隣接する二つの接合部１４ａ，１４ａ間の放電発生率をより抑制することができる。したがって、より信頼性の高い高耐圧半導体デバイスを提供することができる。

［第二の実施形態］
以下、主に図１０を参照して、本発明の第二の実施形態について説明する。第一の実施形態と共通する部分は、説明を省略する。

（半導体装置の構成）
本実施形態の半導体装置は、第一絶縁膜１１が、二酸化珪素（ＳｉＯ_２）で形成される（図２参照）ことを除き、第一の実施形態と同様に構成される。本実施形態の半導体装置は、第一の実施形態と同様の効果を奏する。

（半導体装置の製造方法）
本実施形態に係る半導体装置の製造方法は、第一実施形態と同様の半導体基体準備工程Ｓ１と、第一絶縁膜形成工程Ｓ３と、第一電極形成工程Ｓ５と、開口部形成工程Ｓ６と、第二電極形成工程Ｓ７と、第二絶縁膜形成工程Ｓ８と、耐圧検査工程Ｓ９と、を含む。また、本実施形態に係る半導体装置の製造方法は、不純物イオン注入工程Ｓ２と、第三絶縁膜形成工程Ｓ４と、をさらに含む。

ただし、本実施形態では、図１０に示すように、第一絶縁膜形成工程Ｓ３（図３参照）において、半導体基体１０の一方の主面Ｆ１を、酸素雰囲気下で熱酸化処理をすることで、二酸化珪素（ＳｉＯ_２）からなる絶縁膜層１１１を成長させる。

また、開口部工程Ｓ６（図３参照）において、レジストをスピンコートにより塗布する。フォトリソグラフィにより、開口部１３に対応する部分に開口を有するマスク（不図示）を形成する。マスク形成の後、バッファードフッ酸を用いて絶縁膜層１１１のエッチングを行い、半導体基体１０の一方の主面Ｆ１を露出させる。これにより、開口部１３及び第一絶縁膜１１が形成される（図６（ｂ）参照）。

本実施形態に係る半導体装置の製造方法は、第一の実施形態と同様の効果を奏する。

以上、本発明の実施形態を説明したが、本発明は他の形態で実施することもできる。例えば、第二絶縁膜１７はポリイミドで形成されるとしたが、他の絶縁性材料を用いることもできる。また、第一絶縁膜１１はリンガラス又は二酸化珪素で形成されるとしたが、他の絶縁性材料を用いることもできる。また、半導体基体１０にガードリング領域１２が設けられるとしたが、ガードリング領域１２を設けないこともできる。その他、特許請求の範囲に記載された事項の範囲で、種々の設計変更を施すことが可能である。

［実施例］
以下、本発明の実施例を示す。

実施例１～３、及び、比較例において用いた半導体装置は、上述の第一の実施形態に示す半導体装置の構造（図２参照）において、電極間距離Xを変えたものである。電極間距離Xは、各々以下のとおりである。
（実施例１）X＝1310μｍ（Vmax / X≒1.3×10⁴ V/cm）
（実施例２）X＝1110μｍ（Vmax / X≒1.5×10⁴ V/cm）
（実施例３）X＝943μｍ（Vmax / X≒1.8×10⁴ V/cm）
（比較例）X＝776μｍ（Vmax / X≒2.2×10⁴ V/cm）

これらの各半導体装置につき、上述の第一の実施形態に示す半導体装置の製造方法における耐圧検査工程Ｓ９（図３，８参照）を、最大電圧値約Vmax=1700 V，パルス幅50ｍｓの矩形波を印加して行った。

結果を、図１１のグラフに示す。グラフの下側の第一の横軸はX［μｍ］、縦軸は隣接電極間の放電率［％］である。グラフの上側の第二の横軸は、第一の横軸のXに対応する、Vmax / X ［Ｖ／ｃｍ］の値を示す。

図１１に示した結果によれば、比較例の放電率が約28％であったのと比べて、実施例１では放電率が約3％、実施例２，３では放電率がほぼ0%であった。すなわち、本発明の実施例の半導体装置及び半導体装置の製造方法によれば、隣接電極間の放電発生率を、約3%以下に抑制することができることが確認された。

１…半導体装置
１０…半導体基体
１１…第一絶縁膜
１２…ガードリング領域
１３…開口部
１４ａ…接合部
１４ｂ…周縁部
１４…第二電極
１５…第一電極
１７…第二絶縁膜
Ｌ…スクライブライン
Ｆ１…一方の主面
Ｆ２…他方の主面
Ｓ１…半導体基体準備工程
Ｓ２…不純物イオン注入工程
Ｓ３…第一絶縁膜形成工程
Ｓ５…第一電極形成工程
Ｓ６…開口部形成工程
Ｓ７…第二電極形成工程
Ｓ８…第二絶縁膜形成工程
Ｓ９…耐圧検査工程

Claims

炭化珪素からなる半導体基体と、
前記半導体基体の一方の主面に形成された第一絶縁膜と、
前記半導体基体の他方の主面とオーミック接合を形成する第一電極と、
前記半導体基体のスクライブラインで画された複数の半導体素子領域の各々において、前記一方の主面が露出した開口部に形成され、前記半導体基体とショットキー接合を形成する接合部と、前記第一絶縁膜と接する周縁部と、を含む第二電極と、
前記半導体素子領域の各々において、前記半導体基体を前記一方の主面側から平面視したとき、前記開口部上では前記接合部が露出するように、かつ、前記スクライブライン上では前記第一絶縁膜が露出するように、前記第一絶縁膜を被覆する第二絶縁膜と、
を含み、
互いに隣接する二つの前記接合部を通過し該二つの前記接合部の間の前記スクライブラインに直交する平面で前記半導体基体を断面視したとき、該二つの前記接合部の間の二つの前記第二絶縁膜の幅の和と、該二つの前記第二絶縁膜の間隔との総和で与えられる第二電極間距離Xが、前記半導体素子領域に対して行われる耐圧検査において前記第一電極と前記第二電極の前記接合部との間に印加される逆バイアス電圧の上限値Vmaxとの関係で、Vmax / (1.3×10 ⁴ V/cm) > X > Vmax / (1.5×10⁴ V/cm) を充たす、
半導体装置。
前記第二絶縁膜が、ポリイミドで形成される、
請求項１に記載の半導体装置。
前記第一絶縁膜が、リンガラス又は二酸化珪素で形成される、
請求項１又は２に記載の半導体装置。
前記半導体基体に、ガードリング領域が設けられる、
請求項１から３のいずれか一項に記載の半導体装置。
炭化珪素からなる半導体基体を準備する、半導体基体準備工程と、
前記半導体基体の一方の主面に第一絶縁膜を形成する、第一絶縁膜形成工程と、
前記半導体基体の他方の主面に、前記半導体基体とオーミック接合を形成する第一電極を形成する、第一電極形成工程と、
前記半導体基体のスクライブラインで画された複数の半導体素子領域の各々において、前記第一絶縁膜の一部を除去して前記一方の主面が露出した開口部を形成する、開口部形成工程と、
前記半導体素子領域の各々において、前記半導体基体とショットキー接合を形成する接合部と、前記第一絶縁膜と接する周縁部と、を含む第二電極を前記開口部に形成する、第二電極形成工程と、
前記半導体素子領域の各々において、前記半導体基体を前記一方の主面側から平面視したとき、前記開口部上では前記接合部が露出するように、かつ、前記スクライブライン上では前記第一絶縁膜が露出するように、前記第一絶縁膜を被覆する第二絶縁膜を形成する、第二絶縁膜形成工程と、
前記半導体素子領域に対して、前記第一電極と前記第二電極の前記接合部との間に、上限値Vmaxの逆バイアス電圧を印加して耐圧検査を行う、耐圧検査工程と、
を含み、
前記第二絶縁膜形成工程において、互いに隣接する二つの前記接合部を通過し該二つの前記接合部の間の前記スクライブラインに直交する平面で前記半導体基体を断面視したとき、該二つの前記接合部の間の二つの前記第二絶縁膜の幅の和と、該二つの前記第二絶縁膜の間隔との総和で与えられる第二電極間距離Xが、Vmax / (1.3×10 ⁴ V/cm) > X > Vmax / (1.5×10⁴ V/cm) を充たすように前記第二絶縁膜を形成する、
半導体装置の製造方法。
前記半導体基体準備工程と前記第一絶縁膜形成工程との間に、前記半導体基体の一方の主面に、前記半導体基体とは逆の導電型の不純物イオンを注入する、不純物イオン注入工程をさらに含む、
請求項５に記載の半導体装置の製造方法。