JPH11112114A - プリント基板 - Google Patents
プリント基板Info
- Publication number
- JPH11112114A JPH11112114A JP9272931A JP27293197A JPH11112114A JP H11112114 A JPH11112114 A JP H11112114A JP 9272931 A JP9272931 A JP 9272931A JP 27293197 A JP27293197 A JP 27293197A JP H11112114 A JPH11112114 A JP H11112114A
- Authority
- JP
- Japan
- Prior art keywords
- patterns
- pattern
- insulating layer
- thermal expansion
- insulating layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】熱が加わったときに絶縁層における導体パター
ンとの境界部が割れるのを抑制することができるプリン
ト基板を提供する。 【解決手段】コア層２の上には絶縁層３，４，５，６，
７が積層されている。絶縁層３，５，７の形成面内には
Ｃｕ導体パターン８，９，１０が形成されている。絶縁
層３〜７の形成面内における導体パターン８〜１０の周
囲には閉曲線状パターン１１，１２，１３，１４，１５
が環状に形成され、かつ、閉曲線状パターン１１〜１５
は絶縁層３〜７よりも線熱膨張係数が小さいＣｕよりな
る。熱が加わった際には、閉曲線状パターン１１〜１５
による静水圧効果によって閉曲線状パターン１１〜１５
にて囲まれた領域での熱応力が分散して、絶縁層３〜７
における導体パターン８〜１０との境界部での熱応力は
弱いものとなる。
ンとの境界部が割れるのを抑制することができるプリン
ト基板を提供する。 【解決手段】コア層２の上には絶縁層３，４，５，６，
７が積層されている。絶縁層３，５，７の形成面内には
Ｃｕ導体パターン８，９，１０が形成されている。絶縁
層３〜７の形成面内における導体パターン８〜１０の周
囲には閉曲線状パターン１１，１２，１３，１４，１５
が環状に形成され、かつ、閉曲線状パターン１１〜１５
は絶縁層３〜７よりも線熱膨張係数が小さいＣｕよりな
る。熱が加わった際には、閉曲線状パターン１１〜１５
による静水圧効果によって閉曲線状パターン１１〜１５
にて囲まれた領域での熱応力が分散して、絶縁層３〜７
における導体パターン８〜１０との境界部での熱応力は
弱いものとなる。
Description
【０００１】
【発明の属する技術分野】この発明はプリント基板に関
するものである。
するものである。
【０００２】
【従来の技術】従来、プリント基板内の応力を分散する
構造が、特開平６−８５００５号公報に開示されてい
る。これは、プリント基板とその基板上に実装する半導
体チップの隙間に少なくともプリント基板の線熱膨張係
数よりも小さい線熱膨張係数を有する樹脂を充填するこ
とにより、充填された樹脂とプリント基板の線熱膨張差
でプリント基板の伸縮を抑制してプリント基板内部に発
生する熱応力を分散するものである。
構造が、特開平６−８５００５号公報に開示されてい
る。これは、プリント基板とその基板上に実装する半導
体チップの隙間に少なくともプリント基板の線熱膨張係
数よりも小さい線熱膨張係数を有する樹脂を充填するこ
とにより、充填された樹脂とプリント基板の線熱膨張差
でプリント基板の伸縮を抑制してプリント基板内部に発
生する熱応力を分散するものである。
【０００３】しかしながら、この構造によれば、充填す
る樹脂の組成のバラツキや隙間への充填状態の良否によ
り応力分散効果が左右され、その結果、絶縁層における
電極との境界部にクラックが発生するという問題点があ
った。
る樹脂の組成のバラツキや隙間への充填状態の良否によ
り応力分散効果が左右され、その結果、絶縁層における
電極との境界部にクラックが発生するという問題点があ
った。
【０００４】より詳しくは、通常のプリント基板は、ガ
ラス繊維とエポキシ樹脂による複合材料（ガラエポ）を
多層プレスすることで製造されている。近年、電子部品
の小型化の要求に対し、プリント基板には微細配線形成
や微少なスルーホールが必要となってきた。これに伴
い、１層ずつ積み重ねて微細配線を形成するビルドアッ
ププロセスが開発されてきた。ビルドアッププロセス
は、図４に示すように、コア基材５０（多層基板か両面
基板、あるいはただの板）の上に絶縁層５１，５２を形
成するとともに導体パターン５３を形成する工程を続け
て行い、何層もの多層基板を作る技術である。ビルドア
ップ基板では、１００μｍ程度の小さい層間接続の穴を
形成するため、レーザーや光現像を用いる。そのため、
ガラス繊維を樹脂に混入することが困難となる。ガラス
繊維が樹脂に混入されていないと、応力に対して弱くな
る。即ち、樹脂が熱応力等により割れてしまうという問
題が出てくる。図４において、熱が加わったときの導体
パターン５３の伸びをΔ１で表し、絶縁層５１，５２の
伸びをΔ２で表し、クラックを符号５４で示す。
ラス繊維とエポキシ樹脂による複合材料（ガラエポ）を
多層プレスすることで製造されている。近年、電子部品
の小型化の要求に対し、プリント基板には微細配線形成
や微少なスルーホールが必要となってきた。これに伴
い、１層ずつ積み重ねて微細配線を形成するビルドアッ
ププロセスが開発されてきた。ビルドアッププロセス
は、図４に示すように、コア基材５０（多層基板か両面
基板、あるいはただの板）の上に絶縁層５１，５２を形
成するとともに導体パターン５３を形成する工程を続け
て行い、何層もの多層基板を作る技術である。ビルドア
ップ基板では、１００μｍ程度の小さい層間接続の穴を
形成するため、レーザーや光現像を用いる。そのため、
ガラス繊維を樹脂に混入することが困難となる。ガラス
繊維が樹脂に混入されていないと、応力に対して弱くな
る。即ち、樹脂が熱応力等により割れてしまうという問
題が出てくる。図４において、熱が加わったときの導体
パターン５３の伸びをΔ１で表し、絶縁層５１，５２の
伸びをΔ２で表し、クラックを符号５４で示す。
【０００５】
【発明が解決しようとする課題】そこで、この発明の目
的は、熱が加わったときに絶縁層における導体パターン
との境界部が割れるのを抑制することができるプリント
基板を提供することにある。
的は、熱が加わったときに絶縁層における導体パターン
との境界部が割れるのを抑制することができるプリント
基板を提供することにある。
【０００６】
【課題を解決するための手段】請求項１に記載のプリン
ト基板は、絶縁層の形成面内における導体パターンの周
囲に環状に形成され、かつ、絶縁層よりも線熱膨張係数
が小さい材質よりなる閉曲線状パターンを設けたことを
特徴としている。
ト基板は、絶縁層の形成面内における導体パターンの周
囲に環状に形成され、かつ、絶縁層よりも線熱膨張係数
が小さい材質よりなる閉曲線状パターンを設けたことを
特徴としている。
【０００７】このような構成を採用すると、熱が加わっ
た際には、絶縁層と導体パターンの線熱膨張係数の差に
より絶縁層における導体パターンとの境界部には熱応力
が加わろうとするが、閉曲線状パターンによる静水圧効
果によって閉曲線状パターンにて囲まれた領域での熱応
力が分散して、絶縁層における導体パターンとの境界部
での熱応力は弱いものとなる。
た際には、絶縁層と導体パターンの線熱膨張係数の差に
より絶縁層における導体パターンとの境界部には熱応力
が加わろうとするが、閉曲線状パターンによる静水圧効
果によって閉曲線状パターンにて囲まれた領域での熱応
力が分散して、絶縁層における導体パターンとの境界部
での熱応力は弱いものとなる。
【０００８】その結果、絶縁層における導体パターンと
の境界部が割れるのを抑制することができる。ここで、
請求項２に記載のように、前記閉曲線状パターンを導体
パターンと同じ材質とするとよい。
の境界部が割れるのを抑制することができる。ここで、
請求項２に記載のように、前記閉曲線状パターンを導体
パターンと同じ材質とするとよい。
【０００９】また、請求項３に記載のように、前記閉曲
線状パターンをＣｕ製（銅製）とするとよい。あるい
は、請求項４に記載のように、絶縁層の線熱膨張係数を
α１とし、導体パターンの線熱膨張係数をα２とし、閉
曲線状パターンの線熱膨張係数をα３とするとき、α１
＞α２≧α３を満足するようにするとよい。
線状パターンをＣｕ製（銅製）とするとよい。あるい
は、請求項４に記載のように、絶縁層の線熱膨張係数を
α１とし、導体パターンの線熱膨張係数をα２とし、閉
曲線状パターンの線熱膨張係数をα３とするとき、α１
＞α２≧α３を満足するようにするとよい。
【００１０】
【発明の実施の形態】以下、この発明を具体化した実施
の形態を図面に従って説明する。図１には、本実施の形
態におけるプリント基板１を示し、図１の上にはプリン
ト基板１の平面を示し、図１の下にはＡ−Ａ断面を示
す。
の形態を図面に従って説明する。図１には、本実施の形
態におけるプリント基板１を示し、図１の上にはプリン
ト基板１の平面を示し、図１の下にはＡ−Ａ断面を示
す。
【００１１】本実施の形態のプリント基板１はビルドア
ップ多層配線板であって、コア層２の上に導体層と絶縁
層を交互に積み上げた高密度プリント配線板である。図
１において、プリント基板１はベースとなるコア層２を
備えている。コア層２は、任意の導体パターン（電極パ
ターン）を形成したプリント基板でもよいし、ただの板
でも構わない。当然、薄い板状のものでも、厚い立体形
状を有するものでもよい。コア層２は、本実施形態では
ガラスエポキシ樹脂を用いており、線熱膨張係数が１×
１０-5／℃である。
ップ多層配線板であって、コア層２の上に導体層と絶縁
層を交互に積み上げた高密度プリント配線板である。図
１において、プリント基板１はベースとなるコア層２を
備えている。コア層２は、任意の導体パターン（電極パ
ターン）を形成したプリント基板でもよいし、ただの板
でも構わない。当然、薄い板状のものでも、厚い立体形
状を有するものでもよい。コア層２は、本実施形態では
ガラスエポキシ樹脂を用いており、線熱膨張係数が１×
１０-5／℃である。
【００１２】コア層２の上には、絶縁層３，４，５，
６，７が積層されている。絶縁層３，４，５，６，７は
エポキシ樹脂よりなり、エポキシ樹脂製絶縁層３，４，
５，６，７の線熱膨張係数は、６×１０-5／℃である。
６，７が積層されている。絶縁層３，４，５，６，７は
エポキシ樹脂よりなり、エポキシ樹脂製絶縁層３，４，
５，６，７の線熱膨張係数は、６×１０-5／℃である。
【００１３】絶縁層３の形成面内においては、所望の導
体パターン（電極パターン）８が形成され、また、絶縁
層５の形成面内においては、所望の導体パターン（電極
パターン）９が形成されている。さらに、表層の絶縁層
７の形成面内においては、所望の導体パターン（電極パ
ターン）１０が形成されている。各導体パターン８，
９，１０はＣｕ（銅）よりなり、Ｃｕ導体パターン８，
９，１０の線熱膨張係数は、１．７×１０-5／℃であ
る。表層の絶縁層７の上にはフリップチップ（図示略）
が実装され、表層の導体パターン（電極パターン）１０
を通して当該フリップチップと電気的に接続される。
体パターン（電極パターン）８が形成され、また、絶縁
層５の形成面内においては、所望の導体パターン（電極
パターン）９が形成されている。さらに、表層の絶縁層
７の形成面内においては、所望の導体パターン（電極パ
ターン）１０が形成されている。各導体パターン８，
９，１０はＣｕ（銅）よりなり、Ｃｕ導体パターン８，
９，１０の線熱膨張係数は、１．７×１０-5／℃であ
る。表層の絶縁層７の上にはフリップチップ（図示略）
が実装され、表層の導体パターン（電極パターン）１０
を通して当該フリップチップと電気的に接続される。
【００１４】また、絶縁層３の形成面内においては、導
体パターン８の周囲を囲む閉曲線状パターン１１が形成
され、また、絶縁層４の形成面内においては、閉曲線状
パターン１２が形成されている。同様に、絶縁層５の形
成面内においては、導体パターン９の周囲を囲む閉曲線
状パターン１３が形成され、また、絶縁層６の形成面内
においては、閉曲線状パターン１４が形成されている。
さらに、絶縁層７の形成面内においては、導体パターン
１０の周囲を囲む閉曲線状パターン１５が形成されてい
る。閉曲線状パターン１５は、図１に示すように四角枠
状をなし、四角板状のプリント基板の各辺に沿って延び
る形状となっている。他の閉曲線状パターン１１，１
２，１３，１４も同様に四角枠状をなしている。各閉曲
線状パターン１１，１２，１３，１４，１５はその一部
が重なった状態で積層（配置）されている。
体パターン８の周囲を囲む閉曲線状パターン１１が形成
され、また、絶縁層４の形成面内においては、閉曲線状
パターン１２が形成されている。同様に、絶縁層５の形
成面内においては、導体パターン９の周囲を囲む閉曲線
状パターン１３が形成され、また、絶縁層６の形成面内
においては、閉曲線状パターン１４が形成されている。
さらに、絶縁層７の形成面内においては、導体パターン
１０の周囲を囲む閉曲線状パターン１５が形成されてい
る。閉曲線状パターン１５は、図１に示すように四角枠
状をなし、四角板状のプリント基板の各辺に沿って延び
る形状となっている。他の閉曲線状パターン１１，１
２，１３，１４も同様に四角枠状をなしている。各閉曲
線状パターン１１，１２，１３，１４，１５はその一部
が重なった状態で積層（配置）されている。
【００１５】各閉曲線状パターン１１，１２，１３，１
４，１５は導体パターン８，９，１０と同じ材質のＣｕ
よりなり、Ｃｕ製閉曲線状パターン１１〜１５の線熱膨
張係数は、１．７×１０-5／℃である。このように、閉
曲線状パターン１１，１２，１３，１４，１５は、絶縁
層３〜７の形成面内における導体パターン８〜１０の周
囲に環状に形成され、かつ、絶縁層３〜７よりも線熱膨
張係数が小さい材質よりなる。
４，１５は導体パターン８，９，１０と同じ材質のＣｕ
よりなり、Ｃｕ製閉曲線状パターン１１〜１５の線熱膨
張係数は、１．７×１０-5／℃である。このように、閉
曲線状パターン１１，１２，１３，１４，１５は、絶縁
層３〜７の形成面内における導体パターン８〜１０の周
囲に環状に形成され、かつ、絶縁層３〜７よりも線熱膨
張係数が小さい材質よりなる。
【００１６】ここで、絶縁層３〜７の線熱膨張係数をα
１とし、導体パターン８〜１０の線熱膨張係数をα２と
し、閉曲線状パターン１１〜１５の線熱膨張係数をα３
とするとき、本実施形態ではα１＝６×１０-5／℃、α
２＝α３＝１．７×１０-5／℃であり、α１＞α２≧α
３を満足している。より正確には、α１＞α２＝α３で
ある。
１とし、導体パターン８〜１０の線熱膨張係数をα２と
し、閉曲線状パターン１１〜１５の線熱膨張係数をα３
とするとき、本実施形態ではα１＝６×１０-5／℃、α
２＝α３＝１．７×１０-5／℃であり、α１＞α２≧α
３を満足している。より正確には、α１＞α２＝α３で
ある。
【００１７】また、プリント基板１における閉曲線状パ
ターン１１〜１５に囲まれた領域は熱応力が加わる場
（応力場）となり、この応力場に導体パターン８，９，
１０が位置している。
ターン１１〜１５に囲まれた領域は熱応力が加わる場
（応力場）となり、この応力場に導体パターン８，９，
１０が位置している。
【００１８】次に、プリント基板１の製造工程を説明す
る。まず、コア層２を用意し、その上に絶縁層３を形成
するとともにＣｕ導体パターン８を形成する。この時、
Ｃｕ製閉曲線状パターン１１を同時に形成する。さら
に、その上に絶縁層４を形成するとともにＣｕ製閉曲線
状パターン１２を形成する。引き続き、その上に絶縁層
５を形成するとともにＣｕ導体パターン９を形成する。
この時、Ｃｕ製閉曲線状パターン１３を同時に形成す
る。さらに、その上に絶縁層６を形成するとともにＣｕ
製閉曲線状パターン１４を形成する。そして、その上に
絶縁層７を形成するとともにＣｕ導体パターン１０を形
成する。この時、Ｃｕ製閉曲線状パターン１５を同時に
形成する。
る。まず、コア層２を用意し、その上に絶縁層３を形成
するとともにＣｕ導体パターン８を形成する。この時、
Ｃｕ製閉曲線状パターン１１を同時に形成する。さら
に、その上に絶縁層４を形成するとともにＣｕ製閉曲線
状パターン１２を形成する。引き続き、その上に絶縁層
５を形成するとともにＣｕ導体パターン９を形成する。
この時、Ｃｕ製閉曲線状パターン１３を同時に形成す
る。さらに、その上に絶縁層６を形成するとともにＣｕ
製閉曲線状パターン１４を形成する。そして、その上に
絶縁層７を形成するとともにＣｕ導体パターン１０を形
成する。この時、Ｃｕ製閉曲線状パターン１５を同時に
形成する。
【００１９】ここで、絶縁層３，４，５，６，７はプレ
ス法やコーティング法等で形成する。また、Ｃｕ導体パ
ターン８〜１０および閉曲線状パターン１１〜１５の形
成方法としては、メッキレジストと無電解銅メッキによ
るアディティブプロセスでも、エッチング法でも構わな
い。より具体的な例を挙げるならば、メッキ法（電気Ｃ
ｕメッキ法、無電解Ｃｕメッキ法）やぺースト法（金属
ペースト法）で形成する。要は、電極となる導体パター
ンや閉曲線状パターンが形成できればよい。
ス法やコーティング法等で形成する。また、Ｃｕ導体パ
ターン８〜１０および閉曲線状パターン１１〜１５の形
成方法としては、メッキレジストと無電解銅メッキによ
るアディティブプロセスでも、エッチング法でも構わな
い。より具体的な例を挙げるならば、メッキ法（電気Ｃ
ｕメッキ法、無電解Ｃｕメッキ法）やぺースト法（金属
ペースト法）で形成する。要は、電極となる導体パター
ンや閉曲線状パターンが形成できればよい。
【００２０】次に、このプリント基板１に熱が加わった
際の作用について説明する。プリント基板１における閉
曲線状パターン１１，１２，１３，１４，１５にて囲ま
れた領域（応力場）には導体パターン８，９，１０が形
成されており、熱が加わった際には、この領域（応力
場）においては絶縁層３，４，５，６，７の線熱膨張係
数（６×１０-5／℃）と導体パターン８，９，１０の線
熱膨張係数（１．７×１０-5／℃）の差により、絶縁層
３，４，５，６，７における導体パターン８，９，１０
との境界部に熱応力が発生する。しかしながら、閉曲線
状パターン１１，１３，１５が存在するため、静水圧効
果によって熱応力が分散する。
際の作用について説明する。プリント基板１における閉
曲線状パターン１１，１２，１３，１４，１５にて囲ま
れた領域（応力場）には導体パターン８，９，１０が形
成されており、熱が加わった際には、この領域（応力
場）においては絶縁層３，４，５，６，７の線熱膨張係
数（６×１０-5／℃）と導体パターン８，９，１０の線
熱膨張係数（１．７×１０-5／℃）の差により、絶縁層
３，４，５，６，７における導体パターン８，９，１０
との境界部に熱応力が発生する。しかしながら、閉曲線
状パターン１１，１３，１５が存在するため、静水圧効
果によって熱応力が分散する。
【００２１】つまり、閉曲線状パターン１１，１２，１
３，１４，１５にて囲まれた領域（応力場）は、絶縁層
３，４，５，６，７よりも線熱膨張係数が小さい閉曲線
状パターン１１，１２，１３，１４，１５により圧縮場
となる。よって、プリント基板１の内部（応力場）に発
生する応力を分散することができ、その結果、絶縁層３
〜７における導体パターン８，９，１０との境界部が割
れるを防止することができる。また、絶縁層３〜７は引
っ張りに対しては割れやすいが、圧縮応力が加わった時
には割れにくい。
３，１４，１５にて囲まれた領域（応力場）は、絶縁層
３，４，５，６，７よりも線熱膨張係数が小さい閉曲線
状パターン１１，１２，１３，１４，１５により圧縮場
となる。よって、プリント基板１の内部（応力場）に発
生する応力を分散することができ、その結果、絶縁層３
〜７における導体パターン８，９，１０との境界部が割
れるを防止することができる。また、絶縁層３〜７は引
っ張りに対しては割れやすいが、圧縮応力が加わった時
には割れにくい。
【００２２】このように、絶縁層３，４，５，６，７に
おける導体パターン８，９，１０との境界部に発生する
熱応力を抑制することができ、その結果、熱が加わった
ときに絶縁層３，４，５，６，７における導体パターン
８，９，１０との境界部のクラックの発生を抑制するこ
とができる。
おける導体パターン８，９，１０との境界部に発生する
熱応力を抑制することができ、その結果、熱が加わった
ときに絶縁層３，４，５，６，７における導体パターン
８，９，１０との境界部のクラックの発生を抑制するこ
とができる。
【００２３】つまり、閉曲線状パターン１１，１２，１
３，１４，１５の静水圧効果により閉曲線状パターン１
１，１２，１３，１４，１５によって囲まれた領域を圧
縮場に変化させることによって安定した応力分散作用を
有するプリント基板の構造とすることができる。
３，１４，１５の静水圧効果により閉曲線状パターン１
１，１２，１３，１４，１５によって囲まれた領域を圧
縮場に変化させることによって安定した応力分散作用を
有するプリント基板の構造とすることができる。
【００２４】図２は、閉曲線状パターン２３の線熱膨張
係数が、コア層２０と絶縁層２１と導体パターン２２に
対して非常に小さい場合の不具合事例を説明するための
図である。
係数が、コア層２０と絶縁層２１と導体パターン２２に
対して非常に小さい場合の不具合事例を説明するための
図である。
【００２５】図２に示すように、閉曲線状パターン２３
の線熱膨張係数が絶縁層２１に対して非常に小さい場
合、絶縁層２１における閉曲線状パターン２３に囲まれ
た領域で（限られた空間内部で）熱膨張による変形を吸
収しようとするので、絶縁層２１の形状が、例えば図２
に示すように、表面形状がうねりを持った形状に変形し
ようとする。このため、基板内部には不均一な応力分布
が生じ、その結果として図示するようなコア層２０と絶
縁層２１の境界剥離２４、絶縁層２１内部の内部亀裂２
５、導体パターン２２と絶縁層２１の境界の亀裂２６、
うねり凸部での表面亀裂２７の発生を招く等の不具合が
ある。
の線熱膨張係数が絶縁層２１に対して非常に小さい場
合、絶縁層２１における閉曲線状パターン２３に囲まれ
た領域で（限られた空間内部で）熱膨張による変形を吸
収しようとするので、絶縁層２１の形状が、例えば図２
に示すように、表面形状がうねりを持った形状に変形し
ようとする。このため、基板内部には不均一な応力分布
が生じ、その結果として図示するようなコア層２０と絶
縁層２１の境界剥離２４、絶縁層２１内部の内部亀裂２
５、導体パターン２２と絶縁層２１の境界の亀裂２６、
うねり凸部での表面亀裂２７の発生を招く等の不具合が
ある。
【００２６】このように閉曲線状パターン２３の線熱膨
張係数が絶縁層２１に対して非常に小さいと剥離や亀裂
の発生を招く等の不具合があるが、本実施形態ではこの
事を考慮して閉曲線状パターン１１〜１５にＣｕを用
い、線熱膨張係数が６×１０-5／℃である絶縁層３〜７
に対し閉曲線状パターン１１〜１５の線熱膨張係数が
１．７×１０-5／℃としており、上述した不具合の発生
を未然に防止している。
張係数が絶縁層２１に対して非常に小さいと剥離や亀裂
の発生を招く等の不具合があるが、本実施形態ではこの
事を考慮して閉曲線状パターン１１〜１５にＣｕを用
い、線熱膨張係数が６×１０-5／℃である絶縁層３〜７
に対し閉曲線状パターン１１〜１５の線熱膨張係数が
１．７×１０-5／℃としており、上述した不具合の発生
を未然に防止している。
【００２７】このように本実施の形態は、下記の特徴を
有する。 （イ）絶縁層３〜７の形成面内における導体パターン８
〜１０の周囲において環状をなし、かつ、絶縁層３〜７
よりも線熱膨張係数が小さい材質よりなる閉曲線状パタ
ーン１１〜１５を設けたので、熱が加わった際には、絶
縁層３〜７と導体パターン８〜１０の線熱膨張係数の差
により絶縁層３〜７における導体パターン８〜１０との
境界部には熱応力が加わろうとするが、閉曲線状パター
ン１１〜１５による静水圧効果によって閉曲線状パター
ン１１〜１５にて囲まれた領域での熱応力が分散して、
絶縁層３〜７における導体パターン８〜１０との境界部
での熱応力は弱いものとなる。その結果、絶縁層３〜７
における導体パターン８〜１０との境界部が割れるのを
抑制することができることとなる。
有する。 （イ）絶縁層３〜７の形成面内における導体パターン８
〜１０の周囲において環状をなし、かつ、絶縁層３〜７
よりも線熱膨張係数が小さい材質よりなる閉曲線状パタ
ーン１１〜１５を設けたので、熱が加わった際には、絶
縁層３〜７と導体パターン８〜１０の線熱膨張係数の差
により絶縁層３〜７における導体パターン８〜１０との
境界部には熱応力が加わろうとするが、閉曲線状パター
ン１１〜１５による静水圧効果によって閉曲線状パター
ン１１〜１５にて囲まれた領域での熱応力が分散して、
絶縁層３〜７における導体パターン８〜１０との境界部
での熱応力は弱いものとなる。その結果、絶縁層３〜７
における導体パターン８〜１０との境界部が割れるのを
抑制することができることとなる。
【００２８】このようにして熱が加わる環境下において
信頼性を向上することができる。 （ロ）ここで、閉曲線状パターン１１〜１５を導体パタ
ーン８〜１０と同じ材質とすると、実用上好ましいもの
となる。つまり、閉曲線状パターン１１〜１５をＣｕ製
とすることにより、Ｃｕ導体パターン形成工程において
閉曲線状パターン１１〜１５を形成することができる。 （ハ）絶縁層３〜７の線熱膨張係数をα１とし、導体パ
ターン８〜１０の線熱膨張係数をα２とし、閉曲線状パ
ターン１１〜１５の線熱膨張係数をα３とするとき、α
１＞α２≧α３を満足するようにすると、実用上好まし
いものとなる。
信頼性を向上することができる。 （ロ）ここで、閉曲線状パターン１１〜１５を導体パタ
ーン８〜１０と同じ材質とすると、実用上好ましいもの
となる。つまり、閉曲線状パターン１１〜１５をＣｕ製
とすることにより、Ｃｕ導体パターン形成工程において
閉曲線状パターン１１〜１５を形成することができる。 （ハ）絶縁層３〜７の線熱膨張係数をα１とし、導体パ
ターン８〜１０の線熱膨張係数をα２とし、閉曲線状パ
ターン１１〜１５の線熱膨張係数をα３とするとき、α
１＞α２≧α３を満足するようにすると、実用上好まし
いものとなる。
【００２９】これまで説明したものの他にも、下記のよ
うにしてもよい。閉曲線状パターン１１〜１５は、絶縁
層３〜７より線熱膨張係数が小さい材質であればよく、
Ｃｕ以外にも、例えば絶縁層３〜７よりも線熱膨張係数
が低い樹脂材料でもよい。あるいは、閉曲線状パターン
１１〜１５は、銅やニッケルなどの金属、さらには、非
金属材料でもよい。
うにしてもよい。閉曲線状パターン１１〜１５は、絶縁
層３〜７より線熱膨張係数が小さい材質であればよく、
Ｃｕ以外にも、例えば絶縁層３〜７よりも線熱膨張係数
が低い樹脂材料でもよい。あるいは、閉曲線状パターン
１１〜１５は、銅やニッケルなどの金属、さらには、非
金属材料でもよい。
【００３０】また、閉曲線状パターンは、全部の絶縁層
に形成したが、最表面のみ、あるいは最表層と第２層、
あるいは、最表層と第２層と第３層、最表層と第２層と
第３層と第４層としてもよい。要は、製品の要求品質と
の兼ね合いで決定する。つまり、基板を構成する樹脂材
料の熱膨張によって発生するクラックを防止することを
最重要視するならば、全部の層に閉曲線状パターンを形
成し、また、高い耐久性を要求されない場合は最表面だ
け閉曲線状パターンを形成すればよい。
に形成したが、最表面のみ、あるいは最表層と第２層、
あるいは、最表層と第２層と第３層、最表層と第２層と
第３層と第４層としてもよい。要は、製品の要求品質と
の兼ね合いで決定する。つまり、基板を構成する樹脂材
料の熱膨張によって発生するクラックを防止することを
最重要視するならば、全部の層に閉曲線状パターンを形
成し、また、高い耐久性を要求されない場合は最表面だ
け閉曲線状パターンを形成すればよい。
【００３１】また、図１においては一層毎に閉曲線状パ
ターンを配置したが、図３に示すように、ぺースト又は
メッキにより溝３０，３１、３２，３３を埋めることに
より閉曲線状パターン３４，３５を配置してもよい。つ
まり、絶縁層３内に閉曲線状パターン３６を形成すると
ともに、絶縁層４に溝３０を、絶縁層５に溝３１を形成
した状態で閉曲線状パターン３４を形成して溝３０，３
１を充填する。さらに、絶縁層６に溝３２を、絶縁層７
に溝３３を形成した状態で閉曲線状パターン３５を形成
して溝３２，３３を充填する。
ターンを配置したが、図３に示すように、ぺースト又は
メッキにより溝３０，３１、３２，３３を埋めることに
より閉曲線状パターン３４，３５を配置してもよい。つ
まり、絶縁層３内に閉曲線状パターン３６を形成すると
ともに、絶縁層４に溝３０を、絶縁層５に溝３１を形成
した状態で閉曲線状パターン３４を形成して溝３０，３
１を充填する。さらに、絶縁層６に溝３２を、絶縁層７
に溝３３を形成した状態で閉曲線状パターン３５を形成
して溝３２，３３を充填する。
【図１】 実施の形態におけるプリント基板を示す図。
【図２】 閉曲線状パターンの線熱膨張係数がコア層と
絶縁層と導体パターンに対して非常に小さい場合の不具
合事例を説明するための図。
絶縁層と導体パターンに対して非常に小さい場合の不具
合事例を説明するための図。
【図３】 別例のプリント基板を示す図。
【図４】 従来のプリント基板を示す図。
３，４，５，６，７…絶縁層、８，９，１０…導体パタ
ーン、１１，１２，１３，１４，１５…閉曲線状パター
ン、３４，３５…閉曲線状パターン
ーン、１１，１２，１３，１４，１５…閉曲線状パター
ン、３４，３５…閉曲線状パターン
フロントページの続き (72)発明者 柘植 竜也 愛知県刈谷市昭和町１丁目１番地 株式会 社デンソー内
Claims (4)
- 【請求項１】 絶縁層と、 前記絶縁層の形成面内に形成された導体パターンと、 前記絶縁層の形成面内における前記導体パターンの周囲
に環状に形成され、かつ、前記絶縁層よりも線熱膨張係
数が小さい材質よりなる閉曲線状パターンと、を備えた
ことを特徴とするプリント基板。 - 【請求項２】 前記閉曲線状パターンは導体パターンと
同じ材質よりなる請求項１に記載のプリント基板。 - 【請求項３】 前記閉曲線状パターンはＣｕよりなる請
求項１に記載のプリント基板。 - 【請求項４】 絶縁層の線熱膨張係数をα１とし、導体
パターンの線熱膨張係数をα２とし、閉曲線状パターン
の線熱膨張係数をα３とするとき、 α１＞α２≧α３ を満足する請求項１に記載のプリント基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27293197A JP3921756B2 (ja) | 1997-10-06 | 1997-10-06 | プリント基板およびその製造方法 |
| US09/166,589 US6238777B1 (en) | 1997-10-06 | 1998-10-06 | Printed-circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27293197A JP3921756B2 (ja) | 1997-10-06 | 1997-10-06 | プリント基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11112114A true JPH11112114A (ja) | 1999-04-23 |
| JP3921756B2 JP3921756B2 (ja) | 2007-05-30 |
Family
ID=17520766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27293197A Expired - Fee Related JP3921756B2 (ja) | 1997-10-06 | 1997-10-06 | プリント基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6238777B1 (ja) |
| JP (1) | JP3921756B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7393580B2 (en) | 2005-07-07 | 2008-07-01 | Fujitsu Limited | Layered board and electronic apparatus having the layered board |
| JP2009032824A (ja) * | 2007-07-25 | 2009-02-12 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
| JP2009032823A (ja) * | 2007-07-25 | 2009-02-12 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
| JP2009141121A (ja) * | 2007-12-06 | 2009-06-25 | Shinko Electric Ind Co Ltd | 配線基板、その製造方法及び電子部品装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002101730A2 (en) | 2001-06-08 | 2002-12-19 | Seagate Technology Llc | Attachment of a head-gimbal assembly to a printed circuit board actuator arm using z-axis conductive adhesive film |
| KR100643928B1 (ko) * | 2005-08-29 | 2006-11-10 | 삼성전기주식회사 | 이원화된 내층 구조를 가진 인쇄회로기판 |
| KR101921258B1 (ko) | 2012-05-09 | 2018-11-22 | 삼성전자주식회사 | 배선 기판 및 이를 포함하는 반도체 패키지 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3142610A (en) * | 1960-04-13 | 1964-07-28 | Wright Barry Corp | Self-damped composite structures |
| US5165984A (en) * | 1991-07-30 | 1992-11-24 | At&T Bell Laboratories | Stepped multilayer interconnection apparatus and method of making the same |
| JPH0582929A (ja) | 1991-09-24 | 1993-04-02 | Ibiden Co Ltd | セラミツクス・樹脂複合配線基板 |
| JPH0685005A (ja) | 1992-09-04 | 1994-03-25 | Sony Corp | 半導体チップの実装構造 |
| WO1994007348A1 (en) * | 1992-09-24 | 1994-03-31 | Hughes Aircraft Company | Dielectric vias within multilayer 3-dimensional structures/substrates |
| US5700549A (en) * | 1996-06-24 | 1997-12-23 | International Business Machines Corporation | Structure to reduce stress in multilayer ceramic substrates |
-
1997
- 1997-10-06 JP JP27293197A patent/JP3921756B2/ja not_active Expired - Fee Related
-
1998
- 1998-10-06 US US09/166,589 patent/US6238777B1/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7393580B2 (en) | 2005-07-07 | 2008-07-01 | Fujitsu Limited | Layered board and electronic apparatus having the layered board |
| JP2009032824A (ja) * | 2007-07-25 | 2009-02-12 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
| JP2009032823A (ja) * | 2007-07-25 | 2009-02-12 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
| JP4518113B2 (ja) * | 2007-07-25 | 2010-08-04 | Ｔｄｋ株式会社 | 電子部品内蔵基板及びその製造方法 |
| JP4518114B2 (ja) * | 2007-07-25 | 2010-08-04 | Ｔｄｋ株式会社 | 電子部品内蔵基板及びその製造方法 |
| JP2009141121A (ja) * | 2007-12-06 | 2009-06-25 | Shinko Electric Ind Co Ltd | 配線基板、その製造方法及び電子部品装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6238777B1 (en) | 2001-05-29 |
| JP3921756B2 (ja) | 2007-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0526133B1 (en) | Polyimide multilayer wiring substrate and method for manufacturing the same | |
| KR940009175B1 (ko) | 다층 프린트기판의 제조방법 | |
| US5768108A (en) | Multi-layer wiring structure | |
| TWI526128B (zh) | 多層基板及其製造方法 | |
| US5896271A (en) | Integrated circuit with a chip on dot and a heat sink | |
| CA2454971A1 (en) | Multi-chip electronic package having laminate carrier and method of making same | |
| US10262930B2 (en) | Interposer and method for manufacturing interposer | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| CN100558222C (zh) | 多层布线板及其制造方法 | |
| US11222791B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP3921756B2 (ja) | プリント基板およびその製造方法 | |
| US11864316B2 (en) | Wiring substrate | |
| JP2008186878A (ja) | 配線基板およびそれを用いた半導体素子の実装構造体 | |
| JP2000261152A (ja) | プリント配線組立体 | |
| US5763060A (en) | Printed wiring board | |
| JP2005268672A (ja) | 基板 | |
| KR19980073904A (ko) | 다층회로기판 및 그 제조방법 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| US20170256470A1 (en) | Wiring substrate and method for manufacturing the same | |
| US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure | |
| US6750537B2 (en) | Substrate structure | |
| JP2007201035A (ja) | 積層基板の製造方法 | |
| JP2023170472A (ja) | 配線基板 | |
| JP2023170480A (ja) | 配線基板 | |
| JPH06291434A (ja) | 金属積層基板及びその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070212 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120302 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130302 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140302 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |