CN1263354C - 部件内置模块及其制造方法 - Google Patents

部件内置模块及其制造方法 Download PDF

Info

Publication number
CN1263354C
CN1263354C CNB011447958A CN01144795A CN1263354C CN 1263354 C CN1263354 C CN 1263354C CN B011447958 A CNB011447958 A CN B011447958A CN 01144795 A CN01144795 A CN 01144795A CN 1263354 C CN1263354 C CN 1263354C
Authority
CN
China
Prior art keywords
mentioned
wiring
sandwich layer
component
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011447958A
Other languages
English (en)
Other versions
CN1366444A (zh
Inventor
中谷诚一
菅谷康博
朝日俊行
小松慎五
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1366444A publication Critical patent/CN1366444A/zh
Application granted granted Critical
Publication of CN1263354C publication Critical patent/CN1263354C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的部件内置模块为具备由电绝缘材料构成的芯层、在上述芯层的至少一面上的电绝缘层和多个布线图形的部件内置模块，其中，上述芯层的电绝缘材料由至少包含无机质填充物和热固性树脂的混合物所形成，在上述芯层的内部内置至少一个以上的有源部件和/或无源部件，上述芯层具有由多个布线图形和导电性树脂组成的多个内通路，并且，由上述芯层的至少包含无机质填充物和热固性树脂的混合物构成的电绝缘材料在室温时的弹性模量在0.6～10GPa的范围。据此，可提供：能够高浓度地填充无机质填充物，而且用简易的工艺使半导体等有源部件和片状电阻、片状电容器等无源部件埋设到内部，且能够简易地制作多层布线结构的导热性部件内置模块。

Description

部件内置模块及其制造方法
技术领域
本发明涉及内置半导体等的有源部件和电阻、电容器等无源部件的高密度安装模块。
背景技术
近年来，随着电子设备的高性能化、小型化的要求，更呼吁半导体的高密度、高性能化。据此，为了安装它们，希望电路基板也为小型高密度的。针对这些要求，作为实现高密度安装的措施，作为能够用最短距离连接LSI间和部件间的电气布线的基板的层间的电气连接方式的内通路孔连接法最大程度谋求电路的高密度布线，所以在各方面推进了开发。
但是，即使采用这些方法，二维地高密度地安装部件也正在接近极限。另外，这些内通路结构的高密度安装基板由树脂类材料构成，因此，导热系数低，从部件安装越来越高密度的部件上产生的热难于进行散热。近来，据说CPU的时钟频率达到1GHz左右，并且，与其性能的高度化相依，预计CPU的耗电达到每一个芯片为100～150W。而且，伴随着高速化、高密度化，噪声的影响正在避免、不能通过。因此，电路基板除了高密度、高性能，除了抗噪声、散热性，还期待着内置部件的三维安装形态的模块的出现。
对于这样的要求，在日本特开平2-121392号公报中提出了应用多层陶瓷基板，在内部形成电容器和电阻体的模块。这样的陶瓷多层基板是通过把能够与基板材料同时焙烧的高介电体材料加工成片状并夹在内部进行焙烧而得到的，但是，当同时焙烧不同种类的材料时，由于烧结定时的偏差和烧结时的收缩率不同，在焙烧后，有时会产生翘曲或者内部布线产生剥离，需要精密的焙烧条件的控制。而且，由陶瓷基板所形成的部件内置，按前面所示的那样，基本是同时烧结的，因此，虽然电容器和电阻体等能够形成，但是，同时焙烧耐热性欠缺的硅等半导体是不可以的，不能内置。
另一方面，提出了在低温下内置半导体等有源部件和电容器、电阻等无源部件的电路基板的方案。在特开平3-69191号公报、特开平11-103147号公报中记载了这样的方法：在印刷电路板材料上形成的铜布线上搭载电子部件，再在其上用树脂覆盖一面而形成埋入层，再用粘接剂进行多层粘接。又，在特开平9-214092号公报中记载了这样的方法：在贯通的通孔内埋设介电体等材料，形成表面电极，从而内置电容器和电阻。在此基础上，也有在印刷电路板本体上附加电容器等的功能的方法。在特开平5-7063号公报(专利第3019541号)中，记载了在混合了介电体粉末和树脂的介电体基板的两面上形成电极的电容器内置基板。又，在特开平11-220262号公报中记载了这样的方法：采用内通路构成来内置半导体和电容器等。
这样，具有以往的可高密度布线的内通路结构，并且内置了部件的三维安装模块有应用了散热性和气密性优良的陶瓷基板的模块和在低温下能够固化的印刷电路板形成的模块。对于陶瓷基板而言，散热性优良、能够内置高介电常数的电容器的另一面是，难于同时焙烧不同种类的材料，而且，在不能内置半导体和成本方面也仍有课题。另一方面，对于在低温下能进行固化的印刷电路板而言，存在能够内置半导体的可能性，在成本上也是有利的，但是，若为混合了介电体材料等和树脂的复合材料，则难于得到高的介电常数。这种情况即使看上述的在通孔内形成的电容器和混合了介电体粉末的印刷电路板的例子也可明白。另外，一般地，印刷电路板的导热系数低，在散热性上有难处。另外，对于用树脂封装在印刷电路板上安装的半导体和电容器等并进行多叠层内置的方法，也能够内置单独部件，相反的一面是为了埋设单独部件，模块本身的厚度变厚，则难于减小模块体积。另外，对于由内置部件与印刷电路板的热膨胀系数差所产生的热应力，可采取在内置部件与印刷电路板材料之间形成具有特定热膨胀系数的缓冲层和使印刷电路板材料的热膨胀系数一致等措施，但是半导体的热膨胀系数一般较小，仅在印刷电路板材料上，在工作温度区内使热膨胀系数一致是非常困难的。
发明内容
本发明为了解决上述现有的问题，其一个特征是：提供可以在热固性树脂内高密度地填充无机质填充物，而且采用简易的工艺使半导体等有源部件和片状电阻、片状电容器等无源部件埋设在内部，并且，能够简易地制造多层布线结构的导热性部件内置模块。在本发明中，可提供通过选择无机质填充物和热固性树脂，而可以制造具有所希望的性能的模块，而且散热性优良、介电特性也优良的具有超高密度的安装形态的部件内置模块。
为了解决上述问题，本发明的部件内置模块是具备由电绝缘材料构成的芯层和在上述芯层的至少一面上的电绝缘层和多个布线图形的部件内置模块，其特征在于：上述芯层的电绝缘材料由至少含有无机质填充物和热固性树脂的混合物所形成，在上述芯层的内部至少内置一个以上的有源部件和/或无源部件，上述芯层具有由多个布线图形和导电性树脂组成的多个内通路，并且，上述芯层的由至少含有无机质填充物和热固性树脂的混合物构成的电绝缘材料在室温时的弹性模量在0.6～10GPa的范围。
据此，能够提供如下模块：能够用简易的工艺把半导体等有源部件和片状电阻、片状电容等无源部件埋设在内部，通过选择任意的无机质填充物和热固性树脂，而具有所希望的性能，并且对于热冲击等应力也具有高可靠性。即，能够使模块的平面方向的热膨胀系数与半导体相一致，又具有散热性。而且，由于通过使电绝缘材料的室温时的弹性模量为0.6～10GPa的范围，能够没有应力地内置半导体等部件，因此能够实现具有超高密度的安装形态的模块。另外，由于能够在内置了部件的芯层的表面上形成可再次布线的多层高密度布线层，因此能够实现薄而极高密度的模块。进一步地，由于今后的高频化的进展所引起的噪声的问题也能够极力使半导体和片状电容器的配置靠近，因此，也可期待噪声降低的效果。
又，本发明的部件内置模块，其上述芯层的由至少含有无机质填充物和热固性树脂的混合物构成的电绝缘材料在室温时的弹性模量在0.6～10GPa的范围，且上述热固性树脂由多个具有玻璃转变温度的热固性树脂所构成，据此，即使具有各种各样的热膨胀系数的部件被内置，也可得到耐来自内置部件热冲击的热应力的部件内置模块。
本发明提供一种部件内置模块，它是具备由电绝缘材料构成的芯层、在上述芯层的至少一面上的电绝缘层和多个布线图形的部件内置模块，其特征在于：上述芯层的电绝缘材料由至少含有无机质填充物和热固性树脂的混合物所形成，在上述芯层的内部内置至少一个以上的有源部件和/或无源部件，上述芯层具有由多个布线图形和导电性树脂组成的多个内通路，并且，上述芯层的由至少包含无机质填充物和热固性树脂的混合物构成的电绝缘材料在室温时的弹性模量在0.6～10GPa的范围，并且，上述热固性树脂由多种具有不同玻璃转变温度的热固性树脂的混合物构成，上述热固性树脂至少由具有-20℃～60℃的范围的玻璃转变温度的热固性树脂和具有70℃～170℃的范围的玻璃转变温度的热固性树脂构成。据此，即使具有各种各样的热膨胀系数的部件被内置，也可得到更耐来自内置部件热冲击的热应力的部件内置模块。
又，本发明的部件内置模块，形成贯通上述芯层、上述电绝缘层以及上述布线图形的全部的通孔为好。
据此，在上述的基础上，能够照原样地利用通常的印刷电路板制造工艺、设备，因此，能够非常简易地实现部件内置模块。
又，本发明的部件内置模块是具备由电绝缘材料构成的芯层和在上述芯层的至少一面上的由含有无机质填充物和热固性树脂的混合物所形成的电绝缘材料构成的电绝缘层、由铜箔构成的多个的布线图形的上述部件内置模块，上述芯层具有由多个铜箔构成的布线图形和由导电性树脂构成的多个内通路，上述布线图形通过上述内通路进行电连接为宜。
据此，能够用简易的工艺把半导体等有源部件和片状电阻、片状电容器等无源部件埋设在内部，并且通过在表层布线层中也选择任意的无机质填充物，能够实现具有所希望的性能的模块。即，能够使模块的平面方向的热膨胀系数与半导体相一致，又具有散热性。另外，由于能够在内置了部件的芯层的表面上以内通路结构来形成可再次布线的多层高密度布线层，因此，能够实现薄而极高密度的模块。
又，本发明的部件内置模块，是具备由电绝缘材料构成的芯层和在上述芯层的至少一面上的由热固性树脂所形成的电绝缘材料构成的电绝缘层、由镀铜构成的多个布线图形的上述部件内置模块，上述芯层具有由多个铜箔构成的布线图形和由导电性树脂构成的多个内通路，由上述镀铜构成的布线图形通过上述内通路进行电连接为宜。
据此，在上述基础上，能够仍旧利用已有的电镀技术，而且由于能够较薄地形成表层布线和绝缘层，因此能够实现更薄的部件内置高密度模块。
又，本发明的部件内置模块是具备由电绝缘材料构成的芯层和在上述芯层的至少一面上的由在两面上形成热固性树脂的有机薄膜构成的电绝缘层、由铜箔构成的多个布线图形的上述部件内置模块，上述芯层具有由多个铜箔构成的布线图形和由导电性树脂构成的多个内通路，上述布线图形通过上述内通路进行电连接为宜。
据此，不仅能够高密度地形成薄的表层布线层，而且通过有机薄膜使表面平滑性极其优良。另外，由于厚度精度一样优良，所以能够非常高精度地进行表层布线的内通路控制，可实现适于高的频带的高频用部件内置模块。
又，本发明的部件内置模块，是把由电绝缘材料构成的芯层与在上述芯层的至少一面上具有多个布线图形和内通路的陶瓷基板进行粘接的上述部件内置模块，上述芯层具有由多个铜箔构成的布线图形和由导电性树脂构成的多个内通路为好。
据此，能够得到部件被内置且散热性和气密性优良、内置了高的介电常数的电容器的模块。
又，本发明的部件内置模块，是把由电绝缘材料构成的芯层与在上述芯层的至少一面上具有多个布线图形和内通路的多个陶瓷基板进行粘接的上述部件内置模块，上述芯层具有由多个铜箔构成的布线图形和由导电性树脂构成的多个内通路，上述多个陶瓷基板由不同介电常数的介电体材料所构成为好。
据此，能够容易地实现高介电常数的陶瓷电容器和适合于高速电路的介电常数低的陶瓷基板的不同种类层叠。特别是，能够在高速布线层中利用传输损耗小的陶瓷层，在需要旁路电容器的部分能够利用高介电常数的陶瓷层。
又，本发明的部件内置模块，在形成于上述芯层的至少一面上的上述布线图形之间配置膜状无源部件为好。据此，能够实现更高密度地内置部件的三维模块。
又，本发明的部件内置模块，上述膜状无源部件是从由薄膜或无机质填充物和热固性树脂的混合物构成的电阻、电容器及电感体组成的群中选出的至少一个为好。采用薄膜能够得到优良性能的无源部件。另外，由无机质填充物和热固性树脂构成的膜状部件的制造容易，可靠性优良。
又，本发明的部件内置模块，希望上述膜状无源部件是至少由铝或钽的氧化层和导电性高分子构成的固体电解电容器。
又，本发明的部件内置模块的制造方法，其特征在于：把至少由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂，在铜箔上安装有源部件和/或无源部件，使在上述通孔中填充了导电性树脂的片状物与上述部件安装后的铜箔的部件安装表面进行位置配合及重叠，重叠铜箔，把上述有源部件和/或无源部件埋没到上述片状物中进行加热加压，据此，使上述片状物中的热固性树脂和导电性树脂被固化，然后，加工上述最外层部的铜箔，形成布线图形，来制作芯层，在由无机质填充物和未固化状态的热固性树脂构成的混合物片或者在两面上形成粘接层的有机薄膜上形成通孔，在上述芯层的至少一面上，使在上述通孔内填充了导电性树脂的混合物片或有机薄膜与上述铜箔进行位置配合及重叠，通过加热加压而一体化，加工上述铜箔来形成布线图形。
通过该方法，能够用简易的工艺把半导体等有源部件和片状电阻、片状电容器等无源部件埋设在内部，并且，在外层部还能安装部件，因此，能够非常高密度地实现小型的模块。另外，在芯表层部也能形成布线图形，因此，成为更高密度的模块。由于还能够选择表层部的材料，所以能够控制热传导和介电常数、热膨胀等。
又，本发明的部件内置模块的制造方法，在上述芯层上进行了位置配合并重叠的铜箔中，预先在上述铜箔上形成膜状部件为好。
又，本发明的部件内置模块的制造方法，其特征在于：把至少由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂，在脱模载体的一面上形成布线图形，在上述脱模载体的布线图形上安装有源部件和/或无源部件，使在上述通孔中填充了导电性树脂的片状物与上述部件安装后的具有布线图形的上述脱模载体的部件安装表面进行位置配合及重叠，把上述有源部件和/或无源部件埋没到上述片状物中使之一体化，再进行加热加压，据此，使上述片状物中的热固性树脂和导电性树脂固化，然后，剥离上述最外层部的脱模载体，形成芯层，在由无机质填充物和未固化状态的热固性树脂构成的混合物片或者在两面上形成粘接层的有机薄膜上形成通孔，在上述芯层的至少一面上，使在上述通孔内填充了导电性树脂的混合物片或有机薄膜与在一面上形成布线图形的脱模载体进行位置配合及重叠，通过加热加压而一体化，剥离上述脱模载体。
通过该方法，能够用简易的工艺把半导体等有源部件和片状电阻、片状电容器等无源部件埋设到内部，并且，在外层部也能进一步安装部件，因此，能够非常高密度地实现小型的模块。进一步地，由于通过复制可进行表层部的布线图形的形成，因此，在固化工序后，不需要腐蚀等处理，而成为工业上简易的方法。
优选地，本发明提供一种部件内置模块的制造方法，其特征在于：把至少由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂，在铜箔上安装有源部件和/或无源部件，使在上述通孔中填充了导电性树脂的片状物与上述部件安装后的铜箔的部件安装表面进行位置配合及重叠，再重叠铜箔，使上述有源部件和/或无源部件埋没到上述片状物中通过加热加压，使上述片状物中的热固性树脂和导电性树脂固化，然后，加工上述最外层部的铜箔，形成布线图形，制成芯层，在由无机质填充物和未固化状态的热固性树脂构成的混合物片或者两面上形成粘接层的有机薄膜上形成通孔，在上述芯层的至少一面上，使在上述通孔内填充了导电性树脂的混合物片或有机薄膜和上述铜箔进行位置配合及重叠，通过加热加压成为一体化，加工上述铜箔来形成布线图形，其中在上述芯层上进行了位置配合并重叠的铜箔中，预先在上述铜箔上形成膜状部件，上述芯层的弹性模量在0.6～10GPa的范围。
本发明还提供一种部件内置模块的制造方法，其特征在于：把至少由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂，在脱模载体的一面上形成布线图形，在上述脱模载体的布线图形上安装有源部件和/或无源部件，使在上述通孔中填充了导电性树脂的片状物在上述部件安装后的具有布线图形的上述脱模载体的部件安装表面进行位置配合及重叠，使上述有源部件和/或无源部件埋没到上述片状物中从而一体化，通过进一步加热加压，使上述片状物中的热固性树脂和导电性树脂固化，然后，剥离上述最外层部的脱模载体，形成芯层，在由无机质填充物和未固化状态的热固性树脂构成的混合物片或者两面上形成粘接层的有机薄膜上形成通孔，在上述芯层的至少一面上，使在上述通孔内填充了导电性树脂的混合物片或有机薄膜和在一面上形成布线图形的脱模载体进行位置配合及重叠，通过加热加压形成一体化，剥离上述脱模载体，其中在上述芯层上进行了位置配合并重叠的形成布线图形的上述脱模载体中，预先在形成于上述脱模载体上的布线图形上形成膜状部件，上述芯层的弹性模量在0.6～10GPa的范围。
又，本发明的部件内置模块的制造方法，在上述芯层上进行了位置配合并重叠的形成布线图形的上述脱模载体中，预先在形成于上述脱模载体上的布线图形上形成膜状部件为好。
又，本发明的部件内置模块的制造方法，上述膜状部件是从由薄膜或无机质填充物和热固性树脂的混合物构成的电阻、电容器及电感体组成的群中选出的至少一个，并且，上述膜状部件采用蒸镀法、有机金属化学气相沉积法(MO-CVD法)或厚膜印刷法中的任一种方法形成为好。
又，本发明的部件内置模块的制造方法，其特征在于：把至少由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂，在铜箔上安装有源部件和/或无源部件，把在上述通孔中填充了导电性树脂的片状物与上述部件安装后的铜箔的部件安装表面进行位置配合及重叠，再重叠铜箔，把上述有源部件和/或无源部件埋没到上述片状物中进行加热加压，据此，使上述片状物中的热固性树脂和导电性树脂固化，然后，加工上述最外层部的铜箔，形成布线图形，来制成芯层，在由无机质填充物和未固化状态的热固性树脂构成的混合物片或者在两面上形成粘接层的有机薄膜上形成通孔，在上述芯层的至少一面上，使在上述通孔内填充了导电性树脂的混合物片或有机薄膜和上述铜箔进行位置配合及重叠，加热加压固化后，也包含芯层在内而形成通孔，通过镀铜而形成贯通通孔。
据此，把内置了部件的芯层作为基础，可原封不动地利用现有的贯通通孔技术，因此，在工业上极其有效。
又，本发明的部件内置模块的制造方法，其特征在于：把至少由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂，在脱模载体的一面上形成布线图形，在上述脱模载体的布线图形上安装有源部件和/或无源部件，把向上述通孔中填充了导电性树脂的片状物与上述部件安装后的具有布线图形的上述脱模载体的部件安装表面进行位置配合及重叠，把上述有源部件和/或无源部件埋没到上述片状物中使之一体化，再进行加热加压，使上述片状物中的热固性树脂和导电性树脂固化，然后，剥离上述最外层部的脱模载体，形成芯层，在由无机质填充物和未固化状态的热固性树脂构成的混合物片或者在两面上形成粘接层的有机薄膜上形成通孔，在上述芯层的至少一面上，使在上述通孔内填充了导电性树脂的混合物片或有机薄膜与在一面上形成布线图形的脱模载体进行位置配合及重叠，加热加压固化后，也包含芯层在内而形成通孔，通过镀铜而形成贯通通孔。
据此，把内置了部件的芯层作为基础，能够原封不动地利用现有的贯通通孔技术，因此，在工业上极其有效。
又，本发明的部件内置模块的制造方法，其特征在于：把至少由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂，在脱模载体的一面上形成布线图形，在上述脱模载体的布线图形上安装有源部件和/或无源部件，把向上述通孔中填充了导电性树脂的片状物与上述部件安装后的具有布线图形的上述脱模载体的部件安装表面进行位置配合及重叠，再重叠铜箔，在上述热固性树脂未固化的温度区内进行加热加压，把上述有源部件和/或无源部件埋没到上述片状物中使之一体化，形成芯层，从上述芯层上剥离上述脱模载体，在上述剥离后的芯层的至少一面上重叠至少形成2层以上的内通路和布线图形的陶瓷基板，并进行加压，使上述芯层中的热固性树脂固化，从而与上述陶瓷基板粘接，上述芯层的弹性模量在0.6～10GPa的范围。
通过该方法，与上述相同，能够非常高密度地实现小型的模块。另外，能够将各种性能优良的陶瓷基板一体化，因此，能够实现更高性能的模块。
又，本发明的部件内置模块的制造方法，希望具有上述多个布线图形和内通路的陶瓷基板通过芯层和粘接层同时叠层多张。据此，能够同时叠层不同种类的陶瓷基板，因此，能够实现非常简易的制法。
附图说明
图1是基于本发明的一个实施例的具有多层结构的部件内置模块的断面图；
图2是基于本发明的一个实施例的具有多层结构的部件内置模块的断面图；
图3是基于本发明的一个实施例的具有多层结构的部件内置模块的断面图；
图4是基于本发明的一个实施例的具有多层结构的部件内置模块的断面图；
图5是基于本发明的一个实施例的具有多层结构的部件内置模块的断面图；
图6A～图6H是表示基于本发明的一个实施例的具有多层结构的部件内置模块的制造工序的断面图；
图7A～图7I是表示基于本发明的一个实施例的具有多层结构的部件内置模块的制造工序的断面图；
图8A～图8D是表示基于本发明的一个实施例的具有多层结构的部件内置模块的制造工序的断面图；
图9是表示部件内置模块的电绝缘材料的弹性模量的温度特性的图；
图10是表示作为本发明的部件内置模块的一个实施例的电绝缘材料的弹性模量E’和Tanδ的图。
具体实施方式
本发明作为其第一形态，提供如下一种部件内置模块，它是在由向未固化状态的热固性树脂中高浓度地添加了无机质填充物的混合物构成的电绝缘性基板的内部，内置一个以上的有源部件和/或无源部件，在具有多个布线图形和由将这些布线图形之间进行电连接的导电性树脂构成的内通路的芯层的至少一面上，形成多层电绝缘层和布线图形的部件内置模块。本模块内置有源部件和无源部件，而且采用由导电性树脂所形成的内通路来连接布线图形之间，并且，在内置了部件的芯层上以多层结构形成布线图形，能够实现极其高密度的安装形态。另外，通过无机质填充物的选择，平面方向的热膨胀系数与半导体大致相同，而且，可赋予高导热性。另外，本模块通过使由内置一个以上有源部件和/或无源部件的上述芯层的至少包含无机质填充物和热固性树脂的混合物构成的电绝缘材料在室温时的弹性模量定为0.6～10GPa的范围，以及上述热固性树脂由多个具有玻璃转变温度的热固性树脂构成，从而，即使内置了具有各种热膨胀系数的部件，也能够得到耐来自内置部件热冲击的应力的部件内置模块。
本发明的部件内置模块为在热固性树脂中添加了无机质填充物的混合物，不需要象陶瓷基板那样用高温焙烧，通过在200℃的低温下进行加热可得到。另外，与现有的树脂基板相比，由于添加了无机质填充物，所以具有能够任意控制热膨胀系数、导热系数、介电常数等的特别效果。再者，可以作成贯通芯层和多层布线层的通孔结构。据此，能够形成层间连接电阻极低的部件内置模块，适合于内置部件的超小型电源模块。同样，当在形成于芯层上的多层状的电绝缘层中使用无机质填充物和热固性树脂的混合物时，与芯层一样，能够控制热膨胀率、导热系数、介电常数。
又，本发明的第二形态是提供如下一种部件内置模块，其结构为：在由至少含有无机质填充物和热固性树脂的混合物组成的电绝缘材料中，至少内置一个以上的有源部件和/或无源部件，并且，在具有由多个铜箔构成的布线图形和由多个导电性树脂构成的内通路的芯层的至少一面上粘接具有布线图形和内通路的陶瓷基板。据此，能够高密度地内置部件的同时，还可同时具有陶瓷基板具有的各种性能。即，陶瓷基板不仅可以高密度布线，还能够得到在3至10000左右的大小范围内来控制介电常数、导热系数也大的模块。具有能够原封不动地利用这样的性能的效果。进一步地，通过使用上述特定的弹性模量、玻璃转变温度范围的热固性树脂，可实现即使是具有不同性能、物理特性的陶瓷基板，也可以没有应力地进行叠层，并且，即使面对热冲击等应力也不产生裂纹的高可靠性的模块。
又，本发明的第三形态是提供如下一种部件内置模块，其结构为：在由至少含有无机质填充物和热固性树脂的混合物组成的电绝缘材料中，至少内置一个以上的有源部件和/或无源部件，并且，在具有多个布线图形和由多个导电性树脂构成的内通路的芯层的至少一面上形成多层电绝缘层和布线图形，并且，在形成于上述芯层上的上述布线图形之间形成膜状有源部件。据此，在高密度地内置部件的同时，在形成于芯层上的布线层中也能形成膜状的部件，因此，能够实现安装密度极高的部件内置模块。膜状部件是取出芯层上形成的布线图形而制成电极的电阻体、电容器、电感体，能够在布线图形上采用厚膜印刷法和蒸镀法形成任意形状的电阻体和电容器。
又，本发明的第四形态涉及部件内置模块的制造方法。即，把无机质填充物和未固化状态的热同性树脂的混合物加工成片状，制备形成通孔并填充了导电性树脂的片状物，把在铜箔上安装了有源部件和无源部件的铜箔与上述片状物进行位置配合及重叠，再重叠铜箔，使上述无源部件和有源部件埋没到上述片状物中，并且，进行固化而形成芯层，再加工上述最外层部的铜箔而形成布线图形。接着，在由无机质填充物和未固化状态的热固性树脂构成的混合物片或者两面上形成粘接层的有机薄膜上形成通孔，把向上述通孔中填充了导电性树脂的物体与上述芯层的铜箔进行位置配合及重叠，通过加热加压而一体化，再加工铜箔而形成布线图形。
又，本发明的第五形态涉及部件内置模块的制造方法。即，把由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂。另一方面，在脱模载体的一面上形成布线图形，在该布线图形上安装有源部件和/或无源部件。接着，把在上述通孔中填充了导电性树脂的片状物与上述已安装了部件的具有布线图形的上述脱模载体的部件安装面进行位置配合及重叠，再重叠铜箔，在上述热固性树脂未固化的温度区内进行加热加压，把上述无源部件和/或有源部件埋没到上述片状物中使之一体化，形成芯层。再从上述芯层上剥离上述脱模载体，在上述剥离后的芯层的至少一面上重叠至少形成两层以上的内通路和布线图形的陶瓷基板，并进行加压，使上述芯层中的热固性树脂固化，与上述陶瓷基板粘接起来。
在上述实施形态中，陶瓷基板可以是高介电常数的叠层电容器，也可以同时粘接形成由两种陶瓷材料构成的基板。通过把高介电常数的陶瓷电容器和低介电常数的高速电路用陶瓷基板粘接到内置了部件的芯层上，能够得到高频用部件内置模块。
下面，根据附图来说明本发明的部件内置模块及其制造方法的更具体的形态。
图1是表示本发明的部件内置模块的构成的断面图。在图1中，100是形成于芯层105中的布线图形，101是安装在该布线图形100上的作为有源部件的半导体裸片。另外，104是同样安装在布线图形100上的作为有源部件的片状部件，102是由无机质填充物和热固性树脂所复合的复合材料构成的电绝缘层。103是将芯层105中所形成的布线图形100之间进行电连接的内通路。又，106是形成于芯层105上的电绝缘层。108、107分别是最上层的布线图形和内通路。如图1那样，内置半导体101和片状部件104，并且，在表面的布线图形108上还可以安装部件，因此，成为极高密度的安装模块。
作为上述热固性树脂，例如可以列举出环氧树脂、酚醛树脂和氰酸盐树脂。此时，作为控制上述热固性树脂在室温时的弹性模量、玻璃转变温度的方法，可以举出对各自的树脂组成添加室温下低弹性模量或玻璃转变温度低的树脂的方法。作为上述无机质填充物，可以列举出Al2O3、MgO、BN、AlN、SiO2等。另外，如果需要，则也可以在无机质填充物和热固性树脂的复合物中进一步添加偶合剂、分散剂、着色剂、脱模剂。
图2是表示本发明的部件内置模块的另一个构成的断面图。在图2中，209是贯通通孔，是在贯通芯层205和在芯层上所形成的布线层的情况下形成。通过贯通通孔209，能够电气连接芯层205和形成于芯层两面上的布线图形208。据此，能够应用于需要大电流的电源模块等。再者，贯通通孔209通过冲孔机和激光加工来进行开孔加工，通过电解镀铜法，在通孔的壁面上形成导电层，进一步地，采用光刻法和化学腐蚀法能够形成布线图形。
图3是表示本发明的部件内置模块的另一个构成的断面图。在图3中，305是形成于芯层304上的电绝缘层，306是形成于该电绝缘层305上的布线图形。电绝缘层305可以利用感光性的绝缘树脂，层压薄膜状的树脂或用涂料器等涂敷液体状的感光性树脂来形成。例如，通过光刻法加工内通路307来使形成为膜状的感光性树脂开口，再通过无电解镀铜、电解镀铜来形成布线层，再用现有的光刻法形成布线图形306，据此得到电绝缘层305。再者，通过重复进行该工序，得到多层结构的布线层，利用形成于电绝缘层305上的开口部，可以形成内通路307。另外，在无电解镀铜前，把上述电绝缘层粗糙化，据此，能够增强铜的布线图形306的粘接强度。
图4是表示本发明的部件内置模块的另一个构成的断面图。图4与图1一样，具有在内置了半导体401的芯层404上形成的布线图形407和内通路406、电绝缘层405。又，取出在芯层404上所形成的布线图形407，形成作为电极的膜状部件。409是表示电阻体的膜状部件，408是表示电容器的膜状部件。这样，能够制成在内置了部件的芯层404上进一步形成膜状部件408、409的极高密度的部件内置模块。
图5是表示本发明的部件内置模块的另一个构成的断面图。图5与图1一样，其构成为：用具有用于进行电连接的内通路511的片状物510来粘接内置了半导体501的芯层505、同时焙烧烧结型的内通路508、布线图形507和陶瓷材料层506而得到的多层陶瓷基板509。又，同样具有形成于陶瓷基板509下部的具有内通路513的片状物512和布线图形514。在上述布线图形514上形成软钎料球515，可得到高密度的部件内置模块。这样，能够实现高密度布线，通过与具有各种性能的陶瓷基板一体化，能够得到更高性能的部件内置模块。
图6A～6H是表示上述部件内置模块的制造工序的断面图。在图6A中，602是如下片状物：把上述那样的无机质填充物和未固化状态的热固性树脂的混合物加工成片状，在片状形成物上形成通孔，再向内通路603中填充导电性膏。片状物602的加工如下：混合无机质填充物和液体状的热固性树脂，制作膏状混练物，或者，在无机质填充物中混合用溶剂进行低粘度化的热固性树脂，同样制作膏状混练物。接着，把膏状混练物成型为一定厚度，通过热处理，得到片状物602。
当使用液体状树脂时，由于具有粘附性，所以稍进行固化，而在未固化状态下边维持挠性，一边除去粘附性，为此进行热处理。另外，对于通过溶剂而使树脂溶解的混练物而言，除去上述溶剂，同样在未固化的状态下一边维持挠性，一边除去粘附性。在这样制作的未固化状态的片状物602上形成的通孔可以采用激光加工法、由金属模具进行的加工或者冲孔加工来进行。特别是对于激光加工法，二氧化碳激光器和受激准分子激光器在加工速度这点上是有效的，导电性膏可以使用如下的膏：把金和银、铜的粉末作为导电材料，在其中混练与片状物602一样的热固性树脂而制成的膏。特别是，铜的导电性良好，迁移较少，因此是有效的。另外，热固性树脂中，液体状的环氧树脂在耐热性方面是稳定的。
图6B表示在铜箔600上安装了作为有源部件的半导体601和片状部件604的状态。此时，半导体601通过导电性粘接剂与铜箔600电连接。铜箔600可以使用通过电解镀所制作的18μm～35μm左右的厚度的铜箔。特别是为了改善与片状物602的粘接性，希望使用把与片状物602的接触面进行粗糙化的铜箔。另外，同样地为了提高粘接性、防止氧化，也可以使用将铜箔进行偶合处理的铜箔以及进行镀锡、锌、镍的铜箔。半导体601的倒装式安装用导电性粘接剂同样可以使用用热固性树脂混练金、银、铜、银一钯合金等而成的材料。另外，代替导电性粘接剂，可以在半导体侧预先形成由软钎料所形成的凸出物或者用金丝焊接法制作的凸出物，利用由热处理所致的软钎料的熔化，也可以安装半导体601。另外，也还可以同时使用软钎料凸出物和导电性粘接剂。
其次，在图6C中，600是另行准备的铜箔，表示象图那样使用上述方法制作的片状物602与安装了半导体601、片状部件604的铜箔600进行位置配合及重叠的状态。
其次，图6D表示通过压力机将进行了位置配合及重叠的结构体进行加热加压，把半导体601和片状部件604埋设到上述片状物602中，成为一体化的状态。此时的部件的埋设是在上述片状物602中的热固性树脂固化之前的状态下进行的，然后再进行加热而使之固化，使上述片状物602的热固性树脂以及导电性树脂的热固性树脂完全固化。据此，片状物602和半导体601、片状部件604及铜箔600机械地坚固地粘接。另外，同样地通过导电性膏的固化来进行铜箔600之间的电连接。接着，如图6E所示的那样，热固性树脂固化，加工埋没了半导体601而形成一体化的基板的表面的铜箔，制成布线图形600，从而制作芯层605。图6F是：以制作的芯层605为基础，在由无机质填充物和未固化状态的热固性树脂的混合物构成的片状物606或两面形成粘接层的有机薄膜上形成通孔，在上述通孔内填充导电性膏，使其在芯层605的两面上进行位置配合及重叠，再重叠铜箔608而形成的结构体。通过对所形成的结构体进行加热加压，如图6G所示的那样，能够在芯层605的两面上形成布线层。接着，如图6H所示的那样，可以用化学腐蚀法把粘接的铜箔608形成布线图形609。据此，能够实现内置了部件的部件内置模块。然后，具有通过软钎料所进行的部件安装和绝缘树脂的填充等工序，但在此不是本质性的，所以省略。
图7A～7I是表示使用与图6一样地制作的片状物704所制作的部件内置模块的制造方法的断面图。在图7A中，在脱模载体700上形成布线图形701和取出了布线图形701而作为电极的膜状部件711。脱模载体700是将布线图形701和膜状部件711复制之后，脱模而成的结构体，可以使用聚乙烯和聚对苯二甲酸乙二醇酯等有机薄膜和铜等金属箔。布线图形701可以通过粘接剂把铜箔等金属箔粘接到脱模载体700上而形成或在金属箔上进一步通过电解镀法等来形成。可以利用化学腐蚀法等现有的加工技术把这样地形成为膜状的金属层形成布线图形701。图7B表示在形成于脱模载体700上的布线图形701上安装半导体702和片状部件703的状态。另外，图7C表示象图6那样制作的片状物704，图7D表示了用与图6相同的方法加工通孔并把导电性膏填充到内通路705中的状态。图7E表示：以形成这样制作的填充了导电性膏的内通路705的片状物704作为中心，使形成布线图形701的脱模载体700与具有同样安装在脱模载体700上的部件的脱模载体700进行位置配合及重叠的状态。图7F表示：把其加热加压，使上述片状物704中的热固性树脂固化，剥离脱模载体700的状态。通过该加热加压工序，把半导体702和片状部件703埋设到上述片状物704中，成为一体化的状态。此时的半导体702和片状部件703的埋设是在上述片状物704中的热固性树脂固化前的状态下进行的，进一步加热使之固化，使上述片状物704的热固性树脂和导电性膏的热固性树脂完全固化。据此，片状物704和半导体702以及布线图形701机械地坚固地粘接起来。另外，同样通过内通路705的导电性膏的固化，来进行布线图形701的电连接。此时，预先根据脱模载体700上的布线图形701的厚度，上述片状物704被进一步压缩，布线图形701也被埋设在片状物704中。据此，能够形成布线图形和模块表面为平滑状态的部件内置芯层706。
接着，图7G表示：以这样制作的部件内置芯层706作为中心，使象图7D那样制作的片状物707与形成膜状部件711的脱模载体710进行位置配合及重叠，通过加热加压，能够制作图7H那样的多层模块。最后，象图7I那样，剥离脱模载体710，据此，完成本发明的多层模块。这样，通过使用内置了半导体和片状部件的芯层和形成布线图形及膜状部件的脱模载体，能够得到更高密度内置的各种功能的部件内置模块。
图8A～8D是表示叠层为多层陶瓷基板而得到的部件内置模块的制造方法的断面图。图8A表示内置了图6E所示的部件的芯层805。接着，图8B表示：使用该芯层805和多层陶瓷基板809，如图那样使形成内通路811的片状物810与同样形成内通路813的片状物812进行位置配合及重叠，并且，进一步重叠铜箔814的状态。接着，如图8C所示的那样，通过对该叠层体加热加压，上述片状物810和812中的热固性树脂固化，芯层805和多层陶瓷基板809及铜箔814机械地坚固地粘接起来。然后，如图8D所示的那样，最后加工铜箔814而制成布线图形，通过设置软钎料球815，多层陶瓷和部件内置芯层被一体化的部件内置模块即完成了。再者，多层陶瓷布线基板使用由以玻璃和氧化铝为主成分的低温焙烧基板材料构成的生片来制作。即，在由能够在900℃左右焙烧的陶瓷材料所形成的生片上形成通孔，在该通孔内填充由铜或银等高导电性粉末构成的导电性膏，再用同样的导电性膏印刷形成布线图形，将这样制作的多个生片叠层，通过进一步焙烧可得到。这样制作的陶瓷基板材料可以根据目的使用以钛酸钡为主成分的高介电常数材料和以氮化铝等为主成分的高导热材料等，另外，可以形成陶瓷叠层体的最外层的布线图形，也可以仅进行内通路形成而不形成布线图形。另外，在图8A～8D中，使用了一张陶瓷基板，但，也可以用多张片状物同时叠层由上述各种陶瓷材料构成的基板而形成。
下面根据实施例来详细说明本发明。
实施例1
在制作本发明的部件内置模块时，首先，从由无机质填充物和热固性树脂所形成的片状物的制作方法进行叙述。为了制作本实施例所使用的片状物，首先，通过搅拌混合机混合无机质填充物和液体状的热固性树脂。使用的搅拌混合机是在规定的容量的容器中投入无机质填充物和热固性树脂，并且根据需要投入用于调整粘度的溶剂，在使容器本身进行旋转的同时进行公转，据此，即使粘度较高，也能得到充分的分散状态。表1和表2示出了实施的部件内置模块用片状物的配合组成。
【表1】
                              热固性树脂的组成
               热固性树脂1            热固性树脂2
  内容   质量％   Tg(℃)   内容   质量％   Tg(℃)
  例1   环氧树脂(旭千叶制“6041”)   10   75   -   -   -
  例2   环氧树脂(日本ペル/ツクス制“WE-2025”)   5   50  环氧树脂(旭千叶制“6018”)   5   130
  例3   环氧树脂(油化シエル环氧树脂制“エピキユアYH-306”)   10   110 -   -   -
  比较例   环氧树脂(旭千叶制“6099”)   10   178  -   -   -
【表2】
  无机质填充物的组成   室温弹性模量(GPa)
  内容   质量％
  例1   氧化铝粉，平均粒径12μm(昭和电工制“AS-40”)   90   0.72
例2 氧化铝粉，平均粒径12μm(昭和电工制“AS-40”) 90 7.6
  例3   氧化铝粉，平均粒径12μm(昭和电工制“AS-40”)   90   7.7
  比较例   氧化铝粉，平均粒径12μm(昭和电工制“AS-40”)   90   36.5
具体的制造方法是：取以上述组成称量·混合的膏状混合物的规定量，滴下到脱模薄膜上。混合条件是：把规定量的无机质填充物和上述环氧树脂投入到容器，在本容器内用混练机进行混合。混练机通过一边使容器公转一边自转的方法来进行，在10分钟左右的短时间内进行混练。另外，作为脱模薄膜使用了在厚度75μm的表面上施行了硅脱模处理的聚对苯二甲酸乙二醇酯薄膜。在滴下的脱模薄膜上的混合物上进一步重叠脱模薄膜，通过加压模压而压成一定厚度。接着，使一面的脱模薄膜剥离，在脱模薄膜上加热混合物，除去溶剂，在粘接性变无的条件下进行热处理。热处理条件是温度为120℃，保持15分钟。据此，上述混合物成为厚度为500μm的没有粘接性的片状物。上述热固性环氧树脂的固化起始温度为130℃，因此，在上述热处理条件下，为未固化状态(B级)，在以后的工序中，通过加热可以再次使之熔融。
为了评价这样制作的片状物的物理性质，进行热压，来制作片状混合物的固化物，测定固化物的弹性模量、玻璃转变温度。热压的条件是：用脱模薄膜夹住制作的片状物，在200℃下以4.9MPa的压力进行2小时的热压。表1和表2分别示出了固化物在室温下的弹性模量和玻璃转变点(Tg)，图9示出了弹性模量的温度特性。固化物在室温时的弹性模量如表1和表2所示的那样，约从0.7GPa左右至约8GPa左右，作为比较例，也准备了36.5GPa的环氧树脂的固化物。另外，如例2那样，对把玻璃转变温度不同的环氧树脂进行混合的情况进行评价。再者，玻璃转变温度如图10所示的那样，从基于弹性模量E’的温度特性的弹性模量的粘性行为的Tanδ来求出。图10是表示例2的弹性模量E’的温度特性，从Tanδ的转折点可以判明：该混合物的玻璃转变点分别为50℃、130℃。
把具有以上物理性质的未固化状态的片状物切割成规定的大小，使用二氧化碳气体激光器，在间隔为0.2mm～2mm的等间隔位置上形成直径0.15mm的通孔。通过丝网印刷法向该通孔中填充下述导电性膏，作为内通路填充用导电性膏是用三辊机把下列材料进行混练而形成的：平均粒径为2μm的球状的铜粒子85重量％、作为树脂组成的双酚A型环氧树脂(油化壳(油化シエル)环氧树脂制“环氧树脂828”)3质量％和格路赛丁酯(グルシジルエステル)系环氧树脂(东都化成制“YD-171”)9质量％、作为固化剂的胺加合物固化剂(味之素(味の素)制“MY-24”)3质量％(参照图6A)。接着，通过由银粉和环氧树脂构成的导电性粘接剂在把35μm的一面进行粗糙化的铜箔600上将半导体601和片状部件604进行倒装式安装。使这样制作的安装了半导体的铜箔600和另行准备的单面粗糙化处理的厚35μm的铜箔600在片状物上进行位置配合并夹住。此时，铜箔的粗糙面配置在片状物侧。接着，使用热压机在压制温度120℃、压力0.98MPa下进行5分钟的加热加压。据此，上述片状物602中的热固性树脂通过加热而熔融软化，因此，半导体601、片状部件604埋没到片状物中。进一步地，使加热温度上升，在175℃中保持60分钟。据此得到这样的芯层605：片状物中的环氧树脂和导电性树脂中的环氧树脂固化，片状物和半导体及铜箔机械地坚固地粘接，且导电性膏与上述铜箔电气连接(内通路连接)、机械粘接起来。通过腐蚀技术来腐蚀埋设了该半导体的芯层605的表面的铜箔，在内通路孔上形成直径0.2mm的电极图形和布线图形600。
使用这样制作的芯层605进行多层化。使用的片状物是在厚25μm的芳香族聚酰胺薄膜(旭化成制“アラミカ”)的两面上把作为粘接剂的环氧树脂(日本レツク制“EF-450”)涂敷至5μm厚，对其使用二氧化碳气体激光加工机进行孔加工。加工的孔径为100μm，在其中填充上述导电性膏(参照图6F)。使在这样制作的有机薄膜上形成了粘接层的片状物在上述芯层605的两面进行位置配合及重叠，再重叠单面粗糙化处理的厚度18μm的铜箔608并加热加压。然后，使最上层的铜箔608形成图形，而得到部件内置模块。
作为通过本方法所制作的部件内置模块的可靠性评价，进行吸湿逆流试验、热冲击试验(温度循环试验)。吸湿逆流试验这样进行：把在温度85℃、湿度85％的条件下保持了168小时的部件内置模块在最高温度240℃下经20秒通过带式逆流试验机一次。另外，热冲击试验是在高温侧为125℃、低温侧为-40℃的温度下各保持30分钟，进行1000次循环。
作为各个试验后的评价，如果在部件内置芯内形成的内通路连接(串联连接100个内通路)的电阻值为±10％以内，为良好品，存在断线以及连接电阻上升10％以上的为不良品。另外，作为内置部件的评价基准，把不发生内置的部件的接合面断线以及部件性能劣化的样品作为合格品，把内置部件的电连接与内通路一样变化±10％以上的样品或者部件性能发生变化的样品作为不良品。此时，半导体模块在形状上也不产生裂纹，即使用超声波探伤装置也没有发现异常。再者，作为内置部件，使用片状电阻(20个)、片状电容器(20个)、试验用半导体(一片：30个连接端子)。表3示出了其可靠性评价的结果。
【表3】
  室温弹性模量(GPa)   玻璃转变点Tg(℃)                   可靠性评价内容
  热冲击试验(不良次数/试验次数)   吸湿逆流试验(不良次数/试验次数)
  通路连接可靠性   内置部件可靠性   通路连接可靠性   内置部件可靠性
  例1   0.72   75   0/100   0/70   2/100   1/70
  例2   7.6   50/130   0/100   0/70   0/100   0/70
  例3   7.7   110   1/100   0/70   0/100   0/70
  比较例   36.5   178   12/100   25/70   9/100   34/70
由表3可知，如果室温时的弹性模量为0.6GPa以上～10GPa以下的范围，则得到良好的可靠性。特别是对于比较例，由于室温的弹性模量高，所以热冲击时的应力导致内通路连接和内置部件的劣化显著。可认为其原因是：对于由各自的热膨胀系数之差而产生的应力，当弹性模量高时，则成为高应力，应力集中的部件连接部就断线。另外，对于比较例而言，由于玻璃转变温度高，所以弹性模量在高温下仍较高。与之相比，对于例1～例3而言，可得到比较高的可靠性。特别是对于使用了弹性模量不同的两种环氧树脂的例2，可认为即使室温的弹性模量不那么低，随着温度的上升，弹性模量大大降低(参照图10)，因此，能够保持高的可靠性。另外，对于室温弹性模量最低的例1的电绝缘材料而言，对于热冲击试验具有良好的性能，但在吸湿状态下的逆流试验中，可靠性稍稍变差。这是在实际使用上没有问题的可靠性，但弹性模量更低的因吸湿变大，所以在吸湿逆流试验中存在问题。所以，为了得到更好的可靠性，最好按例2那样，使用多个具有弹性模量、玻璃转变温度的环氧树脂。
据此可知，半导体与模块可得到坚固的粘接。另外，由导电性膏所产生的内通路连接电阻也与芯层、布线层一起，与初始性能比几乎没有变化。
实施例2
该实施例表示使用与实施例1的例2相同的片状物来内置半导体的模块。
准备在与实施例1相同的条件下制作的在通孔中填充了导电性膏的厚500μm的片状物704(参照图7D)。接着，把厚度70μm的铜箔作为脱模载体，再用电解镀铜法在脱模载体上形成9μm厚的铜。使用该脱模载体来形成布线图形。通过光刻法来化学腐蚀形成了9μm厚的铜的脱模载体，形成图7A所示的布线图形701。在这样制作的带有布线图形的脱模载体上通过软钎料凸出物将半导体和片状部件进行倒装式安装。进一步地，通过印刷在具有另一个布线图形的脱模载体上形成膜状部件。膜状部件711是在热固性树脂中混合了碳粉末的电阻体膏。印刷是通过现有的丝网印刷法来进行的。
使这样制作的安装了半导体的脱模载体和另外准备的只具有布线图形的脱模载体在填充了上述导电性膏的片状物704上进行位置配合并夹住。此时，布线图形配置成处于片状物侧。使用热压机将其在压制温度120℃、压力0.98MPa下加热加压5分钟。据此，上述片状物704中的热固性树脂通过加热而熔融软化，因此，半导体702和片状部件703埋没在片状物中。进一步使加热温度上升，在175℃下保持60分钟。据此，片状物中的环氧树脂以及导电性膏中的环氧树脂固化，片状物和半导体以及布线图形机械地坚固粘接。进一步地，导电性膏与上述布线图形701进行电连接(内通路连接)、机械粘接。接着，剥离埋设了该半导体的固化物的表面的脱模载体。脱模载体具有光泽表面，且通过电解镀形成布线层，因此，能仅剥离作为脱模载体的铜箔。在此状态下可以形成内置了部件的芯层706。接着，使用该芯层706进一步形成布线层。在本方法中，由于使用了预先形成布线图形的脱模载体，所以固化后的模块成为布线图形也埋入到模块内的平坦的芯层。据此，能够在芯层表面上形成微细的多层布线。另外，同样通过埋设布线图形，仅在表面的布线图形的厚度数内压缩片状物。这样，能够得到可靠性良好的导电性膏的电连接。
接着，使用内置了半导体和片状部件的本芯层进一步形成多层布线层。在上述芯层的两面上使用按实施例1制作的填充了导电性膏的厚度100μm的片状物，再使用形成膜状部件711的具有布线图形701的脱模载体700，象图7G那样夹入。在与上述相同的条件下对其进行加热加压，使之固化，使芯层和脱模载体上的布线图形701以及膜状部件711一体化。而且，在固化后，剥离脱模载体710，得到本发明的部件内置模块。通过这样使用脱模载体，在基板制作时不需要化学腐蚀等的湿法工序，而能够简易地得到微细的布线图形。另外，对于使用了有机薄膜的脱模载体，在内置部件前，能够评价安装性能，因此，也具有能够在脱模载体上修理不良的部件的特别效果。
作为通过本方法所制作的部件内置模块的可靠性评价，进行吸湿逆流试验、热冲击试验(温度循环试验)。吸湿逆流试验、热冲击试验在与实施例1相同的条件下进行。此时，半导体模块在形状上不产生裂纹，即使用超声波探伤装置也没有发现异常。据此，半导体和模块可得到坚固的粘接。另外，由导电性膏所产生的内通路连接电阻、内置部件连接以及部件性能与初始性能比几乎没有变化。
实施例3
本实施例是表示了使用与实施例1的例2相同的片状物来内置半导体的芯层和使用多层陶瓷基板制作更高密度的模块的实施例。
使用在与实施例1相同条件下制作的内置了半导体802的芯层805(参照图8A)。芯层的厚度为300μm。接着，通过粘接层将多层陶瓷基板809和上述芯层805进行叠层。再者，陶瓷多层布线基板使用由以玻璃和氧化铝为主成分的低温焙烧基板材料构成的厚度220μm的生片(日本电气玻璃制“MLS-1000”)来制作。即，多层布线基板这样制作：在本生片上通过穿孔机进行直径0.2mm的孔加工形成通孔，在该通孔中填充以平均粒径2μm的银粉体作为主成分并混合了乙基纤维素树脂和萜品醇溶剂的导电性膏，再用相同的导电性膏通过印刷形成布线图形，把这样制作的多个生片在70℃的温度下、以4.9MPa的压力进行叠层，再在900℃下焙烧1小时。
接着，在象实施例1那样制作的片状物上形成通孔，再准备填充了导电性膏的厚度100μm的片状物810和812，象图8B所示的那样使上述芯层805和多层陶瓷基板809位置配合及重叠，进行加热加压来制作一体化的模块。此时，可以在最下层的片状物上重叠铜箔814并进行一体化，可以使用象图7A那样形成膜状部件的脱模载体，复制布线图形。再者，在这样形成的模块的布线图形上安装软钎料球，可作为连接端子。
作为通过本方法所制作的部件内置模块的可靠性评价，进行与实施例1一样的吸湿逆流试验、热冲击试验(温度循环试验)。此时，半导体模块尽管是与陶瓷基板叠层的复合模块，但在形状上也不产生裂纹，即使用超声波探伤装置也没有发现特别异常。据此，半导体和模块可得到坚固的粘接。
另外，为了评价模块的耐冲击性，评价从1.8m的高度落下的落下强度。具体地说，把完成的模块通过软钎焊安装到玻璃环氧树脂基板上，设置于铝制容器内，落下到混凝土上，考察模块是否破损。在作为比较例而制作的仅有上述陶瓷基板的情况下，半数产生裂纹，但在实施例3的模块中，没有发生裂纹。可见，用上述片状物进行粘接的样品具有只用陶瓷基板所不能得到的应力缓冲层的作用，可以说这是本发明的特殊效果。
另外，由导电性膏所产生的内通路连接电阻与初始性能比几乎没有变化。
如上述说明的那样，根据本发明的部件内置模块，通过使用热固性绝缘树脂和高浓度的无机质填充物的混合物所形成的片状物，能够在内部埋设有源部件和/或无源部件，而且至少在其一面上可同时形成由布线图形和电绝缘层所形成的多层布线，因此，能够实现极高密度的模块。另外，通过选择无机质填充物，能够控制导热率、热膨胀系数、介电常数。这能够使平面方向上的热膨胀系数与半导体大致相同，作为直接安装半导体的基板也是有效的。而且，通过提高导热系数，作为安装需要散热的半导体等的基板也是有效的。在此基础上，也能够降低介电常数，对于作为高频电路用的低损耗的基板也是有效的。在此基础上，通过使热固性树脂在室温时的弹性模量、玻璃转变温度在特定的范围内，能够实现面对热冲击试验等的热应力具有高可靠性的部件内置模块。
另外，根据本发明的部件内置模块的制造方法，把包含无机质填充物和未固化状态的热固性树脂的混合物加工成片状物，形成通孔，准备填充了导电性树脂的片状物，在脱模载体的一面上形成布线图形，而且安装有源部件和无源部件，使其与上述片状物进行位置配合及重叠，进一步地，在另外制作的上述脱模载体上在内侧重叠具有布线图形的脱模载体的布线图形面，埋设到上述片状物中进行一体化，通过加热加压，使之固化，据此，得到本发明的部件内置模块。进一步地，取出此时形成于脱模载体上的布线图形，也可同时形成作为电极的膜状部件。据此，能够用简易的方法实现内置了有源部件和无源部件的极高密度的模块，同时由于布线图形埋设到上述片状物中，因此，能够实现表面平滑的模块。据此，由于在本发明的模块的表面上没有布线图形的台阶，所以能够更高密度地安装部件。
另外，本发明的具有多层结构的部件内置模块的制造方法，不仅能够内置半导体等有源部件和片状电阻等无源部件，而且多层陶瓷基板也能够同时形成于内层，因此能够实现极高密度的模块。另外，能够同时将多个具有种种性能的陶瓷基板叠层，因此，能够实现极高性能的模块。
如上述说明的那样，本发明能够把有源部件和无源部件内置到模块中，并且能够用内通路连接布线图形之间，因此，能够用简易的方法实现极高密度的模块。

Claims (17)

1.一种部件内置模块，它是具备由电绝缘材料构成的芯层、在上述芯层的至少一面上的电绝缘层和多个布线图形的部件内置模块，其特征在于：上述芯层的电绝缘材料由至少含有无机质填充物和热固性树脂的混合物所形成，在上述芯层的内部内置至少一个以上的有源部件和/或无源部件，上述芯层具有由多个布线图形和导电性树脂组成的多个内通路，并且，上述芯层的由至少包含无机质填充物和热固性树脂的混合物构成的电绝缘材料在室温时的弹性模量在0.6～10GPa的范围，并且，上述热固性树脂由多种具有不同玻璃转变温度的热固性树脂的混合物构成，上述热固性树脂至少由具有-20℃～60℃的范围的玻璃转变温度的热固性树脂和具有70℃～170℃的范围的玻璃转变温度的热固性树脂构成。
2.根据权利要求1所述的部件内置模块，其特征在于：形成贯通上述芯层、上述电绝缘层以及上述布线图形的全部的通孔。
3.根据权利要求1所述的部件内置模块，其特征在于：它是具备由电绝缘材料构成的芯层、在上述芯层的至少一面上的由包含无机质填充物和热固性树脂的混合物所形成的电绝缘材料构成的电绝缘层、由铜箔构成的多个布线图形的部件内置模块，上述芯层具有由多个铜箔构成的布线图形和由导电性树脂构成的多个内通路，上述布线图形通过上述内通路进行电连接。
4.根据权利要求1所述的部件内置模块，其特征在于：它是具备由电绝缘材料构成的芯层、在上述芯层的至少一面上的由热固性树脂所形成的电绝缘材料构成的电绝缘层、由镀铜构成的多个布线图形的部件内置模块，上述芯层具有由多个铜箔构成的布线图形和由导电性树脂构成的多个内通路，上述由镀铜构成的布线图形通过上述内通路进行电连接。
5.根据权利要求1所述的部件内置模块，其特征在于：它是具备由电绝缘材料构成的芯层、在上述芯层的至少一面上的由在两面上形成热固性树脂的有机薄膜构成的电绝缘层、由铜箔构成的多个布线图形的部件内置模块，上述芯层具有由多个铜箔构成的布线图形和由导电性树脂构成的多个内通路，上述布线图形通过上述内通路进行电连接。
6.根据权利要求1所述的部件内置模块，其特征在于：它是粘接了具有由电绝缘材料构成的芯层与在上述芯层的至少一面上的多个布线图形和内通路的陶瓷基板的部件内置模块，上述芯层具有由多个铜箔构成的布线图形和由导电性树脂构成的多个内通路。
7.根据权利要求1所述的部件内置模块，其特征在于：它是粘接了具有把由电绝缘材料构成的芯层、在上述芯层的至少一面上的多个布线图形和内通路的多个陶瓷基板的部件内置模块，上述芯层具有由多个铜箔构成的布线图形和由导电性树脂构成的多个内通路，上述多个陶瓷基板由不同介电常数的介电体材料所构成。
8.根据权利要求1所述的部件内置模块，其中，在形成于上述芯层的至少一面上的上述布线图形之间配置了膜状无源部件。
9.根据权利要求8所述的部件内置模块，其中，上述膜状无源部件是选自由薄膜或无机质填充物与热固性树脂的混合物构成的电阻、电容器及电感体组成的群中的至少一个。
10.根据权利要求8所述的部件内置模块，其中，上述膜状无源部件是至少由铝或钽的氧化层和导电性高分子构成的固体电解电容器。
11.一种部件内置模块的制造方法，其特征在于：把至少由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂，在铜箔上安装有源部件和/或无源部件，使在上述通孔中填充了导电性树脂的片状物与上述部件安装后的铜箔的部件安装表面进行位置配合及重叠，再重叠铜箔，使上述有源部件和/或无源部件埋没到上述片状物中通过加热加压，使上述片状物中的热固性树脂和导电性树脂固化，然后，加工上述最外层部的铜箔，形成布线图形，制成芯层，在由无机质填充物和未固化状态的热固性树脂构成的混合物片或者两面上形成粘接层的有机薄膜上形成通孔，在上述芯层的至少一面上，使在上述通孔内填充了导电性树脂的混合物片或有机薄膜和上述铜箔进行位置配合及重叠，通过加热加压成为一体化，加工上述铜箔来形成布线图形，其中在上述芯层上进行了位置配合并重叠的铜箔中，预先在上述铜箔上形成膜状部件，上述芯层的弹性模量在0.6～10GPa的范围。
12.一种部件内置模块的制造方法，其特征在于：把至少由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂，在脱模载体的一面上形成布线图形，在上述脱模载体的布线图形上安装有源部件和/或无源部件，使在上述通孔中填充了导电性树脂的片状物在上述部件安装后的具有布线图形的上述脱模载体的部件安装表面进行位置配合及重叠，使上述有源部件和/或无源部件埋没到上述片状物中从而一体化，通过进一步加热加压，使上述片状物中的热固性树脂和导电性树脂固化，然后，剥离上述最外层部的脱模载体，形成芯层，在由无机质填充物和未固化状态的热固性树脂构成的混合物片或者两面上形成粘接层的有机薄膜上形成通孔，在上述芯层的至少一面上，使在上述通孔内填充了导电性树脂的混合物片或有机薄膜和在一面上形成布线图形的脱模载体进行位置配合及重叠，通过加热加压形成一体化，剥离上述脱模载体，其中在上述芯层上进行了位置配合并重叠的形成布线图形的上述脱模载体中，预先在形成于上述脱模载体上的布线图形上形成膜状部件，上述芯层的弹性模量在0.6～10GPa的范围。
13.根据权利要求11或12所述的部件内置模块的制造方法，其特征在于：上述膜状部件是选自由薄膜或无机质填充物和热固性树脂的混合物构成的电阻、电容器及电感体组成的群中的至少一个，并且，上述膜状部件采用蒸镀法、有机金属化学气相沉积法或厚膜印刷法中的任一种形成。
14.根据权利要求11所述的部件内置模块的制造方法，其特征在于：进一步包括上述芯层在内形成通孔，通过镀铜而形成贯通通孔。
15.根据权利要求12所述的部件内置模块的制造方法，其特征在于：进一步包括上述芯层在内形成通孔，通过镀铜而形成贯通通孔。
16.一种部件内置模块的制造方法，其特征在于：把至少由无机质填充物和未固化状态的热固性树脂构成的混合物加工成片状，在由上述无机质填充物和未固化状态的热固性树脂构成的片状物上形成通孔，向上述通孔中填充导电性树脂，在脱模载体的一面上形成布线图形，在上述脱模载体的布线图形上安装有源部件和/或无源部件，使在上述通孔中填充了导电性树脂的片状物与上述部件安装后的具有布线图形的上述脱模载体的部件安装表面进行位置配合及重叠，再重叠铜箔，在上述热固性树脂未固化的温度区内进行加热加压，使上述有源部件和/或无源部件埋没到上述片状物中从而一体化，形成芯层，从上述芯层上剥离上述脱模载体，在上述剥离后的芯层的至少一面上重叠至少形成2层以上的内通路和布线图形的陶瓷基板，并进行加压，使上述芯层中的热固性树脂固化，与上述陶瓷基板粘接，上述芯层的弹性模量在0.6～10GPa的范围。
17.根据权利要求16所述的部件内置模块的制造方法，其特征在于：具有上述多个布线图形和内通路的陶瓷基板通过芯层和粘接层同时叠层多张。
CNB011447958A 2000-12-27 2001-12-27 部件内置模块及其制造方法 Expired - Lifetime CN1263354C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP397728/00 2000-12-27
JP2000397728 2000-12-27

Publications (2)

Publication Number Publication Date
CN1366444A CN1366444A (zh) 2002-08-28
CN1263354C true CN1263354C (zh) 2006-07-05

Family

ID=18862820

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011447958A Expired - Lifetime CN1263354C (zh) 2000-12-27 2001-12-27 部件内置模块及其制造方法

Country Status (3)

Country Link
US (3) US6734542B2 (zh)
CN (1) CN1263354C (zh)
TW (1) TW511405B (zh)

Families Citing this family (306)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
WO2003007379A1 (fr) * 2001-07-12 2003-01-23 Hitachi, Ltd. Composant de circuit electronique
EP1296453B1 (en) * 2001-09-25 2008-11-12 TDK Corporation Package substrate for integrated circuit device
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US7633765B1 (en) * 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
US7349225B1 (en) 2002-10-22 2008-03-25 Odyssian Technology, Llc Multifunctional composite sandwich element with embedded electronics
JP2004146634A (ja) * 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
US6943446B2 (en) * 2002-11-08 2005-09-13 Lsi Logic Corporation Via construction for structural support
JP2006511085A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子デバイス及びその製造方法
DE60335074D1 (de) * 2002-12-27 2011-01-05 Panasonic Corp Kondensator und Verfahren zu dessen Herstellung, und Leiterplatte mit einem eingebauten Kondensator und Verfahren zu deren Herstellung
US6910264B2 (en) * 2003-01-03 2005-06-28 Phoenix Precision Technology Corp. Method for making a multilayer circuit board having embedded passive components
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
US20050176209A1 (en) * 2003-02-14 2005-08-11 Rf Micro Devices, Inc. Embedded passive components
US7394663B2 (en) 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US7265300B2 (en) 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
US8222723B2 (en) 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
US8704359B2 (en) 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
JP4029759B2 (ja) 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
CN1784785A (zh) * 2003-05-09 2006-06-07 松下电器产业株式会社 电路元件内置模块
EP1636842B1 (en) * 2003-06-03 2011-08-17 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
US6885541B2 (en) * 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4344952B2 (ja) * 2003-10-06 2009-10-14 日本電気株式会社 電子デバイスおよびその製造方法
TWI278048B (en) 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP4841806B2 (ja) * 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
US7342181B2 (en) * 2004-03-12 2008-03-11 Commscope Inc. Of North Carolina Maximizing capacitance per unit area while minimizing signal transmission delay in PCB
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7659604B2 (en) * 2004-03-30 2010-02-09 Panasonic Corporation Module component and method for manufacturing the same
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
US7190594B2 (en) * 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance
US7980900B2 (en) * 2004-05-14 2011-07-19 Commscope, Inc. Of North Carolina Next high frequency improvement by using frequency dependent effective capacitance
US20050258533A1 (en) * 2004-05-21 2005-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting structure
WO2005117510A1 (ja) * 2004-05-27 2005-12-08 Ibiden Co., Ltd. 多層プリント配線板
US7441329B2 (en) * 2004-06-07 2008-10-28 Subtron Technology Co. Ltd. Fabrication process circuit board with embedded passive component
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
TWI246383B (en) * 2004-09-21 2005-12-21 Advanced Semiconductor Eng A manufacturing method of a multi-layer circuit board with embedded passive components
DE102004046227B3 (de) * 2004-09-22 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil
JPWO2006035528A1 (ja) * 2004-09-29 2008-05-15 株式会社村田製作所 スタックモジュール及びその製造方法
US20060068576A1 (en) * 2004-09-30 2006-03-30 Burdick William E Jr Lithography transfer for high density interconnect circuits
US7382627B2 (en) * 2004-10-18 2008-06-03 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7323762B2 (en) * 2004-11-01 2008-01-29 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP4556174B2 (ja) * 2004-12-15 2010-10-06 日本電気株式会社 携帯端末機器及び放熱方法
US7515434B2 (en) * 2004-12-20 2009-04-07 Nortel Networks Limited Technique for enhancing circuit density and performance
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
KR100648634B1 (ko) * 2005-01-21 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
US7135377B1 (en) * 2005-05-20 2006-11-14 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating same
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
JP4701942B2 (ja) * 2005-09-14 2011-06-15 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュール
US7466143B2 (en) * 2005-09-16 2008-12-16 General Electric Company Clearance measurement systems and methods of operation
CN101331605A (zh) * 2005-12-15 2008-12-24 松下电器产业株式会社 电子部件内置模块和其制造方法
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP2007234697A (ja) * 2006-02-28 2007-09-13 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
JP4795067B2 (ja) * 2006-03-28 2011-10-19 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品付基板の製造方法
US7592672B2 (en) * 2006-03-30 2009-09-22 Casio Computer Co., Ltd. Grounding structure of semiconductor device including a conductive paste
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
KR100763345B1 (ko) 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US7404331B2 (en) * 2006-09-27 2008-07-29 General Electric Company Sensor assembly, transformers and methods of manufacture
JP4906462B2 (ja) * 2006-10-11 2012-03-28 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
US7505282B2 (en) * 2006-10-31 2009-03-17 Mutual-Tek Industries Co., Ltd. Laminated bond of multilayer circuit board having embedded chips
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US8174119B2 (en) 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
KR100789529B1 (ko) * 2006-11-13 2007-12-28 삼성전기주식회사 내장형 저항을 갖는 인쇄회로기판 및 그 제조방법
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
JP4305502B2 (ja) * 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
JP2008159718A (ja) * 2006-12-21 2008-07-10 Sharp Corp マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
TWI334747B (en) * 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
TWI336226B (en) 2007-01-25 2011-01-11 Unimicron Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
US9466545B1 (en) * 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
US8227703B2 (en) * 2007-04-03 2012-07-24 Sumitomo Bakelite Company, Ltd. Multilayered circuit board and semiconductor device
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
JP5601751B2 (ja) * 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
JP5215587B2 (ja) * 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
KR100816324B1 (ko) * 2007-05-23 2008-03-24 전자부품연구원 칩 내장형 인쇄회로기판 및 그 제조방법
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
CN101543152A (zh) * 2007-06-19 2009-09-23 株式会社村田制作所 元器件内置基板的制造方法及元器件内置基板
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
US8177474B2 (en) * 2007-06-26 2012-05-15 General Electric Company System and method for turbine engine clearance control with rub detection
US7884457B2 (en) * 2007-06-26 2011-02-08 Stats Chippac Ltd. Integrated circuit package system with dual side connection
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
KR20090003880A (ko) * 2007-07-05 2009-01-12 삼성전기주식회사 매립패턴 기판 및 그 제조 방법
JP5215605B2 (ja) * 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board
DE102007058094A1 (de) * 2007-12-03 2009-06-04 Robert Bosch Gmbh Verfahren zur Herstellung einer Leiterplattenschicht (Schaltungsebene) für eine insbesondere mehrschichtige Leiterplatte (keramisches Substrat)
US8039302B2 (en) * 2007-12-07 2011-10-18 Stats Chippac, Ltd. Semiconductor package and method of forming similar structure for top and bottom bonding pads
US8225503B2 (en) 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements
EP2244288A4 (en) * 2008-02-14 2011-11-02 Mitsubishi Heavy Ind Ltd SEMICONDUCTOR ELEMENT MODULE AND METHOD FOR THE PRODUCTION THEREOF
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
TWI415528B (zh) * 2008-04-24 2013-11-11 Kinik Co 高導熱性電路載板及其製作方法
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
TWI573201B (zh) 2008-07-18 2017-03-01 聯測總部私人有限公司 封裝結構性元件
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US8047879B2 (en) * 2009-01-26 2011-11-01 Commscope, Inc. Of North Carolina Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
TWI528514B (zh) * 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
KR20110059054A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 집적 수동 소자 어셈블리
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
JP5692217B2 (ja) * 2010-03-16 2015-04-01 日本電気株式会社 機能素子内蔵基板
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5081267B2 (ja) * 2010-03-25 2012-11-28 パナソニック株式会社 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
JP5077448B2 (ja) * 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
CN103026805A (zh) * 2010-04-30 2013-04-03 Ddi环球有限公司 使用平行工艺以与子组件互连来制造印刷电路板的方法
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8501544B2 (en) * 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8969176B2 (en) * 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8853072B2 (en) * 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
CN103477423B (zh) * 2011-09-13 2017-02-01 深南电路有限公司 芯片埋入基板的封装方法及其结构
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
JP6579464B2 (ja) * 2011-09-22 2019-09-25 日立化成株式会社 積層体、積層板、多層積層板、プリント配線板及び積層板の製造方法
WO2013047848A1 (ja) * 2011-09-30 2013-04-04 京セラ株式会社 配線基板、部品内蔵基板および実装構造体
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
TWM455979U (zh) * 2012-09-21 2013-06-21 Chunghwa Prec Test Tech Co Ltd 微小間距測試載板結構
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
TWI518878B (zh) * 2012-12-18 2016-01-21 Murata Manufacturing Co Laminated type electronic device and manufacturing method thereof
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
KR101499721B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
TWI526132B (zh) * 2013-12-13 2016-03-11 Mpi Corp Correction film structure
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
KR20190058695A (ko) 2014-02-21 2019-05-29 미쓰이금속광업주식회사 내장 캐패시터층 형성용 동장 적층판, 다층 프린트 배선판 및 다층 프린트 배선판의 제조 방법
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
JP6317629B2 (ja) * 2014-06-02 2018-04-25 株式会社東芝 半導体装置
TWI660476B (zh) * 2014-07-11 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
TWI545997B (zh) * 2014-07-31 2016-08-11 恆勁科技股份有限公司 中介基板及其製法
US9659881B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including a substrate and a semiconductor chip with matching coefficients of thermal expansion
US9595496B2 (en) 2014-11-07 2017-03-14 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer
DE102014118462A1 (de) * 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semiflexible Leiterplatte mit eingebetteter Komponente
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
DE102014118464A1 (de) * 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplatte mit einem asymmetrischen Schichtenaufbau
US9999136B2 (en) 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
TWI581690B (zh) * 2014-12-30 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
CN104600059B (zh) * 2015-02-03 2017-06-30 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10264669B2 (en) * 2015-05-01 2019-04-16 Research Triangle Institute Flexible electronic assemblies with embedded electronic devices and methods for their fabrication
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6631905B2 (ja) * 2015-07-28 2020-01-15 ローム株式会社 マルチチップモジュールおよびその製造方法
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9601423B1 (en) 2015-12-18 2017-03-21 International Business Machines Corporation Under die surface mounted electrical elements
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
TWI672768B (zh) * 2016-01-15 2019-09-21 英屬開曼群島商鳳凰先驅股份有限公司 封裝基板
KR102493463B1 (ko) * 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
EP3206229B1 (en) * 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US9972565B1 (en) * 2016-06-07 2018-05-15 National Technology & Engineering Solutions Of Sandia, Llc Lateral vias for connections to buried microconductors
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
WO2018150724A1 (ja) * 2017-02-17 2018-08-23 株式会社村田製作所 回路モジュールおよび回路モジュールの製造方法
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US10763130B2 (en) * 2017-04-25 2020-09-01 Microchip Technology Incorporated Systems and methods for improved delamination characteristics in a semiconductor package
CN109004036B (zh) * 2017-06-06 2020-08-14 财团法人工业技术研究院 光电元件封装体
US10206286B2 (en) * 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling
CN109310011B (zh) * 2017-07-26 2021-04-30 光宝科技股份有限公司 薄型化电子制品及其制造方法
KR101922884B1 (ko) 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10903136B2 (en) * 2017-11-07 2021-01-26 Tdk Taiwan Corp. Package structure having a plurality of insulating layers
US10354951B1 (en) * 2018-01-16 2019-07-16 Texas Instruments Incorporated Thin film resistor with punch-through vias
TWI657721B (zh) 2018-04-02 2019-04-21 欣興電子股份有限公司 線路板、封裝結構及其製造方法
CN110349934B (zh) * 2018-04-02 2021-08-03 欣兴电子股份有限公司 线路板、封装结构及其制造方法
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
TWI671572B (zh) * 2018-10-22 2019-09-11 友達光電股份有限公司 顯示面板及其製造方法
WO2020153331A1 (ja) * 2019-01-24 2020-07-30 株式会社村田製作所 モジュール
US20200279814A1 (en) * 2019-02-28 2020-09-03 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
TWI723414B (zh) * 2019-06-05 2021-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
DE102020205043B4 (de) * 2020-04-21 2024-07-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
DE102020206769B3 (de) 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben
US11581233B2 (en) * 2021-05-04 2023-02-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical circuit pattern within encapsulant of SIP module
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230027A (ja) * 1986-03-31 1987-10-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2620640B2 (ja) 1988-10-28 1997-06-18 京セラ株式会社 コンデンサー内蔵複合回路基板及びその製造方法
JPH0369191A (ja) 1989-08-08 1991-03-25 Nec Corp 電子部品内蔵の多層プリント基板
US5027253A (en) 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JP3019541B2 (ja) 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
JP2816028B2 (ja) * 1991-02-18 1998-10-27 株式会社東芝 半導体装置の製造方法
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JP2994171B2 (ja) * 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
JP2576018B2 (ja) 1993-06-14 1997-01-29 日東電工株式会社 半導体封止用樹脂タブレツト
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
DE69412952T2 (de) * 1993-09-21 1999-05-12 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
JPH0883861A (ja) * 1994-07-12 1996-03-26 Nitto Denko Corp 半導体パッケージ被覆用金属箔材料および半導体装置
JP3796791B2 (ja) 1996-01-30 2006-07-12 ソニー株式会社 回路基板構造の製造方法
JP3312723B2 (ja) 1996-10-09 2002-08-12 松下電器産業株式会社 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
TW398163B (en) 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
KR100330652B1 (ko) * 1997-06-23 2002-03-29 사토 게니치로 Ｉｃ모듈 및 ｉｃ카드
JP3477077B2 (ja) * 1997-07-01 2003-12-10 株式会社東芝 ネガ型感光性樹脂組成物、これを用いたパターン形成方法、および電子部品
US6160026A (en) * 1997-09-24 2000-12-12 Texaco Inc. Process for optimizing hydrocarbon synthesis
JPH11103147A (ja) 1997-09-26 1999-04-13 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3801341B2 (ja) 1998-02-02 2006-07-26 日立化成工業株式会社 電子部品装置
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP2000068644A (ja) 1998-08-26 2000-03-03 Matsushita Electric Works Ltd 配線板の製造方法
MY144503A (en) * 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6780668B1 (en) * 1999-07-16 2004-08-24 Matsushita Electric Industrial Co., Ltd. Package of semiconductor device and method of manufacture thereof
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置

Also Published As

Publication number Publication date
US6734542B2 (en) 2004-05-11
US20020117743A1 (en) 2002-08-29
US20050230848A1 (en) 2005-10-20
US20040158980A1 (en) 2004-08-19
US6939738B2 (en) 2005-09-06
CN1366444A (zh) 2002-08-28
TW511405B (en) 2002-11-21
US7198996B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
CN1263354C (zh) 部件内置模块及其制造方法
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
US6625037B2 (en) Printed circuit board and method manufacturing the same
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1293790C (zh) 元件内置模块及其制造方法
CN1282403C (zh) 多层布线板
CN1196392C (zh) 布线基板及其制造方法
CN1838855A (zh) 电路基底和制法及利用其的多层电路结构和信息处理系统
CN1829416A (zh) 嵌入式芯片印刷电路板及其制造方法
CN1610491A (zh) 具有改进互连的平行多层印刷电路板及其制造方法
CN1812689A (zh) 多层电路基板及其制造方法
CN1906759A (zh) 元器件内组装及其制造方法
CN1798478A (zh) 包括嵌入芯片的印刷电路板及其制造方法
CN1211160A (zh) 布线板及其制造方法
CN1812696A (zh) 制造印刷电路板的方法
TW201034537A (en) Method for manufacturing wiring board with built-in component
CN1933703A (zh) 具有精细图案的印刷电路板及其制造方法
CN1320846C (zh) 电路基板及其制造方法
TW200402255A (en) Multi-layered wiring board, its manufacturing method, semiconductor device and wireless electronic apparatus
CN101032194A (zh) 多层布线板及其制造方法
CN1751547A (zh) 多层基板及其制造方法
CN1725474A (zh) 电路装置及其制造方法
JP2004146495A (ja) プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板
CN1886034A (zh) 使用凸点的印刷电路板及其制造方法
JP3085658B2 (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060705