TW511405B - Device built-in module and manufacturing method thereof - Google Patents

Device built-in module and manufacturing method thereof Download PDF

Info

Publication number
TW511405B
TW511405B TW090131014A TW90131014A TW511405B TW 511405 B TW511405 B TW 511405B TW 090131014 A TW090131014 A TW 090131014A TW 90131014 A TW90131014 A TW 90131014A TW 511405 B TW511405 B TW 511405B
Authority
TW
Taiwan
Prior art keywords
core layer
thermosetting resin
sheet
component
wiring pattern
Prior art date
Application number
TW090131014A
Other languages
English (en)
Inventor
Seiichi Nakatani
Yasuhiro Sugaya
Toshiyuki Asahi
Shingo Komatsu
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW511405B publication Critical patent/TW511405B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

511405 A7 ___________B7 五、發明說明（/ ) [發明所屬之技術領域] 本發明係關於一種內藏有半導體等之主動元件或電阻 器、電容器等之被動元件所成之高密度組裝模組。 [習知技術] 近年來，伴隨電子機器之高性能化、小型化的要求， 半導體之高密度、高機能化乃更爲殷切需要。也因此，用 以組裝該等半導體之電路基板也勢必得小型高密度化。針 對這些要求，做爲實現高密度組裝之手段，能將LSI間或 元件間之電氣配線以最短距離來連接之基板的層間電氣連 接方式一內通孔連接法尤爲在謀求電路之高密度配線化時 其各方面之開發一直持續著。 惟，即使採用該等方法，在以二維空間方式將元件做 高密度組裝上也已近於極限。又，該等內通孔構造之高密 度組裝基板由於係由樹脂系之材料所構成，熱傳導度低， 當元件組裝愈趨於高密度化則要散出自元件所產生之熱愈 爲困難。近年來，CPU之時序頻率成爲1GHz左右，又隨 著其機能之高度化預估CPU之消耗電力也達到每一晶片 100〜150W。又，伴隨高速化、高密度化之雜訊的影響也無 可避免。是以，除了希望電路基板成爲高密度、高機能’ 以及低雜訊、散熱性優異以外，尙期望能出現內藏有元件 之三維空間組裝形態之模組。 針對此種要求，於日本專利特開平2-121392號公報中 ，係提出一種應用多層陶瓷基板、於內部形成有電容器與 ι___ 4 ______ H气張尺度適用中國g家標準（CNS)A4規格（210 X 297公爱） ----------------------訂-------- (請先閱讀背面之注意事項再填寫本頁) 511405 A7 _______B7___ 五、發明說明ry ) 電阻器之模組。此種陶瓷多層基板，係將可與基板材料同 時燒成之高電介質材料加工成片狀，然後夾入內部進行燒 成來得到，惟進行不同材料之同時燒成的情況，因爲燒結 時刻的差異、燒結時之收縮率的不同，或於燒成後出現彎 曲、或於內部配線出現剝離現象，所以精密之燒成條件的 控制係必要的。又，陶瓷基板當中之元件內藏，如前所述 般基本上是同時燒成，所以雖可形成電容器或電阻器等， 但無法同時燒成出欠缺耐熱性之矽等之半導體，而無法內 藏該等半導體。 另一方面，在低溫下內藏半導體等之主動元件或電容 器、電阻器等之被動元件之電路基板也被提出。於特開平 3-69191號公報、特開平11-103147號公報中，記載著對印 刷基板材上所形成之銅配線搭載電子零件，進一步於其上 以樹脂做單面被覆來形成埋入層，然後再以接著劑進行複 數層接著之方法。又，於特開平9-214092號公報中係記載 著對貫通之導通孔內埋入電介質等之材料，接著形成表面 電極來內藏電容器與電阻器之方法。進一步，也有對印刷 基板本身附加電容器等之機能的方法。於特開平5-7063號 公報中（日本專利第3019541號）中，記載著於混合有電介 質粉末與樹脂之電介質基板的兩面形成有電極之電容器內 藏基板。又，於特開平11-22〇262號公報中，記載著以內 通孔構成來內藏半導體、電容器等之方法。 如上述般之以往具有可高密度配線之內通孔構造、且 內藏有元件之三維空間組裝模組，可分爲應用散熱性與氣 本成張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂- -------- (請先閱讀背面之注意事項再填寫本頁) 511405 A7 ______B7____ 五、發明說明（3 ) (請先閱讀背面之注意事項再填寫本頁) 密性方面優異之陶瓷基板所成者，以及可於低溫硬化之印 刷基板所得者。以陶瓷基板而言，雖在散熱性優異，並可 內藏高介電係數之電容器，惟相反地要將不同種之材料同 時燒成有其困難，且無法內藏半導體，在成本方面也不盡 理想。另一方面，以可在低溫下硬化之印刷基板而言，雖 可內藏半導體、在成本上也爲有利，惟讓電介質材料等與 樹脂混合所得之複合材料，難以獲得高介電係數。此從前 述之於導通孔內所形成之電容器或混合有電介質之印刷基 板的例子來看也很淸楚。又，一般而言印刷基板之熱傳導 度低要進行放熱有其困難。又，將組裝於印刷基板之半導 體、電容器等以樹脂來密封而達成複數積層內藏之方法中 ，雖可內藏個別之元件，但埋設個別元件所需之模組本身 的厚度會變厚，要縮小模組體積有其困難之處。又，針對 內藏元件與印刷基板材料在熱膨脹係數差所造成之熱應力 ，雖可採取於內藏元件與印刷基板材料之間形成具有特定 熱膨脹係數之緩衝層，或是讓印刷基板材料之熱膨脹係數 一致等之手段，惟半導體之熱膨脹係數一般很小，僅就印 刷基板材料讓熱膨脹係數在整個動作溫度區間都能一致之 事是極爲困難的。 [發明之簡單說明] 本發明爲了解決前述習知問題，乃提供一種熱傳導性 元件內藏模組’能高濃度地塡充無機質塡料，且能以簡單 的製造方式將半導體等之主動元件以及晶片電阻器、晶片 6 衣纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 511405 A7 _______B7 _ 五、發明說明（+ ) 電容器等之被動元件埋設於內部，且可簡易地製作出多層 配線構造。本發明可提供一種元件內藏模組，其藉由選擇 無機質塡料與熱固性樹脂，可製作出具有既定性能之模組 ，且具有散熱性優異、介電特性優異之超高密度組裝形態 Ο 爲了解&前述問題，本發明之元件內藏模組，係具備 :由電氣絕緣材所構成之核心層、以及於前述核心層之至 少單面所形成之電氣絕緣層與複數之配線圖案；其中，前 述核心層之電氣絕緣材係由含有至少無機質塡料與熱固性 樹脂之混合物所形成者，於前述核心層之內部內藏有至少 1個之主動元件以及/或是被動元件，前述核心層具有複數 之配線圖案與導電性樹脂所構成之複數的內通孔，且前述 核心層之由含有至少無機質塡料與熱固性樹脂之混合物所 構成之電氣絕緣材在室溫下之彈性模數在0.6〜lOGPa之範 圍。 藉此，可提供一種模組，其能以簡單的製造方式將半 導體等之主動元件以及晶片電阻器、晶片電容器等之被動 元件埋設於內部，而藉由選擇任意之無機質塡料與熱固性 樹脂，模組可具有既定之性能，且對於熱衝擊等之應力也 具有高可靠性。亦即，可讓模組之平面方向的熱傳導係數 與半導體一致，可擁有散熱性。再者，藉由讓電氣絕緣材 在室溫下之彈性模數在0.6〜lOGPa之範圍，可在無應力的 情況下將半導體等之元件內藏，乃可實現具有超高密度之 組裝形態的模組。又，由於可形成一在內藏有元件之核心 7 木紙張尺度適用由國國家標準（CNS)A4規格（210 X 297公釐） f ---------------------訂--------· (請先閱讀背面之注意事項再填寫本頁) 511405 A7 __ B7 ___ 五、發明說明（f ) 層的表面再進行配線之多層高密度配線層，所以可實現極 薄且高密度之模組。再者，今後之高頻化進展所出現的雜 訊問題，由於可讓半導體與晶片電容器之配置極爲接近， 所以可期待雜訊降低之效果。 又，本發明之元件內藏模組，前述核心層之由含有至 少無機質塡料與熱固性樹脂之混合物所構成之電氣絕緣材 在室溫下之彈性模數在〇·6〜lOGPa之範圍，且前述熱固性 樹脂係由具有複數之玻璃移轉溫度的熱固性樹脂所構成； 藉此，即使內藏具有各種熱膨脹係數之元件，仍可得到對 來自內藏元件之熱衝擊的熱應力抵抗強之元件內藏模組。 又，本發明之元件內藏模組，前述核心層之由含有至 少無機質塡料與熱固性樹脂之混合物所構成之電氣絕緣材 在室溫下之彈性模數在〇·6〜lOGPa之範僵，且前述熱固性 樹脂係由至少具有-20°C〜60t之範圍之玻璃移轉溫度的熱 固性樹脂、以及具有70°C〜170°C之範圍之玻璃移轉溫度的 熱固性樹脂所構成。藉此，即使內藏具有各種熱膨脹係數 之元件，仍可得到對來自內藏元件之熱衝撃的熱應力抵抗 更強之元件內藏模組。 又，本發明之元件內藏模組，較佳係形成有用以貫通 前述核心層、前述電氣絕緣層以及前述配線圖案之貫通孔 〇 藉此，除了前述之效果外，由於可直接利用通常的印 刷基板製作程序及設備，可實現極爲簡易之元件內藏模，組 0 8 ---------------------訂--------« (請先閱讀背面之注意事項再填寫本頁) 尺1適用中國國家標準（CNS)A4規格（210 X 297公釐) '' ' 511405 A7 B7 五、發明說明（） 又，本發明之元件內藏模組，較佳係具備：由電氣絕 緣材所構成之越心層、於前述核心層之至少單面所形成之 電氣絕緣層（由含有無機質塡料與熱固性樹脂之混合物所形 成）、以及銅箔所構成之複數之配線圖案；其中，前述核心 層具有由複數之銅箔所構成之配線圖案與由導電性樹脂所 構成之複數的內通孔，前述配線圖案係藉由前述內通孔做 電氣連接乃爲所希望者。 藉此，能以簡單的製造方式將半導體等之主動元件以 及晶片電阻器、晶片電容器等之被動元件埋設於內部，且 藉由在表層配線層選擇任意之無機質塡料’可得到具有所 需性能之模組。亦即，可讓模組之平面方向的熱傳導係數 與半導體一致，可擁有散熱性。再者’由於在內藏有兀件 之核心層的表面再進行配線之多層高密度配線層能以內通 孔構成來形成，所以可實現極薄且高密度之模組。 又，本發明之元件內藏模組，較佳係具備：由電氣，絕 緣材所構成之核心層、於前述核心層之至少單面所形成t 電氣絕緣層（由熱固性樹脂所形成之電氣絕緣材所構成））' 以及鍍銅所構成之複數之配線圖案；其中，前述核心餍具 有由複數之銅箔所構成之配線圖案與由導電性樹脂所構成 之複數的內通孔，前述鍍銅所構成之配線圖案係藉由前述 內通孔做電氣連接。 藉此，除了上述效果外，由於能直接利用現有之電鍍 技術，且可薄薄地形成表層配線與絕緣層，可實現更薄之 元件內藏高密度模組。 9 本紙張尺度適用中國0家標準（CNS)A4規格（210 X 297公釐） ----------I-----------訂 --------- (請先閱讀背面之注意事項再填寫本頁) 511405 A7 ___ B7 _ 五、發明說明（γ ) 又，本發明之元件內藏模組，較佳係具備：由電氣絕 緣材所構成之核心層、於前述核心層之至少單面所形成之 電氣絕緣層（由雙面形成有熱固性樹脂之有機薄膜所構成) 、以及銅箔所構成之複數之配線圖案；其中，前述核心層 具有由複數之銅箔所構成之配線圖案與由導電性樹脂所構 成之複數的內通孔，前述配線圖案係藉由前述內通孔做電 氣連接。 藉此，不僅能以高密度來形成薄的表層配線層，且因 有機薄膜乃在表面平滑性極爲優異。又，由於同樣地在厚 度精度方面優異，所以表層配線之內通孔控制可極高精度 進行，可實現適合於高頻帶域之高頻用元件內藏模組。 又，本發明之元件內藏模組，較佳係具備：由電氣絕 緣材所構成之核心層、於前述核心層之至少單面所接著之 陶瓷基板（具有複數之配線圖案與內通孔）；其中，前述核 * 心層具有由複數之銅箔所構成之配線圖案與由導電性樹脂 所構成之複數的內通孔。 藉此，可得到內藏有元件·、且在散熱性與氣密性優異 之內藏有高介電係數之電容器的模組。 又，本發明之元件內藏模組，較佳係具備：由電氣絕 緣材所構成之核心層、於前述核心層之至少單面所接著之 陶瓷基板（具有複數之配線圖案與內通孔）；其中，前述核 心層具有由複數之銅箔所構成之配線圖案與由導電性樹脂 所構成之複數的內通孔，前述複數之陶瓷基板係由不同介 電係數之電介質材料所構成。 10_ 衣紙張尺度適用由國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 511405 ,A7 ____ B7 ___ 五、發明說明（(f ) 藉此，可輕易地實現高介電係數之陶瓷電容器與適於 高速電路之介電係數低之陶瓷基板之異種積層。尤其，在 高速配線層可利用傳遞耗損少之陶瓷基板，在需要旁路 (by-pass)電容器的部分可利用高介電係數之陶瓷層。 又，本發明之元件內藏模組，於前述核心層之至少單 面所形成之前述配線圖案之間配置膜狀被動元件乃爲所希 望者。藉此，可實現更高密度之內藏元件之三維空間模組 〇 又，本發明之元件內藏模組中，前述膜狀被動元件係 擇自由薄膜或無機質塡料與熱固性樹脂之混合物所構成之 電阻器、電容器以及電感器所構成群之至少1種乃爲所希 望者。此乃由於薄膜可得到優異性能之被動元件之故。且 由於由無機質塡料與熱固性樹脂所構成之膜狀元件製造容 易，在可靠性也優異之故。 又，本發明之元件內藏模組中，前述膜狀被動元件由 至少鋁或鈦之氧化層與導電性高分子所構成之固體電解電 容器乃爲所希望者。 又’本發明之元件內藏模組之製造方法，其特徵在於 ，將至少由無機質塡料與未硬化狀態之熱固性樹脂所構成 之混合物加工成片狀後，於前述無機質塡料與未硬化狀態 之熱固性樹脂所構成之片狀物形成貫通孔，並對前述貫通 孔塡充導電性樹脂，另外對銅箔上組裝主動元件以及/或是 被動元件，然後讓前述在貫通孔塡充有導電性樹脂之片狀 物對位重疊於前述元件組裝完成之銅箔的元件組裝面，進 ___ 11__ -------------裝--------訂.-------*線 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 511405 A7 ___ _B7____ __ 五、發明說明（1 ) 一步重疊銅箔來讓前述被動元件以及/或是主動元件埋入前 述片狀物中.，接著進行加熱加壓，使得前述片狀物中之熱 固性樹脂與導電性樹脂硬化，之後，將前述最外層部之銅 箔加工來形成配線圖案而做成核心層，另外於無機質塡料 與未硬化狀態之熱固性樹脂所構成之混合物片或兩面形成 有接著層之有機薄膜形成貫通孔，然後使得前述於貫通孔 內塡充有導電性樹脂之混合物片或有機薄膜與前述銅箔在 前述核心層之至少單面進行對位重疊，然後以加熱加壓來 一體化，最後將前述銅箔加工而形成配線圖案。 藉由上述方法，能以簡單的製造方式將半導體等之主 動元件以及晶片電阻器、晶片電容器等之被動元件埋設於 內部，且於外層部可進一步組裝元件，所以可實現極高密 度之小型模組。又，由於核心表層部也可形成配線圖案， 可成爲更高密度之模組。再者，由於可選擇表層部之材料 ，所以可控制熱傳導與介電係數、熱膨脹等。 又，本發明之元件內藏模組之製造方法中，在前述核 心層上所對位重疊之銅箔方面，事先於前述銅箔之上形成 膜狀元件乃爲所希望者。 又，本發明之元件內藏模組之製造方法’其特徵在於 ，將至少由無機質塡料與未硬化狀態之熱固性樹脂所構成 之混合物加工成片狀後，於前述無機質塡料與未硬化狀態 之熱固性樹脂所構成之片狀物形成貫通孔’並對前述貫通 孔塡充導電性樹脂，另外於脫模載體之單面形成配線圖案 ，於前述脫模載體之配線圖案上組裝主動元件以及/或是被 12__ 本紙張尺度適用由國國家標準（CNS)A4規格（210 X 297公釐） ----------------------訂.-------· (請先閲讀背面之注意事項再填寫本頁) 511405 A7 ___— __ B7 ___ ___ 五、發明說明（（D ) 動元件，然後讓前述在貫通孔塡充有導電性樹脂之片狀物 對位重疊於前述元件組裝完成之具有配線圖案之前述脫模 載體之元件組裝面，讓前述被動元件以及/或是主動元件埋 入前述片狀物中來一體化，進一步進行加熱加壓，使得前 述片狀物中之熱固性樹脂與導電性樹脂硬化，之後，將前 述最外層部之脫模載體剝離來形成核心層，另外於無機質 塡料與未硬化狀態之熱固性樹脂所構成之混合物片或兩面 形成有接著層之有機薄膜形成貫通孔，然後使得前述於貫 通孔內塡充有導電性樹脂之混合物片或有機薄膜來與單面 形成有配線圖案之脫模載體在前述核心層之至少單面進行 對位重疊，然後以加熱加壓來一體化，最後將前述脫模載 體剝離。 藉由上述方法，能以簡單的製造方式將半導體等之主 動元件以及晶片電阻器、晶片電容器等之被動元件埋設於 內部，且於外層部可進一步組裝元件，所以可實現極高密 度之小型t吴組。再者，由於表層部之配線圖案的形成可藉 由轉印來進行，所以硬化製程後無須蝕刻等之處理，可成 爲工業上簡易的方法。 又，本發明之元件內藏模組之製造方法中，於前述核 心層上形成有對位重疊之配線圖案的前述脫模載體方面， 事先於形成有前述脫模載體之配線圖案上形成膜狀元件乃 爲所希望者。 又，本發明之元件內藏模組之製造方法中，前述膜狀 元件係擇自由薄膜或無機質塡料與熱固性樹脂之混合物所 13 _ 本纸張尺度適用士國因家標準（CNS)A4規格（210 X 297公釐） —1-----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 511405 A7 _____B7__ 五、發明說明（丨1 ) 構成之電阻器、電容器以及電感器所構成群之至少1種， 且前述膜狀元件係以蒸鍍法、MO-CVD法或是厚膜印刷法 中之任一方法所形成乃爲所希望者。 又，本發明之元件內藏模組之製造方法，其特徵在於 ，將至少由無機質塡料與未硬化狀態之熱固性樹脂所構成 之混合物加工成片狀後，於前述無機質塡料與未硬化狀態 之熱固性樹脂所構成之片狀物形成貫通孔，並對前述貫通 孔塡充導電性樹脂，另外對銅箔上組裝主動元件以及/或是 被動元件，然後讓前述在貫通孔塡充有導電性樹脂之片狀 物對位重疊於前述元件組裝完成之銅箔的元件組裝面’進 一步重疊銅箔來讓前述被動元件以及/或是主動元件埋入前 述片狀物中，接著進行加熱加壓，使得前述片狀物中之熱 固性樹脂與導電性樹脂硬化，之後，將前述最外層部之銅 箔加工來形成配線圖案而做成核心層，另外於無機質塡料 與未硬化狀態之熱固性樹脂所構成之混合物片或兩面形成 有接著層之有機薄膜形成貫通孔，然後使得前述於貫通孔 內塡充有導電性樹脂之混合物片或有機薄膜與前述銅箔在 前述核心層之至少單面進行對位重疊，接下來以加熱加壓 來硬化後，連同核心層一起形成貫通孔，最後藉由鍍銅來 形成貫通導通孔。 藉此，由於能以內藏元件之核心層爲基本，而直接利 用習知之貫通導通孔技術之故，在工業上極爲有效。 又，本發明之元件內藏模組之製造方法，其特徵在於 ，將至少由無機質塡料與未硬化狀態之熱固性樹脂所構成 __ 14 I纸張尺/^用中國國家標準（CNTS)A4規格（210 X 297公釐) 一 ---------------------訂.---------· (請先閱讀背面之注意事項再填寫本頁) 511405 A7 _____ B7___ 五、發明說明（|ι) 、 之混合物加工成片狀後’於前述無機質塡料與未硬化狀態 之熱固性樹脂所構成之片狀物形成貫通孔’並對前述貫通 孔塡充導電性樹脂，另外於脫模載體之單面形成配線圖案 ，於前述脫模載體之配線圖案上組裝主動元件以及/或是被 動元件，然後讓前述在貫通孔塡充有導電性樹脂之片狀物 對位重疊於前述元件組裝完成之具有配線圖案之前述脫模 載體之元件組裝面，讓前述被動元件以及/或是主動元件埋 入前述片狀物中來一體化，進一步進行加熱加壓，使得前 述片狀物中之熱固性樹脂與導電性樹脂硬化，之後，將前 述最外層部之脫模載體剝離來形成核心層，另外於無機質 塡料與未硬化狀態之熱固性樹脂所構成之混合物片或兩面 形成有接著層之有機薄膜形成貫通孔，然後使得前述於貫 通孔內塡充有導電性樹脂之混合物片或有機薄膜來與單面 形成有配線圖案之脫模載體在前述核心層之至少單面進行 對位重疊’接下來以加熱加壓來硬化後，連同核心層一起 形成貫通孔，最後藉由鍍銅來形成貫通導通孔。 藉此’由於能以內藏元件之核心層爲基本，而直接利 用習知之貫通導通孔技術之故，在工業上極爲有效。 又’本發明之元件內藏模組之製造方法，其特徵在於 ’將至少由無機質塡料與未硬化狀態之熱固性樹脂所構成 之混合物加工成片狀後，於前述無機質塡料與未硬化狀態 之熱固性樹脂所構成之片狀物形成貫通孔，並對前述貫通 孔塡充導電性樹脂，另外於脫模載體之單面形成配線圖案 ’於前述脫模載體之配線圖案上組裝主動元件以及/或是被 ___ 15 各纸張尺度適用中國國家標準（CNS)A4規格（21〇 χ 297公釐） i I n n an -- 2- n ill l§ n In in }i I · _1 n If ϋ· n —1 —i 一 ον f t— ϋ n an n in I I (請先閱讀背面之注意事項再填寫本頁) 511405 A7 ______B7__
五、發明說明) I 動元件，然後讓前述在貫通孔塡充有導電性樹脂之片狀物 對位重疊於前述元件組裝完成之具有配線圖案之前述脫模 載體之元件組裝面，進一步重疊銅箔，在前述熱固性樹脂 不致硬化之溫度區間進行加熱加壓，讓前述被動元件以及/ 或是主動元件埋入前述片狀物來一體化來形成核心層，然 後自前述核心層剝離前述脫模載體，於前述剝離完成之核 心層之至少單面，將形成有至少2層之內通孔與配線圖案 之陶瓷基板重疊後加壓，並使得前述核心層中之熱固性樹 脂硬化來與前述陶瓷基板進行接著。 藉由此種方法，可實現與上述同樣之極高密度的小型 模組。又，由於可將在各種性能方面優異之陶瓷基板一體 化，所以可實現更高性能之模組。 又，本發明之元件內藏模組之製造方法中，前述具有 複數之配線圖案與內通孔之陶瓷基板，係與核心層隔著接 著層來同時積層複數片乃爲所希望。藉此，由於特別可將 不同種類之陶瓷基板同時積層，所以可實現極爲簡易之製 法。 [圖式之簡單說明] 圖1係本發明之一實施例所提供之具有多層構造之元 件內藏模組之截面圖。 圖2係本發明之一實施例所提供之具有多層構造之元 件內藏模組之截面圖。 圖3係本發明之一實施例所提供之具有多層構造之元 16 ^紙張尺度適用中國國家標準（CNS)A4規格（210>< 297公爱1 ^ ~' ---------------------訂·-------- (請先閱讀背面之注意事項再填寫本頁) 511405 A7 --------B7___ 五、發明說明（/#) 件內藏楔組之截面圖。 ffl 4係本發明之一實施例所提供之具有多層構造之元 件內藏模組之截面圖。 II 5係本發明之一實施例所提供之具有多層構造之元 件內藏模組之截面圖。 匱I 6A〜圖6H係顯示本發明之一實施例所提供之具有 多層構造之元件內藏模組之製程截面圖。 圖7A〜圖71係顯示本發明之一實施例所提供之具有 多層構造之元件內藏模組之製程截面圖。 圖8A〜圖8D係顯示本發明之一實施例所提供之具有 多層構造之元件內藏模組之製程截面圖。 圖9係顯示元件內藏模組之電氣絕緣材料之彈性模數 之溫度特性圖。 圖10係顯示本發明之元件內藏模組之一實施例之電氣 絕緣材料之彈性模數E’與Tan0之圖。 [發明之詳細說明] 做爲本發明之第1態樣，係提供一種元件內藏模組， 其對在未硬化狀態之熱固性樹脂中添加有高濃度無機質塡 料之混合物所構成之電氣絕緣性基板的內部內藏至少1個 之主動元件以及/或是被動元件，且在核心層(具有複數之 配線圖案、以及用以將該等配線圖案之間做電氣連接之導 電性樹脂所構成之內通孔）之至少單面上，電氣絕緣層與配 線圖案係複數層形成著。本模組係內藏被動元件或主動元 17 仁纸張尺度適用由國國家標準（CNS)A4規格（210 X 297公爱） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 511405 B7 五、發明說明（ 件，且配線圖案間係以導電性樹脂所成之內通孔來連接’ 且在內藏有元件之核心層上，配線圖案係以多層構成來形 成，可實現極爲高密度之組裝形態。又，無機塡料之選擇 ，可使得平面方向之熱膨脹係數與半導體大致相同，且可 賦予高熱傳導性。又，本模組中，讓內藏有至少1個主動 元件以及/或是被動元件之前述核心層之至少含有無機質塡 料與熱固性樹脂之混合物所構成之電氣絕緣材在室溫下之 彈性模數在0.6〜lOGPa之範圍，並使得前述熱固性樹脂具 有複數之玻璃移轉溫度，藉此，即使將具有各種熱膨脹係 數之元件內藏其中，所得之元件內藏模組仍可承受來自內 藏元件之熱衝擊之應力。 本發明之元件內藏模組，係對熱固性樹脂添加無機質 塡料所得之混合物，無須如陶瓷基板般以高溫進行燒成， 只要在200°C左右的低溫來加熱即可。又，相較於以往之 樹脂基板，由於添加有無機質塡料，乃具有可任意地控制 熱膨脹係數、熱傳導度、介電係數等之特殊的效果。又， 亦可成爲將核心層與多層配線層加以貫通之導通孔構成。 藉此，可形成層間之連接電阻極低之元件內藏模組，對於 內藏有元件之超小型電源模組最適合。同樣地，若在核心 層上所形成之多層狀之電氣絕緣層方面使用無機質塡料與 熱固性樹脂之混合物的情況，則與核心層同樣，可控制熱 膨脹係數、熱傳導度、介電係數。 又，第2態樣，係提供一種元件內藏模組，其在含有 窆少無機質塡料與熱固性樹脂之混合物所構成之電氣絕緣 18 ---------------------訂--------- (請先閲讀背面之注意事項再填寫本頁) '〜冰尺度適用由國國家標準（CNS)A4規格（210 X ‘297公t ) 511405 A7 _____Β7_ 五、發明說明（/b ) 材係內藏至少1個之主動兀件以及/或是被動元件，且在核 心層(具有複數之銅箔所構成之配線圖案、以及複數之導電 性樹脂所構成之內通孔）之至少單面上接著有陶瓷基板（具 有配線圖案與內通孔）。藉此，除了能以高密度的方式內藏 元件，且可兼具陶瓷基板所擁有之各種性能。亦即，陶瓷 基板不僅可獲得高密度配線，並可將介電係數控制在 3〜10000左右的大小，可得到熱傳導度也大之物。具有可 直接利用此種特性之特別的效果。再者，藉由使用前述之 特定彈性模數、玻璃移轉溫度範圍之熱固性樹脂，即使是 具有他種之性能、物性之陶瓷基板也可在無應力的前提下 進行積層，且相對於熱衝擊等之應力也不會發生龜裂，可 實現具有高可靠性之模組。 又，第3態樣，係提供一種元件內藏模組，其在含有 至少無機質塡料與熱固性樹脂之混合物所構成之電氣絕緣 材係內藏至少1個之主動元件以及/或是被動元件，且在核 心層(具有由複數之配線圖案與複數之導電性樹脂所構成之 內通孔）之至少單面上，電氣絕緣層與配線圖案係複數層形 成著，並且於前述核心層上所形成之前述配線圖案間形成 有膜狀主動元件。藉此，除了能以高密度的方式內藏元件 ，且可在核心層上所形成之配線層間形成膜狀之元件’所 以可實現極高之組裝密度之元件內藏模組。膜狀元件係將 核心層上所形成之配線圖案加以取出做爲電極之電阻器或 電容器、電感器，可藉由厚膜印刷法或蒸鍍法於配線圖案 形成任意形狀之電阻器或電容器。 19 各纸張尺度適用中國Θ家標準（CNS)A4規格（210 X 297公釐） ---------------------訂—------^1·線 (請先閱讀背面之注意事項再填寫本頁) 511405 A7 ______B7________ «Λ 五、發明說明Ο ) 又，第4態樣係關於元件內藏模組之製造方法。亦即 ，準備一將無機質塡料與未硬化狀態之熱固性樹脂之混合 物加工成片狀後形成貫通孔、塡充導電性樹脂所成之片狀 物，接著讓銅箔上組裝有主動元件、被動元件者與前述片 狀物進行對位，進一步重疊銅箔來讓前述被動元件、主動 元件埋入前述片狀物中，且使之硬化形成核心層’進一步 將前述最外層部之銅箔加工來形成配線圖案。其次’於無 機質塡料與未硬化狀態之熱固性樹脂所構成之混合物片或 兩面形成有接著層之有機薄膜形成貫通孔，於前述貫通孔 內塡充導電性樹脂，將所得之物與前述核心層之銅箔進行 對位、重疊後以加熱加壓來一體化，進一步加工銅箔而形 成配線圖案。 又，第5態樣係關於元件內藏模組之製造方法。亦即 ，將無機質塡料與未硬化狀態之熱固性樹脂所構成之混合 物加工成片狀’然後於前述無機質塡料與未硬化狀態之熱 固性樹脂所構成之片狀物形成貫通孔，再對前述貫通孔塡 充導電性樹脂。另一方面’於脫模載體之單面形成配線圖 案，在此配線圖案上組裝主動元件以及/或是被動元件。其 次’將前述之貝通孔內填充有導電性樹脂之片狀物與則述 元件組裝結束之具有配線圖案之前述脫模載體的元件組裝 面進行對位重疊’進一步重疊銅箔後在前述熱固性樹脂不 致硬化之溫度區域進行加熱加壓來將前述被動元件以及/或 是主動元件埋入前述片狀物中一體化而形成核心層。進一 步，自前述核心層將前述脫模載體剝離，於前述剝離完成 20 ---------------------訂.-------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國S家標準（CNS)A4規格（21〇 χ 297公爱） 511405 B7 五、發明說明（#) 之核心層的至少單面重疊陶瓷基板(至少形成2層以上之內 通孔與配線基板)並加壓，使得前述核心層中之熱固性樹脂 硬化而與前述陶瓷基板接著。 於上述之實施態樣中’陶瓷基板可爲高介電係數之積 層電容器，也可將2種類之陶瓷材料所構成之基板同時接 著形成。藉由將高介電係數之陶瓷電容器與低介電係數之 高速電路用陶瓷基板接著於內藏有元件之核心層處，可得 到高頻用元件內藏模組。 其次，參照圖式說明本發明之元件內藏模組及其製造 方法之更具體的態樣。 圖1係顯不本發明之兀件內藏模組之構成截面圖。於 圖1中，100係在核心層105所形成之配線圖案，101係於 該配線圖案100上所組裝之主動元件一半導體裸晶片。又 ’ 104係同樣地組裝於配線圖案100上之被動元件一晶片 元件，102係無機質塡料與熱固性樹脂複合所得之複合材 料所構成之電氣絕緣層。1〇3係用以將在核心層105所形 成之配線圖案100間做電氣連接之內通孔。再者，106係 在梭心層105上所形成之電氣絕緣層，108、107分別爲最 上層之配線圖案與內通孔。如圖1所示，由於可內藏半導 ® 101與晶片元件104，且在表面之配線圖案108上可進 ^歩組裝元件，乃成爲極高密度之組裝模組。 做爲前述熱固性樹脂，可舉出例如環氧樹脂、酚醛樹 月旨、以及異氰酸酯樹脂。此時，做爲控制前述熱固性樹脂 在室溫下之彈性模數、玻璃移轉溫度之方法，可舉出對分 21 ---------------------訂·--------線 (請先閱讀背面之注意事項再填寫本頁) ‘义適用由國國家標準（CNS)A4規格（210 x 297公釐） 511405 A7 ___- _B7____ 五、發明說明（L j) 別之樹脂組成添加在室溫下爲低彈性模數或低玻璃移轉溫 度之樹脂的方法。又，做爲前述無機質塡料，可舉出 Al2〇3、MgO、BN、AIN、Si〇2等。又，依必要情況，亦可 於無機質塡料與熱固性樹脂之複合物中進一步添加偶合劑 、分散劑、著色劑、脫模劑。 圖2係顯示本發明之元件內藏模組之其他構成之截面 圖。於圖2中，209係用以將核心層205以及核心層上所 形成之配線層加以貫通而形成之貫通導通孔。藉由貫通導 通孔209可將核心層205與核心層兩面所形成之配線圖案 208做電氣連接。藉此，可應用於需要大電流之電源模組 等。又，貫通導通孔209係藉由鑽子或雷射加工來進行鑽 孔加工，以電鍍銅法在貫通孔之壁面形成導電層，進一步 以光微影法與化學蝕刻法形成配線圖案。 圖3係顯示本發明之元件內藏模組之其他構成之截面 圖。於圖3中，305係於核心層304上所形成之電氣絕緣 層，306係於該電氣絕緣層305上所形成之配線圖案。電 氣絕緣層305可利用感光性之絕緣樹脂來積層出薄膜狀之 樹脂、或藉由塗佈機來塗佈液體狀之感光性樹脂而形成。 例如，將形成爲膜狀之感光性樹脂以光微影法來加工內通 孔307使之開口，進一步以化學鍍銅、電鍍銅來形成配線 層’更以既存之光微影法形成配線圖案306，來得到電氣 絕緣層305。又，藉由反覆進行此製程，可得到多層構造 之配線層，利用於電氣絕緣層305所形成之開口部來形成 內通孔307。又，於化學鍍銅之前將前述電氣絕緣層粗化 _____ 22 ^紙張尺度適用由國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂.-------丨線 (請先閱讀背面之注意事項再填寫本頁) ^11405 A7 __B7___ 五、發明說明（ν’） 可提高銅之配線圖案306之接著強度。 圖4係顯示本發明之元件內藏模組之其他構成之截面 圖。圖4係與圖1同樣地，具有：在內藏有半導體401之 核心層404上所形成之配線圖案407與內通孔406、電氣 絕緣層405。再者，將核心層404上所形成之配線圖案407 取出來形成做爲電極之膜狀元件。409係表示電阻器之膜 狀元件，408係表示電容器之膜狀元件。如此般，可得到 在內藏有兀件之核心層404上進一步形成膜狀元件408、 409之極高密度之元件內藏模組。 圖5係顯示本發明之元件內藏模組之其他構成之截面 圖。圖5係與圖1同樣地，將內藏有半導體501之核心層 505、多層陶瓷基板509(將燒結型之內通孔508與配線圖 案507、陶瓷材料層506同時燒成所得者)以片狀物510(具 有用以做電氣連接之內通孔511)來接著，且同樣地具有片 狀物512(具有在陶瓷基板509之下部所形成之內通孔513) 與配線圖案514。於上述配線圖案514上係形成有焊球515 ’得到高密度之元件內藏模組。如此般，與可成爲高密度 配線之具有各種性能之陶瓷基板一體化，可得到更高機能 之元件內藏模組。 圖6A〜Η係顯示前述元件內藏模組之製程截面圖。於 圖6Α中’ 602係一將前述般之無機質塡料與未硬化狀態之 熱固性樹脂之混合物加工成片狀並對其形成貫通孔後，進 一步於內通孔603塡充導電性糊之片狀物。片狀物6〇2之 加工係將無機質塡料與液體狀之熱固性樹脂加以混合來製 _________ 23 本纸張尺家標率（S$A4規格（210x 297公t") ' ' -----------------------訂 *-------- (請先閱讀背面之注意事項再填寫本頁) 511405 A7 _____B7 __ 五、發明說明) 作成糊狀混練物、或是於無機質塡料中混合經溶劑所低黏 度化之熱固性樹脂後同樣地製作成糊狀混練物。其次，將 糊狀混練物成型至一定厚度，再進行熱處理而得到片狀物 602。 使用液體狀樹脂者因具有黏著性，所以進行熱處理使 其若干硬化而在未硬化狀態下維持可撓性同時去除黏著性 。又，藉由溶劑來溶解樹脂之混練物，係去除前述溶劑而 同樣地在未硬化狀態下保持可撓性同時去除黏著性。以此 方式所製作之未硬化狀態之片狀物602中所形成之貫通孔 可藉由雷射加工法或模具加工、或是衝孔加工來得到。尤 其，在雷射加工法中，二氧化碳雷射、準分子雷射在加工 速度上是有效的。導電性糊可使用以金、銀或銅之粉末爲 導電材料、對其混練與片狀物602爲同樣之熱固性樹脂所 得者。尤其，由於銅在導電性方面優異、且遷移也少故爲 有效的。又，熱固性樹脂中亦以液體狀之環氧樹脂在耐熱 性方面係安定的。 圖6B係顯示於銅箔600上組裝有主動元件之半導體 601與晶片元件604之狀態。此時，半導體601係透過導 電性接著劑與銅箔600做電氣連接。銅箔600可使用由電 解所製作之厚度18//m〜35em左右之物。尤其，爲了改善 與片狀物602之接著性，以使用將與片狀物602之接觸面 加以粗化之銅箔爲佳。又，同樣地基於接著性、防止氧化 的考量，亦可使用對銅箔表面進行偶合處理之物或鑛錫、 鍍鋅、鍍鎳之物。半導體601之覆晶組裝用導電性接著劑 ___24_____ 本紙張尺度適用由國國家標準（CNS)A4規格（210 X 297公釐） ---I------------I----訂·-------- (請先閱讀背面之注意事項再填寫本頁) 511405 ΚΙ __ _ Β7_________ 五、發明說明（γΌ 同樣地可使用將熱固性樹脂混練於金、銀、銅、銀一鈀合 金等所得者。又，除了導電性接著劑以外，尙可於半導體 側事先形成焊料所成之凸塊、或以金線接合法所製作之凸 塊，然後利用熱處理所造成之焊料的熔解來組裝半導體 601。 又，焊料凸塊與導電性接著劑亦可合倂使用。 其次，於圖6C中，600係另外準備之銅箱，圖中顯示 讓上述方法所製作之片狀物602與組裝有半導體601、晶 片元件604之銅箔600如圖示般進行對位重疊之狀態。 其次，圖6D係顯示對於經過對位重疊之物藉由衝壓 來加熱加壓而將半導體601與晶片元件604.埋入前述片狀 物602中而呈現一體化之狀態。此時之元件的埋入係在前 述片狀物602中之熱固性樹脂發生硬化之前的狀態下進行 ，進一步加熱進行硬化，使前述片狀物602之熱固性樹脂 以及導電性樹脂之熱固性樹脂能完全硬化。藉此，片狀物 602、 半導體601、晶片元件604、以及銅箔600可機械性 地強固接著。又，同樣地藉由導電性糊之硬化來進行銅箔 600之間的電氣連接。其次，如圖6Ε所示般，讓熱固性樹 脂硬化，將埋入有半導體601之一體化的基板表面進行加 工成爲配線圖案600，製作出核心層605。圖6F係以所製 作之核心層605爲基本，讓無機質塡料與未硬化狀態之熱 固性樹脂之混合物所構成之片狀物606、或是在兩面形成 有接著層之有機薄膜形成貫通孔並對該貫通孔塡充導電性 糊所得之物，在核心層605之兩面進行對位重疊，進一步 重疊銅箔608.所得者。在此狀態下進行加熱加壓則可如圖 25_______ ts尺度適用中國國家標準（CNS)A4規格（210 X 297公爱Ί ---------------------訂 *-------- (請先閱讀背面之注意事項再填寫本頁) 511405 A7 ___ _ B7_______ 五、發明說明rj) 6G所示般在核心層605之兩面形成配線層。其次，如圖 6H所示般，將接著完成之銅箔608以化學蝕刻法來形成配 線圖案609。藉此，可實現內藏有元件之元件內藏模組。 之後，雖有以焊料所進行之元件組裝以及絕緣樹脂之塡充 等之製程，但在此並非特徵部分故省略其說明。 圖7A〜I所示係使用與圖6同樣的方法製作之片狀物 704所製作的元件內藏模組之製造方法之截面圖。在圖7A 中，係於脫模載體700上形成有配線圖案701以及將配線 圖案701取出做爲電極之膜狀元件711。脫模載體700係 在轉印配線圖案701與膜狀元件711之後脫模所得者，可 使用聚乙烯或或聚對苯二甲酸乙二醇酯等之有機薄膜或銅 等之金屬箔。配線圖案701係於脫模載體700將銅箔等之 金屬箔透過接著劑所接著者，或是於金屬箔上進一步以電 鍍法等所形成者。可對此種膜狀形成之金屬層利用化學蝕 刻法等之既存的加工技術來形成配線圖案701。圖7B係顯 示於脫模載體700上形成之配線圖案701上組裝晶片元件 703之狀態。又，圖7C係顯示以圖6之方式所製作之片狀 物704，圖7D係顯示與圖6同樣的方法來加工貫通孔將導 電性糊塡充於內通孔705之狀態。圖7E中係顯示以上述 方式所製作之形成有內通孔705(塡充有導電性糊)的片狀物 704爲中心，讓形成有配線圖案701之脫模載體700、同樣 地具有組裝在脫模載體700上之元件的脫模載體700進行 對位而重疊之狀態。圖7F係顯示進行加熱加壓使得前述片 狀物704中之熱固性樹脂硬化後剝離脫模載體700之狀態 26 __ 衣纸張尺度適用由國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂·--------線 (請先閲讀背面之注意事項再填寫本頁) 511405 A7 ___B7______ 五、發明說明（yf) 。藉此加熱加壓製程，半導體702與晶片元件703會埋入 前述片狀物704中成爲一體化之狀態。此時半導體702與 晶片元件703之埋入係在前述片狀物704中之熱固性樹脂 硬化之前的狀態下進行，進一步加熱進行硬化’使得前述 片狀物704之熱固性樹脂與導電性糊之熱固性樹脂完全硬 化。藉此，片狀物704可與半導體702、配線圖案701做 機械性的強固接著。又，同樣地藉由內通孔之導電性 糊之硬化來進行配線圖案701之電氣連接。此時’事先藉 由脫模載體700上之配線圖案701的厚度讓前述片狀物 704進一步受到壓縮，配線圖案701也埋入片狀物704中 。藉此，可形成配線圖案與模組表面呈平滑狀態之元件內 藏核心層706。 其次，圖7G係以上述所製作之元件內藏核心層706 爲中心，讓圖7D所製作之片狀物707與形成有膜狀元件 711之脫模載體710進行對位重疊，之後進行加熱加壓， 來製作圖7H所示之多層模組。最後如圖71所示般剝離脫 模載體710，以完成本發明之多層模組。藉由使用此種內 藏有半導體與晶片元件之核心層以及形成有配線圖案與膜 狀元件之脫模載體，可得到更高密度且內藏有各種機能之 元件內藏模組。 圖8A〜D係顯示與多層陶瓷基板做積層所得到之元件 內藏模組之製造方法之截面圖。圖8A係顯示內藏有圖6E 所不之兀件之核心層805。另外，圖8B係顯不使用上述核 心層805與多層陶瓷基板8〇9，讓形成有內通孔811之片 _— 27 __ ί、纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂·--------線 (請先閱讀背面之注意事項再填寫本頁) · 511405 B7 五、發明說明（>/^) 狀物810、同樣地形成有內通孔813之片狀物812如圖示 般做對位重疊，且進一步重疊銅箔814之狀態。其次，如 圖8C所示般，將此積層體加熱加壓，使得前述片狀物810 與812中之熱固性樹脂硬化，讓核心層805、多層陶瓷基 板809以及銅箔814做機械性之強固的接著。接著，如圖 8D所示，最後加工銅箔814做成配線圖案，並設置焊球_ 815，以完成多層陶瓷與元件內藏核心層所一體化之元件內 藏模組。又，多層陶瓷配線基板係使用以玻璃與氧化鋁爲 主成分之低溫燒成基板材料所構成之生坯來製作。亦即， 對可在900°C左右燒成之陶瓷材料所構成之生坯形成貫通 孔，然後於此貫通孔內塡充銅或銀等之高導電性之粉體所 構成之導電性糊，進一步以同樣之導電性糊進行印刷來形 成配線圖案，然後將此種方式所製作之複數的生坯做積層 、進一步進行燒成來得到。以上述方式所製作之陶瓷基板 材料，可依據目的而使用以鈦酸鋇爲主成分之高介電係數 材料或是以氮化錦爲主成分之高熱傳導材料等，又可形成 陶瓷積層體之最外層之配線圖案，或是僅進行內通孔形成 而不形成配線圖案。又，圖8A〜D雖使用了 1片之陶瓷基 板’惟將前述各種種類之陶瓷材料所構成之基板同時以複 數片之片狀物做積層來形成亦可。 以下，依據實施例詳細地說明本發明。 (實施例1) 在製作本發明之元件內藏模組之時，首先從無機質塡 28 •、禾張尺由國國家標準（CNS)A4規格（210 X 297公釐) ' ---- ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) [表1] 511405 A7 _—_E____ 五、發明說明（yt) 料與熱固性樹脂所構成之片狀物之製造方法做說明。於製 作本實施例所使用之片狀物之際，首先將無機質塡料與液 體狀之熱固性樹脂以攪拌混合機來混合。所使用之攪拌混 合機係在既定容量的容器中加入無機質塡料與熱固性樹脂( 依必要情況也可加入用以調整黏度之溶劑），在讓容器本身 自轉的同時亦使其公轉，而得到即使黏度相對較高仍呈現 充分分散狀態之物。所實施之元件內藏模組用之片狀物的 配合組成係示於表1與表2。 熱固性樹脂之組成 熱固性樹脂1 熱固性樹脂2 內容 質量％ Tg(0C) 內容 質量％ Tg(°C) 例1 環氧樹脂 (旭吉巴製造”6041”） 10 75 — 一 一 例2 環氧樹脂 (曰本佩魯諾克斯製造” WE-2025”） 5 50 環氧樹脂 (旭吉巴製造”6018”) 5 130 例3 環氧樹脂 (油化彀牌環氧製造”艾皮克亞YH-306”） 10 110 — 一 — 比較例 環氧樹脂 (旭吉巴製造”6099”） 10 178 — 一 — [表2] ----------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 無機質塡料之組成 室溫彈性模數 (GPa) 內容 質量％ 例1 氧化鋁粉，平均粒徑12//m (昭和電工製造” AS-40”） 90 0.72 例2 氧化鋁粉，平均粒徑12/zm (昭和電工製造” AS«40”） 90 7.6 例3 氧化錦粉，平均粒徑12 (昭和電工製造” AS.”） 90 7.7 比較例 氧化鋁粉，平均粒徑12 Α τη (昭和電工製造” AS-40”） 90 36.5 29 本纸張尺度適用中國园家標準（CNS)A4規格（210 X 297公釐） 511405 A7 —^___-_ 五、發明說明c/"j)
J 具體之製作方法，係取出既定量之以上述組成所秤量 •混合之糊狀混合物，滴到脫模薄膜上。混合條件係將既 定量之無機質塡料與前述環氧樹脂加入容器中’連同本容 器以混練機來混合。混練機由於採用一邊讓容器公轉一邊 也讓其自轉之方法來進行之故，所以混練係以10分鐘左右 之短時間來進行。又，做爲脫模薄膜係使用厚度之 表面以矽施以脫模處理之聚對苯二甲酸乙二醇酯薄膜。所 滴下之脫模薄膜上之混合物進一步重疊脫模薄膜，以加壓 機做衝壓直到成爲一定厚度。其次’剝離單面之脫模薄膜 ，讓混合物連同脫模薄膜受到加熱來去除溶劑，在黏著性 消失的條件下進行熱處理。熱處理條件係在溫度120°C保 持15分鐘。藉此，前述混合物會成爲厚度500/zm之無黏 著性之片狀物。前述熱固性環氧樹脂由於硬化開始溫度爲 130°C，所以在前述熱處理條件下呈未硬化狀態(B階段）， 可藉由往後之製程來再度熔融。 爲了評價以上述方式所製作之片狀物的物性，乃進行 熱壓，製作片狀混合物之硬化物，測定硬化物之彈性模數 、玻璃移轉溫度。熱壓條件係以脫模薄膜來挾持所製作之 片狀物，在200°C下以4.9MPa之壓力進行熱壓2小時。硬 化物在室溫下之彈性模數與玻璃移轉溫度(Tg)係示於表1 與表2，彈性模數之溫度特性係示於圖9。硬化物在室溫下 之彈性模數如表1與表2所不般在約0.7GPa〜約8GPa左右 ，做爲比較例係準備了使用36.5GPa之環氧樹脂者。又， 如例2般對混合有玻璃移轉溫度不同之環氧樹脂者也進行 30 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐)' " " " ------------I --------訂--------丨 (請先閱讀背面之注意事項再填寫本頁) 511405 A7 ___B7_____ 五、發明說明（7(f) 了評價。爻，玻璃移轉溫度係如圖10所示般依據彈性模數 E’之溫度特性從可展現彈性模數之黏性行爲之Tan5來求 出。圖10係顯示例2之彈性模數E’之溫度特性，從Tan 5 之反曲點來判斷此混合物之玻璃移轉溫度分別爲50°C、 130。。。 將具有上述物性之未硬化狀態之片狀物切斷成既定之 大小，以二氧化碳雷射在間距0.2mm〜2mm之等間隔的位 置形成直徑〇.15mm之貫通孔。於此貫通孔中藉由網版印 刷法塡充：將做爲導通孔塡充用導電性糊之平均粒徑2/zm 之球形狀之銅粒子85質量％、做爲樹脂組成之酚醛A型環 氧樹脂(油化殼牌環氧製造”艾皮克特828”)3質量％與縮水 甘油酯系環氧樹脂(東都化成製造”YD-171”)9質量％、以及 做爲硬化劑之胺加合物硬化劑(味之素製造””MY-24)3質量 %以三輥機所混練得到之物(參照圖6A)。其次，對35//m 之單面已粗化之銅箔600藉由銀粉與環氧樹脂所構成之導 電性接著劑來進行半導體601與晶片元件604之覆晶組裝 。將如此所製作之組裝有半導體之銅箔600、另外準備之 經過單面粗化處理之厚度35//m之銅箔600在片狀物進行 對位做挾持。此時，銅箔之粗化面係以成爲片狀物側來配 置。其次，採用熱壓在衝壓溫度12〇°C、壓力0.98MPa下 進行5分鐘加熱加壓。藉此，由於前述片狀物602中之熱 固性樹脂會受熱而熔融軟化，所以半導體601、晶片元件 604便埋入片狀物中。再者，將加熱溫度上升在175°C保持 60分鐘。藉此，片狀物中之環氧樹脂以及導電性樹脂中之 31 _____ 木纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂—--------，線 (請先閲讀背面之注意事項再填寫本頁) 511405 A7 _—___B7______ 一 5 ' 一 ' " 五、發明說明（y) 環氧樹脂會硬化，使得片狀物、半導體以及銅箔做機械性 的強固接著，且可得到導電性糊與前述銅箔做電氣性（內通 孔連接）、機械性接著之核心層605。將此埋設有半導體之 梭心層605的表面之銅箔以蝕刻技術來進行蝕刻，於內通 孔上形成直徑爲〇.2mm之電極圖案與配線圖案600。 使用以上述方式所製作之核心層605進行多層化。所 使用之片狀物，係對在厚度25/zm之芳族聚醯胺薄膜(旭 成化製造”阿拉米卡”)之兩面塗佈著5#m厚度之環氧樹脂( 日本雷克製造”EF-450”)所成之物以二氧化碳雷射加工機來 進行孔加工。使用加工孔徑爲、並對其塡充有上述 導電性糊之物(參照圖6F)。讓以上述方式所製作之在有機 薄膜形成有接著層之片狀物於前述核心層605之兩面做對 位重疊，進一步將經過單面粗化處理之厚度18^m之銅箔 608重疊後進行加熱加壓。接下來’進行最上層之銅箔608 之圖案形成，得到元件內藏模組。 做爲本方法所製作之元件內藏模組之可靠性評價，係 進行吸濕熔焊試驗、熱衝擊試驗（溫度循環試驗）。吸濕熔 焊試驗係將在溫度85°C、濕度85%之條件下保持168小時 之元件內藏模組以20秒通過一最高溫度爲240°C之帶式熔 焊試驗機來進行。又，熱衝擊試驗係在高溫側125°C、低 溫側-40°C之溫度各保持30分鐘，進行1〇〇〇次循環。 做爲各試驗後之評價，係將元件內藏核心內所形成之 內通孔連接(將100個內通孔做串聯)之電阻値在±10%以內 者當作良品，將斷線或10%以上連接電阻上升者當做不良 32 _ 本紙張尺度適用出國國家標準（CNS)A4規格（210 x 297公釐） ---------------------訂--------I (請先閱讀背面之注意事項再填寫本頁) 511405 A7 ________B7__ 五、發明說明 品。又，做爲內藏元件之評價基準，係將無內藏元件之接 合面的斷線以及元件性能並未惡化者當作良品，而將內藏 元件之電氣連接與內通孔同樣地發生±10%以上之變化者 、或是元件性能變化者當做不良品。此時，半導體模組在 形狀上並未發生龜裂，超音波探測裝置也未發現特別之異 常情況。又，做爲內藏元件，係使用晶片電阻器(20個）、 晶片電容器(20個）、測試用半導體（1晶片：連接端子數30 個）。可靠性評價結果係示於表3 〇 室溫彈性模數 (GPa) 玻璃移轉溫度 Tg(°C) 可靠性評1 廣項目 熱衝擊試驗 (不良數/試驗數） 吸濕熔焊試驗 (不良數/試驗數） 通孔連接 可靠性 內藏元件 可靠性 通孔連接 可靠性 內藏元件 可靠性 例1 0.72 75 0/100 0/70 2/100 1/70 例2 7.6 50/130 0/100 0/70 0/100 0/70 例3 7.7 110 1/100 0/70 0/100 0/70 比較例 36.5 178 12/100 25/70 9/100 34/70 (請先閱讀背面之注意事項再填寫本頁) 由表3可明顯看出只要在室溫下之彈性模數介於 0.6GPa〜l〇GPa之範圍即可得到良好之可靠性。特別是比較 例中，由於室溫之彈性模數高，所以熱衝擊時之應力所導 致之內通孔連接以及內藏兀件之惡化顯著。此被認爲分別 之對於熱膨脹係數之差所產生之應力若彈性模數高則成爲 局應力’應力所集中之兀件連接部會斷線之故。又，在比 較例方面則認爲由於玻璃移轉溫度高，所以彈性模數在高 溫下也局而導致可靠性不佳。相對於此，在例1到例3則 可得到較高之可靠性。尤其是使用彈性楔數相異之兩種類 的環氧樹脂之例2，即使在室溫之彈性模數並非相當的低 ^紙張尺度適用由國g家標準（CNS)A4規格（210 X 297公釐） 、-- 511405 A7 ______B7__ 五、發明說明（今 ，惟隨著溫度的上升彈性模數會大幅地降低之故（參照圖 10)，所以可保持高可靠性。又，於室溫之彈性模數爲最低 之例1的電氣絕緣材料方面，雖在熱衝擊試驗上具有良好 之性能，但在吸濕狀態之熔焊試驗則可靠性略差。此雖爲 在實際使用上不致成爲問題之程度的可靠性，惟彈性模數 若更低則吸濕程度會變大而在吸濕熔焊試驗上將成爲問題 。是以，爲了獲得更良好之可靠性，很明顯地如例2般使 用具有複數之彈性模數、玻璃移轉溫度之環氧樹脂爲較佳 的做法。 藉此，半導體與模組可進行強固的密接。又，導電性 糊之內通孔連接電阻與核心層、配線層大致相較於初期性 能並無變化。 (實施例2) 顯示使用與實施例1之例2同樣的片狀物來內藏半導 體之模組的實施例。準備一與實施例1同樣的條件所製作 之在貫通孔內塡充有導電性糊之厚度500 /zm之片狀物 704(參照圖7D)。其次，以厚度70//m之銅箱做爲脫模載 體，進一步以電鍍銅的方式在脫模載體上形成厚度9#m 之銅。使用此脫模載體，形成配線圖案。將形成有厚度9 //m之銅的脫模載體以光微影法進行化學蝕刻，形成圖7A 所示之配線圖案701。對以此方式所製作之附配線圖案的 脫模載體，藉由焊料凸塊進行半導體與晶片元件之覆晶組 裝。進一步，在其他之具有配線圖案之脫模載體上印刷形 成膜狀元件。膜狀元件711係於熱固性樹脂中混合有碳粉 __34__ 尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -------------裝·-------訂·-------線 (請先閱讀背面之注意事項再填寫本頁) 511405 A7 ______B7 __ 五、發明說明 所成之電阻器糊。印刷係藉由既存之網版印刷法來進行。 讓以上述方式所製作之組裝有半導體之脫模載體以及 另外準備之具有配線圖案的脫模載體在前述塡充有導電性 糊之片狀物704做對位挾持。此時，配線圖案係以成爲片 狀物側來配置。採用熱壓在衝壓溫度120 °C、壓力 〇.98MPa下進行5分鐘加熱加壓。藉此，由於前述片狀物 704中之熱固性樹脂會受熱而熔融軟化，所以半導體702、 晶片元件703便埋入片狀物中。再者’將加熱溫度上升在 175°C保持60分鐘。藉此’片狀物中之環氧樹脂以及導電 性糊中之環氧樹脂會硬化，使得片狀物、半導體以及配線 圖案做機械性的強固接著。再者’導電性糊與前述配線圖 案701做電氣性（內通孔連接）、機械性接著。其次，將此 埋設有半導體之硬化物表面之脫模載體剝離。脫模載體具 有光澤面，且藉由電鍍形成了配線層，所以可僅將做爲脫 模載體之銅箔加以剝離。在此狀態下形成了內藏元件之核 心餍706。其次，使用此核心層706進一步形成配線層。 在本方法中，由於使用事先形成有配線圖案之脫模載體， 所以硬化後之模組係成爲配線圖案亦埋入模組內之平坦的 核心層。藉此，可於核心層表面形成微細之多層配線。又 ，同樣地藉由埋設配線圖案，片狀物會收縮相當於表面之 配線圖案的厚度程度。於是，可得到連接性良好之導電性 糊之電氣連接。 其次，使用內藏有半導體與晶片元件之本核心層進一 步形成多層配線層。於上述核心層之兩面，使用在實施例 35 用由國國家標準（CNS)A4規格（210 X 297公釐^ ~ --1-----------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 511405 A7 ____ 五、發明說明（ 1所製作之塡充有導電性糊之厚度l〇〇Vm之片狀物，進一 步使用具有配線圖案701(形成有膜狀元件711)之脫模載體 700以圖7G的方式進行挾持。對其以與上述同樣的條件進 行加熱加壓，硬化後即可讓核心層與脫模載體上之配線圖 案701以及膜狀元件711 —體化。接下來，將硬化後之脫 模載體710剝離即可得到本發明之元件內藏模組。藉由使 用此種脫模載體，於基板製作時乃無須化學蝕刻等之濕式 製程，可簡單地獲得微細之配線圖案。又，使用有機薄膜 之脫模載體，由於在內藏元件之前可評價組裝性能，所以 尙具有可在脫模載體上修理不良元件之特別的效果。 做爲以本發明所製作之兀件內藏模組之可靠性評價， 係進行吸濕熔焊試驗’熱衝擊性試驗(溫度循環試驗）。吸 濕熔焊試驗、熱衝擊性試驗係以與實施例1同樣之條件下 來進行。此時半導體模組在形狀上並未發生龜裂，藉超音 波探測裝置也未發現特殊之異常現象。藉此，半導體與模 組可進行強固的密接。又，導電性糊之內通孔連接電阻、 內藏元件連接以及元件性能大致處於初期性能並無變化。 (實施例3) 顯示使用與實施例1之例2同樣的片狀物，利用內藏 有半導體之核心層以及多層陶瓷基板來製作更高密度之模 組的實施例。 使用一與實施例1同樣的條件所製作之內藏有半導體 802之核心層805(參照圖8A)。核心層之厚度爲300 /zm。 其次，讓多層陶瓷基板809與前述核心層805以接著層進 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --1-----------裝--------訂---------線 (請先閱讀背面之注音心事項再填寫本頁) 511405 A7 - ----—--- B乙_ 五、發明說明◊¥) 行積層。又’陶瓷多層配線基板係使用以玻璃與氧化鋁爲 主成分之低溫燒成基板材料所構成之厚度22〇//rn之生坯( 日本電氣玻璃製造”MLS-1 〇〇〇，，)所製作者。亦即，多層配 線基板係對該生坯藉由衝孔機進行直徑〇.2mm之孔加工做 爲貫通孔’對此貫通孔塡充導電性糊(以平均粒徑2/zm之 銀粉體爲主成分’混合乙基纖維素樹脂與蔥品醇溶劑所得 者），進一步以同樣的導電性糊藉印刷來形成配線圖案，將 以此方式所製作之複數的生坯在70°C之溫度下以4.9MPa 的壓力積層，進一步在900°C進行1小時的燒成而製作之 〇 其次，在如實施例1所製作之片狀物形成貫通孔，進 一步準備塡充有導電性糊之厚度100 gm的片狀物810以 及812，讓前述核心層805與多層陶瓷基板809以圖8B所 示般進行對位來重疊，進一步進行加熱加壓來製作一體化 之模組。此時，在最下層之片狀物可重疊銅箔814進行一 體化，亦可如圖7A所示般使用形成有膜狀元件之脫模載 體來轉印配線圖案。又，可在上述形成之模組的配線圖案 組裝焊球，做爲連接端子。 做爲以本發明所製作之元件內藏模組之可靠性評價’ 係進行與實施例1同樣之吸濕熔焊試驗、熱衝擊性試驗(溫 度循環試驗）。此時，半導體模組雖爲與陶瓷基板積層之複 合模組，惟在形狀上並未發生龜裂’藉超音波探測裝置也 未發現特殊之異常現象。藉此，可知半導體與模組可進行 強固的密接。 各紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公餐） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 511405 A7 ____B7_ 五、發明說明 又，爲了對模組之耐衝擊性進行評價，乃對自1.8m 之高度落下之落下強度進行評價。具體而言，係將已完成 之模組藉焊接組裝到玻璃環氧基板上，安置到錦製容器中 然後落下到混凝土上，調查模組是否有破損。做爲比較例 所製作之僅前述陶瓷基板的情況，於半數中會出現龜裂， 而在實施例3之模組中則未發生龜裂。由此可知，以前述 片狀物所接著者，其扮演著僅是陶瓷基板則無法獲得之應 力緩和層的作用，可說是本發明之特別的效果。 又，導電性糊之內通孔連接電阻大致處於初期性能並 無變化。 如以上說明般，依據本發明之元件內藏模組，藉由使 用由熱固性絕緣樹脂與高濃度之無機質塡料的混合物所成 之片狀物，可將主動元件以及/或是被動元件埋設於內部’ 且至少可於單面同時形成配線圖案與電氣絕緣層所得之多 層配線，可實現極高密度之模組。又，藉由選擇無機質塡 料，則可控制熱傳導度、熱膨脹係數、介電係數。於是’ 平面方向之熱膨脹係數可與半導體大致相周’對於直接組 裝半導體之基板亦爲有效的。再者，藉由提尚熱傳導度’ 則對於組裝有必須進行散熱之半導體等的基板亦爲有效的 。進一步，可降低介電係數，對於高頻電路用之低損耗的 基板亦爲有效的。並且，藉由將熱固性樹脂在室溫之彈性 模數、玻璃移轉溫度設定在特定之範圍內，則可實現對於 熱衝擊試驗等之熱應力具有高可靠性之元件內藏模組。 又，依據本發明之元件內藏模組之製造方法，係準備 38 ____ ί、紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------· (請先閱讀背面之注意事項再填寫本頁) 511405 A7 五、發明說明 一將含有無機質塡料與未硬化狀態之熱固性樹脂的混合物 加工成爲片狀物後形成貫通孔、然後塡充導電性樹脂所成 之片狀物，讓在脫模載體之單面形成有配線圖案之上組裝 主動元件、被動元件所得之物與前述片狀物進行對位重疊 ’進一步以另外製作之在前述脫模載體上具有配線圖案之 脫模載體之配線圖案面做爲內側來重疊，埋入前述片狀物 中一體化後以加熱加壓進行硬化來得到本發明之元件內藏 模組。再者，亦可將此時在脫模載體上所形成之配線圖案 取出來同時形成做爲電極之膜狀元件。藉此，能以簡單的 方法來實現內藏有主動元件與被動元件之極高密度的模組 ，且配線圖案也可埋設於前述片狀物中之故，乃可實現表 面平滑之模組。藉此，本發明之模組的表面不會出現配線 圖案之高低差’乃可進一步組裝高密度之元件。 又，具有本發明之多層構造之元件內藏模組之製造方 法，不僅可內藏半導體等之主動元件與晶片電阻器等之被 動元件，同時可於內層形成多層陶瓷基板，可實現極高密 度之模組。又，由於可同時積層複數之具有各種性能的陶 瓷基板，可實現極高機能之模組。 如上所述，本發明可於模組中內藏主動元件與被動元 件，且配線圖案之間能以內通孔來進行連接，能以簡易的 方法來實現極高密度之模組。 [符號說明] ______ 39 本紙m尺㈣S 3家標準（CNS)A4規格（21G X 297公爱) --- ---------------------訂--------•線 (請先閱讀背面之注意事項再填寫本頁) 511405 Α7 Β7 五、發明說明|〉 100、 108、200、208、300、306、400、407、500、504 514、 609、701、709、801、807 配線圖案 101、 201、301、401、501、601、702、802 半導體 102 、 106 、 202 、 206 、 302 、 305 、 402 、 405 、 502 、 803 電氣絕緣層 103、 107、207、303、307、403、406、503、508、511 603、607、705、708、804、808、811、813 內通孔 104、 204、604、703 晶片元件 105、 205、304、404、505、605、706、805 核心層 209 貫通導通孔 408 電容器 409 電阻器 506、806 陶瓷材料層 509、 809 多層陶瓷基板 510、 512、602、606、704、707、810、812 片狀物 515、 815 焊球 600、608、814 銅箔 700、710 脫模載體 711 膜狀元件 40 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------- (請先閱讀背面之注咅¥項再填寫本頁) 訂.· -線

Claims (1)

  1. 5114Θ5 A8B8C8D8 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 1. 一種元件內藏模組，係具備：由電氣絕V緣材所構成 之核心層、以及於前述核心層之至少單面所形成之電氣絕 緣層與複數之配線圖案；其特徵在於，前述核心層之電氣 絕緣材係由含有至少無機質塡料與熱固性樹脂之混合物所 形成者，於前述核心層之內部內藏有至少1個主動元件以 及/或是被動元件，前述核心層具有複數之配線圖案與導電 性樹脂所構成之複數的內通孔，且前述核心層之由含有至 少無機質塡料與熱固性樹脂之混合物所構成之電氣絕緣材 在室溫下之彈性模數在0.6〜lOGPa之範圍。 2. —種元件內藏模組，係具備：由電氣絕緣材所構成 之核心層、以及於前述核心層之至少單面所形成之電氣絕 緣層與複數之配線圖案；其特徵在於，前述核心層之電氣 絕緣材係由含有至少無機質塡料與熱固性樹脂之混合物所 形成者，於前述核心層之內部內藏有至少1個主動元件以 及/或是被動元件，前述核心層具有複數之配線圖案與導電 性樹脂所構成之複數的內通孔，且前述核心層之由含有至 少無機質塡料與熱固性樹脂之混合物所構成之電氣絕緣材 在室溫下之彈性模數在0.6〜lOGPa之範圍，且前述熱固性 樹脂係由具有複數之玻璃移轉溫度的熱固性樹脂所構成。 3. —種元件內藏模組，係具備：由電氣絕緣材所構成 之核心層、以及於前述核心層之至少單面所形成之電氣絕 緣層與複數之配線圖案；其特徵在於，前述核心層之電氣 絕緣材係由含有至少無機質塡料與熱固性樹脂之混合物所 形成者，於前述核心層之內部內藏有至少1個主動元件以 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐) 511405 A8B8C8D8 六、申請專利範圍 及/或是被動元件，前述核心層具有複數之配線圖案與導電 性樹脂所構成之複數的內通孔，且前述核心層之由含有至 少無機質塡料與熱固性樹脂之混合物所構成之電氣絕緣材 在室溫下之彈性模數在〇·6〜l〇GPa之範圍，且前述熱固性 樹脂係由至少具有-20°C〜60°C之範圍之玻璃移轉溫度的熱 固性樹脂、以及具有7〇°C〜170°C之範圍之玻璃移轉溫度的 熱固性樹脂所構成。 4. 如申請專利範圍第1〜3項中任一項之元件內藏模組 ’係形成有用以貫通前述核心層、前述電氣絕緣層以及前 述配線圖案之貫通孔。 5. 如申請專利範圍第1〜3項中任一項之元件內藏模組 ，係具備：由電氣絕緣材所構成之核心層、於前述核心層 之至少單面所形成之電氣絕緣層（由含有無機質塡料與熱固 性樹脂之混合物所形成）、.以及銅箔所構成之複數之配線圖 案；其中，前述核心層具有由複數之銅箔所構成之配線圖 案與由導電性樹脂所構成之複數的內通孔，前述配線圖案 係藉由前述內通孔做電氣連接。 6. 如申請專利範圍第1〜3項中任一項之元件內藏模組 ，係具備：由電氣絕緣材所構成之核心層、於前述核心層 之至少單面所形成之電氣絕緣層（由熱固性樹脂所形成之電 氣絕緣材所構成））、以及鍍銅所構成之複數之配線圖案’ 其中，前述核心層具有由複數之銅箱所構成之配線圖案與 由導電性樹脂所構成之複數的內通孔，前述鍍銅所構成之 配線圖案係藉由前述內通孔做電氣連接。 2 __ 本紙張用中國國家標準（cns)a4規格(210 X 297公釐) " 丨丨一-----------------------裝.！……-------訂----------------線 (請先閱讀背面之注意事項再塡寫本頁) 511405 A8 B8 C8 D8 六、申請專利範圍 7. 如申請專利範圍第1〜3項中任一項之元件內藏模組 ，係具備：由電氣絕緣材所構成之核心層、於前述核心層 (請先閲讀背面之注意事項再塡寫本頁) 之至少單面所形成之電氣絕緣層（由雙面形成有熱固性樹脂 之有機薄膜所構成）、以及銅箔所構成之複數之配線圖案； 其中，前述核心層具有由複數之銅箔所構成之配線圖案與 由導電性樹脂所構成之複數的內通孔，前述配線圖案係藉 由前述內通孔做電氣連接。 8. 如申請專利範圍第1〜3項中任一項之元件內藏模組 ，係具備：由電氣絕緣材所構成之核心層、於前述核心層 之至少單面所接著之陶瓷基板(具有複數之配線圖案與內通 孔）；其中，前述核心層具有由複數之銅箔所構成之配線圖 案與由導電性樹脂所構成之複數的內通孔。 9. 如申請專利範圍第1〜3項中任一項之元件內藏模組 ，係具備：由電氣絕緣材所構成之核心層、於前述核心層 之至少單面所接著之陶瓷基板(具有複數之配線圖案與內通 孔）；其中，前述核心層具有由複數之銅箔所構成之配線圖 案與由導電性樹脂所構成之複數的內通孔，前述複數之陶 瓷基板係由不同介電係數之電介質材料所構成。 10. 如申請專利範圍第1〜3項中任一項之元件內藏模組 ，係於前述核心層之至少單面所形成之前述配線圖案之間 配置膜狀被動元件。 11. 如申請專利範圍第10項之元件內藏模組，其中， 前述膜狀被動元件係擇自由薄膜或無機質塡料與熱固性樹 脂之混合物所構成之電阻器、電容器以及電感器所構成群 3 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） 511405 A8B8C8D8 六、申請專利範圍 之至少1種。 12·如申請專利範圍第10項之元件內藏模組，其中， 前述膜狀被動元件係由至少鋁或鈦之氧化層與導電性高分 子所構成之固體電解電容器。 13· —種元件內藏模組之製造方法，其特徵在於，將至 少由無機質塡料與未硬化狀態之熱固性樹脂所構成之混合 物加工成片狀後，於前述無機質塡料與未硬化狀態之熱固 性樹脂所構成之片狀物形成貫通孔，並對前述貫通孔塡充 導電性樹脂，另外對銅箔上組裝主動元件以及/或是被動元 件，然後讓前述在貫通孔塡充有導電性樹脂之片狀物對位 重疊於前述元件組裝完成之銅箔的元件組裝面，進一步重 疊銅箔來讓前述被動元件以及/或是主動元件埋入前述片狀 物中，接著進行加熱加壓，使得前述片狀物中之熱固性樹 脂與導電性樹脂硬化，之後，將前述最外層部之銅箔加工 來形成配線圖案而做成核心層，另外於無機質塡料與未硬 化狀態之熱固性樹脂所構成之混合物片或兩面形成有接著 層之有機薄膜形成貫通孔，然後使得前述於貫通孔內塡充 有導電性樹脂之混合物片或有機薄膜與前述銅箔在前述核 心層之至少單面進行對位重疊，然後以加熱加壓來一體化 ，最後將前述銅箔加工而形成配線圖案。 14.如申請專利範圍第13項之元件內藏模組之製造方 法，其中，在前述核心層上所對位重疊之銅箱方面’係事 先於前述銅箔之上形成膜狀元件。 15· —種元件內藏模組之製造方法，其特徵在於，將至 4 ___ 度適用中國國家標準（CNS) A4規格(210 X 297公釐Γ i,L-----------------------裝...............訂...................丨線 (請先閲讀背面之注意事項再填寫本頁) 4 511405 4 A8B8C8D8 六、申請專利範圍 少由無機質塡料與未硬化狀態之熱固性樹脂所構成之混合 物加工成片狀後，於前述無機質塡料與未硬化狀態之熱固 性樹脂所構成之片狀物形成貫通孔，並對前述貫通孔塡充 導電性樹脂，另外於脫模載體之單面形成配線圖案，於前 述脫模載體之配線圖案上組裝主動元件以及/或是被動元件 ，然後讓前述在貫通孔塡充有導電性樹脂之片狀物對位重 疊於前述兀件組裝完成之具有配線圖案之前述脫模載體之 兀件組裝面’讓則述被動元件以及/或是主動元件埋入前述 片狀物中來一體化，進一步進行加熱加壓，使得前述片狀 物中之熱固性樹脂與導電性樹脂硬化，之後，將前述最外 層部之脫模載體剝離來形成核心層，另外於無機質塡料與 未硬化狀態之熱固性樹脂所構成之混合物片或兩面形成有 接著層之有機薄膜形成貫通孔，然後使得前述於貫通孔內 塡充有導電性樹脂之混合.物片或有機薄膜來與單面形成有 配線圖案之脫模載體在前述核心層之至少單面進行對位重 疊，然後以加熱加壓來一體化，最後將前述脫模載體剝離 0 16. 如申請專利範圍第15項之元件內藏模組之製造方 法，其中，於前述核心層上形成有對位重疊之配線圖案的 前述脫模載體方面，係事先於形成有前述脫模載體之配線 圖案上形成膜狀元件。 17. 如申請專利範圍第14或16項之元件內藏模組之製 造方法，其中，前述膜狀元件係擇自由薄膜或無機質塡料 與熱固性樹脂之混合物所構成之電阻器、電容器以及電感 5 _ __ ^紙張尺度適用中國國家標準（CNS)A4規格(210 x 297公^ !.------------------------f---------------IT..........................t (請先閲讀背面之注意事項再塡寫本頁) 511405 L88895 ABCD 六、申請專利範圍 器所構成群之至少1種，且前述膜狀元件係以蒸鍍法、 MO-CVD法或是厚膜印刷法中之任一方法所形成者。 18· —種元件內藏模組之製造方法，其特徵在於，將至 少由無機質塡料與未硬化狀態之熱固性樹脂所構成之混合 物加工成片狀後，於前述無機質塡料與未硬化狀態之熱固 性樹脂所構成之片狀物形成貫通孔，並對前述貫通孔塡充 導電性樹脂，另外對銅箔上組裝主動元件以及/或是被動元 件，然後讓前述在貫通孔塡充有導電性樹脂之片狀物對位 重疊於前述元件組裝完成之銅箔的元件組裝面，進一步重 疊銅箔來讓前述被動元件以及/或是主動元件埋入前述片狀 物中，接著進行加熱加壓，使得前述片狀物中之熱固性樹 脂與導電性樹脂硬化，之後，將前述最外層部之銅箔加工 來形成配線圖案而做成核心層，另外於無機質塡料與未硬 化狀態之熱固性樹脂所構成之混合物片或兩面形成有接著 層之有機薄膜形成貫通孔，然後使得前述於貫通孔內塡充 有導電性樹脂之混合物片或有機薄膜與前述銅箔在前述核 心層之至少單面進行對位重疊，接下來以加熱加壓來硬化 後，連同核心層一起形成貫通孔，最後藉由鍍銅來形成貫 通導通孔。 19.一種元件內藏模組之製造方法，其特徵在於，將至 少由無機質塡料與未硬化狀態之熱固性樹脂所構成之混合 物加工成片狀後’於前述無機質塡料與未硬化狀態之熱固 性樹脂所構成之片狀物形成貫通孔，並對前述貫通孔塡充 導電性樹脂，另外於脫模載體之單面形成配線圖案’於前 6 t紙張尺度適用中國國家標準（CNS)A4規格(210 x 297公H ' ii------------------------^--------------·，1Τ----------------t (請先閲讀背面之注意事項再塡寫本頁) 511405 SI 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 述脫模載體之配線圖案上組裝主動元件以及/或是被動元件 ’然後讓前述在貫通孔塡充有導電性樹脂之片狀物對位重 疊於前述元件組裝完成之具有配線圖案之前述脫模載體之 元件組裝面，讓前述被動元件以及/或是主動元件埋入前述 片狀物中來一體化，進一步進行加熱加壓，使得前述片狀 物中之熱固性樹脂與導電性樹脂硬化，之後，將前述最外 層部之脫模載體剝離來形成核心層，另外於無機質塡料與 未硬化狀態之熱固性樹脂所構成之混合物片或兩面形成有 接著層之有機薄膜形成貫通孔，然後使得前述於貫通孔內 塡充有導電性樹脂之混合物片或有機薄膜來與單面形成有 配線圖案之脫模載體在前述核心層之至少單面進行對位重 疊，接下來以加熱加壓來硬化後，連同核心層一起形成貫 通孔，最後藉由鍍銅來形成貫通導通孔。 20. —種元件內藏模組之製造方法，其特徵在於，將至 少由無機質塡料與未硬化狀態之熱固性樹脂所構成之混合 物加工成片狀後，於前述無機質塡料與未硬化狀態之熱固 性樹脂所構成之片狀物形成貫通孔，並對前述貫通孔塡充 導電性樹脂，另外於脫模載體之單面形成配線圖案，於前 述脫模載體之配線圖案上組裝主動元件以及/或是被動元件 ，然後讓前述在貫通孔塡充有導電性樹脂之片狀物對位重 疊於前述元件組裝完成之具有配線圖案之前述脫模載體之 元件組裝面，進一步重疊銅箔，在前述熱固性樹脂不致硬 化之溫度區間進行加熱加壓，讓前述被動元件以及/或是主 動元件埋入前述片狀物來一體化來形成核心層，然後自前 7 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） 511405 §88 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 述核心層剝離前述脫模載體，於前述剝離完成之核心層之 至少單面，將形成有至少2層之內通孔與配線圖案之陶瓷 基板重疊後加壓，並使得前述核心層中之熱固性樹脂硬化 來與前述陶瓷基板進行接著。 21.如申請專利範圍第20項之元件內藏模組之製造方 法，其中，前述具有複數之配線圖案與內通孔之陶瓷基板 ，係與核心層隔著接著層來同時積層複數片。 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐)
TW090131014A 2000-12-27 2001-12-14 Device built-in module and manufacturing method thereof TW511405B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000397728 2000-12-27

Publications (1)

Publication Number Publication Date
TW511405B true TW511405B (en) 2002-11-21

Family

ID=18862820

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090131014A TW511405B (en) 2000-12-27 2001-12-14 Device built-in module and manufacturing method thereof

Country Status (3)

Country Link
US (3) US6734542B2 (zh)
CN (1) CN1263354C (zh)
TW (1) TW511405B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8225503B2 (en) 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements

Families Citing this family (305)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111222A (ja) * 2000-10-02 2002-04-12 Matsushita Electric Ind Co Ltd 多層基板
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
EP1411553A4 (en) * 2001-07-12 2008-09-03 Hitachi Ltd ELECTRONIC CIRCUIT COMPONENT
US7151310B2 (en) * 2001-09-25 2006-12-19 Tdk Corporation Package substrate, integrated circuit apparatus, substrate unit, surface acoustic wave apparatus, and circuit device
JP2003115664A (ja) * 2001-10-05 2003-04-18 Matsushita Electric Ind Co Ltd 電圧変換モジュール
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2003332749A (ja) * 2002-01-11 2003-11-21 Denso Corp 受動素子内蔵基板、その製造方法及び受動素子内蔵基板形成用素板
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
US7349225B1 (en) 2002-10-22 2008-03-25 Odyssian Technology, Llc Multifunctional composite sandwich element with embedded electronics
JP2004146634A (ja) * 2002-10-25 2004-05-20 Murata Mfg Co Ltd 樹脂基板の製造方法、および樹脂多層基板の製造方法
US6943446B2 (en) * 2002-11-08 2005-09-13 Lsi Logic Corporation Via construction for structural support
JP2006511085A (ja) * 2002-12-20 2006-03-30 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電子デバイス及びその製造方法
DE60335074D1 (de) * 2002-12-27 2011-01-05 Panasonic Corp Kondensator und Verfahren zu dessen Herstellung, und Leiterplatte mit einem eingebauten Kondensator und Verfahren zu deren Herstellung
US6910264B2 (en) * 2003-01-03 2005-06-28 Phoenix Precision Technology Corp. Method for making a multilayer circuit board having embedded passive components
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
DE10304777B4 (de) * 2003-02-05 2006-11-23 Infineon Technologies Ag Verfahren zur Herstellung eines Chipnutzens mittels eines Hitze- und Druckprozesses unter Verwendung eines thermoplastischen Materials und Vorrichtung zur Durchführung des Verfahrens
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
US20050176209A1 (en) * 2003-02-14 2005-08-11 Rf Micro Devices, Inc. Embedded passive components
US7394663B2 (en) 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
FI20030293A (fi) * 2003-02-26 2004-08-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2005026525A (ja) * 2003-07-03 2005-01-27 Shinko Electric Ind Co Ltd 配線基板および配線基板の製造方法
US7265300B2 (en) * 2003-03-21 2007-09-04 Commscope Solutions Properties, Llc Next high frequency improvement using hybrid substrates of two materials with different dielectric constant frequency slopes
US8704359B2 (en) * 2003-04-01 2014-04-22 Ge Embedded Electronics Oy Method for manufacturing an electronic module and an electronic module
US8222723B2 (en) 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
FI115601B (fi) * 2003-04-01 2005-05-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
JP4069787B2 (ja) * 2003-04-04 2008-04-02 株式会社デンソー 多層基板およびその製造方法
JP4029759B2 (ja) * 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
WO2004100264A1 (ja) * 2003-05-09 2004-11-18 Matsushita Electric Industrial Co. Ltd. 回路素子内蔵モジュール
CN100468719C (zh) * 2003-06-03 2009-03-11 卡西欧计算机株式会社 可叠置的半导体器件及其制造方法
US6885541B2 (en) * 2003-06-20 2005-04-26 Ngk Spark Plug Co., Ltd. Capacitor, and capacitor manufacturing process
TW200507131A (en) 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
FI20031201A (fi) * 2003-08-26 2005-02-27 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli
FI20031341A (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
WO2005034231A1 (ja) * 2003-10-06 2005-04-14 Nec Corporation 電子デバイスおよびその製造方法
TWI278048B (en) * 2003-11-10 2007-04-01 Casio Computer Co Ltd Semiconductor device and its manufacturing method
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP4841806B2 (ja) * 2004-02-02 2011-12-21 新光電気工業株式会社 キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
US7342181B2 (en) * 2004-03-12 2008-03-11 Commscope Inc. Of North Carolina Maximizing capacitance per unit area while minimizing signal transmission delay in PCB
JP4342353B2 (ja) * 2004-03-17 2009-10-14 三洋電機株式会社 回路装置およびその製造方法
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
WO2005099331A1 (ja) * 2004-03-30 2005-10-20 Matsushita Electric Industrial Co., Ltd. モジュール部品およびその製造方法
JP4541753B2 (ja) * 2004-05-10 2010-09-08 新光電気工業株式会社 電子部品実装構造の製造方法
US7190594B2 (en) * 2004-05-14 2007-03-13 Commscope Solutions Properties, Llc Next high frequency improvement by using frequency dependent effective capacitance
US7980900B2 (en) * 2004-05-14 2011-07-19 Commscope, Inc. Of North Carolina Next high frequency improvement by using frequency dependent effective capacitance
US20050258533A1 (en) * 2004-05-21 2005-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting structure
JP4846572B2 (ja) * 2004-05-27 2011-12-28 イビデン株式会社 多層プリント配線板
US7441329B2 (en) * 2004-06-07 2008-10-28 Subtron Technology Co. Ltd. Fabrication process circuit board with embedded passive component
FI117814B (fi) * 2004-06-15 2007-02-28 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006041438A (ja) * 2004-07-30 2006-02-09 Shinko Electric Ind Co Ltd 半導体チップ内蔵基板及びその製造方法
US8487194B2 (en) * 2004-08-05 2013-07-16 Imbera Electronics Oy Circuit board including an embedded component
FI117812B (fi) * 2004-08-05 2007-02-28 Imbera Electronics Oy Komponentin sisältävän kerroksen valmistaminen
TWI246383B (en) * 2004-09-21 2005-12-21 Advanced Semiconductor Eng A manufacturing method of a multi-layer circuit board with embedded passive components
DE102004046227B3 (de) * 2004-09-22 2006-04-20 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten durch eine Kunststoffgehäusemasse und entsprechendes Halbleiterbauteil
WO2006035528A1 (ja) * 2004-09-29 2006-04-06 Murata Manufacturing Co., Ltd. スタックモジュール及びその製造方法
US20060068576A1 (en) * 2004-09-30 2006-03-30 Burdick William E Jr Lithography transfer for high density interconnect circuits
US7382627B2 (en) * 2004-10-18 2008-06-03 E.I. Du Pont De Nemours And Company Capacitive/resistive devices, organic dielectric laminates and printed wiring boards incorporating such devices, and methods of making thereof
JP2006120935A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
US7323762B2 (en) * 2004-11-01 2008-01-29 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating the same
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP2006165252A (ja) * 2004-12-07 2006-06-22 Shinko Electric Ind Co Ltd チップ内蔵基板の製造方法
JP4556174B2 (ja) * 2004-12-15 2010-10-06 日本電気株式会社 携帯端末機器及び放熱方法
US7515434B2 (en) * 2004-12-20 2009-04-07 Nortel Networks Limited Technique for enhancing circuit density and performance
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
KR100648634B1 (ko) * 2005-01-21 2006-11-23 삼성전자주식회사 반도체 장치의 제조 방법
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
US7135377B1 (en) * 2005-05-20 2006-11-14 Phoenix Precision Technology Corporation Semiconductor package substrate with embedded resistors and method for fabricating same
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
FI122128B (fi) * 2005-06-16 2011-08-31 Imbera Electronics Oy Menetelmä piirilevyrakenteen valmistamiseksi
JP2008544512A (ja) * 2005-06-16 2008-12-04 イムベラ エレクトロニクス オサケユキチュア 回路基板構造体およびその製造方法
JP4701942B2 (ja) * 2005-09-14 2011-06-15 Ｔｄｋ株式会社 半導体ｉｃ内蔵モジュール
US7466143B2 (en) * 2005-09-16 2008-12-16 General Electric Company Clearance measurement systems and methods of operation
CN101331605A (zh) * 2005-12-15 2008-12-24 松下电器产业株式会社 电子部件内置模块和其制造方法
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
JP2007234697A (ja) * 2006-02-28 2007-09-13 Toshiba Corp 部品内蔵プリント配線板、部品内蔵プリント配線板の製造方法および電子機器
FI20060256L (fi) 2006-03-17 2006-03-20 Imbera Electronics Oy Piirilevyn valmistaminen ja komponentin sisältävä piirilevy
JP4795067B2 (ja) * 2006-03-28 2011-10-19 ソニーケミカル＆インフォメーションデバイス株式会社 電気部品付基板の製造方法
US7592672B2 (en) * 2006-03-30 2009-09-22 Casio Computer Co., Ltd. Grounding structure of semiconductor device including a conductive paste
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
JP5168838B2 (ja) * 2006-07-28 2013-03-27 大日本印刷株式会社 多層プリント配線板及びその製造方法
KR100763345B1 (ko) 2006-08-30 2007-10-04 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US7404331B2 (en) * 2006-09-27 2008-07-29 General Electric Company Sensor assembly, transformers and methods of manufacture
JP4906462B2 (ja) * 2006-10-11 2012-03-28 新光電気工業株式会社 電子部品内蔵基板および電子部品内蔵基板の製造方法
TWI304719B (en) * 2006-10-25 2008-12-21 Phoenix Prec Technology Corp Circuit board structure having embedded compacitor and fabrication method thereof
US7505282B2 (en) * 2006-10-31 2009-03-17 Mutual-Tek Industries Co., Ltd. Laminated bond of multilayer circuit board having embedded chips
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US8193034B2 (en) * 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
KR100789529B1 (ko) * 2006-11-13 2007-12-28 삼성전기주식회사 내장형 저항을 갖는 인쇄회로기판 및 그 제조방법
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
JP4305502B2 (ja) * 2006-11-28 2009-07-29 カシオ計算機株式会社 半導体装置の製造方法
JP2008159718A (ja) * 2006-12-21 2008-07-10 Sharp Corp マルチチップモジュールおよびその製造方法、並びにマルチチップモジュールの搭載構造およびその製造方法
TWI334747B (en) * 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
TWI336226B (en) * 2007-01-25 2011-01-11 Unimicron Technology Corp Circuit board structure with capacitor embedded therein and method for fabricating the same
US9466545B1 (en) 2007-02-21 2016-10-11 Amkor Technology, Inc. Semiconductor package in package
CN101647327B (zh) * 2007-04-03 2012-04-25 住友电木株式会社 多层电路基板及半导体装置
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
JP5601751B2 (ja) * 2007-04-26 2014-10-08 スパンション エルエルシー 半導体装置
JP5215587B2 (ja) * 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
KR100816324B1 (ko) * 2007-05-23 2008-03-24 전자부품연구원 칩 내장형 인쇄회로기판 및 그 제조방법
DE102007024189A1 (de) * 2007-05-24 2008-11-27 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
KR20090010963A (ko) * 2007-06-19 2009-01-30 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 기판의 제조 방법 및 부품 내장 기판
US8177474B2 (en) * 2007-06-26 2012-05-15 General Electric Company System and method for turbine engine clearance control with rub detection
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
US7884457B2 (en) * 2007-06-26 2011-02-08 Stats Chippac Ltd. Integrated circuit package system with dual side connection
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
KR20090003880A (ko) * 2007-07-05 2009-01-12 삼성전기주식회사 매립패턴 기판 및 그 제조 방법
JP5215605B2 (ja) * 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
TWI358981B (en) * 2007-08-08 2012-02-21 Unimicron Technology Corp Method for fabricating circuit board
DE102007058094A1 (de) * 2007-12-03 2009-06-04 Robert Bosch Gmbh Verfahren zur Herstellung einer Leiterplattenschicht (Schaltungsebene) für eine insbesondere mehrschichtige Leiterplatte (keramisches Substrat)
US8039302B2 (en) * 2007-12-07 2011-10-18 Stats Chippac, Ltd. Semiconductor package and method of forming similar structure for top and bottom bonding pads
WO2009101685A1 (ja) * 2008-02-14 2009-08-20 Mitsubishi Heavy Industries, Ltd. 半導体素子モジュール及びその製造方法
KR100924559B1 (ko) * 2008-03-07 2009-11-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
TWI415528B (zh) * 2008-04-24 2013-11-11 Kinik Co 高導熱性電路載板及其製作方法
TWI453877B (zh) * 2008-11-07 2014-09-21 Advanced Semiconductor Eng 內埋晶片封裝的結構及製程
TWI512848B (zh) 2008-07-18 2015-12-11 United Test & Assembly Ct Lt 封裝結構性元件
US8334590B1 (en) * 2008-09-04 2012-12-18 Amkor Technology, Inc. Semiconductor device having insulating and interconnection layers
US7935570B2 (en) * 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US8047879B2 (en) * 2009-01-26 2011-11-01 Commscope, Inc. Of North Carolina Printed wiring boards and communication connectors having series inductor-capacitor crosstalk compensation circuits that share a common inductor
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US9355962B2 (en) * 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
TWI528514B (zh) * 2009-08-20 2016-04-01 精材科技股份有限公司 晶片封裝體及其製造方法
US8432022B1 (en) 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
KR20110059054A (ko) * 2009-11-27 2011-06-02 삼성전기주식회사 집적 수동 소자 어셈블리
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US20130050967A1 (en) * 2010-03-16 2013-02-28 Nec Corporation Functional device-embedded substrate
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5081267B2 (ja) * 2010-03-25 2012-11-28 パナソニック株式会社 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
JP5077448B2 (ja) * 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
WO2011136817A1 (en) * 2010-04-30 2011-11-03 Ddi Global Corp Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8501544B2 (en) * 2010-08-31 2013-08-06 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive material over semiconductor die and carrier to reduce die shifting during encapsulation
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8969176B2 (en) * 2010-12-03 2015-03-03 Raytheon Company Laminated transferable interconnect for microelectronic package
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8853072B2 (en) * 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US9449941B2 (en) 2011-07-07 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connecting function chips to a package to form package-on-package
WO2013037102A1 (zh) * 2011-09-13 2013-03-21 深南电路有限公司 芯片埋入基板的封装方法及其结构
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
KR20190064661A (ko) * 2011-09-22 2019-06-10 히타치가세이가부시끼가이샤 적층체, 적층판, 다층 적층판, 프린트 배선판 및 적층판의 제조 방법
WO2013047848A1 (ja) * 2011-09-30 2013-04-04 京セラ株式会社 配線基板、部品内蔵基板および実装構造体
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8629567B2 (en) 2011-12-15 2014-01-14 Stats Chippac Ltd. Integrated circuit packaging system with contacts and method of manufacture thereof
US8623711B2 (en) * 2011-12-15 2014-01-07 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
US9219029B2 (en) 2011-12-15 2015-12-22 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9613917B2 (en) 2012-03-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package (PoP) device with integrated passive device in a via
US8901730B2 (en) 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9165887B2 (en) 2012-09-10 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with discrete blocks
TWM455979U (zh) * 2012-09-21 2013-06-21 Chunghwa Prec Test Tech Co Ltd 微小間距測試載板結構
US8975726B2 (en) 2012-10-11 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. POP structures and methods of forming the same
US9391041B2 (en) 2012-10-19 2016-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out wafer level package structure
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
TWI518878B (zh) * 2012-12-18 2016-01-21 Murata Manufacturing Co Laminated type electronic device and manufacturing method thereof
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2015018979A (ja) * 2013-07-12 2015-01-29 イビデン株式会社 プリント配線板
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
KR101499721B1 (ko) * 2013-08-09 2015-03-06 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101514539B1 (ko) * 2013-08-29 2015-04-22 삼성전기주식회사 전자부품 내장기판
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9679839B2 (en) 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9373527B2 (en) 2013-10-30 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
TWI526132B (zh) * 2013-12-13 2016-03-11 Mpi Corp Correction film structure
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
WO2015125928A1 (ja) 2014-02-21 2015-08-27 三井金属鉱業株式会社 内蔵キャパシタ層形成用銅張積層板、多層プリント配線板及び多層プリント配線板の製造方法
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
JP6317629B2 (ja) * 2014-06-02 2018-04-25 株式会社東芝 半導体装置
TWI660476B (zh) * 2014-07-11 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
TWI545997B (zh) * 2014-07-31 2016-08-11 恆勁科技股份有限公司 中介基板及其製法
US9659881B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure including a substrate and a semiconductor chip with matching coefficients of thermal expansion
US9595496B2 (en) 2014-11-07 2017-03-14 Qualcomm Incorporated Integrated device package comprising silicon bridge in an encapsulation layer
DE102014118462A1 (de) * 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Semiflexible Leiterplatte mit eingebetteter Komponente
DE102014118464A1 (de) * 2014-12-11 2016-06-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplatte mit einem asymmetrischen Schichtenaufbau
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9999136B2 (en) 2014-12-15 2018-06-12 Ge Embedded Electronics Oy Method for fabrication of an electronic module and electronic module
TWI581690B (zh) * 2014-12-30 2017-05-01 恆勁科技股份有限公司 封裝裝置及其製作方法
CN104600059B (zh) * 2015-02-03 2017-06-30 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10264669B2 (en) * 2015-05-01 2019-04-16 Research Triangle Institute Flexible electronic assemblies with embedded electronic devices and methods for their fabrication
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
JP6631905B2 (ja) * 2015-07-28 2020-01-15 ローム株式会社 マルチチップモジュールおよびその製造方法
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9601423B1 (en) 2015-12-18 2017-03-21 International Business Machines Corporation Under die surface mounted electrical elements
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
TWI672768B (zh) * 2016-01-15 2019-09-21 英屬開曼群島商鳳凰先驅股份有限公司 封裝基板
KR102493463B1 (ko) * 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
EP3206229B1 (en) * 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
US9743526B1 (en) 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
US9972565B1 (en) * 2016-06-07 2018-05-15 National Technology & Engineering Solutions Of Sandia, Llc Lateral vias for connections to buried microconductors
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN110301041B (zh) * 2017-02-17 2023-07-04 株式会社村田制作所 电路模块以及电路模块的制造方法
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
EP3373714B1 (en) * 2017-03-08 2023-08-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Hybrid component carrier and method for manufacturing the same
US10763130B2 (en) * 2017-04-25 2020-09-01 Microchip Technology Incorporated Systems and methods for improved delamination characteristics in a semiconductor package
CN109004036B (zh) * 2017-06-06 2020-08-14 财团法人工业技术研究院 光电元件封装体
US10206286B2 (en) * 2017-06-26 2019-02-12 Infineon Technologies Austria Ag Embedding into printed circuit board with drilling
CN109310011B (zh) * 2017-07-26 2021-04-30 光宝科技股份有限公司 薄型化电子制品及其制造方法
KR101922884B1 (ko) 2017-10-26 2018-11-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10903136B2 (en) * 2017-11-07 2021-01-26 Tdk Taiwan Corp. Package structure having a plurality of insulating layers
US10354951B1 (en) 2018-01-16 2019-07-16 Texas Instruments Incorporated Thin film resistor with punch-through vias
TWI657721B (zh) 2018-04-02 2019-04-21 欣興電子股份有限公司 線路板、封裝結構及其製造方法
CN110349934B (zh) * 2018-04-02 2021-08-03 欣兴电子股份有限公司 线路板、封装结构及其制造方法
EP3557608A1 (en) * 2018-04-19 2019-10-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit
TWI671572B (zh) * 2018-10-22 2019-09-11 友達光電股份有限公司 顯示面板及其製造方法
WO2020153331A1 (ja) * 2019-01-24 2020-07-30 株式会社村田製作所 モジュール
US20200279814A1 (en) * 2019-02-28 2020-09-03 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
EP3709779A1 (en) * 2019-03-12 2020-09-16 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
TWI723414B (zh) * 2019-06-05 2021-04-01 矽品精密工業股份有限公司 電子封裝件及其製法
DE102020205043A1 (de) * 2020-04-21 2021-10-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung
DE102020206769B3 (de) * 2020-05-29 2021-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Mikroelektronische anordnung und verfahren zur herstellung derselben
US11581233B2 (en) * 2021-05-04 2023-02-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical circuit pattern within encapsulant of SIP module
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230027A (ja) * 1986-03-31 1987-10-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2620640B2 (ja) 1988-10-28 1997-06-18 京セラ株式会社 コンデンサー内蔵複合回路基板及びその製造方法
JPH0369191A (ja) 1989-08-08 1991-03-25 Nec Corp 電子部品内蔵の多層プリント基板
US5027253A (en) 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JP3019541B2 (ja) 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
JP2816028B2 (ja) * 1991-02-18 1998-10-27 株式会社東芝 半導体装置の製造方法
JP3094481B2 (ja) 1991-03-13 2000-10-03 松下電器産業株式会社 電子回路装置とその製造方法
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
JP2994171B2 (ja) * 1993-05-11 1999-12-27 株式会社東芝 半導体装置の製造方法および封止用部材の製造方法
JP2576018B2 (ja) 1993-06-14 1997-01-29 日東電工株式会社 半導体封止用樹脂タブレツト
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
DE69412952T2 (de) 1993-09-21 1999-05-12 Matsushita Electric Ind Co Ltd Verbindungsteil eines Schaltungssubstrats und Verfahren zur Herstellung mehrschichtiger Schaltungssubstrate unter Verwendung dieses Teils
JPH0883861A (ja) 1994-07-12 1996-03-26 Nitto Denko Corp 半導体パッケージ被覆用金属箔材料および半導体装置
JP3796791B2 (ja) 1996-01-30 2006-07-12 ソニー株式会社 回路基板構造の製造方法
TW398163B (en) 1996-10-09 2000-07-11 Matsushita Electric Ind Co Ltd The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
JP3312723B2 (ja) 1996-10-09 2002-08-12 松下電器産業株式会社 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP3726985B2 (ja) * 1996-12-09 2005-12-14 ソニー株式会社 電子部品の製造方法
CN1144155C (zh) * 1997-06-23 2004-03-31 罗姆股份有限公司 智能模块和智能卡
JP3477077B2 (ja) * 1997-07-01 2003-12-10 株式会社東芝 ネガ型感光性樹脂組成物、これを用いたパターン形成方法、および電子部品
US6160026A (en) * 1997-09-24 2000-12-12 Texaco Inc. Process for optimizing hydrocarbon synthesis
JPH11103147A (ja) 1997-09-26 1999-04-13 Toshiba Corp 回路モジュール及び回路モジュールを内蔵した電子機器
JP3375555B2 (ja) 1997-11-25 2003-02-10 松下電器産業株式会社 回路部品内蔵モジュールおよびその製造方法
US6038133A (en) 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3801341B2 (ja) 1998-02-02 2006-07-26 日立化成工業株式会社 電子部品装置
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP2000068644A (ja) 1998-08-26 2000-03-03 Matsushita Electric Works Ltd 配線板の製造方法
MY128333A (en) * 1998-09-14 2007-01-31 Ibiden Co Ltd Printed wiring board and its manufacturing method
DE60042787D1 (de) * 1999-07-16 2009-10-01 Panasonic Corp Verfahren zur Herstellung einer verpackten Halbleiteranordnung
JP3619395B2 (ja) 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8225503B2 (en) 2008-02-11 2012-07-24 Ibiden Co., Ltd. Method for manufacturing board with built-in electronic elements

Also Published As

Publication number Publication date
US20040158980A1 (en) 2004-08-19
US20020117743A1 (en) 2002-08-29
CN1263354C (zh) 2006-07-05
US6734542B2 (en) 2004-05-11
US6939738B2 (en) 2005-09-06
CN1366444A (zh) 2002-08-28
US20050230848A1 (en) 2005-10-20
US7198996B2 (en) 2007-04-03

Similar Documents

Publication Publication Date Title
TW511405B (en) Device built-in module and manufacturing method thereof
JP3547423B2 (ja) 部品内蔵モジュール及びその製造方法
TW550997B (en) Module with built-in components and the manufacturing method thereof
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
TWI242398B (en) Printed circuit board and method of manufacturing the same
TW398163B (en) The plate for heat transfer substrate and manufacturing method thereof, the heat-transfer substrate using such plate and manufacturing method thereof
CN1812689B (zh) 多层电路基板及其制造方法
TWI225762B (en) Pattern transferring material, its manufacturing method, wiring substrate manufactured by using the same
KR100935837B1 (ko) 다층 배선 기판과 그 기판을 사용한 반도체 장치 탑재기판 및 다층 배선 기판의 제조 방법
JP3312723B2 (ja) 熱伝導シート状物とその製造方法及びそれを用いた熱伝導基板とその製造方法
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
JPH11126978A (ja) 多層配線基板
JPH11220262A (ja) 回路部品内蔵モジュールおよびその製造方法
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
JP2004311788A (ja) シート状モジュールとその製造方法
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
JP2004146495A (ja) プリント配線板内蔵用チップコンデンサ及びそれを内蔵した素子内蔵基板
JP2002344106A (ja) 回路部品内蔵基板とその製造方法
JP4207517B2 (ja) 素子内蔵基板
JP2003142832A (ja) 部品内蔵モジュールおよびパッケージ部品、並びにその製造方法
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JPH09293968A (ja) 多層配線基板およびその製造方法
JP2007335584A (ja) 複合基板
JP2005079318A (ja) コネクタ内蔵モジュールとこれを用いた複合モジュール及び回路基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees