JP6787413B2 - 回路モジュールおよび回路モジュールの製造方法 - Google Patents

回路モジュールおよび回路モジュールの製造方法 Download PDF

Info

Publication number
JP6787413B2
JP6787413B2 JP2018568019A JP2018568019A JP6787413B2 JP 6787413 B2 JP6787413 B2 JP 6787413B2 JP 2018568019 A JP2018568019 A JP 2018568019A JP 2018568019 A JP2018568019 A JP 2018568019A JP 6787413 B2 JP6787413 B2 JP 6787413B2
Authority
JP
Japan
Prior art keywords
substrate
resin layer
columnar conductor
main surface
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018568019A
Other languages
English (en)
Other versions
JPWO2018150724A1 (ja
Inventor
和茂 佐藤
和茂 佐藤
淳 頭島
淳 頭島
雄也 江下
雄也 江下
伸充 天知
伸充 天知
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2018150724A1 publication Critical patent/JPWO2018150724A1/ja
Application granted granted Critical
Publication of JP6787413B2 publication Critical patent/JP6787413B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0242—Shape of an individual particle
    • H05K2201/0257—Nanoparticles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist

Description

この発明は、基板と、基板に接続され電子回路を構成している電子部品と、外部接続端子と、電子回路と外部接続端子とを接続する接続導体と、樹脂層とを備えた回路モジュールに関する。
基板と、基板に接続され電子回路を構成している電子部品と、基板に接続された金属柱と、樹脂層とを備えた回路モジュールが既に知られている。そのような回路モジュールの一例として、国際公開第ＷＯ２０１３／０３５７１４号（特許文献１）（日本国特許第５７６８８８８号に対応）に記載された回路モジュールが挙げられる。
図６は、特許文献１に記載の回路モジュール３００の断面図である。図６に示すように、回路モジュール３００は、基板３０１と、電子回路を構成している電子部品３０３ないし３０５と、金属柱３０８と、樹脂層３０９とを有する。金属柱３０８は、軸部３０８ａと、軸部３０８ａの一端に接続され、軸部３０８ａと一体となっている板状部３０８ｂとを備えている。電子部品３０３ないし３０５および軸部３０８ａの他端は、基板３０１の一方主面に接続されている。
電子部品３０３ないし３０５と金属柱３０８とは、樹脂層３０９中に包埋されている。ただし、板状部３０８ｂの、軸部３０８ａと接続されている側と対向する表面は、軸部３０８ａの延伸方向に直交する断面の面積より広く、かつ樹脂層３０９の外表面と面一となるように樹脂層３０９から露出している。すなわち、板状部３０８ｂは、回路モジュール３００における外部接続端子の役割を果たしている。また、軸部３０８ａは、電子回路と外部接続端子とを接続する接続導体の役割を果たしている。
特許文献１に記載の回路モジュール３００では、基板３０１上での電子部品の配置密度の向上による回路モジュール３００の小型化と、電子機器のマザー基板への接続時における接続信頼性の向上とを図ることができるとされている。
国際公開第ＷＯ２０１３／０３５７１４号
しかしながら、回路モジュール３００における金属柱３０８は、いわゆる金属ピンとして軸部３０８ａと板状部３０８ｂとが最初から一体に製造されたものとなっている。そのため、回路モジュール３００の外部接続端子の位置は、基板３０１上における金属柱３０８の位置に制限される。すなわち、外部接続端子のレイアウトの自由度が低い。
また、特許文献１における基板３０１上への金属柱３０８の接続は、不図示の支持体に金属柱３０８が立設するように一旦貼り付けてから、基板３０１上へ金属柱３０８を転写することにより行なわれる。すなわち、軸部３０８ａは、転写時の荷重印加に耐えられる程度には太くなければならない。さらに、細い軸部３０８ａを確実に所定の位置に転写するためには、転写を行なう装置系に極めて高い位置精度が要求される。上記の要求から、特許文献１に記載の回路モジュール３００の構造では、小型化が困難となっている。
そこで、この発明の目的は、外部接続端子のレイアウトの自由度が高く、かつ小型化を進めることができる回路モジュールを提供することである。
この発明では、外部接続端子および電子回路と外部接続端子とを接続する接続導体の形状についての改良が図られる。
この発明は、まず回路モジュールに向けられる。
この発明に係る回路モジュールは、基板と、電子部品と、複数の接続導体と、複数の外部接続端子と、樹脂層とを備えている。基板の一方主面には、第１の配線パターンが設けられている。電子部品は、第１の電子部品を含んでいる。第１の電子部品は、第１の配線パターンに接続され、第１の配線パターンと共に第１の電子回路を構成している。複数の接続導体は、各々第１の電子回路と複数の外部接続端子のうちの１つとを接続している。複数の接続導体のうちの少なくとも１つは、基板の一方主面の法線方向に延伸する第１の柱状導体と、基板の一方主面に平行な方向に延伸する板状導体とを含んでいる。
第１の柱状導体の一端は、第１の配線パターンまたは第１の電子部品に接続され、第１の柱状導体の他端は、板状導体に接続されている。複数の外部接続端子のうちの少なくとも１つは、基板の一方主面の法線方向に延伸する第２の柱状導体である。
樹脂層は、基板の一方主面上に設けられている第１の樹脂層と、第１の樹脂層上に設けられている第２の樹脂層とを含んでいる。第１の電子部品と第１の柱状導体とは、第１の樹脂層に包埋されている。板状導体と第２の柱状導体とは、第２の樹脂層に包埋されている。第１の柱状導体の、基板の一方主面の法線方向に直交する断面積は、第２の柱状導体の、基板の一方主面の法線方向に直交する断面積より小さい。
上記の回路モジュールでは、第１の柱状導体の断面積は、第２の柱状導体の断面積より小さい。したがって、基板の一方主面上における第１の電子部品および第１の柱状導体の配置密度が高くなっている。すなわち、回路モジュールの小型化が図られている。加えて、第２の柱状導体の断面積は、第１の柱状導体の断面積より大きいため、電子機器のマザー基板への接続時における接続信頼性の向上も図られている。
さらに、上記の回路モジュールでは、外部接続端子である第２の柱状導体に至る接続導体のうちの少なくとも１つは、基板の一方主面の法線方向に延伸する第１の柱状導体と、基板の一方主面に平行な方向に延伸する板状導体とを含んでいる。したがって、第２の柱状導体の一端が第１の柱状導体と第２の柱状導体とが同一の軸線を共有しないような位置で板状導体に接続されている場合、外部接続端子のレイアウトの自由度が高くなっている。外部接続端子のレイアウトは、板状導体の長さ、延伸方向および形状と、板状導体に対する第２の柱状導体の接続位置によって、自由に変更され得る。
なお、第１の柱状導体を形成する方法としては、例えばインクジェット法により成形体を作製した後に、焼結させる方法が挙げられるが、これに限られない。
この発明に係る回路モジュールは、以下の特徴を備えることが好ましい。すなわち、板状導体と第２の柱状導体とは、同一の材料で、一体の部材として形成されている。
上記の回路モジュールでは、板状導体および第２の柱状導体が異種材料の接合による界面を生成することなく、一体の部材として形成されている。したがって、両者が強固に接続されており、界面の生成による電気抵抗の増加がない。なお、板状導体と第２の柱状導体とを一体の部材として形成する方法としては、前述のように例えばインクジェット法により成形体を作製した後に、焼結させる方法が挙げられるが、これに限られない。
この発明に係る回路モジュールの好ましい実施形態は、以下の特徴を備えることが好ましい。すなわち、第１の柱状導体と板状導体と第２の柱状導体とは、同一の材料で、一体の部材として形成されている。そして、第１の柱状導体は、第１の配線パターンまたは第１の電子部品に直接接続されている。
上記の回路モジュールでは、第１の柱状導体、板状導体および第２の柱状導体が異種材料の接合による界面を生成することなく、一体の部材として形成されている。また、第１の柱状導体が、第１の配線パターン上または第１の電子部品上に、はんだまたは導電性接着剤などを介さず直接形成されている。すなわち、第１の配線パターンまたは第１の電子部品、第１の柱状導体、板状導体および第２の柱状導体とが強固に接続されている。
したがって、第１の配線パターンまたは第１の電子部品から第２の柱状導体までの電気抵抗が、低く抑えられている。なお、上記の各構成要素を一体の部材として形成し、第１の配線パターンまたは第１の電子部品に直接接続する方法は、前述のようにインクジェット法により成形体を作製した後に、焼結させる方法が挙げられるが、これに限られない。
この発明に係る回路モジュールおよびその好ましい実施形態は、以下の特徴を備えることが好ましい。すなわち、基板は、他方主面に第２の配線パターンが設けられている。電子部品は、第２の電子部品をさらに含んでいる。第２の電子部品は、第２の配線パターンに接続され、第２の配線パターンと共に第２の電子回路を構成している。樹脂層は、基板の他方主面上に設けられている第３の樹脂層をさらに含んでいる。第２の電子部品は、第３の樹脂層に包埋されている。
上記の回路モジュールでは、基板の他方主面側に第２の電子回路が構成されることで、より高性能化が図られている。
また、この発明は、回路モジュールの製造方法にも向けられる。
この発明に係る回路モジュールの製造方法は、基板と、電子部品と、複数の接続導体と、複数の外部接続端子と、樹脂層とを備えた回路モジュールの製造方法である。基板の一方主面には、第１の配線パターンが設けられている。電子部品は、第１の電子部品を含んでいる。
複数の接続導体のうちの少なくとも１つは、基板の一方主面の法線方向に延伸する第１の柱状導体と、基板の一方主面に平行な方向に延伸する板状導体とを含んでいる。複数の外部接続端子のうちの少なくとも１つは、基板の一方主面の法線方向に延伸する第２の柱状導体である。第１の柱状導体の、基板の一方主面の法線方向に直交する断面積は、第２の柱状導体の、基板の一方主面の法線方向に直交する断面積より小さい。樹脂層は、第１の樹脂層と、第２の樹脂層とを含んでいる。そして、この発明に係る回路モジュールの製造方法は、以下の第１ないし第７の工程を備えている。
第１の工程は、基板および第１の電子部品を含む電子部品が準備または作製される工程である。第２の工程は、第１の配線パターンと共に第１の電子回路を構成するように、第１の電子部品が第１の配線パターンに接続される工程である。第３の工程は、第１の柱状導体が形成される工程である。第１の柱状導体の形成は、金属ナノ粒子を含む導電性インクを用いたインクジェット法により作製された成形体が焼成されることにより行なわれる。その際、第１の柱状導体の一端は、第１の配線パターンまたは第１の電子部品に直接接続される。
第４の工程は、第１の配線パターン、第１の電子部品および第１の柱状導体が第１の樹脂層中に包埋される工程である。第１の樹脂層は、基板の一方主面上に形成される。その際、第１の柱状導体の他端は、第１の樹脂層の表面から露出される。ここで、包埋とは、対象物が全て樹脂層によって被覆されている状態のみならず、上記のように対象物の大部分が樹脂層内にあり、一部が樹脂層から露出している状態も含む概念である。
第５の工程は、板状導体が第１の樹脂層の表面に形成される工程である。板状導体の形成は、金属ナノ粒子を含む導電性インクを用いたインクジェット法により作製された成形体が焼成されることにより行なわれる。その際、板状導体は、第１の柱状導体の他端に接続される。第６の工程は、第２の柱状導体が形成される工程である。第２の柱状導体の形成は、金属ナノ粒子を含む導電性インクを用いたインクジェット法により作製された成形体が焼成されることにより行なわれる。
第７の工程は、板状導体および第２の柱状導体が第２の樹脂層中に包埋される工程である。第２の樹脂層は、第１の樹脂層の表面上に形成される。その際、第２の柱状導体の他端は、第２の樹脂層の表面から露出される。ここで、包埋とは、前述の概念を指す。
上記の回路モジュールの製造方法では、断面積が第２の柱状導体より小さい第１の柱状導体がインクジェット法により形成される。すなわち、基板の一方主面上における第１の電子部品および第１の柱状導体の配置密度および配置精度を高くすることができる。したがって、回路モジュールの小型化を図ることができる。
この発明に係る回路モジュールの製造方法は、以下の特徴を備えることが好ましい。すなわち、基板の他方主面には、第２の配線パターンがさらに設けられている。電子部品は、第２の電子部品をさらに含んでいる。樹脂層は、第３の樹脂層をさらに含んでいる。
この発明に係る回路モジュールの製造方法の好ましい実施形態における第１の工程は、基板および第１の電子部品ならびに第２の電子部品を含む電子部品が準備または作製される工程である。そして、この発明に係る回路モジュールの製造方法の好ましい実施形態は、以下の第８および第９の工程をさらに備えている。
第８の工程は、第２の配線パターンと共に第２の電子回路を構成するように、第２の電子部品が第２の配線パターンに接続される工程である。第９の工程は、第２の配線パターンおよび第２の電子部品が第３の樹脂層中に包埋される工程である。第３の樹脂層は、基板の他方主面上に形成される。ここで、包埋とは、前述の概念を指す。
上記の回路モジュールの製造方法では、基板の他方主面側に第２の電子回路が構成され、より高性能化が図られた回路モジュールを製造することができる。
この発明に係る回路モジュールでは、板状導体の長さ、延伸方向および形状によって、第２の柱状導体の配置が自由に変更され得る。すなわち、外部接続端子のレイアウトの自由度が高くなっている。また、基板の一方主面上における第１の電子部品および第１の柱状導体の配置密度が高くなっている。すなわち、回路モジュールの小型化が図られている。
この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の外観図（底面図）である。 図１ＡにおけるＩＢ−ＩＢ線に関する矢視断面図である。 この発明に係る回路モジュールの第１の実施形態の変形例である回路モジュール１００Ａの断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、製造工程の一部を模式的に説明するための第１の断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、製造工程の一部を模式的に説明するための第２の断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、製造工程の一部を模式的に説明するための第３の断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、製造工程の一部を模式的に説明するための第４の断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、製造工程の一部を模式的に説明するための第５の断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、製造工程の一部を模式的に説明するための第６の断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、製造工程の一部を模式的に説明するための第７の断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、製造工程の一部を模式的に説明するための第８の断面図である。 この発明に係る回路モジュールの第２の実施形態である回路モジュール２００について、基板１の一方主面の法線方向で、第２の樹脂層１２側から見た外観図（底面図）である。 図４ＡにおけるＩＶＢ−ＩＶＢ線に関する矢視断面図である。 回路モジュール２００の製造方法の一例の、一部の工程を説明するための第１の断面図である。 回路モジュール２００の製造方法の一例の、一部の工程を説明するための第２の断面図である。 回路モジュール２００の製造方法の一例の、一部の工程を説明するための第３の断面図である。 回路モジュール２００の製造方法の一例の、一部の工程を説明するための第４の断面図である。 背景技術の回路モジュールの断面図である。
以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。この発明が適用される回路モジュールとしては、例えば無線ＬＡＮモジュールなどの通信モジュール、アンテナスイッチモジュール、および電源モジュールなどの高周波用回路モジュールが挙げられるが、これに限られるものではない。
− 回路モジュールの第１の実施形態 −
この発明に係る回路モジュールの第１の実施形態について、図１Ａないし図３Ｂを用いて説明する。なお、図面は、要部のみを示すものであり、要部以外については簡略化のため言及および図示を省略している。また、以後の図面についても、同様に要部のみを示す。
また、図面において、回路モジュールおよび各構成要素の構成および形態は模式的なものである。すなわち、以後で用いる図面は、たとえ実際の回路モジュールの構成および形態と異なる部分があったとしても、本質的な面で実際の回路モジュールを表すものと言うことができる。
＜回路モジュールの構造＞
図１Ａ〜図１Ｂは、この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の構造について説明した図面である。図１Ａは、基板１の一方主面の法線方向で、第２の樹脂層１２側から見た外観図（底面図）である。図１Ｂは、図１ＡにおけるＩＢ−ＩＢ線に関する矢視断面図である。
この発明に係る回路モジュール１００は、基板１と、第１の電子部品３〜６と、金属ピン７と、複数の接続導体８と、第１の樹脂層９と、配線導体１０と、複数の第２の柱状導体１１と、第２の樹脂層１２とを備えている。
基板１は、例えば絶縁層が低温焼結セラミック材料であるセラミック多層基板である。なお、基板１の種類はこれに限られず、例えば絶縁層がガラスなどの織布または不織布と、エポキシ樹脂などの絶縁性の樹脂とを含んでなる複合材料である、いわゆるガラスエポキシ基板などであってもよい。基板１の一方主面には、第１の配線パターン２が設けられている。第１の配線パターン２は、例えばＣｕなどの金属材料を用いて形成されている。ただし、第１の配線パターン２の材質は任意であり、これに限られない。
第１の電子部品３〜６は、例えば積層コンデンサ、積層インダクタ、各種フィルタおよび各種ＩＣのような電子部品である。第１の電子部品３〜６は、例えばＳｎ−Ａｇ−Ｃｕ系のＰｂフリーはんだのような接合材料Ｓを用いて第１の配線パターン２に接続され、第１の配線パターン２と共に不図示の第１の電子回路を構成している。
複数の接続導体８は、各々第１の電子回路と外部接続端子である第２の柱状導体１１のうちの１つとを接続している。複数の接続導体および第２の柱状導体１１は、例えばＣｕ、Ｃｕ合金、ＡｇおよびＡｇ合金などの中から選ばれる金属材料を用いて形成されている。
金属ピン７も、同様に第１の電子回路と外部接続端子である第２の柱状導体１１とを接続している。金属ピン７は、例えばＳｎ−Ａｇ−Ｃｕ系のＰｂフリーはんだのような接合材料Ｓを用いて第１の配線パターン２に接続されている。なお、金属ピン７は、回路モジュールの構成によっては用いられない場合もある。金属ピン７は、上記と同様の金属材料を用いて予め形成されたものである。ただし、複数の接続導体８、金属ピン７および第２の柱状導体１１の材質は任意であり、これらに限られない。
複数の接続導体８のうちの少なくとも１つは、第１の柱状導体８ａと板状導体８ｂとを含んでいる。第１の柱状導体８ａは、基板１の一方主面の法線方向に延伸している。板状導体８ｂは、基板１の一方主面に平行な方向に延伸している。第２の柱状導体１１は、外部接続端子となっており、基板１の一方主面の法線方向に延伸している。なお、回路モジュール１００には、前述の配線導体１０が含まれている。配線導体１０は、板状導体８ｂと同一平面上に配置されており、基板１の一方主面に平行な方向となるように延伸している。ただし、配線導体１０は、回路モジュールの構成によっては用いられない場合もある。
第１の柱状導体８ａの一端は、第１の配線パターン２または第１の電子部品４および６に接続されている。第１の電子部品４においては、第１の柱状導体８ａの一端は、電子部品素体に接続されている。また、第１の電子部品６においては、第１の柱状導体８ａの一端は、外部接続端子に接続されている。そして、第１の柱状導体８ａの他端は、板状導体８ｂに接続されている。
図１Ｂでは図示されていないが、第１の柱状導体８ａの一端の面積は、他端の面積より広くなっており、第１の柱状導体８ａは、細長い円錐台のような形状となっている。また、第２の柱状導体１１の一端の面積は、他端の面積より広くなっており、第２の柱状導体１１も、円錐台のような形状となっている。
回路モジュール１００では、第１の柱状導体８ａと板状導体８ｂと第２の柱状導体１１とは、同一の材料で、一体の部材として形成されている。そして、第１の柱状導体８ａは、第１の配線パターン２または第１の電子部品４および６に直接接続されている。ここで、第１の柱状導体８ａと第１の配線パターン２または第１の電子部品４および６とが直接接続されているとは、前述したようにはんだまたは導電性接着剤などの接合材料を用いずに両者が接続されていることを指す。
第１の電子部品３〜６と第１の柱状導体８ａとは、第１の樹脂層９に包埋されている。板状導体８ｂと第２の柱状導体１１とは、第２の樹脂層１２に包埋されている。第１の樹脂層９は、基板１の一方主面上に設けられている。第２の樹脂層１２は、第１の樹脂層上に設けられている。第１の樹脂層９および第２の樹脂層１２は、フィラーとしてガラス材料やシリカなどを分散させた樹脂材料を用いて形成されている。ただし、樹脂材料単体で第１の樹脂層９および第２の樹脂層１２が形成されていてもよい。第１の樹脂層９と第２の樹脂層１２とは、同一の、または異なる樹脂材料のどちらを用いて形成されていてもよい。
そして、第１の柱状導体８ａの、基板１の一方主面の法線方向に直交する断面積は、第２の柱状導体１１の、基板１の一方主面の法線方向に直交する断面積より小さくなっている。
回路モジュール１００では、基板１の一方主面上における第１の電子部品３〜６、および第１の柱状導体８ａの配置密度が高くなっており、回路モジュール１００の小型化が図られている。加えて、第１の柱状導体８ａの断面積に比べて第２の柱状導体１１の断面積がより大きいため、回路モジュール１００の、電子機器のマザー基板への接続時における接続信頼性の向上も図られている。
また、回路モジュール１００では、第２の柱状導体１１の一端が第１の柱状導体８ａと第２の柱状導体１１とが同一の軸線を共有しないような位置で板状導体に接続されている場合、外部接続端子のレイアウトの自由度が高くなっている。すなわち、外部接続端子のレイアウトは、板状導体８ｂの長さ、延伸方向および形状と、板状導体８ｂに対する第２の柱状導体１１の接続位置によって、自由に変更され得る。
板状導体８ｂは、上記のように基板１の一方の主面に平行な配線として機能している。一方、例えば第１の電子部品５がＩＣであり、電子機器のマザー基板からのノイズを遮断したい場合が考えられる。その場合、図１Ｃに示される第１の実施形態の変形例である回路モジュール１００Ａのように、基板１の一方主面の法線方向から見たときに、板状導体８ｂの１つが、第１の電子部品５を被覆するように形成される。このようにすることで、板状導体８ｂの１つをシールドとして機能させることができる。
また、第１の柱状導体８ａ、板状導体８ｂおよび第２の柱状導体１１が一体の部材として形成されているため、それぞれが強固に接続されている。そして、第１の柱状導体８ａが第１の配線パターン２または第１の電子部品６に接続されている場合、第１の配線パターン２または第１の電子部品６から第２の柱状導体１１までの電気抵抗が低く抑えられている。また、第１の電子部品４がＩＣのような動作中の発熱量の大きい電子部品である場合、第１の電子部品４の電子部品素体に接続されている第１の柱状導体８ａは、サーマルビアとしての機能を果たしている。
なお、第１の柱状導体８ａと板状導体８ｂと第２の柱状導体１１とは、上記の回路モジュール１００のように、同一の材料で、一体の部材として形成されていなくてもよい。例えば、板状導体８ｂと第２の柱状導体１１とが、同一の材料で、一体の部材として形成されていてもよい。例えば、断面積が第２の柱状導体１１より小さく、長さが長くなる第１の柱状導体８ａは、電気抵抗率のより低いＡｇを用いて形成され、第２の柱状導体１１は、Ｃｕを用いて形成されていてもよい。
逆に、長さの長い第１の柱状導体８ａは、第１の樹脂層９に包埋される際に樹脂の流動圧力などによって破壊されないように、強度の高いＣｕを用いて形成され、長さの短い第２の柱状導体１１は、Ａｇを用いて形成されていてもよい。さらに、第１の柱状導体８ａと板状導体８ｂと第２の柱状導体１１とが、全て別の材料で形成されていてもよい。
この場合、板状導体８ｂおよび第２の柱状導体１１が一体の部材として形成されていることで、両者が強固に接続されており、界面の生成による電気抵抗の増加がない。また、第１の柱状導体８ａに係る電気抵抗がより小さくなっている。
＜回路モジュールの製造方法＞
図２Ａ〜図２Ｆおよび図３Ａ〜図３Ｂは、この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の製造方法の一例について説明した図面である。図２Ａ〜図２Ｆ、ならびに図３Ａおよび図３Ｂは、回路モジュール１００の製造方法の一例において順次行われる各工程の要部をそれぞれ模式的に表す断面図である。なお、図２Ａ〜図２Ｆおよび図３Ａ〜図３Ｂの各図は、図１ＡにおけるＩＢ−ＩＢ線に関する矢視断面図（図１Ｂ参照）に相当する。
図２Ａは、基板１および第１の電子部品３〜６を含む電子部品が作製または準備される工程（第１の工程）を示す断面図である。この回路モジュール１００の製造方法においては、各工程は基板１が集合基板１Ｍの状態で行われる。なお、各工程が基板１の状態で行われていてもよい。すなわち、後述する切断工程は、この発明における必須の工程ではない。集合基板１Ｍの一方主面上には、第１の配線パターン２が設けられている。また、回路モジュール１００には、金属ピン７も含まれているため、第１の工程で金属ピン７も作製または準備される。
図２Ｂは、第１の配線パターン２と共に不図示の第１の電子回路を構成するように、第１の電子部品３〜６および金属ピン７が第１の配線パターン２に接続される工程（第２の工程）を示す断面図である。第１の電子部品３〜６および金属ピン７の一端は、前述の接合材料Ｓを用いて、所定の第１の電子回路を構成するように、集合基板１Ｍの一方主面上の第１の配線パターン２に接続される。
図２Ｃは、第１の柱状導体８ａが形成される工程（第３の工程）である。第１の柱状導体８ａの形成は、Ｃｕナノ粒子を含む導電性インクを用いたインクジェット法により作製された成形体を、例えば１５０℃程度の温度で焼結させることにより行なわれる。その際、第１の柱状導体８ａは、集合基板１Ｍの一方主面の法線方向に延伸するように形成される。
また、第１の柱状導体８ａの一端は、第１の配線パターン２または第１の電子部品４および６に直接接続される。図２Ｃでは図示されていないが、第１の柱状導体８ａの一端の面積は、他端の面積より広くなっており、第１の柱状導体８ａは、細長い円錐台のような形状となっている。前述したように、第１の柱状導体８ａの材質は、Ｃｕ以外の金属材料でもよい。
図２Ｄは、第１の配線パターン２、第１の電子部品３〜６、金属ピン７および第１の柱状導体８ａが、第１の樹脂層９中に包埋される工程（第４の工程）である。この回路モジュール１００の製造方法における第４の工程は、基板１が集合基板１Ｍの状態で、第１の集合樹脂層９Ｍにより上記の構成要素を包埋することにより行われる。第１の集合樹脂層９Ｍは、前述の樹脂材料を集合基板１Ｍの一方主面上に塗工、硬化させることにより形成される。
その際、第１の柱状導体８ａの他端および金属ピン７の他端は、第１の集合樹脂層９Ｍの表面から露出される。第１の柱状導体８ａの他端および金属ピン７の他端は、それらの高さ位置に合わせて第１の集合樹脂層９Ｍが集合基板１Ｍの一方主面上に形成されることで露出されるようにしてもよい。また、それらが被覆される程度に第１の集合樹脂層９Ｍが集合基板１Ｍの一方主面上に形成された後、第１の集合樹脂層９Ｍが研磨されることにより露出されるようにしてもよい。
図２Ｅは、板状導体８ｂが第１の集合樹脂層９Ｍの表面に形成される工程（第５の工程）である。板状導体８ｂの形成は、Ｃｕナノ粒子を含む導電性インクを用いたインクジェット法により作製された成形体が焼成されることにより行なわれる。その際、板状導体８ｂは、集合基板１Ｍの一方主面に平行な方向に延伸するように形成される。また、板状導体８ｂは、第１の柱状導体８ａの他端に接続される。
板状導体８ｂの形成は、例えばＣｕナノ粒子を含む導電性ペーストのスクリーン印刷またはマスク印刷により行なわれていもよい。前述したように、板状導体８ｂの材質は、Ｃｕ以外の金属材料でもよい。
図２Ｆは、第２の柱状導体１１が形成される工程（第６の工程）である。第２の柱状導体１１の形成は、Ｃｕナノ粒子を含む導電性インクを用いたインクジェット法により作製された成形体が焼成されることにより行なわれる。図２Ｆでは図示されていないが、第２の柱状導体１１の一端の面積は、他端の面積より広くなっており、第２の柱状導体１１も、円錐台のような形状となっている。
また、第２の柱状導体１１の形成は、例えばＣｕナノ粒子を含む導電性ペーストのスクリーン印刷またはマスク印刷により行なわれてもよい。前述したように、板状導体８ｂの材質は、Ｃｕ以外の金属材料でもよい。
図３Ａは、板状導体８ｂおよび第２の柱状導体１１が第２の樹脂層１２中に包埋される工程（第７の工程）である。この回路モジュール１００の製造方法における第７の工程は、基板１が集合基板１Ｍの状態で、第２の集合樹脂層１２Ｍにより上記の構成要素を包埋することにより行われる。第２の集合樹脂層１２Ｍは、前述の樹脂材料を第１の集合樹脂層９Ｍの表面上に塗工、硬化させることにより形成される。その際、第２の柱状導体１１の他端は、第２の集合樹脂層１２Ｍの表面から露出される。第２の柱状導体１１の他端の露出の仕方は、第４の工程と同様である。
この回路モジュール１００の製造方法では、この工程までで回路モジュール１００の集合体１００Ｍが製造される。なお、各工程が基板１の状態で行われている場合は、この工程までで回路モジュール１００が完成する。すなわち、後述する切断工程は行なわれない。
図３Ｂは、回路モジュール１００の集合体１００Ｍが切断され、回路モジュール１００に個片化される工程（切断工程）である。集合体１００Ｍの切断は、例えばダイシングソーを用いて行なわれる。この回路モジュール１００の製造方法では、この工程までで回路モジュール１００が完成する。
この回路モジュール１００の製造方法では、断面積が第２の柱状導体１１より小さい第１の柱状導体８ａがインクジェット法により形成される。すなわち、基板１の一方主面上における第１の電子部品３〜６および第１の柱状導体８ａの配置密度および配置精度を高くすることができる。したがって、回路モジュール１００の小型化を図ることができる。
− 回路モジュールの第２の実施形態 −
この発明に係る回路モジュールの第２の実施形態について、図４Ａ〜図４Ｂおよび図５Ａ〜図５Ｄを用いて説明する。
＜回路モジュールの構造＞
図４Ａ〜図４Ｂは、この発明に係る回路モジュールの第２の実施形態である回路モジュール２００の構造について説明した図面である。図４Ａは、基板１の一方主面の法線方向で、第２の樹脂層１２側から見た外観図（底面図）である。図４Ｂは、図４ＡにおけるＩＶＢ−ＩＶＢ線に関する矢視断面図である。
回路モジュール２００は、基板１の他方主面側に第２の電子回路が構成され、第２の電子回路に係る構成要素が第３の樹脂層に包埋されていることが前述の回路モジュール１００と異なっている。それ以外の構成要素については、回路モジュール１００と同様であるため、ここではそれらについてのさらなる説明を省略する。
この発明に係る回路モジュール２００は、前述の回路モジュール１００の構成要素に加えて、第２の電子部品１４〜１８と、第３の樹脂層１９とを備えている。
基板１は、前述したようにセラミック多層基板またはガラスエポキシ基板などである。基板１の一方主面には、第１の配線パターン２が設けられ、他方主面には第２の配線パターン１３が設けられている。第２の配線パターン１３は、第１の配線パターン２と同様に、例えばＣｕなどの金属材料を用いて形成されている。ただし、第２の配線パターン１３の材質は任意であり、これに限られない。
第２の電子部品１４〜１８も、第１の電子部品３〜６と同様に、例えば積層コンデンサ、積層インダクタ、各種フィルタおよび各種ＩＣのような電子部品である。第２の電子部品１４〜１８は、例えばＳｎ−Ａｇ−Ｃｕ系のＰｂフリーはんだのような接合材料Ｓを用いて第２の配線パターン１３に接続され、第２の配線パターン１３と共に不図示の第２の電子回路を構成している。
第２の電子部品１４〜１８は、第３の樹脂層１９に包埋されている。第３の樹脂層１９は、基板１の他方主面上に設けられている。第３の樹脂層１９は、第１の樹脂層９および第２の樹脂層１２と同様に、フィラーとしてガラス材料やシリカなどを分散させた樹脂材料を用いて形成されている。ただし、樹脂材料単体で第３の樹脂層１９が形成されていてもよい。第１の樹脂層９と第２の樹脂層１２と第３の樹脂層とは、同一の、または異なる樹脂材料のどちらを用いて形成されていてもよい。
回路モジュール２００は、基板１の他方主面側に第２の電子回路が構成されることで、より高性能化が図られている。
＜回路モジュールの製造方法＞
図５Ａ〜図５Ｄは、この発明に係る回路モジュールの第２の実施形態である回路モジュール２００の製造方法の一例について説明した図面である。図５Ａ〜図５Ｄは、回路モジュール２００の製造方法の一例において順次行われる各工程の要部で、回路モジュール１００の製造方法と異なる工程をそれぞれ模式的に表す断面図である。それ以外の工程については、回路モジュール１００の製造方法と同様であるため、ここではそれらについてのさらなる説明を省略する。
なお、図５Ａ〜図５Ｄの各図は、図４ＡにおけるＩＶＢ−ＩＶＢ線に関する矢視断面図（図４Ｂ参照）に相当する。
図５Ａは、基板１、第１の電子部品３〜６、金属ピン７および第２の電子部品１４〜１８を含む電子部品が作製または準備される工程（第１の工程）を示す断面図である。この回路モジュール２００の製造方法においては、回路モジュール１００の製造方法と同様に、各工程は基板１が集合基板１Ｍの状態で行われる。各工程が基板１の状態で行われていてもよいことも、回路モジュール１００の製造方法と同様である。集合基板１Ｍの一方主面上には第１の配線パターン２が設けられており、他方主面上には第２の配線パターン１３が設けられている。
図５Ｂは、第２の配線パターン１３と共に不図示の第２の電子回路を構成するように、第２の電子部品１４〜１８が第２の配線パターン１３に接続される工程（第８の工程）を示す断面図である。第２の電子部品１４〜１８の一端は、前述の接合材料Ｓを用いて、所定の第２の電子回路を構成するように、集合基板１Ｍの他方主面上の第２の配線パターン１３に接続される。
図５Ｃは、第２の配線パターン１３および第２の電子部品１４〜１８が、第３の樹脂層１９中に包埋される工程（第９の工程）である。この回路モジュール２００の製造方法における第９の工程は、基板１が集合基板１Ｍの状態で、第３の集合樹脂層１９Ｍにより上記の構成要素を包埋することにより行われる。第３の集合樹脂層１９Ｍは、前述の樹脂材料を集合基板１Ｍの他方主面上に塗工、硬化させることにより形成される。
この回路モジュール２００の製造方法では、この工程までで回路モジュール２００の集合体２００Ｍが製造される。なお、各工程が基板１の状態で行われている場合は、この工程までで回路モジュール２００が完成する。すなわち、後述する切断工程は行なわれない。
図５Ｄは、回路モジュール２００の集合体２００Ｍが切断され、回路モジュール２００に個片化される工程（切断工程）である。集合体２００Ｍの切断は、例えばダイシングソーを用いて行なわれる。この回路モジュール２００の製造方法では、この工程までで回路モジュール２００が完成する。
この回路モジュール２００の製造方法では、基板１の他方主面側に第２の電子回路が構成され、より高性能化が図られた回路モジュール２００を製造することができる。
なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。また、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
１ 基板、２ 第１の配線パターン、３〜６ 第１の電子部品、７ 金属ピン、８ 接続導体、８ａ 第１の柱状導体、８ｂ 板状導体、９ 第１の樹脂層、１０ 配線導体、１１ 第２の柱状導体、１２ 第２の樹脂層、１３ 第２の配線パターン、１４〜１８ 第２の電子部品、１９ 第３の樹脂層、１００，２００ 回路モジュール、Ｓ 接合材料。

Claims (5)

  1. 基板と、電子部品と、複数の接続導体と、複数の外部接続端子と、樹脂層とを備えた回路モジュールであって、
    前記基板の一方主面には、第１の配線パターンが設けられており、
    前記電子部品は、前記第１の配線パターンに接続され、前記第１の配線パターンと共に第１の電子回路を構成している第１の電子部品を含んでおり、
    前記複数の接続導体は、各々前記第１の電子回路と前記複数の外部接続端子のうちの１つとを接続しており、
    前記複数の接続導体のうちの少なくとも１つは、前記基板の一方主面の法線方向に延伸する第１の柱状導体と、前記基板の一方主面に平行な方向に延伸する板状導体とを含んでおり、
    前記第１の柱状導体の一端は、前記第１の配線パターンまたは前記第１の電子部品に接続され、前記第１の柱状導体の他端は、前記板状導体に接続されており、
    前記複数の外部接続端子のうちの少なくとも１つは、前記基板の一方主面の法線方向に延伸する第２の柱状導体であり、
    前記樹脂層は、前記基板の一方主面上に設けられている第１の樹脂層と、前記第１の樹脂層上に設けられている第２の樹脂層とを含んでおり、
    前記第１の電子部品と前記第１の柱状導体とは、前記第１の樹脂層に包埋され、前記板状導体と前記第２の柱状導体とは、前記第２の樹脂層に包埋されており、
    前記第１の柱状導体の、前記基板の一方主面の法線方向に直交する断面積は、前記第２の柱状導体の、前記基板の一方主面の法線方向に直交する断面積より小さく、
    前記第１の柱状導体と前記板状導体と前記第２の柱状導体とは、同一の材料で、一体の部材として形成されており、
    前記第１の柱状導体は、前記第１の配線パターンまたは前記第１の電子部品に導電性接着剤を用いずに直接接続されていることを特徴とする、回路モジュール。
  2. 前記基板は、他方主面に第２の配線パターンがさらに設けられており、
    前記電子部品は、前記第２の配線パターンに接続され、前記第２の配線パターンと共に第２の電子回路を構成している第２の電子部品をさらに含んでおり、
    前記樹脂層は、前記基板の他方主面上に設けられている第３の樹脂層をさらに含んでおり、
    前記第２の電子部品は、前記第３の樹脂層に包埋されていることを特徴とする、請求項１に記載の回路モジュール。
  3. 基板と、電子部品と、複数の接続導体と、複数の外部接続端子と、樹脂層とを備えた回路モジュールの製造方法であって、
    前記基板の一方主面には、第１の配線パターンが設けられており、
    前記電子部品は、第１の電子部品を含んでおり、
    前記複数の接続導体のうちの少なくとも１つは、前記基板の一方主面の法線方向に延伸する第１の柱状導体と、前記基板の一方主面に平行な方向に延伸する板状導体とを含んでおり、
    前記複数の外部接続端子のうちの少なくとも１つは、前記基板の一方主面の法線方向に延伸する第２の柱状導体であり、
    前記第１の柱状導体の、前記基板の一方主面の法線方向に直交する断面積は、前記第２の柱状導体の、前記基板の一方主面の法線方向に直交する断面積より小さく、
    前記樹脂層は、第１の樹脂層と、第２の樹脂層とを含んでおり、
    前記基板および前記第１の電子部品を含む前記電子部品を準備または作製する第１の工程と、
    前記第１の配線パターンと共に第１の電子回路を構成するように、前記第１の電子部品を前記第１の配線パターンに接続する第２の工程と、
    金属ナノ粒子を含む導電性インクを用いたインクジェット法により作製された成形体を焼結させて、一端が前記第１の配線パターンまたは前記第１の電子部品に導電性接着剤を用いずに直接接続されるように、前記第１の柱状導体を形成する第３の工程と、
    前記第１の樹脂層を前記基板の一方主面上に形成し、前記第１の柱状導体の他端が前記第１の樹脂層の表面から露出するようにして、前記第１の配線パターン、前記第１の電子部品および前記第１の柱状導体を前記第１の樹脂層中に包埋する第４の工程と、
    金属ナノ粒子を含む導電性インクを用いたインクジェット法により作製された成形体を焼結させて、前記第１の柱状導体の他端に接続されるように、前記板状導体を前記第１の樹脂層の表面に形成する第５の工程と、
    金属ナノ粒子を含む導電性インクを用いたインクジェット法により作製された成形体を焼結させて、前記第２の柱状導体を形成する第６の工程と、
    前記第２の樹脂層を前記第１の樹脂層の表面上に形成し、前記第２の柱状導体の他端が前記第２の樹脂層の表面から露出するようにして、前記板状導体および前記第２の柱状導体を前記第２の樹脂層中に包埋する第７の工程とを備えることを特徴とする、回路モジュールの製造方法。
  4. 前記基板の他方主面には、第２の配線パターンがさらに設けられており、
    前記電子部品は、第２の電子部品をさらに含んでおり、
    前記樹脂層は、前記基板の他方主面上に設けられている第３の樹脂層をさらに含んでおり、
    前記第１の工程は、前記基板および前記第１の電子部品ならびに前記第２の電子部品を含む前記電子部品を準備または作製する工程であり、
    前記第２の配線パターンと共に第２の電子回路を構成するように、前記第２の電子部品を前記第２の配線パターンに接続する第８の工程と、
    前記第３の樹脂層を前記基板の他方主面上に形成し、前記第２の配線パターンおよび前記第２の電子部品を前記第３の樹脂層中に包埋する第９の工程をさらに備えることを特徴とする、請求項３に記載の回路モジュールの製造方法。
  5. 基板と、電子部品と、複数の接続導体と、複数の外部接続端子と、樹脂層とを備えた回路モジュールであって、
    前記基板の一方主面には、第１の配線パターンが設けられており、
    前記電子部品は、前記第１の配線パターンに接続され、前記第１の配線パターンと共に第１の電子回路を構成している第１の電子部品を含んでおり、
    前記複数の接続導体は、各々前記第１の電子回路と前記複数の外部接続端子のうちの１つとを接続しており、
    前記複数の接続導体のうちの少なくとも１つは、前記基板の一方主面の法線方向に延伸する第１の柱状導体と、前記基板の一方主面に平行な方向に延伸する板状導体とを含んでおり、
    前記第１の柱状導体の一端は、前記第１の電子部品の素体に接続され、前記第１の柱状導体の他端は、前記板状導体に接続されており、
    前記複数の外部接続端子のうちの少なくとも１つは、前記基板の一方主面の法線方向に延伸する第２の柱状導体であり、
    前記樹脂層は、前記基板の一方主面上に設けられている第１の樹脂層と、前記第１の樹脂層上に設けられている第２の樹脂層とを含んでおり、
    前記第１の電子部品と前記第１の柱状導体とは、前記第１の樹脂層に包埋され、前記板状導体と前記第２の柱状導体とは、前記第２の樹脂層に包埋されており、
    前記第１の柱状導体の、前記基板の一方主面の法線方向に直交する断面積は、前記第２の柱状導体の、前記基板の一方主面の法線方向に直交する断面積より小さいことを特徴とする、回路モジュール。
JP2018568019A 2017-02-17 2017-12-21 回路モジュールおよび回路モジュールの製造方法 Active JP6787413B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017028308 2017-02-17
JP2017028308 2017-02-17
PCT/JP2017/045889 WO2018150724A1 (ja) 2017-02-17 2017-12-21 回路モジュールおよび回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
JPWO2018150724A1 JPWO2018150724A1 (ja) 2019-11-21
JP6787413B2 true JP6787413B2 (ja) 2020-11-18

Family

ID=63169431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018568019A Active JP6787413B2 (ja) 2017-02-17 2017-12-21 回路モジュールおよび回路モジュールの製造方法

Country Status (4)

Country Link
US (1) US11419211B2 (ja)
JP (1) JP6787413B2 (ja)
CN (1) CN110301041B (ja)
WO (1) WO2018150724A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020153331A1 (ja) * 2019-01-24 2020-07-30 株式会社村田製作所 モジュール
JP7088409B2 (ja) * 2019-04-03 2022-06-21 株式会社村田製作所 モジュール、端子集合体、及びモジュールの製造方法
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
CN110349861A (zh) * 2019-06-27 2019-10-18 深圳第三代半导体研究院 一种新型PoP封装结构及其制作方法
WO2021044691A1 (ja) * 2019-09-06 2021-03-11 株式会社村田製作所 高周波モジュール及び通信装置
CN115552801A (zh) * 2020-05-27 2022-12-30 株式会社村田制作所 高频模块以及通信装置
CN117882186A (zh) * 2021-08-24 2024-04-12 株式会社村田制作所 高频模块、通信装置以及高频模块的制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072075A (en) * 1989-06-28 1991-12-10 Digital Equipment Corporation Double-sided hybrid high density circuit board and method of making same
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
US6350664B1 (en) * 1999-09-02 2002-02-26 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7053476B2 (en) * 2002-09-17 2006-05-30 Chippac, Inc. Semiconductor multi-package module having package stacked over die-down flip chip ball grid array package and having wire bond interconnect between stacked packages
JP2009289866A (ja) * 2008-05-28 2009-12-10 Casio Comput Co Ltd 半導体装置の製造方法
JP2011243922A (ja) * 2010-05-21 2011-12-01 Murata Mfg Co Ltd 電子部品モジュールの製造方法
CN103797577B (zh) 2011-09-07 2017-06-09 株式会社村田制作所 模块制造方法及端子集合体
WO2013035655A1 (ja) * 2011-09-09 2013-03-14 株式会社村田製作所 モジュール基板
WO2013128449A2 (en) * 2012-02-29 2013-09-06 Yissum Research Development Company Of The Hebrew University Of Jerusalem Ltd Inks containing metal precursors nanoparticles
KR101366461B1 (ko) * 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP5942823B2 (ja) * 2012-12-03 2016-06-29 富士通株式会社 電子部品装置の製造方法、電子部品装置及び電子装置
JP6630053B2 (ja) * 2015-03-25 2020-01-15 スタンレー電気株式会社 電子デバイスの製造方法
US9960328B2 (en) * 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US11419211B2 (en) 2022-08-16
US20190364660A1 (en) 2019-11-28
CN110301041A (zh) 2019-10-01
WO2018150724A1 (ja) 2018-08-23
CN110301041B (zh) 2023-07-04
JPWO2018150724A1 (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
JP6787413B2 (ja) 回路モジュールおよび回路モジュールの製造方法
US11172572B2 (en) Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
JP4677991B2 (ja) 電子部品及びその製造方法
KR101300384B1 (ko) 도전 재료, 도전 페이스트, 회로 기판 및 반도체 장치
JP4617978B2 (ja) 配線基板の製造方法
JPWO2006011508A1 (ja) 複合型電子部品及びその製造方法
JP5768888B2 (ja) モジュールの製造方法および端子集合体
JP2005045013A (ja) 回路モジュールとその製造方法
WO2007049458A1 (ja) 積層型電子部品、電子装置および積層型電子部品の製造方法
JP6139653B2 (ja) 部品内蔵樹脂多層基板
US10672697B2 (en) Wiring board and electronic package
US20200008301A1 (en) Circuit module and method for manufacturing the same
EP3030060B1 (en) Wiring base plate and electronic device
JP5436662B2 (ja) 実装基板およびデバイス
EP2813132B1 (en) Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
WO2013035717A1 (ja) モジュールおよびモジュールの製造方法
JPWO2020138210A1 (ja) 電子素子実装用基板、および電子装置
JP5287102B2 (ja) 電子部品および電子部品用基板ならびにそれらの製造方法
JP2003100802A (ja) 配線基板
JP5981389B2 (ja) 配線基板
WO2020158808A1 (ja) 電子部品実装用基体および電子装置
JP4651686B2 (ja) 電子部品搭載用パッケージの製造方法および電子装置の製造方法
JP2006059957A (ja) 半導体パッケージの構造および半導体パッケージの製造方法
CN109287064A (zh) 布线基板和平面变压器
JP2010021395A (ja) 多層配線基板の製造方法及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200929

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201012

R150 Certificate of patent or registration of utility model

Ref document number: 6787413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150