CN103797577B - 模块制造方法及端子集合体 - Google Patents

模块制造方法及端子集合体 Download PDF

Info

Publication number
CN103797577B
CN103797577B CN201280043302.6A CN201280043302A CN103797577B CN 103797577 B CN103797577 B CN 103797577B CN 201280043302 A CN201280043302 A CN 201280043302A CN 103797577 B CN103797577 B CN 103797577B
Authority
CN
China
Prior art keywords
terminal
connection terminal
circuit board
aggregate
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280043302.6A
Other languages
English (en)
Other versions
CN103797577A (zh
Inventor
小川伸明
高木阳
高木阳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN103797577A publication Critical patent/CN103797577A/zh
Application granted granted Critical
Publication of CN103797577B publication Critical patent/CN103797577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供一种通过使用具有形成层间连接导体的多个连接端子被支承体支承而构成的简单结构、高精度且廉价的新结构的端子集合体从而能够高精度地制造模块并且能够缩短模块的制造时间的技术。通过将具有多个连接端子(11)被支承体(12)支承的简单结构、高精度且廉价的新结构的端子集合体(10)、及电子元器件(102)安装在布线基板的一个主面上，并利用第一树脂层(103)对安装在布线基板(101)的一个主面上的电子元器件(102)及端子集合体(10)进行密封，从而能够高精度地制造模块(100)。另外，由于多个连接端子(11)只是被支承体(12)支承，因此能够容易地从多个连接端子(11)去除支承体(12)，因此能够缩短模块(100)的制造时间。

Description

模块制造方法及端子集合体
技术领域
本发明涉及使用形成层间连接导体的多个连接端子的模块制造方法及端子集合体。
背景技术
以往，如图11的现有模块的一个示例所示，已知有安装于布线基板501的两个表面上的各种电子元器件502通过树脂层503被密封的模块500(例如参照专利文献1)。另外，在模块500的一个主面上设置有金属屏蔽层504，在另一个主面上设置有外部连接用的安装用端子505。而且，金属屏蔽层504及安装用端子505分别通过层间连接用的过孔导体506与布线基板501的布线层电连接。
过孔导体506通过在对利用激光加工形成于设置在布线基板501上的树脂层503中的过孔实施去污处理之后，填充包含Ag、Cu等的导体糊料来形成；或者通过对过孔实施电镀填孔来形成。由此，在使用激光加工在树脂层503中形成过孔的情况下，存在如下问题：激光的输出调整复杂，过孔的形成精度会发生偏差。另外，由于过孔导体506经由多个工序形成于树脂层503中，因此会导致模块的制造成本的增大，并且会在力图缩短模块制造时间上产生妨碍。另外，还存在如下问题：对通过激光加工形成于树脂层503中的过孔实施去污处理时的药液、实施电镀填孔时的药液会侵蚀树脂层503、布线基板501。
因此，近年来，如图12所示，进行了如下尝试：使用通常的表面安装技术将通过形成层间连接导体的柱状的多个连接端子601一体形成于连结体602而构成的端子集合体600安装于布线基板501上，利用连接端子601以取代过孔导体506来形成模块的层间连接导体，从而力图降低模块的制造成本，并且力图缩短模块的制造时间(例如参照专利文献2)。即，不需要在经由包含激光加工的多个工序将过孔导体506形成于树脂层503中时所执行的激光的输出调整、去污处理、镀覆处理等使用药液的处理，可使用通常的表面安装技术来制造包括层间连接导体的模块。此外，图12是表示现有的端子集合体的一个示例的图。
现有技术文献
专利文献
专利文献1：国际公开2005/078796号(段落0017～0025、0035、图1、摘要等)
专利文献2：日本专利特开2008-16729号公报（段落0015～0017、图4等）
发明内容
发明所要解决的问题
图12所示的端子集合体600是通过对由Cu构成的材料进行蚀刻加工、切削加工、或冲压加工从而一体形成柱状的多个连接端子601及连结体602而制成的。近年来，随着便携式电话、便携式信息终端等通信便携式终端不断小型化，搭载于通信便携式终端的模块也不断小型化，虽然要求在模块中形成直径为几十μm～几百μm的层间连接导体，但是难以以几μm～几十μm的加工精度通过切削加工、冲压加工将多个连接端子601高精度地与连结体602一体形成。
另外，在连接端子601通过蚀刻加工与连结体602一体形成的情况下，在连接端子601的根部分和前端部分蚀刻的进展情况不同，因此会在各连接端子601的形成中产生偏差。另外，在对由Cu构成的材料进行蚀刻加工、切削加工以形成端子集合体600的情况下，被蚀刻或被削去的材料被废弃，因此成为端子集合体600的制造成本增大的一个原因。
另外，在端子集合体600安装于由LTCC、印刷基板等形成的布线基板上之后，从连接端子601去除端子集合体600的连结体602，从而由连接端子601来形成模块的层间连接导体。由于连接端子601及连结体602一体形成，因此为了从安装于布线基板的端子集合体600去除连结体602，需要通过磨削、研磨来去除连结体602，其成为模块的制造时间增大的一个原因。
本发明是鉴于上述问题而完成的，其目的在于，提供一种通过使用具有形成层间连接导体的多个连接端子被支承体支承而构成的简单结构、高精度且廉价的新结构的端子集合体，从而能够高精度地制造模块并且能够缩短模块的制造时间的技术。
另外，其第二目的在于，提供一种具有形成层间连接导体的多个连接端子被支承体支承而构成的简单结构、高精度且廉价的新结构的端子集合体。
解决技术问题所采用的技术方案
为了达到上述第一目的，本发明的模块制造方法的特征在于，包括：准备工序，该准备工序中准备形成层间连接导体的柱状的多个连接端子被支承体支承而构成的端子集合体；第一安装工序，该第一安装工序中将所述端子集合体及电子元器件安装在布线基板的一个主面上；以及第一密封工序，该第一密封工序中利用第一树脂层对安装在所述布线基板的一个主面上的电子元器件及所述端子集合体进行密封(权利要求1)。
另外，也可为在所述第一密封工序之前，从所述连接端子去除所述布线基板的一个主面的所述端子集合体的所述支承体(权利要求2)。
而且，也可为通过粘接（日文：接着）或粘合（日文：粘着）将所述连接端子的一端支承于所述支承体，使所述支承体上的粘接力或粘合力下降，从所述连接端子去除所述支承体(权利要求3)。
另外，也可为在所述第一密封工序之后还包括研磨或磨削所述第一树脂层的表面的工序(权利要求4)。
另外，也可为通过所述研磨或磨削工序削去所述连接端子的一端(权利要求5)。
另外，也可为还包括：第二安装工序，该第二安装工序中在所述布线基板的另一个主面上安装电子元器件；以及第二密封工序，该第二密封工序中利用第二树脂层对安装在所述布线基板的另一个主面上的电子元器件进行密封(权利要求6)。
另外，也可为所述第二安装工序中还在所述布线基板的另一个主面上安装所述端子集合体，在所述第二密封工序之前，从所述连接端子去除所述布线基板的另一个主面的所述端子集合体的所述支承体(权利要求7)。
而且，也可为在利用所述第二密封工序所形成的所述第二树脂层中还安装电子元器件，以使其与安装于所述布线基板的另一个主面上的所述端子集合体的所述连接端子相连接(权利要求8)。
另外，为了达到上述第二目的，本发明的端子集合体安装于模块所包括的布线基板上，其特征在于，形成所述模块的层间连接导体的柱状的多个连接端子被支承体支承而构成(权利要求9)。
而且，也可为所述支承体由在一个表面形成有粘接层或粘合层的板状构件构成，所述连接端子的一端与所述板状构件的一个表面粘接或粘合而被所述支承体支承(权利要求10)。
发明效果
根据权利要求1的发明，虽然准备了形成层间连接导体的柱状的多个连接端子被支承体支承而构成的端子集合体，但与现有端子集合体不同，被支承体支承的各连接端子与支承体分开形成。因而，与一体形成于支承体的现有连接端子相比，通过将各个连接端子与支承体分开形成，从而准备工序中准备的端子集合体在加工精度上较为优异，具有非常高精度形状的柱状的多个连接端子由支承体支承而形成。
另外，端子集合体具有多个连接端子被支承体支承而构成的简单结构，没有如以往那样在准备端子集合体时被蚀刻或被削去而废弃的材料，因此用于准备端子集合体的成本降低。因而，通过将具有多个连接端子被支承体支承的简单结构、高精度且廉价的新结构的端子集合体及电子元器件安装在布线基板的一个主面上，并利用第一树脂层对安装在布线基板的一个主面上的电子元器件及端子集合体进行密封，从而能够高精度地制造模块。
另外，多个连接端子只是被支承体支承，连接端子及支承体分别分开形成，因此与现有的一体结构的端子集合体相比，能够容易地从多个连接端子去除支承体，因此能够缩短模块的制造时间。
根据权利要求2的发明，在第一密封工序之前，从连接端子去除布线基板的一个主面的端子集合体的支承体，因此为形成第一树脂层而填充在布线基板的一个主面上的树脂的填充性提高。另外，在将树脂填充在布线基板的一个主面上时，安装于该一个主面上的端子集合体的支承体被去除，因此空气容易跑出，能够抑制在第一树脂层中产生空隙。
另外，由于安装于布线基板的一个主面上的端子集合体的支承体被去除，因此为了形成第一树脂层，能够使用液状树脂、树脂片等各种树脂，能够利用一般已知的各种方法来形成第一树脂层。
根据权利要求3的发明，各连接端子的一端通过粘接或粘合被支承体支承，通过进行加热等使支承体上的粘接力或粘合力降低，从而能够容易地从连接端子去除支承体。
根据权利要求4的发明，通过在第一密封工序之后对第一树脂层的表面进行研磨或磨削，从而能够使第一树脂层的表面平坦化。另外，通过对第一树脂层的表面进行研磨或磨削，从而能够使所提供的模块的高度变低。
根据权利要求5的发明，通过利用研磨或磨削工序来削去第一树脂层的表面以及连接端子的一端，从而能够形成由连接端子的一端形成于第一树脂层表面的外部连接用的连接盘。
根据权利要求6的发明，通过在布线基板的另一个主面上安装电子元器件，并利用第二树脂层对安装于布线基板的另一个主面上的电子元器件进行密封，从而能够提高安装于模块的电子元器件的安装密度，因此是实用的。
根据权利要求7的发明，由于还在布线基板的另一个主面上安装端子集合体，因此能够在第二树脂层中形成由连接端子构成的层间连接导体。另外，在利用第二树脂层对安装于布线基板的另一个主面上的电子元器件及端子集合体进行密封之前，从连接端子去除布线基板的另一个主面的端子集合体的支承体，因此能够高效地将用于形成第二树脂层的树脂填充在布线基板的另一个主面上。
根据权利要求8的发明，在利用第二密封工序形成的第二树脂层中还安装电子元器件，以使其与安装于布线基板的另一个主面上的端子集合体的连接端子相连接，因此能够进一步提高安装于模块的电子元器件的安装密度，因此是实用的。
根据权利要求9的发明，虽然端子集合体是形成层间连接导体的柱状的多个连接端子被支承体支承而形成的，但与现有端子集合体不同，被支承体支承的各连接端子与支承体分开形成。因而，与一体形成于支承体的现有连接端子相比，通过将各个连接端子与支承体分开形成，从而具有非常高精度形状的柱状的多个连接端子由支承体支承。
另外，端子集合体具有多个连接端子被支承体支承而构成的简单结构，没有如以往那样在制造端子集合体时被蚀刻或被削去而废弃的材料，因此端子集合体的制造成本降低。因而，能够提供具有由支承体支承多个连接端子的简单结构、高精度且廉价的新结构的端子集合体。
根据权利要求10的发明，支承体由在一个表面形成有粘接层或粘合层的板状构件构成，连接端子的一端与板状构件的一个表面粘接或粘合而被支承体支承，从而能够以非常实用的结构提供端子集合体。
附图说明
图1是表示本发明的第一实施方式所涉及的模块中使用的端子集合体的图。
图2是本发明的第一实施方式所涉及的模块中使用的端子集合体的底面图。
图3是表示本发明的第一实施方式所涉及的模块的制造方法的图。
图4是表示本发明的第二实施方式所涉及的模块的图。
图5是表示本发明的第三实施方式所涉及的模块的图。
图6是表示本发明的第四实施方式所涉及的模块的图。
图7是表示本发明的第五实施方式所涉及的模块的图。
图8是表示连接端子的变形例的主要部分放大图。
图9是表示模块的变形例的图。
图10是表示端子集合体的变形例的图。
图11是表示现有模块的一个示例的图。
图12是表示现有端子集合体的一个示例的图。
具体实施方式
＜第一实施方式＞
参照图1～图3对本发明的第一实施方式所涉及的模块进行说明。图1是表示本发明的第一实施方式所涉及的模块中使用的端子集合体的图。图2是本发明的第一实施方式所涉及的模块中使用的端子集合体的底面图。图3是表示本发明的第一实施方式所涉及的模块的制造方法的图，(a)～(d)表示各个不同的工序。
该实施方式所说明的模块的制造方法中，对安装于通信便携式终端的母基板等的、蓝牙(注册商标)模块及无线LAN模块等各种通信模块、天线开关模块、电源模块等高频用电路模块进行制造。
(端子集合体的制造方法及端子集合体)
对端子集合体10进行说明，该端子集合体10包括图3(d)所示的模块100的形成层间连接导体的柱状的多个连接端子11、且安装于模块100的布线基板101上。如图1及图2所示，端子集合体10由通过安装于布线基板101从而形成模块100的层间连接导体的柱状的连接端子11及板状的支承体12构成，多个连接端子11经由支承层13支承于支承体12的一个表面的预定位置。
连接端子11能够使用由Cu、对Cu以0.1%～20%的比例混合有Fe的合金、Au、Ag、Al等金属导体形成的金属销。此外，通过利用对Cu混合有Fe使得硬度增加的合金来形成连接端子11，从而能够抑制在对连接端子11进行切削加工等时产生飞边等，因此能够提高切削连接端子11等时的加工精度。另外，通过以预定的长度对具有期望直径、且具有圆形或多边形的截面形状的金属导体的线材进行剪切加工，从而将连接端子11形成为圆柱形或多边柱形。
另外，该实施方式中，通过在对金属导体的线材进行剪切之后，对该剪切部分朝连接端子11的轴方向进行冲压加工，从而在连接端子11的一端形成有凸缘状的凸缘部11a。
因此，支承层13与连接端子11的一端之间的接触面积变大，因此能够利用支承层13粘接或粘合连接端子11的一端并可靠地进行支承。另外，虽然形成支承体12的板状构件的材质可为任意，但是例如，在通过焊料将端子集合体10安装于模块100的布线基板101的情况下，可利用不会因回流时的加热而发生变形的材质的板状构件来形成支承体12。
另外，支承体12的支承层13也可将液状粘接剂、粘合剂涂布于板状构件的一个表面来形成，也可将片状的粘接片、粘合片粘贴于板状构件的一个表面来形成。另外，支承层13的厚度最好尽可能地薄，以防止在模块100的布线基板101上安装连接端子11时的连接端子11的高度中产生误差，并防止连接端子11发生倾斜，支承层13可以100μm以下、优选以50μm以下的厚度来形成。
另外，作为形成支承层13的粘接剂或粘合剂，虽然可使用环氧类、丙烯酸类物质，但也可利用例如具有若加热至预定温度以上则软化、若冷却则固化的性质的粘合剂来形成支承层13。通过利用具有这种性质的粘合剂来形成13，从而在保管端子集合体10的状态下，支承体12的支承层13成为固化的状态，因此能够防止污物或尘埃附着于保管状态的端子集合体10的支承体12的支承层13上。
另外，虽然能够利用任意方法来制造端子集合体10，但例如也可通过压入来制造。在形成于压入夹具的、直径大于连接端子11的压入孔中压入连接端子11以使其一端从压入孔突出，并通过向连接端子11的一端按压支承体从而支承于支承体，之后，通过对每一支承体从压入夹具拔出，从而能够制造端子集合体10。
另外，如上所述，也可分别制造端子集合体10以使其与各模块100相对应，但也可在形成多个端子集合体10的集合体之后，通过单片化为各个端子集合体10从而制造端子集合体10。
另外，也可不在连接端子11的一端设置凸缘部凸缘部。
（模块的制造方法）
对端子集合体10及电子元器件102安装于布线基板101上并树脂密封而构成的模块100的制造方法进行说明。
首先，准备端子集合体10，该端子集合体10通过形成模块100的层间连接导体的柱状的多个连接端子11支承于支承体12而构成(准备工序)。然后，如图3(a)所示，端子集合体10、和各种芯片元器件、IC等电子元器件102通过焊料回流、超声波振动接合等一般的表面安装技术安装于布线基板101的一个主面的预定位置(第一安装工序)。
此外，布线基板101在该实施方式中是层叠多个陶瓷生片并进行烧成而构成的多层陶瓷基板。陶瓷生片是将氧化铝及玻璃等的混合粉末与有机粘合剂及溶剂等一起混合后的浆料进行片材化后的生片，在陶瓷生片的预定位置上通过激光加工等形成过孔，在所形成的过孔中填充包含Ag、Cu等的导体糊料来形成层间连接用的过孔导体，通过利用导体糊料进行印刷从而形成各种电极图案。之后，通过对各陶瓷生片进行层叠、压合从而形成陶瓷层叠体，通过在大约1000℃左右的低温下对陶瓷层叠体进行所谓的低温烧成从而形成布线基板101。
这样，在布线基板101上设置有内部布线图案、安装端子集合体10及电子元器件102的安装用电极及外部连接用电极等各种电极图案，但布线基板101能够通过使用了树脂、聚合物材料等的印刷基板、LTCC、氧化铝类基板、玻璃基板、复合材料基板、单层基板、多层基板等来形成，可根据模块100的使用目的，适当地选择最佳的材质来形成布线基板101。
接着，如图3(b)所示，从连接端子11去除安装于布线基板101的一个主面上的端子集合体10的支承体12。该实施方式中，连接端子11中，形成于其一端的凸缘部11a通过粘接或粘合支承于支承体12的支承层13，通过使支承体12的支承层13的粘接力或粘合力降低，从而从连接端子11去除支承体12。
例如，在利用环氧类的热固化型粘接剂、粘合剂来形成支承层13的情况下，可通过将支承层13加热至玻璃化温度(Tg)以上，从而使支承层13的粘接力或粘合力降低并从连接端子11去除支承体12。在这种情况下，在为了使支承层13的粘接力、粘合力降低而进行加热时，优选为支承层13的玻璃化温度在作为焊料的熔融温度的约200℃以下，以使得将端子集合体10及电子元器件102与布线基板101接合的焊料不会熔融。
另外，例如，在利用丙烯酸类粘接剂、粘合剂来形成支承层13的情况下，可通过使用碱性表面活性剂、乙酸乙酯等，从而使支承体13的粘接力、粘合力降低，以从连接端子11去除支承体12。
接下来，如图3(c)所示，通过在布线基板101的一个主面上填充树脂，从而利用第一树脂层103对安装于布线基板101的一个主面上的电子元器件102及端子集合体10进行密封(第一密封工序)。第一树脂层103可由在环氧树脂、酚醛树脂、氰酸酯树脂等热固化树脂中混合氧化铝、二氧化硅（二氧化硅）、二氧化钛等无机填料而形成的复合树脂来构成。
例如，在PET膜上使复合树脂成型，使用半固化的树脂片形成第一树脂层103的情况下，在具有所希望厚度的间隔件(模型)配置于周围的状态下的布线基板101上覆盖树脂片，对树脂片进行加热冲压以使树脂厚度成为间隔件的厚度之后，通过烘箱对布线基板101进行加热以使树脂固化，从而能形成具有所希望厚度的第一树脂层103。另外，第一树脂层103可使用利用了液态树脂的灌封技术、传递模塑技术、压缩模塑技术等形成树脂层的一般的成型技术来形成。
接着，如图3(d)所示，通过利用辊刀片等对第一树脂层103的表面进行磨削或研磨，从而去除无用的树脂，对第一树脂层103的表面进行平坦化，并且使连接端子11的一端露出(研磨或磨削工序)。由此，完成利用露出于第一树脂层103表面的连接端子11的一个端部来形成外部连接用端子(连接盘)的模块100。
此外，在由于将连接端子11的另一端与布线基板101相连接的焊料厚度等的影响而在连接端子11距布线基板101的高度中产生偏差的情况下，通过与第一树脂层103一起削去连接端子11的一端，从而能够使连接端子11距布线基板101的高度一致。另外，也可对露出于第一树脂层103表面的连接端子11的一个端部实施例如Ni/Au镀覆。
另外，该实施方式中，在研磨或磨削第一树脂层103的表面时，通过与树脂层103一起研磨或磨削连接端子11的一端，从而去除形成于连接端子11的一端的整个凸缘部11a。这样的话，各连接端子11的横截面作为外部连接用端子露出于第一树脂层103的表面。因而，能够均匀地形成设置在第一树脂层103表面上的外部连接用端子的面积。
另外，在第一密封工序中，形成第一树脂层103以使得各连接端子11的一端露出的情况下，并不一定要执行研磨或磨削第一树脂层103表面的工序。
另外，也可不从连接端子11去除端子集合体10的支承体12，向布线基板101的一个主面填充树脂来形成第一树脂层103。在这种情况下，也可在研磨或磨削工序中，通过磨削或研磨与第一树脂层103一起来去除端子集合体10的支承体12。
另外，如上所述，也可分别制造模块100，但也可在形成多个模块100的集合体之后，通过单片化为各个模块100从而制造模块100。在这种情况下，在布线基板101的集合体上安装多个端子集合体10时，也可将单片化前的端子集合体10的集合体安装在布线基板101的集合体上。这样的话，能够缩短将端子集合体10安装至布线基板101的时间，因此能够缩短模块100的制造时间。
此外，在布线基板101的集合体上安装多个端子集合体10时，也可将单片化后的多个端子集合体10分别分开安装于布线基板101的集合体的与各个模块100相对应的位置。这样的话，相比于在布线基板101的集合体上安装端子集合体10的集合体的情况，能够将端子集合体10高精度地安装在布线基板101上。
如上所述，该实施方式中，准备了形成层间连接导体的柱状的多个连接端子11被支承体12支承而构成的端子集合体10，但与一体形成支承体及连接端子的现有端子集合体不同，被支承体支承的各连接端子11与支承体12分开形成。因而，与一体形成于支承体的现有连接端子相比，通过将各个连接端子11与支承体12分开形成，从而准备工序中准备的端子集合体10中，具有非常高精度形状的柱状的多个连接端子11由支承体12支承而形成。
另外，端子集合体10具有多个连接端子11被支承体12支承而构成的简单结构，没有如以往那样在准备端子集合体10时被蚀刻或被削去而废弃的材料，因此用于准备端子集合体10的成本降低。因而，通过将具有多个连接端子11被支承体12支承的简单结构、高精度且廉价的新结构的端子集合体10及电子元器件102安装在布线基板的一个主面上，并利用第一树脂层103对安装在布线基板101的一个主面上的电子元器件102及端子集合体10进行密封，从而能够高精度地制造模块100。
另外，多个连接端子11只是被支承体12支承，连接端子11和支承体12分别分开形成。因而，与现有的一体结构的端子集合体相比，能够从多个连接端子11容易地去除支承体12，并利用连接端子11来形成模块100的层间连接导体，因此能够缩短模块100的制造时间。
由于在从连接端子11去除布线基板101的一个主面的端子集合体10的支承体12后的状态下、在布线基板101的一个主面上填充树脂，因此为形成第一树脂层103而在布线基板101的一个主面上填充的树脂的填充性有所提高。另外，在将树脂填充在布线基板101的一个主面上时，安装于该一个主面上的端子集合体10的支承体12被去除，因此空气容易跑出，能够抑制在第一树脂层103中产生空隙。
另外，由于安装于布线基板101的一个主面上的端子集合体10的支承体12被去除，因此为了形成第一树脂层103，能够使用液状树脂、树脂片等各种形态的树脂，能够利用一般已知的各种方法来容易地形成第一树脂层103。
另外，各连接端子11的一端通过粘接或粘合被支承体12支承，通过进行加热等使支承体102上的粘接力或粘合力降低，从而能够容易地从连接端子11去除支承体12。
另外，在第一密封工序之后，通过对第一树脂层103的表面进行磨削或研磨，从而能够使第一树脂层103的表面平坦化。
另外，通过利用研磨或磨削工序与第一树脂层103的表面一起来削去连接端子11的一端，从而能够容易地形成利用连接端子11的一端形成于第一树脂层103表面的外部连接用连接盘。
另外，具有非常高精度的形状的柱状的多个连接端子11由支承体12支承而构成的端子集合体10在具有多个连接端子11被支承体12支承而构成的简单结构的同时，具有高精度且廉价，由于利用在一个表面形成有由粘接层或粘合层构成的支承层13的由板状构件构成的支承体12来支承连接端子11的一端，因此具有非常实用的结构。
＜第二实施方式＞
参照图4对本发明的第二实施方式所涉及的模块进行说明。图4是表示本发明的第二实施方式所涉及的模块的图。
该实施方式所涉及的模块与上述的第一实施方式不同之处在于如图4所示，在模块100a的布线基板101的另一个主面上还安装有电子元器件102(第二安装工序)。其它结构与上述第一实施方式相同，因此通过标注相同标号来省略其结构说明。此外，该实施方式中，在连接端子11的一端没有设置凸缘部，利用连接端子11的端面来形成模块100a的外部连接用连接盘。
因而，通过在布线基板101的另一个主面上安装电子元器件102，从而能够提高安装于模块100a的电子元器件102的安装密度，因此是实用的。
＜第三实施方式＞
参照图5对本发明的第三实施方式所涉及的模块进行说明。图5是表示本发明的第三实施方式所涉及的模块的图。
该实施方式所涉及的模块与上述的第二实施方式不同之处在于如图5所示，利用第二树脂层104对安装于模块100b的布线基板101的另一个主面上的电子元器件102进行密封(第二安装工序)。其它结构与上述第一及第二实施方式相同，因此通过标注相同标号来省略其结构说明。
如上所述，与上述第二实施方式相同，通过在布线基板101的另一个主面上安装电子元器件102，并利用第二树脂层104对安装于布线基板101的另一个主面上的电子元器件102进行密封，从而能够提高安装于模块100b上的电子元器件102的安装密度，因此是实用的。
＜第四实施方式＞
参照图6对本发明的第四实施方式所涉及的模块进行说明。图6是表示本发明的第四实施方式所涉及的模块的图。
该实施方式所涉及的模块与上述的第三实施方式不同之处在于如图6所示，在设置于模块100c的布线基板101的另一个主面上的第二树脂层104上设置有金属屏蔽层105。其它结构与上述第一～第三实施方式相同，因此通过标注相同标号来省略其结构说明。此外，金属屏蔽层105优选与设置于布线基板101的GND用布线电连接。
若采用这种结构，由于在第二树脂层104上设置有金属屏蔽层105，因此特别是可防止噪声从外部向密封于第二树脂层104的电子元器件102传递，并且可防止从密封于第二树脂层104的电子元器件102辐射电磁波等。
＜第五实施方式＞
参照图7对本发明的第五实施方式所涉及的模块进行说明。图7是表示本发明的第五实施方式所涉及的模块的图。
该实施方式所涉及的模块与参照图5说明的第三实施方式不同之处在于，如图7所示，通过在模块100d的布线基板101的另一个主面上安装端子集合体10(第二安装工序)，从而在第二树脂层104中设置由连接端子11所形成的层间连接导体。另外，第二树脂层104通过从连接端子11去除安装于布线基板101的另一个主面上的端子集合体10的支承体12之后填充树脂而形成。
另外，该实施方式中，还在第二树脂层104中安装电子元器件102，以使其与由设置于第二树脂层104的连接端子11形成的层间连接导体相连接。其它结构与上述第一～第四实施方式相同，因此通过标注相同标号来省略其结构说明。
若采用这种结构，由于还在布线基板101的另一个主面上安装端子集合体10，因此能够在第二树脂层104中形成由连接端子11构成的层间连接导体。另外，在利用第二树脂层104对安装于布线基板101的另一个主面上的电子元器件102及端子集合体10进行密封之前，从连接端子11去除布线基板101的另一个主面的端子集合体10的支承体12，因此能够高效地将用于形成第二树脂层104的树脂填充在布线基板101的另一个主面上。
另外，由于还在利用第二密封工序所形成的第二树脂层104中安装电子元器件102以使其与设置于第二树脂层104中的连接端子11相连接，因此能够进一步提高安装于模块100d的电子元器件102的安装密度，因此是实用的。
<连接端子的变形例>
参照图8对连接端子的变形例进行说明。图8是表示连接端子的变形例的主要部分放大图，(a)～(d)分别表示各不同的连接端子的变形例。此外，图8(a)～(d)分别为主要部分放大图，对于与上述第一～第五实施方式相同的结构，通过标注相同标号从而省略其结构说明。
图8(a)所示的示例中，在布线基板101的一个主面上以与连接端子11的截面积大致相同的面积设置有安装用电极101a，连接端子11在焊料等接合材料S朝安装用电极101a的外侧扩展的状态下安装于安装用电极101a。若采用这种结构，由于朝安装用电极101a的外侧扩展的接合材料S卡在第一树脂层103上，因此可防止连接端子11从第一树脂层103脱落。此外，也可在连接端子11与安装用电极101a之间也配置有焊料等接合剂S。
图8(b)所示的示例中，在布线基板101的一个主面上设置有面积比连接端子11的截面积大的安装用电极101b，连接端子11通过焊料等接合材料S安装于安装用电极101b。若采用这种结构，由于接合材料S在面积比连接端子11的截面积大的整个安装用电极101b上扩展，整个安装用电极101b上扩展的接合材料S卡在第一树脂层103上，因此可防止连接端子11从第一树脂层103脱落。此外，也可在连接端子11与安装用电极101b之间也配置有焊料等接合剂S。
图8(c)所示的示例中，连接端子11b形成为锥形。另外，在布线基板101的一个主面上设置有面积比连接端子11b的大直径侧的截面积大的安装用电极101b。而且，连接端子11b的大直径侧通过焊料等接合材料S安装于安装用电极101b。若采用这种结构，由于连接端子11b呈楔形设置在第一树脂层103中，因此连接端子11b的大直径部分卡在第一树脂层103上，并且面积比连接端子11b的大直径侧的截面积大的整个安装用电极101b上扩展的接合材料S卡在树脂层103上，因此可防止连接端子11b从树脂层103脱落。此外，也可在连接端子11b与安装用电极101b之间也配置有焊料等接合剂S。安装用电极101b的面积也可与连接端子11b的大直径侧的截面积相同。
图8(d)所示的示例中，连接端子11b形成为锥形。另外，在布线基板101的一个主面上设置有面积比连接端子11b的小直径侧的截面积大的安装用电极101b。而且，连接端子11的小直径侧通过焊料等接合材料S安装于安装用电极101b。若采用这种结构，由于面积比连接端子11b的小直径侧的截面积大的整个安装用电极101b上扩展的接合材料S卡在树脂层103上，因此可防止连接端子11b从树脂层103脱落。此外，也可在连接端子11b与安装用电极101b之间也配置有焊料等接合剂S。
<模块的变形例>
此外，如图9的模块的变形例所示，也可为在研磨或磨削工序中，通过与第一树脂层103一起局部地研磨或磨削凸缘部11a，从而在与第一树脂层103的表面相同的表面上，利用凸缘部11a形成面积比连接端子11的横截面的面积大的外部连接用的连接盘。若采用这种结构，由于能够在模块100上设置大面积的外部连接用连接盘，因此能够提高模块100安装于通信便携式终端的母基板等上时的电连接性。在这种情况下，由于露出于第一树脂层103表面的外部连接用连接盘(凸缘部11a)与连接端子11一体形成，因此与利用丝网印刷或光刻等在露出于第一树脂层103表面的连接端子11上形成连接盘的情况相比，能够提高连接盘(凸缘部11a)与连接端子11之间的连接强度。
另外，能够利用形成于连接端子11的一端的凸缘部11a在第一树脂层103的表面上形成大面积的连接盘。因而，通过利用凸缘部11a将外部连接用连接盘形成在第一树脂层103的表面上，从而能够将连接端子11的直径形成得比外部连接用连接盘(凸缘部11a)的面积要小，其中，上述外部连接用连接盘具有将模块100与母基板等连接时所需的面积。
在这种情况下，即使在模块100内靠近配置各连接端子11，以使得利用各连接端子11的凸缘部11a形成在第一树脂层103的表面上的连接盘靠近配置，也能够将各种电子元器件102配置在各连接端子11之间并安装于布线基板101上以使得在俯视时与各连接端子11的凸缘状的凸缘部11a重叠，因此能够实现模块100的小型化。
<端子集合体的变形例>
参照图10对端子集合体的变形例进行说明。此外，对于与上述第一～第五实施方式相同的结构，通过标注相同标号来省略其结构说明。
图10(b)所示的端子集合体10a形成如下：如图10(a)所示，准备了支承体12a，该支承体12a通过呈栅格状地形成用于以预定间隔将连接端子11插入树脂板中的孔12a1而得以构成，如图10(b)所示，将柱状的连接端子11从一个端部侧插入到形成于支承体12a的多个孔12a1中、根据模块的设计形态所需的位置上的孔12a1中。
若采用这种结构，只要将柱状的连接端子11插入到设置于板状的支承体12a的孔12a1中，就能够以低成本容易地制造端子集合体10a。另外，通过将连接端子11插入到设置于支承体12a的多个孔12a1中的所需的孔12a1中，从而能够形成与模块的种类相对应的端子集合体10a。因而，由于无需按每一模块的种类来设计支承体12a，因此能够降低端子集合体10a的制造成本。
此外，也可为根据模块的设计形态仅在树脂板的所需位置形成孔12a1从而来形成支承体12a。另外，支承体12a例如可通过使用树脂的注塑成型、或在树脂板中形成孔来得以形成。
此外，本发明并不局限于上述的各实施方式，只要不脱离其要旨，除上述以外还能够进行各种变更，例如，在上述的实施方式中，构成为通过在端子集合体10的支承体12上设置支承层13从而来支承连接端子11、11b，但也可为利用具有磁性的材质的板状构件来形成支承体12，以取代在支承体12上设置支承层13。这样的话，通过利用板状构件的磁力来吸附连接端子11的一端，从而能够利用支承体12来支承连接端子11。另外，在将端子集合体10安装于布线基板101之后，能够从连接端子11、11b容易地去除支承体12。
工业上的实用性
本发明通过使用表面安装技术在模块的布线基板上安装柱状连接端子，从而能够广泛地应用于形成模块的层间连接导体的技术，通过将各种电子元器件搭载于布线基板，从而能够构成具有各种功能的模块。
标号说明
10 端子集合体
11、11b 连接端子
11a 凸缘部
12 支承体
13 支承层(粘接层、支承层)
100、100a、100b、100c、100d 模块
101 布线基板
102 电子元器件
103 第一树脂层
104 第二树脂层

Claims (7)

1.一种模块制造方法，包括：
准备工序，该准备工序中准备形成层间连接导体的柱状的多个连接端子被支承体支承而成的端子集合体；
第一安装工序，该第一安装工序中将所述端子集合体及电子元器件安装在布线基板的一个主面上；以及
第一密封工序，该第一密封工序中利用第一树脂层对安装在所述布线基板的一个主面上的电子元器件及所述端子集合体进行密封，
在所述第一安装工序之后，在所述第一密封工序之前，从所述连接端子去除所述布线基板的一个主面的所述端子集合体的所述支承体。
2.如权利要求1所述的模块制造方法，其特征在于，
通过粘接或粘合将所述连接端子的一端支承于所述支承体，使所述支承体上的粘接力或粘合力下降，从所述连接端子去除所述支承体。
3.如权利要求1或2所述的模块制造方法，其特征在于，
在所述第一密封工序之后还包括研磨或磨削所述第一树脂层的表面的工序。
4.如权利要求3所述的模块制造方法，其特征在于，
利用所述研磨或磨削的工序来削去所述连接端子的一端。
5.如权利要求1或2所述的模块制造方法，其特征在于，
还包括：
第二安装工序，该第二安装工序中在所述布线基板的另一个主面上安装电子元器件；以及
第二密封工序，该第二密封工序中利用第二树脂层对安装在所述布线基板的另一个主面上的电子元器件进行密封。
6.如权利要求5所述的模块制造方法，其特征在于，
所述第二安装工序中还在所述布线基板的另一个主面上安装所述端子集合体，
在所述第二密封工序之前，从所述连接端子去除所述布线基板的另一个主面的所述端子集合体的所述支承体。
7.如权利要求6所述的模块制造方法，其特征在于，
在利用所述第二密封工序所形成的所述第二树脂层中还安装电子元器件，以使其与安装于所述布线基板的另一个主面上的所述端子集合体的所述连接端子相连接。
CN201280043302.6A 2011-09-07 2012-09-05 模块制造方法及端子集合体 Active CN103797577B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011194567 2011-09-07
JP2011-194567 2011-09-07
PCT/JP2012/072549 WO2013035714A1 (ja) 2011-09-07 2012-09-05 モジュールの製造方法および端子集合体

Publications (2)

Publication Number Publication Date
CN103797577A CN103797577A (zh) 2014-05-14
CN103797577B true CN103797577B (zh) 2017-06-09

Family

ID=47832159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280043302.6A Active CN103797577B (zh) 2011-09-07 2012-09-05 模块制造方法及端子集合体

Country Status (4)

Country Link
US (1) US9491846B2 (zh)
JP (1) JP5768888B2 (zh)
CN (1) CN103797577B (zh)
WO (1) WO2013035714A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443451B2 (ja) * 2014-09-26 2018-12-26 株式会社村田製作所 高周波部品
JP6400509B2 (ja) * 2015-02-27 2018-10-03 Ｔｏｗａ株式会社 電子部品の製造方法
JP6718837B2 (ja) * 2016-04-01 2020-07-08 スカイワークスフィルターソリューションズジャパン株式会社 電子部品とその製造方法、及び電子装置とその製造方法
JP6615341B2 (ja) * 2016-06-08 2019-12-04 三菱電機株式会社 半導体装置およびその製造方法
WO2018150724A1 (ja) 2017-02-17 2018-08-23 株式会社村田製作所 回路モジュールおよび回路モジュールの製造方法
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics
JP6891965B2 (ja) 2017-09-04 2021-06-18 株式会社村田製作所 高周波モジュールおよびその製造方法
US10872866B2 (en) 2018-10-08 2020-12-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
CN113544843B (zh) * 2019-04-03 2024-09-13 株式会社村田制作所 模块、端子集合体以及模块的制造方法
WO2022185692A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017142A (zh) * 2008-05-09 2011-04-13 国立大学法人九州工业大学 三维安装半导体装置及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP2001168264A (ja) * 1999-12-13 2001-06-22 Hitachi Ltd 電子回路モジュール及びその製造方法
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP2004047702A (ja) * 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
KR100753499B1 (ko) 2004-02-13 2007-08-31 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 그 제조 방법
JP2007287762A (ja) 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路素子とその製造方法および半導体装置
JP3960479B1 (ja) * 2006-07-07 2007-08-15 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
WO2008065896A1 (fr) * 2006-11-28 2008-06-05 Kyushu Institute Of Technology Procédé de fabrication d'un dispositif semi-conducteur ayant une structure d'électrode à double face et dispositif semi-conducteur fabriqué par le procédé
JP4376891B2 (ja) * 2006-12-04 2009-12-02 イビデン株式会社 半導体モジュール
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
JP2009246104A (ja) * 2008-03-31 2009-10-22 Kyushu Institute Of Technology 配線用電子部品及びその製造方法
US8097489B2 (en) * 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
JP2010245157A (ja) 2009-04-02 2010-10-28 Kyushu Institute Of Technology 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2010278069A (ja) * 2009-05-26 2010-12-09 Shinko Electric Ind Co Ltd 接続端子の配設方法
CN201667333U (zh) * 2009-06-26 2010-12-08 江阴长电先进封装有限公司 新型圆片级扇出芯片封装结构

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102017142A (zh) * 2008-05-09 2011-04-13 国立大学法人九州工业大学 三维安装半导体装置及其制造方法

Also Published As

Publication number Publication date
JP5768888B2 (ja) 2015-08-26
US9491846B2 (en) 2016-11-08
CN103797577A (zh) 2014-05-14
JPWO2013035714A1 (ja) 2015-03-23
US20140182918A1 (en) 2014-07-03
WO2013035714A1 (ja) 2013-03-14

Similar Documents

Publication Publication Date Title
CN103797577B (zh) 模块制造方法及端子集合体
CN103828043B (zh) 模块的制造方法及模块
CN104051408B (zh) 模块及其制造方法
CN101480116B (zh) 电路基板、电子器件配置及用于电路基板的制造工艺
CN1258954C (zh) 电路器件的制造方法
JP5708814B2 (ja) モジュールの製造方法
CN103828038A (zh) 布线基板、电子装置及电子模块
JP2018518827A (ja) プリント形成パッケージ部品と導電パス再配線構造体のリードキャリア
EP1519641A2 (en) Module and method of manufacturing module
JP2018514947A (ja) ダイ取り付けパッドがないリードキャリア構造およびそれに形成されたパッケージ
JPWO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP2007258324A (ja) 発光装置の製造方法および発光装置
WO2012077060A1 (en) Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
WO2013035717A1 (ja) モジュールおよびモジュールの製造方法
JP2005072392A (ja) 電子装置の製造方法
CN209447195U (zh) 生物识别模组
JP2011071374A (ja) 多数個取り配線基板およびその製造方法
CN105792507A (zh) 一种具有腔体的印刷线路板及其加工方法
JP5056429B2 (ja) 半導体装置の製造方法
CN110032943B (zh) 生物识别模组及其制造方法
JP2007281396A (ja) 発光装置およびその製造方法
JP2010021389A (ja) 樹脂モールド型電子部品の製造方法。
JP2011044523A (ja) 樹脂多層基板及び該樹脂多層基板の製造方法
WO2013099360A1 (ja) モジュールおよびこれを備えるモジュール搭載部品
KR100841236B1 (ko) 엘티씨씨를 이용한 에스엠디형 칩 안테나 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant