JP5768888B2 - モジュールの製造方法および端子集合体 - Google Patents

モジュールの製造方法および端子集合体 Download PDF

Info

Publication number
JP5768888B2
JP5768888B2 JP2013532615A JP2013532615A JP5768888B2 JP 5768888 B2 JP5768888 B2 JP 5768888B2 JP 2013532615 A JP2013532615 A JP 2013532615A JP 2013532615 A JP2013532615 A JP 2013532615A JP 5768888 B2 JP5768888 B2 JP 5768888B2
Authority
JP
Japan
Prior art keywords
terminal
support
resin layer
wiring board
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013532615A
Other languages
English (en)
Other versions
JPWO2013035714A1 (ja
Inventor
伸明 小川
伸明 小川
陽一 高木
陽一 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2013532615A priority Critical patent/JP5768888B2/ja
Publication of JPWO2013035714A1 publication Critical patent/JPWO2013035714A1/ja
Application granted granted Critical
Publication of JP5768888B2 publication Critical patent/JP5768888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、層間接続導体を形成する複数の接続端子を用いたモジュールの製造方法および端子集合体に関する。
従来、図１１の従来のモジュールの一例に示すように、配線基板５０１の両面に実装された各種の電子部品５０２が、樹脂層５０３により封止されたモジュール５００が知られている（例えば特許文献１参照）。また、モジュール５００の一方の主面には金属シールド層５０４が設けられ、他方の主面には外部接続用の実装用端子５０５が設けられている。そして、金属シールド層５０４および実装用端子５０５は、それぞれ層間接続用のビア導体５０６により配線基板５０１の配線層と電気的に接続される。
ビア導体５０６は、配線基板５０１に設けられた樹脂層５０３にレーザー加工により形成されたビアホールに、デスミア処理が施された後、ＡｇやＣｕなどを含む導体ペーストが充填されたり、ビアフィルめっきが施されることにより形成される。このように、レーザー加工を用いて樹脂層５０３にビアホールが形成される場合、レーザーの出力調整が煩雑であり、ビアホールの形成精度にばらつきが生じることが問題となっている。また、ビア導体５０６は、複数の工程を経て樹脂層５０３に形成されるため、モジュールの製造コストの増大を招くと共に、モジュールの製造時間の短縮化を図る上で妨げとなっていた。また、レーザー加工により樹脂層５０３に形成されたビアホールにデスミア処理が施される際の薬液や、ビアフィルめっきが施される際の薬液が、樹脂層５０３や配線基板５０１を浸食するという問題があった。
そこで、近年、図１２に示すように、層間接続導体を形成する柱状の複数の接続端子６０１が連結体６０２に一体形成されて成る端子集合体６００を、通常の表面実装技術を用いて配線基板５０１に実装し、ビア導体５０６に換えて接続端子６０１によりモジュールの層間接続導体を形成することにより、モジュールの製造コストの低減を図ると共に、モジュールの製造時間の短縮を図る試みがなされている（例えば特許文献２参照）。すなわち、レーザー加工を含む複数の工程を経て樹脂層５０３にビア導体５０６を形成するときに実行されていた、レーザーの出力調整や、デスミア処理やめっき処理などの薬液を用いた処理が不要となり、通常の表面実装技術を用いて層間接続導体を備えるモジュールを製造することができる。なお、図１２は従来の端子集合体の一例を示す図である。
国際公開２００５／０７８７９６号（段落００１７〜００２５，００３５、図１、要約書など） 特開２００８−１６７２９号公報（段落００１５〜００１７、図４など）
ところで、図１２に示す端子集合体６００は、Ｃｕから成る材料がエッチング加工、削り出し加工、またはプレス加工されることにより、柱状の複数の接続端子６０１および連結体６０２が一体形成されて製造される。近年、携帯電話や携帯情報端末などの通信携帯端末の小型化が進むのに伴い、通信携帯端末に搭載されるモジュールの小型化が進み、モジュールに直径が数十μｍ〜数百μｍの層間接続導体を形成することが要求されているが、数μｍ〜数十μｍの加工精度で、削り出し加工やプレス加工により複数の接続端子６０１を連結体６０２に精度よく一体形成するのは困難である。
また、接続端子６０１がエッチング加工により連結体６０２に一体形成される場合には、接続端子６０１の根元部分と先端部分とでエッチングの進み具合が異なるため、各接続端子６０１の形状にばらつきが生じる。また、Ｃｕから成る材料がエッチング加工や削り出し加工されて端子集合体６００が形成される場合には、エッチングされたり削られたりした材料が廃棄されるため、端子集合体６００の製造コストが増大する一因となっている。
また、端子集合体６００が、ＬＴＣＣやプリント基板などにより形成される配線基板に実装された後、端子集合体６００の連結体６０２が接続端子６０１から除去されることで、モジュールの層間接続導体が接続端子６０１により形成される。接続端子６０１および連結体６０２は一体形成されているので、配線基板に実装された端子集合体６００から連結体６０２を除去するためには、連結体６０２を研削や研磨により除去する必要があり、モジュールの製造時間が増大する一因となっている。
この発明は、上記した課題に鑑みてなされたものであり、層間接続導体を形成する複数の接続端子が支持体に支持されて成る簡易な構成で、高精度、安価であり、新規な構成の端子集合体を用いることにより、モジュールを精度よく製造することができると共に、モジュールの製造時間の短縮を図ることができる技術を提供することを第１の目的とする。
上記した第１の目的を達成するために、本発明のモジュールの製造方法は、層間接続導体を形成する柱状の複数の接続端子が支持体に支持されて成る端子集合体を準備する準備工程と、前記端子集合体および電子部品を配線基板の一方主面に実装する第１実装工程と、前記配線基板の一方主面に実装された電子部品および前記端子集合体を第１樹脂層により封止する第１封止工程とを備え、前記第１封止工程の前に、前記配線基板の一方主面の前記端子集合体の前記支持体を前記接続端子から除去することを特徴としている。
そして、前記接続端子の一端を、接着または粘着により前記支持体に支持し、前記支持体による接着力または粘着力を低下させて、前記支持体を前記接続端子から除去してもよい。
また、前記第１封止工程の後に前記第１樹脂層の表面を研磨または研削する工程をさらに備えるようにしてもよい。
また、前記研磨または研削工程により、前記接続端子の一端を削るようにしてもよい。
また、前記配線基板の他方主面に電子部品を実装する第２実装工程と、前記配線基板の他方主面に実装された電子部品を第２樹脂層により封止する第２封止工程とをさらに備えるようにしてもよい。
また、前記第２実装工程において前記配線基板の他方主面に前記端子集合体をさらに実装し、前記第２封止工程の前に、前記配線基板の他方主面の前記端子集合体の前記支持体を前記接続端子から除去するのがよい。
そして、前記第２封止工程により形成された前記第２樹脂層に、前記配線基板の他方主面に実装された前記端子集合体の前記接続端子に接続されるように、電子部品をさらに実装してもよい。
請求項１の発明によれば、層間接続導体を形成する柱状の複数の接続端子が支持体に支持されて成る端子集合体が準備されるが、従来の端子集合体と異なり、支持体に支持される各接続端子は、支持体とは別個に形成される。したがって、支持体に一体形成される従来の接続端子と比較すると、各々の接続端子が支持体とは別個に形成されることで、準備工程において準備される端子集合体は加工精度に優れ、非常に高精度な形状を有する柱状の複数の接続端子が支持体により支持されて形成されている。
また、端子集合体は、複数の接続端子が支持体に支持されて成る簡易な構成であり、従来のように、端子集合体を準備する際にエッチングされたり削られたりして廃棄される材料がないため、端子集合体を準備するためのコストが低減される。したがって、複数の接続端子が支持体に支持されるという簡易な構成で、高精度、安価であり、新規な構成の端子集合体および電子部品を配線基板の一方主面に実装し、配線基板の一方主面に実装された電子部品および端子集合体を第１樹脂層により封止することにより、モジュールを精度よく製造することができる。
また、複数の接続端子は支持体に支持されているだけであり、接続端子および支持体はそれぞれ別個に形成されているため、従来の一体構造の端子集合体と比較すると、支持体を複数の接続端子から容易に除去することができるので、モジュールの製造時間の短縮を図ることができる。
また、第１封止工程の前に、配線基板の一方主面の端子集合体の支持体が接続端子から除去されるため、第１樹脂層を形成するために配線基板の一方主面に充填される樹脂の充填性が向上する。また、樹脂が配線基板の一方主面に充填される際に、当該一方主面に実装された端子集合体の支持体が除去されているため、空気が抜けやすく、第１樹脂層にボイドが発生するのを抑制することができる。
また、配線基板の一方主面に実装された端子集合体の支持体が除去されているため、第１樹脂層を形成するために、液状の樹脂や樹脂シートなどの種々の樹脂を使用することができ、一般的に知られている種々の方法により第１樹脂層を形成することができる。
請求項２の発明によれば、各接続端子の一端は、接着または粘着により支持体に支持されており、支持体による接着力または粘着力を加熱するなどして低下させることにより、支持体を接続端子から容易に除去することができる。
請求項３の発明によれば、第１封止工程の後に第１樹脂層の表面が研磨または研削されることにより、第１樹脂層の表面を平坦化することができる。また、第１樹脂層の表面が研磨または研削されることにより、提供されるモジュールの低背化を図ることができる。
請求項４の発明によれば、研磨または研削工程により、第１樹脂層の表面と共に接続端子の一端が削られることで、第１樹脂層の表面に接続端子の一端により形成される外部接続用のランドを形成することができる。
請求項５の発明によれば、配線基板の他方主面に電子部品が実装され、配線基板の他方主面に実装された電子部品が第２樹脂層により封止されることにより、モジュールに実装される電子部品の実装密度を高めることができるので実用的である。
請求項６の発明によれば、配線基板の他方主面に端子集合体がさらに実装されるので、第２樹脂層に接続端子による層間接続導体を形成することができる。また、配線基板の他方主面に実装された電子部品および端子集合体が第２樹脂層により封止される前に、配線基板の他方主面の端子集合体の支持体が接続端子から除去されるため、第２樹脂層を形成するための樹脂を配線基板の他方主面に効率よく充填することができる。
請求項７の発明によれば、第２封止工程により形成された第２樹脂層に、配線基板の他方主面に実装された端子集合体の接続端子に接続されるように、電子部品がさらに実装されるため、モジュールに実装される電子部品の実装密度をさらに高めることができるので実用的である。
本発明の第１実施形態にかかるモジュールに用いる端子集合体を示す図である。 本発明の第１実施形態にかかるモジュールに用いる端子集合体の底面図である。 本発明の第１実施形態にかかるモジュールの製造方法を示す図である。 本発明の第２実施形態にかかるモジュールを示す図である。 本発明の第３実施形態にかかるモジュールを示す図である。 本発明の第４実施形態にかかるモジュールを示す図である。 本発明の第５実施形態にかかるモジュールを示す図である。 接続端子の変形例を示す要部拡大図である。 モジュールの変形例を示す図である。 端子集合体の変形例を示す図である。 従来のモジュールの一例を示す図である。 従来の端子集合体の一例を示す図である。
＜第１実施形態＞
本発明の第１実施形態にかかるモジュールについて、図１〜図３を参照して説明する。図１は本発明の第１実施形態にかかるモジュールに用いる端子集合体を示す図である。図２は本発明の第１実施形態にかかるモジュールに用いる端子集合体の底面図である。図３は本発明の第１実施形態にかかるモジュールの製造方法を示す図であり、（ａ）〜（ｄ）はそれぞれ異なる工程を示す。
この実施形態で説明するモジュールの製造方法では、通信携帯端末のマザー基板などに実装される、Ｂｌｕｅｔｏｏｔｈ（登録商標）モジュールおよび無線ＬＡＮモジュールなどの各種の通信モジュール、アンテナスイッチモジュール、電源モジュールなどの高周波用回路モジュールが製造される。
（端子集合体の製造方法および端子集合体）
図３（ｄ）に示すモジュール１００の層間接続導体を形成する柱状の複数の接続端子１１を備え、モジュール１００の配線基板１０１に実装される端子集合体１０について説明する。図１および図２に示すように、端子集合体１０は、配線基板１０１に実装されることによりモジュール１００の層間接続導体を形成する柱状の接続端子１１および板状の支持体１２から成り、複数の接続端子１１が支持体１２の一方面の所定位置に支持層１３を介して支持されている。
接続端子１１は、Ｃｕ、Ｃｕに０．１％〜２０％の割合でＦｅが混合された合金、Ａｕ、Ａｇ、Ａｌなどの金属導体により形成される金属ピンを用いることができる。なお、ＣｕにＦｅが混合されて硬度が増した合金により接続端子１１を形成することで、接続端子１１が切削加工等されるときにバリ等が生じることを抑制することができるので、接続端子１１が切削等されたときの加工精度を向上することができる。また、所望の直径を有し、円形状または多角形状の断面形状を有する金属導体の線材が、所定の長さでせん断加工されることで、接続端子１１は、円柱状または多角柱状に形成される。
また、この実施形態では、金属導体の線材がせん断された後、該せん断部分が接続端子１１の軸方向にプレス加工されることにより、接続端子１１の一端に鍔状の凸部１１ａが形成されている。
そのため、支持層１３と接続端子１１の一端との接触面積が大きくなるので、支持層１３により接続端子１１の一端を接着または粘着して確実に支持することができる。また、支持体１２を形成する板状部材の材質はどのようなものであってもよいが、例えば、端子集合体１０がモジュール１００の配線基板１０１にはんだにより実装される場合に、リフローの際の加熱により変形が生じない材質の板状部材により支持体１２を形成するとよい。
また、支持体１２の支持層１３は、液状の接着剤や粘着剤を板状部材の一方面に塗布して形成してもよいし、シート状の接着シートや粘着シートを板状部材の一方面に張り付けて形成してもよい。また、支持層１３の厚みは、モジュール１００の配線基板１０１に接続端子１１が実装されたときの接続端子１１の高さに誤差が生じるのを防止し、接続端子１１が傾いたりするのを防止するために、できるだけ薄い方がよく、支持層１３は、１００μｍ以下、望ましくは５０μｍ以下の厚みで形成するとよい。
また、支持層１３を形成する接着剤または粘着剤として、エポキシ系やアクリル系のものを用いることができるが、例えば、所定温度以上に加熱されると軟化し、冷却されると硬化する性質を有する粘着剤により支持層１３を形成するとよい。このような性質を有する粘着剤により支持層１３を形成することにより、端子集合体１０が保管された状態では、支持体１２の支持層１３が硬化した状態であるため、保管状態の端子集合体１０の支持体１２の支持層１３にごみや埃が付着するのを防止することができる。
また、端子集合体１０は任意の方法により作製することができるが、例えば振込により作製してもよい。振込治具に形成された、接続端子１１の径よりも大きな振込孔にその一端が振込孔から突出するように接続端子１１を振り込み、接続端子１１の一端に支持体を押し当てることにより支持体に支持させ、その後、支持体ごと振込治具から引き抜くことにより、端子集合体１０を作製することができる。
また、上記したように、端子集合体１０を各モジュール１００に対応するように個別に製造してもよいが、複数の端子集合体１０の集合体を形成した後に、個々の端子集合体１０に個片化することにより端子集合体１０を製造してもよい。
また、接続端子１１の一端に凸部を設けなくともよい。
（モジュールの製造方法）
端子集合体１０および電子部品１０２が配線基板１０１に実装され樹脂封止されて成るモジュール１００の製造方法について説明する。
まず、モジュール１００の層間接続導体を形成する柱状の複数の接続端子１１が支持体１２に支持されて成る端子集合体１０が準備される（準備工程）。そして、図３（ａ）に示すように、端子集合体１０と、各種のチップ部品やＩＣなどの電子部品１０２とが、配線基板１０１の一方主面の所定位置にはんだリフローや超音波振動接合などの一般的な表面実装技術により実装される（第１実装工程）。
なお、配線基板１０１は、この実施形態では、複数のセラミックグリーンシートが積層されて焼成されて成る多層セラミック基板である。セラミックグリーンシートは、アルミナおよびガラスなどの混合粉末が有機バインダおよび溶剤などと一緒に混合されたスラリーがシート化されたものであり、セラミックグリーンシートの所定位置に、レーザー加工などによりビアホールが形成され、形成されたビアホールにＡｇやＣｕなどを含む導体ペーストが充填されて層間接続用のビア導体が形成され、導体ペーストによる印刷により種々の電極パターンが形成される。その後、各セラミックグリーンシートが積層、圧着されることによりセラミック積層体が形成されて、セラミック積層体が約１０００℃前後の低い温度で、所謂、低温焼成されることにより配線基板１０１が形成される。
このように、配線基板１０１には、内部配線パターン、端子集合体１０および電子部品１０２が実装される実装用電極および外部接続用電極などの種々の電極パターンが設けられているが、配線基板１０１は、樹脂やポリマー材料などを用いた、プリント基板、ＬＴＣＣ、アルミナ系基板、ガラス基板、複合材料基板、単層基板、多層基板などで形成することができ、モジュール１００の使用目的に応じて、適宜最適な材質を選択して配線基板１０１を形成すればよい。
次に、図３（ｂ）に示すように、配線基板１０１の一方主面に実装された端子集合体１０の支持体１２が接続端子１１から除去される。この実施形態では、接続端子１１は、その一端に形成された凸部１１ａが接着または粘着により支持体１２の支持層１３に支持されており、支持体１２の支持層１３の接着力または粘着力を低下させることにより、支持体１２が接続端子１１から除去される。
例えば、エポキシ系の熱硬化型の接着剤や粘着剤により支持層１３が形成されている場合には、支持層１３をガラス転移温度（Ｔｇ）以上に加熱することにより、支持層１３の接着力や粘着力を低下させて支持体１２を接続端子１１から除去するとよい。この場合、支持層１３の接着力や粘着力を低下させるために加熱する際に、端子集合体１０および電子部品１０２を配線基板１０１に接合するはんだが溶融しないように、支持層１３のガラス転移温度が、はんだの溶融温度である約２００℃以下であるのが望ましい。
また、例えば、アクリル系の接着剤や粘着剤により支持層１３が形成されている場合には、アルカリ性界面活性剤や酢酸エチルなどを用いることで、支持層１３の接着力や粘着力を低下させて支持体１２を接続端子１１から除去するとよい。
続いて、図３（ｃ）に示すように、配線基板１０１の一方主面に樹脂が充填されることにより、配線基板１０１の一方主面に実装された電子部品１０２および端子集合体１０が第１樹脂層１０３により封止される（第１封止工程）。第１樹脂層１０３は、エポキシ樹脂やフェノール樹脂、シアネート樹脂などの熱硬化性の樹脂に、酸化アルミニウムやシリカ（二酸化ケイ素）、二酸化チタンなどの無機フィラーが混合されて形成された複合樹脂により形成することができる。
例えば、ＰＥＴフィルム上に複合樹脂を成型して半硬化させた樹脂シートを用いて第１樹脂層１０３を形成する場合には、所望の厚みを有するスペーサ（型）が周囲に配置された状態の配線基板１０１に樹脂シートを被せ、樹脂の厚みがスペーサの厚みになるように樹脂シートを加熱プレスした後、配線基板１０１をオーブンにより加熱して樹脂を硬化させることにより、所望の厚みを有する第１樹脂層１０３を形成することができる。なお、第１樹脂層１０３は、液状の樹脂を用いたポッティング技術やトランスファーモールド技術、コンプレッションモールド技術など、樹脂層を形成する一般的な成型技術を用いて形成すればよい。
次に、図３（ｄ）に示すように、ローラブレード等により第１樹脂層１０３の表面が研削されたり研磨されることにより、不要な樹脂が除去されて、第１樹脂層１０３の表面が平坦化されると共に、接続端子１１の一端が露出される（研磨または研削工程）。これにより、第１樹脂層１０３の表面に露出する接続端子１１の一方端部により外部接続用の端子（ランド）が形成されたモジュール１００が完成する。
なお、接続端子１１の他端を配線基板１０１に接続するはんだの厚みなどの影響で、接続端子１１の配線基板１０１からの高さにばらつきが生じている場合には、第１樹脂層１０３と一緒に接続端子１１の一端を削ることにより、接続端子１１の配線基板１０１からの高さを揃えることができる。また、第１樹脂層１０３の表面に露出した接続端子１１の一方端部に例えばＮｉ／Ａｕめっきを施してもよい。
また、この実施形態では、第１樹脂層１０３の表面を研磨または研削する際に、接続端子１１の一端を樹脂層１０３と一緒に研磨または研削することにより、接続端子１１の一端に形成された凸部１１ａ全体を取り除いている。このようにすると、各接続端子１１の横断面が、外部接続用の端子として第１樹脂層１０３の表面に露出する。したがって、第１樹脂層１０３の表面に設けられる外部接続用の端子の面積を均一に形成することができる。
また、第１封止工程において、各接続端子１１の一端が露出するように第１樹脂層１０３が形成される場合には、第１樹脂層１０３の表面を研磨または研削する工程は、必ずしも実行しなくともよい。
また、端子集合体１０の支持体１２を接続端子１１から除去せずに、配線基板１０１の一方主面に樹脂を充填して第１樹脂層１０３を形成してもよい。この場合、研磨または研削工程において、第１樹脂層１０３と一緒に端子集合体１０の支持体１２を研削や研磨により除去すればよい。
また、上記したように、モジュール１００を個別に製造してもよいが、複数のモジュール１００の集合体を形成した後に、個々のモジュール１００に個片化することによりモジュール１００を製造してもよい。この場合、配線基板１０１の集合体に複数の端子集合体１０を実装する際に、個片化される前の端子集合体１０の集合体を配線基板１０１の集合体に実装してもよい。このようにすると、配線基板１０１への端子集合体１０の実装時間の短縮を図ることができるので、モジュール１００の製造時間の短縮を図ることができる。
なお、配線基板１０１の集合体に複数の端子集合体１１を実装する際に、個片化された複数の端子集合体１０をそれぞれ個別に配線基板１０１の集合体の個々のモジュール１００に対応する位置に実装してもよい。このようにすると、配線基板１０１の集合体に端子集合体１０の集合体を実装する場合よりも、端子集合体１０を位置精度よく配線基板１０１に実装することができる。
以上のように、この実施形態では、層間接続導体を形成する柱状の複数の接続端子１１が支持体１２に支持されて成る端子集合体１０が準備されるが、支持体および接続端子が一体形成された従来の端子集合体と異なり、支持体に支持される各接続端子１１は、支持体１２とは別個に形成される。したがって、支持体に一体形成される従来の接続端子と比較すると、各々の接続端子１１が支持体１２とは別個に形成されることで、準備工程において準備される端子集合体１０は、非常に高精度な形状を有する柱状の複数の接続端子１１が支持体１２により支持されて形成されている。
また、端子集合体１０は、複数の接続端子１１が支持体１２に支持されて成る簡易な構成であり、従来のように、端子集合体１０を準備する際にエッチングされたり削られたりして廃棄される材料がないため、端子集合体１０を準備するためのコストが低減される。したがって、複数の接続端子１１が支持体１２に支持されるという簡易な構成で、高精度、安価であり、新規な構成の端子集合体１０および電子部品１０２を配線基板の一方主面に実装し、配線基板１０１の一方主面に実装された電子部品１０２および端子集合体１０を第１樹脂層１０３により封止することにより、モジュール１００を精度よく製造することができる。
また、複数の接続端子１１は支持体１２に支持されているだけであり、接続端子１１および支持体１２はそれぞれ別個に形成されている。したがって、従来の一体構造の端子集合体と比較すると、支持体１２を複数の接続端子１１から容易に除去して、モジュール１００の層間接続導体を接続端子１１により形成することができるので、モジュール１００の製造時間の短縮を図ることができる。
また、配線基板１０１の一方主面の端子集合体１０の支持体１２が接続端子１１から除去された状態で樹脂が配線基板１０１の一方主面に充填されるので、第１樹脂層１０３を形成するために配線基板１０１の一方主面に充填される樹脂の充填性が向上する。また、樹脂が配線基板１０１の一方主面に充填される際に、当該一方主面に実装された端子集合体１０の支持体１２が除去されているため、空気が抜けやすく、第１樹脂層１０３にボイドが発生するのを抑制することができる。
また、配線基板１０１の一方主面に実装された端子集合体１０の支持体１２が除去されているため、第１樹脂層１０３を形成するために、液状の樹脂や樹脂シートなどの種々の態様の樹脂を使用することができ、一般的に知られている種々の方法により第１樹脂層１０３を容易に形成することができる。
また、各接続端子１１の一端は、接着または粘着により支持体１２に支持されており、支持体１２による接着力または粘着力を加熱するなどして低下させることにより、支持体１２を接続端子１１から容易に除去することができる。
また、第１封止工程の後に第１樹脂層１０３の表面を研削や研磨により、第１樹脂層１０３の表面を平坦化することができる。
また、研磨または研削工程により、第１樹脂層１０３の表面と共に接続端子１１の一端を削ることで、第１樹脂層１０３の表面に接続端子１１の一端により形成される外部接続用のランドを容易に形成することができる。
また、非常に高精度な形状を有する柱状の複数の接続端子１１が支持体１２により支持されて成る端子集合体１０は、複数の接続端子１１が支持体１２に支持されて成る簡易な構成でありながら、高精度、安価であり、一方面に接着層または粘着層から成る支持層１３が形成された板状部材から成る支持体１２により接続端子１１の一端が支持されるため、非常に実用的な構成を備えている。
＜第２実施形態＞
本発明の第２実施形態にかかるモジュールについて、図４を参照して説明する。図４は本発明の第２実施形態にかかるモジュールを示す図である。
この実施形態にかかるモジュールが、上記した第１実施形態と異なるのは、図４に示すように、モジュール１００ａの配線基板１０１の他方主面に電子部品１０２がさらに実装される点である（第２実装工程）。その他の構成は上記した第１実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。なお、この実施形態では、接続端子１１の一端に凸部が設けられておらず、接続端子１１の端面によりモジュール１００ａの外部接続用のランドが形成されている。
したがって、配線基板１０１の他方主面に電子部品１０２が実装されることにより、モジュール１００ａに実装される電子部品１０２の実装密度を高めることができるので実用的である。
＜第３実施形態＞
本発明の第３実施形態にかかるモジュールについて、図５を参照して説明する。図５は本発明の第３実施形態にかかるモジュールを示す図である。
この実施形態にかかるモジュールが、上記した第２実施形態と異なるのは、図５に示すように、モジュール１００ｂの配線基板１０１の他方主面に実装された電子部品１０２が第２樹脂層１０４により封止される点である（第２封止工程）。その他の構成は上記した第１および第２実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。
以上のように、上記した第２実施形態と同様に、配線基板１０１の他方主面に電子部品１０２が実装され、配線基板１０１の他方主面に実装された電子部品１０２が第２樹脂層１０４により封止されることにより、モジュール１００ｂに実装される電子部品１０２の実装密度を高めることができるので実用的である。
＜第４実施形態＞
本発明の第４実施形態にかかるモジュールについて、図６を参照して説明する。図６は本発明の第４実施形態にかかるモジュールを示す図である。
この実施形態にかかるモジュールが、上記した第３実施形態と異なるのは、図６に示すように、モジュール１００ｃの配線基板１０１の他方主面に設けられた第２樹脂層１０４に金属シールド層１０５が設けられている点である。その他の構成は上記した第１〜第３実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。なお、金属シールド層１０５は、配線基板１０１に設けられたＧＮＤ用配線と電気的に接続されるのが望ましい。
このように構成すると、第２樹脂層１０４に金属シールド層１０５が設けられているため、特に、第２樹脂層１０４に封止される電子部品１０２に外部からノイズが伝搬するのが防止されると共に、第２樹脂層１０４に封止される電子部品１０２から電磁波などが輻射するのが防止される。
＜第５実施形態＞
本発明の第５実施形態にかかるモジュールについて、図７を参照して説明する。図７は本発明の第５実施形態にかかるモジュールを示す図である。
この実施形態にかかるモジュールが、図５を参照して説明した第３実施形態と異なるのは、図７に示すように、モジュール１００ｄの配線基板１０１の他方主面に端子集合体１０が実装されることにより（第２実装工程）、第２樹脂層１０４に接続端子１１による層間接続導体が設けられている点である。また、第２樹脂層１０４は、配線基板１０１の他方主面に実装された端子集合体１０の支持体１２が接続端子１１から除去された後に樹脂が充填されることにより形成される。
また、この実施形態では、第２樹脂層１０４に設けられた接続端子１１により形成された層間接続導体に接続されるように、第２樹脂層１０４にさらに電子部品１０２が実装される。その他の構成は上記した第１〜第４実施形態と同様の構成であるため、同一符号を付すことによりその構成の説明は省略する。
このように構成すると、配線基板１０１の他方主面に端子集合体１０がさらに実装されるので、第２樹脂層１０４に接続端子１１による層間接続導体を形成することができる。また、配線基板１０１の他方主面に実装された電子部品１０２および端子集合体１０が第２樹脂層１０４により封止される前に、配線基板１０１の他方主面の端子集合体１０の支持体１２が接続端子１１から除去されるため、第２樹脂層１０４を形成するための樹脂を配線基板１０１の他方主面に効率よく充填することができる。
また、第２封止工程により形成された第２樹脂層１０４に、第２樹脂層１０４に設けられた接続端子１１に接続されるように電子部品１０２がさらに実装されるため、モジュール１００ｄに実装される電子部品１０２の実装密度をさらに高めることができるので実用的である。
＜接続端子の変形例＞
接続端子の変形例について図８を参照して説明する。図８は接続端子の変形例を示す要部拡大図であり、（ａ）〜（ｄ）はそれぞれ異なる接続端子の変形例を示す。なお、図８（ａ）〜（ｄ）はそれぞれ要部拡大図であり、上記した第１〜第５実施形態と同様の構成については、同一符号を付すことによりその構成の説明は省略する。
図８（ａ）に示す例では、配線基板１０１の一方主面に、接続端子１１の断面積とほぼ同じ面積で実装用電極１０１ａが設けられており、接続端子１１は、はんだなどの接合材Ｓが実装用電極１０１ａの外側に広がった状態で実装用電極１０１ａに実装される。このように構成すると、実装用電極１０１ａの外側に広がった接合材Ｓが第１樹脂層１０３に引っ掛かるため、接続端子１１の第１樹脂層１０３からの抜けが防止される。なお、接続端子１１と実装用電極１０１ａとの間にもはんだなどの接合剤Ｓが配置されていてもよい。
図８（ｂ）に示す例では、配線基板１０１の一方主面に、接続端子１１の断面積よりも大面積の実装用電極１０１ｂが設けられており、接続端子１１は、はんだなどの接合材Ｓにより実装用電極１０１ｂに実装される。このように構成すると、接合材Ｓは、接続端子１１の断面積よりも大面積の実装用電極１０１ｂ全体に広っており、実装用電極１０１ａ全体に広がった接合材Ｓが第１樹脂層１０３に引っ掛かるため、接続端子１１の第１樹脂層１０３からの抜けが防止される。なお、接続端子１１と実装用電極１０１ｂとの間にもはんだなどの接合剤Ｓが配置されていてもよい。
図８（ｃ）に示す例では、接続端子１１ｂはテーパ状に形成されている。また、配線基板１０１の一方主面に、接続端子１１ｂの大径側の断面積よりも大面積の実装用電極１０１ｂが設けられている。そして、接続端子１１の大径側がはんだなどの接合材Ｓにより実装用電極１０１ｂに実装される。このように構成すると、接続端子１１ｂは、第１樹脂層１０３に楔状に設けられるため、接続端子１１ｂの大径部分が第１樹脂層１０３に引っかかると共に、接続端子１１ｂの大径側の断面積よりも大面積の実装用電極１０１ｂ全体に広がった接合材Ｓが樹脂層１０３に引っ掛かるため、接続端子１１ｂの樹脂層１０３からの抜けが防止される。なお、接続端子１１ｂと実装用電極１０１ｂとの間にもはんだなどの接合剤Ｓが配置されていてもよい。実装用電極１０１ｂの面積は接続端子１１ｂの大径側の断面積と同等であってもよい。
図８（ｄ）に示す例では、接続端子１１ｂはテーパ状に形成されている。また、配線基板１０１の一方主面に、接続端子１１ｂの小径側の断面積よりも大面積の実装用電極１０１ｂが設けられている。そして、接続端子１１の小径側がはんだなどの接合材Ｓにより実装用電極１０１ｂに実装される。このように構成すると、接続端子１１ｂの小径側の断面積よりも大面積の実装用電極１０１ｂ全体に広がった接合材Ｓが樹脂層１０３に引っ掛かるため、接続端子１１ｂの樹脂層１０３からの抜けが防止される。なお、接続端子１１ｂと実装用電極１０１ｂとの間にもはんだなどの接合剤Ｓが配置されていてもよい。
＜モジュールの変形例＞
なお、図９のモジュールの変形例に示すように、研磨または研削工程において、第１樹脂層１０３と一緒に凸部１１ａを部分的に研磨または研削することにより、第１樹脂層１０３の表面と同一表面上に、接続端子１１の横断面の面積よりも大面積の外部接続用のランドを凸部１１ａにより形成してもよい。このように構成すると、モジュール１００に大面積の外部接続用のランドを設けることができるため、モジュール１００が通信携帯端末のマザー基板などに実装される際の電気的接続性を向上することができる。この場合、第１樹脂層１０３の表面に露出する外部接続用のランド（凸部１１ａ）と接続端子１１とが一体形成されているため、第１樹脂層１０３の表面に露出する接続端子１１に、スクリーン印刷やフォトリソグラフィなどによりランドを形成する場合と比較すると、ランド（凸部１１ａ）と接続端子１１との間の接続強度を向上することができる。
また、接続端子１１の一端に形成された凸部１１ａにより第１樹脂層１０３の表面に大面積のランドを形成することができる。したがって、モジュール１００をマザー基板などに接続するときに必要な面積を有する外部接続用のランドを、凸部１１ａにより第１樹脂層１０３の表面に形成することで、接続端子１１の径を、外部接続用のランド（凸部１１ａ）の面積よりも小さく形成することができる。
この場合、各接続端子１１の凸部１１ａにより第１樹脂層１０３の表面に形成されるランドが近接配置されるように、各接続端子１１をモジュール１００内で近接配置しても、各種の電子部品１０２を、各接続端子１１の鍔状の凸部１１ａと上面視において重なるように各接続端子１１間に配置して配線基板１０１に実装することができるので、モジュール１００の小型化を図ることができる。
＜端子集合体の変形例＞
端子集合体の変形例について図１０を参照して説明する。なお、上記した第１〜第５実施形態と同様の構成については、同一符号を付すことによりその構成の説明は省略する。
図１０（ｂ）に示す端子集合体１０ａは、図１０（ａ）に示すように、樹脂板に所定間隔で接続端子１１を挿入するための孔１２ａ１が格子状に形成されて成る支持体１２ａが準備され、図１０（ｂ）に示すように、支持体１２ａに形成された複数の孔１２ａ１のうち、モジュールの設計態様に応じて必要な位置の孔１２ａ１に柱状の接続端子１１が一方端部側から挿入されることにより形成される。
このように構成すると、板状の支持体１２ａに設けられた孔１２ａ１に柱状の接続端子１１を挿入するだけで、端子集合体１０ａを低コストで容易に製造することができる。また、支持体１２ａに設けられた複数の孔１２ａ１のうち、必要な孔１２ａ１に接続端子１１を挿入することにより、モジュールの種類に応じた端子集合体１０ａを形成することができる。したがって、モジュールの種類ごとに支持体１２ａを設計する必要がないため、端子集合体１０ａの製造コストの低減を図ることができる。
なお、モジュールの設計態様に応じて樹脂板の必要な位置にのみ孔１２ａ１を形成することにより支持体１２ａを形成してもよい。また、支持体１２ａは、例えば、樹脂を用いた射出成型や、樹脂板に孔を形成することにより形成することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、上記した実施形態では、端子集合体１０の支持体１２に支持層１３を設けることにより、接続端子１１，１１ｂを支持するように構成されているが、支持体１２に支持層１３を設ける代わりに、磁性を有する材質の板状部材により支持体１２を形成してもよい。このようにすると、板状部材の磁力により接続端子１１の一端を吸着することで、支持体１２により接続端子１１を支持することができる。また、端子集合体１０が配線基板１０１に実装された後に、支持体１２を接続端子１１，１１ｂから容易に除去することができる。
本発明は、モジュールの配線基板に柱状の接続端子を表面実装技術を用いて実装することにより、モジュールの層間接続導体を形成する技術に広く適用することができ、種々の電子部品を配線基板に搭載することにより、種々の機能を有するモジュールを構成することができる。
１０ 端子集合体
１１，１１ｂ 接続端子
１１ａ 凸部
１２ 支持体
１３ 支持層（接着層、支持層）
１００，１００ａ、１００ｂ，１００ｃ，１００ｄ モジュール
１０１ 配線基板
１０２ 電子部品
１０３ 第１樹脂層
１０４ 第２樹脂層

Claims (7)

  1. 層間接続導体を形成する柱状の複数の接続端子が支持体に支持されて成る端子集合体を準備する準備工程と、
    前記端子集合体および電子部品を配線基板の一方主面に実装する第１実装工程と、
    前記配線基板の一方主面に実装された電子部品および前記端子集合体を第１樹脂層により封止する第１封止工程とを備え、
    前記第１封止工程の前に、前記配線基板の一方主面の前記端子集合体の前記支持体を前記接続端子から除去する
    ことを特徴とするモジュールの製造方法。
  2. 前記接続端子の一端を、接着または粘着により前記支持体に支持し、前記支持体による接着力または粘着力を低下させて、前記支持体を前記接続端子から除去することを特徴とする請求項１に記載のモジュールの製造方法。
  3. 前記第１封止工程の後に前記第１樹脂層の表面を研磨または研削する工程をさらに備えることを特徴とする請求項１または２に記載のモジュールの製造方法。
  4. 前記研磨または研削する工程により、前記接続端子の一端を削ることを特徴とする請求項３に記載のモジュールの製造方法。
  5. 前記配線基板の他方主面に電子部品を実装する第２実装工程と、
    前記配線基板の他方主面に実装された電子部品を第２樹脂層により封止する第２封止工程と
    をさらに備えることを特徴とする請求項１ないし４のいずれかに記載のモジュールの製造方法。
  6. 前記第２実装工程において前記配線基板の他方主面に前記端子集合体をさらに実装し、
    前記第２封止工程の前に、前記配線基板の他方主面の前記端子集合体の前記支持体を前記接続端子から除去することを特徴とする請求項５に記載のモジュールの製造方法。
  7. 前記第２封止工程により形成された前記第２樹脂層に、前記配線基板の他方主面に実装された前記端子集合体の前記接続端子に接続されるように、電子部品をさらに実装することを特徴とする請求項６に記載のモジュールの製造方法。
JP2013532615A 2011-09-07 2012-09-05 モジュールの製造方法および端子集合体 Active JP5768888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013532615A JP5768888B2 (ja) 2011-09-07 2012-09-05 モジュールの製造方法および端子集合体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011194567 2011-09-07
JP2011194567 2011-09-07
JP2013532615A JP5768888B2 (ja) 2011-09-07 2012-09-05 モジュールの製造方法および端子集合体
PCT/JP2012/072549 WO2013035714A1 (ja) 2011-09-07 2012-09-05 モジュールの製造方法および端子集合体

Publications (2)

Publication Number Publication Date
JPWO2013035714A1 JPWO2013035714A1 (ja) 2015-03-23
JP5768888B2 true JP5768888B2 (ja) 2015-08-26

Family

ID=47832159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013532615A Active JP5768888B2 (ja) 2011-09-07 2012-09-05 モジュールの製造方法および端子集合体

Country Status (4)

Country Link
US (1) US9491846B2 (ja)
JP (1) JP5768888B2 (ja)
CN (1) CN103797577B (ja)
WO (1) WO2013035714A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335645B2 (en) 2017-09-04 2022-05-17 Murata Manufacturing Co., Ltd. High-frequency module and manufacturing method thereof

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443451B2 (ja) * 2014-09-26 2018-12-26 株式会社村田製作所 高周波部品
JP6400509B2 (ja) * 2015-02-27 2018-10-03 Ｔｏｗａ株式会社 電子部品の製造方法
US10321572B2 (en) * 2016-04-01 2019-06-11 Skyworks Filter Solutions Japan Co., Ltd. Electronic package including cavity defined by resin and method of forming same
JP6615341B2 (ja) * 2016-06-08 2019-12-04 三菱電機株式会社 半導体装置およびその製造方法
JP6787413B2 (ja) 2017-02-17 2020-11-18 株式会社村田製作所 回路モジュールおよび回路モジュールの製造方法
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics
US10872866B2 (en) 2018-10-08 2020-12-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and method of manufacturing the same
WO2020202841A1 (ja) * 2019-04-03 2020-10-08 株式会社村田製作所 モジュール、端子集合体、及びモジュールの製造方法
WO2022185692A1 (ja) * 2021-03-02 2022-09-09 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP2001168264A (ja) * 1999-12-13 2001-06-22 Hitachi Ltd 電子回路モジュール及びその製造方法
JP3420748B2 (ja) * 2000-12-14 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
JP2004047702A (ja) * 2002-07-11 2004-02-12 Toshiba Corp 半導体装置積層モジュール
JP2004193404A (ja) * 2002-12-12 2004-07-08 Alps Electric Co Ltd 回路モジュール、及びその製造方法
JP4042785B2 (ja) 2004-02-13 2008-02-06 株式会社村田製作所 電子部品及びその製造方法
JP2007287762A (ja) 2006-04-13 2007-11-01 Matsushita Electric Ind Co Ltd 半導体集積回路素子とその製造方法および半導体装置
JP3960479B1 (ja) * 2006-07-07 2007-08-15 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
JP4274290B2 (ja) * 2006-11-28 2009-06-03 国立大学法人九州工業大学 両面電極構造の半導体装置の製造方法
JP4376891B2 (ja) * 2006-12-04 2009-12-02 イビデン株式会社 半導体モジュール
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
JP2009246104A (ja) * 2008-03-31 2009-10-22 Kyushu Institute Of Technology 配線用電子部品及びその製造方法
WO2009136496A1 (ja) * 2008-05-09 2009-11-12 国立大学法人九州工業大学 ３次元実装半導体装置及びその製造方法
US8097489B2 (en) * 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
JP2010245157A (ja) 2009-04-02 2010-10-28 Kyushu Institute Of Technology 配線用部品及びその製造方法、並びに該配線用部品を組み込んで用いる電子デバイスパッケージ及びその製造方法
JP2010278069A (ja) * 2009-05-26 2010-12-09 Shinko Electric Ind Co Ltd 接続端子の配設方法
CN201667333U (zh) * 2009-06-26 2010-12-08 江阴长电先进封装有限公司 新型圆片级扇出芯片封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11335645B2 (en) 2017-09-04 2022-05-17 Murata Manufacturing Co., Ltd. High-frequency module and manufacturing method thereof

Also Published As

Publication number Publication date
CN103797577A (zh) 2014-05-14
WO2013035714A1 (ja) 2013-03-14
JPWO2013035714A1 (ja) 2015-03-23
US20140182918A1 (en) 2014-07-03
CN103797577B (zh) 2017-06-09
US9491846B2 (en) 2016-11-08

Similar Documents

Publication Publication Date Title
JP5768888B2 (ja) モジュールの製造方法および端子集合体
JP4310467B2 (ja) 複合多層基板及びその製造方法
JP4453702B2 (ja) 複合型電子部品及びその製造方法
US9538649B2 (en) Method of manufacturing module
JP2016136615A (ja) 電子部品内蔵基板およびその製造方法
JP6139653B2 (ja) 部品内蔵樹脂多層基板
JP5206878B2 (ja) 樹脂多層基板及び該樹脂多層基板の製造方法
JP5831057B2 (ja) モジュールの製造方法
JP5708814B2 (ja) モジュールの製造方法
TWI461118B (zh) 具有電子零件之配線基板及其製造方法
JPWO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
EP1909322A1 (en) Stacked electronic component, electronic device and method for manufacturing stacked electronic component
JP4432517B2 (ja) 複合多層基板
JP4821424B2 (ja) セラミック多層基板及びその製造方法
WO2013035717A1 (ja) モジュールおよびモジュールの製造方法
JP4385782B2 (ja) 複合多層基板及びその製造方法
JP5059486B2 (ja) 部品内蔵モジュールの製造方法
JP2006196857A (ja) ケース付き複合回路基板及びその製造方法
JP2005302924A (ja) 配線基板およびその製造方法
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
JP2013058515A (ja) モジュールの製造方法
WO2013099360A1 (ja) モジュールおよびこれを備えるモジュール搭載部品
JP2010021389A (ja) 樹脂モールド型電子部品の製造方法。
JP5743561B2 (ja) 配線基板
JP2010021395A (ja) 多層配線基板の製造方法及び電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150608

R150 Certificate of patent or registration of utility model

Ref document number: 5768888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150