CN103026805A - 使用平行工艺以与子组件互连来制造印刷电路板的方法 - Google Patents
使用平行工艺以与子组件互连来制造印刷电路板的方法 Download PDFInfo
- Publication number
- CN103026805A CN103026805A CN2010800678433A CN201080067843A CN103026805A CN 103026805 A CN103026805 A CN 103026805A CN 2010800678433 A CN2010800678433 A CN 2010800678433A CN 201080067843 A CN201080067843 A CN 201080067843A CN 103026805 A CN103026805 A CN 103026805A
- Authority
- CN
- China
- Prior art keywords
- component
- attached
- metal layer
- single metal
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
提供了使用平行工艺以与子组件互连来制造印刷电路板的方法。在一个实施例中,本发明涉及一种制造印刷电路板的方法,其包括:提供包括至少一个金属层的核心子组件,在平行处理多个单金属层载体中的每个之后提供多个单金属层载体,并且使多个单金属层载体中的至少两个彼此附接并且与核心子组件附接。
Description
技术领域
本发明总体上涉及印刷电路板及其制造方法,更具体地,涉及使用平行工艺以与子组件互连来制造印刷电路板的方法。
背景技术
大多数电子系统包括具有高密度电子互连的印刷电路板。印刷电路板(PCB)可以包括一个或更多个电路核心、基板或载体。在用于具有一个或更多个电路载体的印刷电路板的一个制造方案中,电子电路(例如,焊盘、电子互连等)被制造到各个电路载体的相对侧上以形成一对电路层。通过制造粘合剂(或者半固化片或接合层片(bond ply))、在压床中堆叠电路层对和粘合剂,使得到的电路板结构固化,钻出通孔,并且随后利用铜材料镀覆通孔以互连电路层对,电路板的这些电路层对随后可以被物理和电子连结以形成印刷电路板。
固化工艺用于使粘合剂固化以提供电路板结构的永久物理接合。然而,粘合剂通常在固化工艺期间显著收缩。与后面的通孔钻孔和镀覆工艺组合的收缩可能将可观的应力引入到整个结构中,导致损坏或者电路层之间的不可靠的互连或接合。因此,需要能够补偿该收缩并且能够提供电路层对之间的更无应力的和可靠的电子互连的材料和相关联的工艺。
此外,利用铜材料镀覆通孔(或过孔)需要额外的、昂贵的和耗时的工艺序列,其难于通过快速的周转期实现。图1是用于制造具有堆叠的过孔的印刷电路板的连续层叠工艺的流程图,其包括昂贵的和耗时的连续层叠和镀覆步骤。因此,需要提供一种印刷电路板及其制造方法,通过减少关键工艺的重复,从而减少制造成本和时间,该印刷电路板能够被快速地和容易地制造和/或确保印刷电路板上的互连(或者通孔或微过孔)的对准。
发明内容
本发明的实施例的方面涉及并针对使用平行工艺来与子组件互连来制造印刷电路板的方法。本发明的一个实施例提供了一种制造印刷电路板的方法,其包括:提供核心子组件,该核心子组件包括至少一个金属层载体;在平行处理多个单金属层载体中的每个之后提供多个单金属层载体,其中多个单金属层载体中的至少一个的平行处理包括使光致抗蚀剂成像到基板的至少一部分上,该基板具有在基板的第一表面上形成的至少一个铜箔;从基板刻蚀至少一个铜箔的部分;去除至少一个光致抗蚀剂以暴露至少一个铜箔的至少一部分,从而形成至少一个铜箔焊盘;将层叠粘合剂施加到基板的第二表面;将保护膜施加到层叠粘合剂;在基板的第二表面中形成至少一个微过孔以暴露至少一个铜箔焊盘;将传导膏填充到至少一个微过孔中;并且去除保护膜以暴露基板上的层叠粘合剂用于附接;并且使多个单金属层载体中的至少两个彼此附接并且与核心子组件附接。
本发明的另一实施例提供了一种制造印刷电路板的方法,其包括:提供核心子组件,该核心子组件包括至少一个金属层载体;在平行处理多个单金属层载体中的每个之后提供该多个单金属层载体,其中多个单金属层载体中的至少一个的平行处理包括使光致抗蚀剂成像到基板的至少一部分上,该基板具有在基板的第一表面上形成的至少一个铜箔;从基板刻蚀至少一个铜箔的部分;去除至少一个光致抗蚀剂以暴露至少一个铜箔的至少一部分,从而形成至少一个铜箔焊盘;将层叠粘合剂施加到基板的第二表面;将保护膜施加到层叠粘合剂;在基板的第二表面中形成至少一个微过孔以暴露至少一个铜箔焊盘;将传导膏填充到至少一个微过孔中;并且去除保护膜以暴露基板上的层叠粘合剂用于附接;使多个单金属层载体中的至少两个彼此附接并且与核心子组件的第一表面附接;并且使多个单金属层载体中的至少两个彼此附接并且与核心子组件附接。
本发明的又一实施例提供了一种制造印刷电路板的方法,其包括:提供核心子组件,该核心子组件包括至少一个金属层载体;在平行处理多个单金属层载体中的每个之后使多个单金属层载体彼此附接以形成第一子组件,其中多个单金属层载体中的至少一个的平行处理包括使光致抗蚀剂成像到基板的至少一部分上,该基板具有在基板的第一表面上形成的至少一个铜箔;从基板刻蚀至少一个铜箔的部分;去除至少一个光致抗蚀剂以暴露至少一个铜箔的至少一部分,从而形成至少一个铜箔焊盘;将层叠粘合剂施加到基板的第二表面;将保护膜施加到层叠粘合剂;在基板的第二表面中形成至少一个微过孔以暴露至少一个铜箔焊盘;将传导膏填充到至少一个微过孔中;并且去除保护膜以暴露基板上的层叠粘合剂用于附接;在平行处理多个单金属层载体中的每个之后使多个单金属层载体彼此附接以形成第二子组件;将第一子组件附接到核心子组件的第一表面;并且将第二子组件附接到核心子组件的第二表面。
附图说明
图1是包括连续的层叠和镀覆步骤的用于制造具有堆叠过孔的印刷电路板的连续层叠工艺的流程图。
图2是根据本发明的一个实施例的包括单层叠工艺的用于制造具有堆叠过孔的印刷电路板的工艺的流程图。
图3a-3g图示了根据本发明的一个实施例的、用于制造具有堆叠(或交错)微过孔的、将用在单层叠周期或工艺序列中的印刷电路板的单金属层基板的工艺。
图4a是根据本发明的一个实施例的、包括夹住核心子组件的图3a-3g的基板中的四个经刻蚀的单金属层基板和两个未经刻蚀的单金属层基板的混合印刷电路板的横截面分解视图。
图4b是根据本发明的一个实施例的、包括夹住核心子组件的图3g的六个经刻蚀的单金属层基板的混合印刷电路板的横截面分解视图。
图4c是根据本发明的一个实施例的、包括夹住核心子组件的具有预压缩形式的图3g的六个单金属层基板的混合印刷电路板的横截面分解视图。
图5是图4b或4c的完成的混合印刷电路板的横截面视图。
图6是根据本发明的一个实施例的、包括在四金属层核心子组件的两侧夹住两个单金属层基板的外部构造层的混合印刷电路板的横截面视图。
图7是根据本发明的一个实施例的、包括附接到夹住四金属层核心子组件的两个单金属层基板中的一个的一个构造层的混合印刷电路板的横截面视图。
图8是根据本发明的一个实施例的、包括夹住包括有源器件的核心子组件的图3g的六个单金属层基板的混合印刷电路板的横截面视图。
图9是根据本发明的一个实施例的、包括夹住包括有源器件的核心子组件的图3g的六个单金属层基板的混合印刷电路板的横截面视图。
图10是根据本发明的一个实施例的、包括使组件的柔性部分与刚性部分隔离的切断区域的印刷电路板组件的横截面视图。
具体实施方式
在下面的详细描述中,作为说明,示出并描述了本发明的某些示例性实施例。本领域技术人员将认识到,在均不偏离本发明的精神或范围的情况下,可以以各种方式修改所描述的示例性实施例。因此,附图和描述应被视为在本质上是说明性的,而非限制性的。在说明书中未讨论的部分可能在附图中示出,或者未在附图中示出,因为这些部分对于本发明的完整理解而言不是必不可少的。相同的附图标记表示相同的元件。
图2是根据本发明的一个实施例的包括单层叠工艺的用于制造具有堆叠过孔的印刷电路板的工艺的流程图。较之图1的现有技术工艺,图2的单层叠工艺包括明显更少的工艺步骤数目。更具体地,图2的单层叠工艺消除了用于制造多层印刷电路板的连续层叠工艺所需的许多层叠和镀覆工艺步骤。在美国专利第7,523,545号和美国临时专利申请第61/189171号中进一步描述了用于制造电路板的单层叠工艺,每个文献的整体内容通过引用合并于此。
在图2中所示的流程图中,该工艺执行与印刷电路板相关的许多工艺步骤。在其他实施例中,可以使用包括传统的PCB制造技术的其他适当的印刷电路板技术替代所说明的这些技术。在一些实施例中,该工艺并未执行所有所描述的动作。在其他实施例中,该工艺执行额外的动作。在一个实施例中,该工艺按不同于图示顺序的顺序执行动作。在一些实施例中,该工艺同时执行一些动作。在一个实施例中,该工艺从“叠置和层叠(LAYUP AND LAMINATE)”直接去往“最终完成(FINAL FINISH)”。在一个实施例中,“显影、镀覆、剥离、刻蚀、剥离(DEVELOP, PLATE, STRIP, ETCH, STRIP)”被“显影、刻蚀、剥离(DEVELOP, ETCH, STRIP)”替换。
图3a-3g图示了根据本发明的一个实施例的、用于制造具有堆叠(或交错)微过孔的、将用在单层叠周期或工艺序列中的印刷电路板的单金属层基板的工艺。
如图3a中所示,制备双面基板或载体10。基板10包括在基板10的相对侧或表面上形成的铜箔10a以及由金属、陶瓷或绝缘材料(例如,FR4、LCP、Thermount、BT、GPY(诸如特氟龙)、导热碳(stablecor)、不含卤素的绝缘材料等,其中GPY是不符合FR4类别的层叠,诸如聚酰亚胺、诸如Kapton?的聚酰亚胺膜,氮丙啶固化环氧树脂、双马来酰亚胺以及其他电气级层叠)制成的核心材料10b。然而,本发明不限于此。例如,在本发明的一个实施例中,使用单面核心或基板,其具有仅在基板的一面上形成的铜箔(例如,单个箔10a)。在其他实施例中,可以使用其他适当的基板和传导层材料。
在图3a中所示的实施例中,基板10具有范围为3至4密耳(或者约3至4密耳)的厚度。然而,在其他实施例中,基板和其他部件可以具有其他适当的尺寸。
在图3b中,将两个光致抗蚀剂20成像到基板10上。这里,所示出的两个光致抗蚀剂20通过激光直接成像(或印刷)到基板10的一侧(即底侧)。然而,本发明不限于此。例如,可以使用诸如照相、丝网印刷、平板印刷、喷墨印刷等的任何适当的印刷技术对两个光致抗蚀剂成像。在其他实施例中,可以将比两个更多或更少的光致抗蚀剂成像到基板上。
在图3c中,除了铜箔10a的被两个光致抗蚀剂20覆盖的部分之外,从基板10刻蚀铜箔10a,两个光致抗蚀剂20随后被剥离以暴露相应的铜箔焊盘11。然而,本发明不限于此。例如,在本发明的另一实施例中,通过制备金属板(例如,不锈钢板)形成一个或更多个单金属层载体(例如,一个或更多个单面电路)。
对于使用金属板的工艺,更详细地,将闪铜(约5微米)电解闪镀到金属板的一个或更多个面上。将一个或更多个光致抗蚀剂施加到金属板的一个或更多个闪镀表面上。光致抗蚀剂随后被成像(例如,负成像)以显影一个或更多个腔。随后将铜镀覆到这些腔中。随后剥离光致抗蚀剂以形成用于一个或更多个电路层的一个或更多个铜箔焊盘。此外,将一个或更多个半固化片施加到铜箔焊盘以将半固化片和金属板层叠。半固化片随后固化。因此半固化片与金属板、铜箔焊盘及其之间的闪铜层叠并固化。随后从金属板剥除具有固化的半固化片的铜箔焊盘和闪铜。闪铜随后被刻蚀掉以暴露固化的半固化片上的铜箔焊盘。
一旦已形成上述包括铜箔焊盘(例如,焊盘11)的电路层或者包括铜焊盘的电路层,图3d中所示的保护膜(或聚酯薄膜(Mylar)片)40通过置于聚酯薄膜片40和核心材料10b之间的层叠粘合剂(或半固化片或未固化的半固化片)30附接到基板10(或固化的半固化片)的核心材料10b。在图3d中,保护层或聚酯薄膜片40被示出为附接到基板10的与两个铜箔焊盘11所在的基板10的侧相对的侧。然而,本发明的保护膜不仅限于聚酯薄膜片,并且可以由任何适当的材料制成,诸如聚酯、定向聚丙烯、聚氟乙烯、聚乙烯、高密度聚乙烯、聚亚烯萘(polyethylene napthalate)、剥离膜(pacothane)、聚甲基戊烯(polymethylpentene)、或者它们的组合。
在图3e中,过孔或微过孔50在基板10(或固化的半固化片)中形成。每个微过孔50通过利用激光钻孔(和/或机械钻孔)在基板10(或固化的半固化片)中钻出具有范围为4至10密耳(或者约4至10密耳)的直径的孔来形成。在其他实施例中,可以使用具有其他适当直径的微过孔。在另一实施例中,可以使用光可成像电介质工艺、等离子体工艺、戳印工艺或者其他适当的过孔生成工艺创建过孔或微过孔。
在图3f中,传导膏(或墨水)60被填充到在基板10(或固化的半固化片)中形成的每个微过孔50中,并且在图3g中,随后剥除聚酯薄膜片40以形成单金属层载体70用于叠置和层叠。
在其他实施例中,金属层载体可以包括额外的层或部件。在一个实施例中,例如,金属层载体可以包括使用特定的层或层叠实现的埋入的电阻器或埋入的电容器。金属层载体还可以包括表面处理,包括但不限于,有机金属、浸金、浸银、浸锡、和/或粘合剂之前的外部铜。这些表面处理可以改进电和热传导性。
可以使用各种层叠机器来使金属层载体层叠,其包括但不限于,切片层合机、层叠压床、热滚层合机、真空层合机、快速层叠压床、或者其他适当的层叠机器。
图4a是根据本发明的一个实施例的、包括夹住核心子组件102的图3a-3g的基板中的四个经刻蚀的单金属层基板70-1和两个未经刻蚀的单金属层基板70-2的混合印刷电路板100-1的横截面分解视图。外部单金属层基板或者未经刻蚀的基板70-2具有其外表面上的未经刻蚀的铜。内部单金属层基板70-1具有其外表面上的经刻蚀的铜层。
核心子组件102具有使用层叠工艺形成的四个金属层和两个经镀覆或填充的通孔过孔104。在其他实施例中,核心子组件102包括比两个更多或更少的包括通孔过孔和/或微过孔的过孔。单金属层基板或载体(70-1、70-2)均包括填充有传导膏的多个微过孔150,其形成每个子组件的两个堆叠过孔。为了组装混合PCB 100,单金属层基板(70-1、70-2)可以在核心子组件102上方和下方对准并且可以使用一个或更多个粘合剂层被全部压在一起以夹住子组件102。
在图4a中所示的实施例中,核心子组件具有四个金属层载体。在其他实施例中,核心子组件具有比四个更多或更少的金属层载体。在一个这样的情况下,使用涉及仅一次层叠的工艺来组装核心子组件。在另一这样的实施例中,使用不涉及层叠的工艺组装核心子组件(例如,核心子组件没有过孔)。在一些实施例中,在单金属层载体层叠在一起以形成PCB时使核心子组件的层层叠。在其他实施例中,在单金属层载体层叠在一起以形成混合PCB之前,使核心子组件的层层叠。
在图4a中所示的实施例中,三个单金属层载体位于核心子组件上方并且三个单金属层载体位于核心子组件下方。在其他实施例中,比三个更多或更少的单金属层载体可以位于核心子组件上方。相似地,在其他实施例中,比三个更多或更少的单金属层载体可以位于核心子组件下方。在一个实施例中,一个或更多个核心子组件层被替换为具有传导膏微过孔的单金属层基板。在图4a中所示的实施例中,混合PCB包括两个堆叠过孔。在其他实施例中,混合PCB可以具有比两个更多或更少的堆叠过孔。
图4b是根据本发明的一个实施例的、包括夹住核心子组件的图3g的六个经刻蚀的单金属层基板70-1的混合印刷电路板100-2的横截面分解视图。图4b基本上与图4a相似,不同之处在于根据图3a-3g中描述的工艺刻蚀外部的单金属层载体,而非如图4a中的那样不进行刻蚀。在其他方面,图4b可以如上文针对图4a描述的那样操作。在图4b中,一个微过孔堆叠151与下方的一个通孔过孔104对准,而其他微过孔150偏离通孔过孔104。
图4c是根据本发明的一个实施例的、包括夹住核心子组件的具有预压缩形式的图3g的六个单金属层基板70-1的混合印刷电路板100-3的横截面分解视图。预压缩形式包括上组件80-1和下组件80-2,上组件80-1包括六个单金属层基板70-1中的三个并且下组件80-2包括六个单金属层基板70-1中的三个。图4c的实施例与图4b的实施例相似,不同之处在于图4b的单金属层基板开始于压缩状态。在其他方面,图4c可以如上文针对图4b描述的那样操作。
图5是根据图4b或4c的实施例的完成的混合印刷电路板100-4的横截面视图。在若干实施例中,图4a的完成的混合印刷电路板将呈现为与图5相似,不同之处在于外部的层将包括未经刻蚀的铜。
图6是根据本发明的一个实施例的、包括在四金属层核心子组件202的两侧夹住两个单金属层基板270-1的构造层270-2的混合PCB 200的横截面视图。在若干实施例中,混合PCB 200包括来自连续层叠板制造工艺和单层叠板制造工艺两者的益处。例如,混合PCB 200可以提供基本上平坦或者严格平坦的外表面。在一些实施例中,这些基本上平坦或严格平坦的表面可能是非常需要的。此外,制造混合PCB 200的工艺可以通过消除各个层叠和镀覆步骤来极大地改进制造时间和费用。
四个单金属层基板270-1包括多个堆叠微过孔250并且可以使用任何上述工艺来形成。四金属层核心子组件202包括多个通孔过孔204并且可以使用上述连续层叠工艺来形成。在一些实施例中,通孔过孔被替换为填充有铜或者传导膏的微过孔。两个构造层270-2包括多个镀覆或填充微过孔(例如,通孔过孔)284并且可以使用图1中描述的用于制造PCB的工艺来形成。
在图6中所示的实施例中,PCB包括核心子组件上方和下方的两个单金属层基板。在其他实施例中,PCB可以包括比两个更多的单金属层基板。在图6中所示的实施例中,一个构造层270-2位于单金属层基板上方,并且一个构造层270-2位于单金属层基板下方。在其他实施例中,不止一个构造层可以位于单金属层基板上方,并且不止一个构造层可以位于单金属层基板下方。在一个实施例中,一个或更多个构造层被替换为单金属层基板之一的另一层或者被一起全部去除。
在图6中所示的实施例中,四金属层核心子组件202位于混合PCB 200的中心。在其他实施例中,核心子组件可以包括比四个更多或更少的层。在图6中所示的实施例中,四金属层核心子组件包括两个经镀覆或填充的通孔过孔204。在其他实施例中,核心子组件可以被实现为具有比两个更多或更少的过孔。在一个这样的实施例中,核心子组件可以被实现为没有任何过孔。在图6中所示的实施例中,混合PCB包括两个堆叠过孔。在其他实施例中,混合PCB可以具有比两个更多或更少的堆叠过孔。
在图5和6中,核心子组件102和202包括每个子组件的两个通孔过孔(104、204),其偏离单金属层基板(70-1、270-1)的堆叠过孔150。在其他实施例中,核心子组件102和202可以包括一个或更多个微过孔。在一些实施例中,微过孔填充有传导膏、传导墨水或铜。在一个这样的实施例中,传导墨水微过孔具有梯形横截面,其中微过孔的较宽的开口与核心子组件的中心线最接近(参见例如,图5中的微过孔150的取向)。在一些实施例中,子组件102和202的通孔过孔并未偏离单金属层基板的堆叠过孔。
图7是根据本发明的一个实施例的、包括附接到夹住四金属层核心子组件202的四个单金属层基板270-1中的两个的一个构造层270-2的混合PCB 300的横截面视图。混合PCB 300包括在核心子组件202的一侧夹住两个单金属层基板270-1的构造层270-2。混合PCB 300进一步包括在核心子组件202的另一侧夹住四金属层核心子组件202的两个单金属层基板270-1。图7中所示的实施例与图6的实施例相似,不同之处在于外部构造层之一已被去除。在其他实施例中,上面的单金属层载体270-1中的一个或两者也可以被去除。在若干实施例中,图7的混合PCB的结构可以按照与上文针对图6的混合PCB描述的修改相似的方式进行修改。
图8是根据本发明的一个实施例的、包括夹住包括有源器件406的核心子组件402的图3g的六个单金属层基板(470-1、470-2)的混合印刷电路板400的横截面视图。图8中所示的混合PCB 400与图5的混合PCB相似,不同之处在于核心子组件402包括嵌入的有源器件406并且上面的单金属层基板470-2包括形成用于连接到有源器件406的堆叠过孔的额外的微过孔450。有源器件406可以是晶体管、集成电路或者通常与印刷电路板结合使用的其他有源器件。在图8中所示的实施例中,混合PCB 400包括单个有源器件406。在其他实施例中,额外的有源器件可以与额外的过孔一同使用以支持所需的各种连接。在若干实施例中,图8的混合PCB的结构可以按照与上文针对图4a、4b、4c、5和6的混合PCB描述的修改相似的方式进行修改。在一个实施例中,有源器件可以位于单金属层基板之一上或中。在另一实施例中,有源器件可以位于单金属层基板和核心子组件任一者上或中。
图9是根据本发明的一个实施例的、包括夹住包括有源器件506的核心子组件502的图3g的两个单金属层基板(570-1、570-2)的混合印刷电路板500的横截面视图。图9中所示的PCB基本上与图8的PCB相似,不同之处在于其包括额外的过孔584用于连接有源器件506,有源器件506较之图8中的情况进一步嵌入在核心子组件502内。在其他方面,图9的混合PCB可以如图8的混合PCB那样发挥作用或者被修改。
图10是根据本发明的一个实施例的、包括将使组件的柔性部分606与刚性部分(602、604)隔离的切断区域的印刷电路板组件600的横截面视图。过孔608可以提供各个柔性、刚性和刚性-柔性层之间的电互连。
在若干实施例中,电路板组件600可以使用这里描述的任何制造工艺来形成,包括例如,上文在图3a-3g、4a-4c中描述的单层叠工艺。包括连续层叠类型的工艺的传统的层叠工艺需要相对大量的工艺步骤,其可能在制造工艺期间损坏柔性或刚性-柔性基板。更具体地,诸如镀覆、清洁、擦洗和平整化的传统的工艺步骤可能损坏柔性或刚性-柔性基板并且引起与建立某些位置容差相关的问题。根据这里描述的制造工艺,可以在避免或基本上减少传统工艺常见的许多重复步骤的同时形成电路板组件600,这些重复步骤包括例如,侵入的镀覆、清洁、擦洗和平整化工艺步骤。
尽管以上描述包含本发明的许多具体实施例,但是这些实施例不应被解释为对本发明的范围的限制,而是应被视为本发明的具体实施例的示例。因此,本发明的范围不应由所说明的实施例限定,而是应由所附权利要求及其等同物限定。
例如,这里描述的制造工艺可以结合许多技术使用,包括,但不限于,倒装芯片、MEMS电路、陶瓷封装、有机封装、高密度基板、BGA基板、刚性基板、柔性基板和刚性-柔性基板。
在一些实施例中,这里描述的微过孔和过孔可以被称为Z轴互连。
在上述实施例中,使用通孔过孔、过孔、微过孔、盲过孔或其他过孔形成电路板组件。在其他实施例中,这些过孔可以可互换地使用和/或被本领域中已知的其他适当的过孔替换。
Claims (18)
1.一种制造印刷电路板的方法,其包括:
提供核心子组件,所述核心子组件包括至少一个金属层载体;
在平行处理多个单金属层载体中的每个之后提供所述多个单金属层载体,其中所述多个单金属层载体中的至少一个的平行处理包括:
使光致抗蚀剂成像到基板的至少一部分上,所述基板具有在所述基板的第一表面上形成的至少一个铜箔;
从所述基板刻蚀所述至少一个铜箔的部分;
去除所述至少一个光致抗蚀剂以暴露所述至少一个铜箔的所述至少一部分,从而形成至少一个铜箔焊盘;
将层叠粘合剂施加到所述基板的第二表面;
将保护膜施加到所述层叠粘合剂;
在所述基板的所述第二表面中形成至少一个微过孔以暴露所述至少一个铜箔焊盘;
将传导膏填充到所述至少一个微过孔中;以及
去除所述保护膜以暴露所述基板上的所述层叠粘合剂用于附接;以及
使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件附接。
2.根据权利要求1所述的方法,其中使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件附接包括:
使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件的第一表面附接;以及
使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件的第二表面附接。
3.根据权利要求1所述的方法,其中使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件附接包括:
使所述多个单金属层载体中的至少两个彼此附接以形成第一单层叠子组件并且与所述核心子组件的第一表面附接;以及
将具有至少一个微过孔的第一构造层附接到所述第一单层叠子组件的表面。
4.根据权利要求1所述的方法,其中使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件附接包括:
使所述多个单金属层载体中的至少两个彼此附接以形成第一单层叠子组件并且与所述核心子组件的第一表面附接;
使所述多个单金属层载体中的至少两个彼此附接以形成第二单层叠子组件并且与所述核心子组件的第二表面附接;
将具有至少一个微过孔的第一构造层附接到所述第一子组件的表面;以及
将具有至少一个微过孔的第二构造层附接到所述第二子组件的表面。
5.根据权利要求1所述的方法,其中所述核心子组件包括至少一个微过孔。
6.根据权利要求1所述的方法,其中所述核心子组件包括至少一个有源器件。
7.根据权利要求6所述的方法,其中所述至少一个有源器件包括选自由晶体管和集成电路组成的组中的器件。
8.根据权利要求1所述的方法,进一步包括:
在平行处理所述单金属层载体之后提供至少一个第二单金属层载体,其中所述第二单金属层载体的平行处理包括:
将第二层叠粘合剂施加到第二基板的第二表面,所述第二基板具有在其第一表面上形成的铜箔;
将第二保护膜施加到所述第二层叠粘合剂;
在所述第二基板的第二表面中形成至少一个微过孔以暴露所述铜箔的一部分;
将传导膏填充到所述至少一个微过孔中;以及
去除所述第二保护膜以暴露所述第二基板上的所述第二层叠粘合剂用于附接;
其中使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件的表面附接包括:
使所述多个单金属层载体中的至少两个彼此附接以形成第一单层叠子组件并且与所述核心子组件的表面附接;以及
将所述至少一个第二单金属层载体附接到所述第一单层叠子组件的表面。
9.根据权利要求8所述的方法,进一步包括:
使所述多个单金属层载体中的至少两个彼此附接以形成第二单层叠子组件并且与所述核心子组件的第二表面附接;以及
将所述至少一个第二单金属层载体的第二单金属层载体附接到所述第二单层叠子组件的表面。
10.根据权利要求1所述的方法:
其中使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件附接包括使所述多个单金属层载体中的至少两个彼此附接以形成第一单层叠子组件并且与所述核心子组件的表面附接;
其中所述核心子组件包括过孔;
其中所述核心子组件的所述过孔的位置偏离所述第一单层叠子组件的微过孔的位置。
11.根据权利要求10所述的方法,其中所述核心子组件的过孔是经镀覆的通孔过孔。
12.根据权利要求10所述的方法,其中所述核心子组件的过孔是微过孔。
13.根据权利要求10所述的方法,其中所述核心子组件的过孔是填充有铜的微过孔。
14.根据权利要求10所述的方法,其中所述核心子组件的过孔是填充有传导膏的微过孔。
15.根据权利要求1所述的方法:
其中使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件附接包括使所述多个单金属层载体中的至少两个彼此附接以形成第一单层叠子组件并且与所述核心子组件的表面附接;
其中所述核心子组件包括过孔;
其中所述核心子组件的过孔的位置与所述第一单层叠子组件的微过孔的位置基本上对准。
16.根据权利要求1所述的方法,其中所述基板包括选自由柔性基板和刚性-柔性基板组成的组中的基板。
17.一种制造印刷电路板的方法,其包括:
提供核心子组件,所述核心子组件包括至少一个金属层载体;
在平行处理多个单金属层载体中的每个之后提供所述多个单金属层载体,其中所述多个单金属层载体中的至少一个的平行处理包括:
使光致抗蚀剂成像到基板的至少一部分上,所述基板具有在所述基板的第一表面上形成的至少一个铜箔;
从所述基板刻蚀所述至少一个铜箔的部分;
去除所述至少一个光致抗蚀剂以暴露所述至少一个铜箔的所述至少一部分,从而形成至少一个铜箔焊盘;
将层叠粘合剂施加到所述基板的第二表面;
将保护膜施加到所述层叠粘合剂;
在所述基板的第二表面中形成至少一个微过孔以暴露所述至少一个铜箔焊盘;
将传导膏填充到所述至少一个微过孔中;以及
去除所述保护膜以暴露所述基板上的所述层叠粘合剂用于附接;
使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件的第一表面附接;以及
使所述多个单金属层载体中的至少两个彼此附接并且与所述核心子组件的第二表面附接。
18.一种制造印刷电路板的方法,其包括:
提供核心子组件,所述核心子组件包括至少一个金属层载体;
在平行处理多个单金属层载体中的每个之后使所述多个单金属层载体彼此附接以形成第一子组件,其中所述多个单金属层载体中的至少一个的平行处理包括:
使光致抗蚀剂成像到基板的至少一部分上,所述基板具有在所述基板的第一表面上形成的至少一个铜箔;
从所述基板刻蚀所述至少一个铜箔的部分;
去除所述至少一个光致抗蚀剂以暴露所述至少一个铜箔的所述至少一部分,从而形成至少一个铜箔焊盘;
将层叠粘合剂施加到所述基板的第二表面;
将保护膜施加到所述层叠粘合剂;
在所述基板的第二表面中形成至少一个微过孔以暴露所述至少一个铜箔焊盘;
将传导膏填充到所述至少一个微过孔中;以及
去除所述保护膜以暴露所述基板上的所述层叠粘合剂用于附接;
在平行处理多个单金属层载体中的每个之后使所述多个单金属层载体彼此附接以形成第二子组件;
将所述第一子组件附接到所述核心子组件的第一表面;以及
将所述第二子组件附接到所述核心子组件的第二表面。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2010/033295 WO2011136817A1 (en) | 2010-04-30 | 2010-04-30 | Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103026805A true CN103026805A (zh) | 2013-04-03 |
Family
ID=44861849
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010800678433A Pending CN103026805A (zh) | 2010-04-30 | 2010-04-30 | 使用平行工艺以与子组件互连来制造印刷电路板的方法 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP2564677A4 (zh) |
KR (1) | KR101694575B1 (zh) |
CN (1) | CN103026805A (zh) |
WO (1) | WO2011136817A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105027581A (zh) * | 2014-02-27 | 2015-11-04 | 京瓷株式会社 | 压电致动器及具备其的压电振动装置、便携式终端、声音发生器、声音发生装置、电子设备 |
CN110349934A (zh) * | 2018-04-02 | 2019-10-18 | 欣兴电子股份有限公司 | 线路板、封装结构及其制造方法 |
US10897823B2 (en) | 2018-04-02 | 2021-01-19 | Unimicron Technology Corp. | Circuit board, package structure and method of manufacturing the same |
CN112839451A (zh) * | 2019-11-25 | 2021-05-25 | 鹏鼎控股(深圳)股份有限公司 | 软硬结合板的制作方法及软硬结合板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102172678B1 (ko) * | 2014-02-17 | 2020-11-02 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5613033A (en) * | 1995-01-18 | 1997-03-18 | Dell Usa, Lp | Laminated module for stacking integrated circuits |
US20020117743A1 (en) * | 2000-12-27 | 2002-08-29 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
JP2004327510A (ja) * | 2003-04-22 | 2004-11-18 | Matsushita Electric Works Ltd | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 |
CN1863438A (zh) * | 2005-05-10 | 2006-11-15 | 三星电机株式会社 | 用于制造嵌入电子元件的印刷电路板的方法 |
US20080016685A1 (en) * | 2005-04-07 | 2008-01-24 | Fujikura Ltd. | Wiring board, multilayer wiring board, and method for manufacturing the same |
CN101449630A (zh) * | 2006-04-19 | 2009-06-03 | 动态细节有限公司 | 具有堆积微孔的印刷电路板 |
US20100018758A1 (en) * | 2008-07-28 | 2010-01-28 | Fujitsu Limited | Printed wiring board |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19756818A1 (de) * | 1997-12-19 | 1999-06-24 | Bosch Gmbh Robert | Mehrlagen-Leiterplatte |
JP2004186235A (ja) * | 2002-11-29 | 2004-07-02 | Ibiden Co Ltd | 配線板および配線板の製造方法 |
US6972382B2 (en) * | 2003-07-24 | 2005-12-06 | Motorola, Inc. | Inverted microvia structure and method of manufacture |
US7250675B2 (en) * | 2005-05-05 | 2007-07-31 | International Business Machines Corporation | Method and apparatus for forming stacked die and substrate structures for increased packing density |
-
2010
- 2010-04-30 EP EP10850903.5A patent/EP2564677A4/en not_active Withdrawn
- 2010-04-30 CN CN2010800678433A patent/CN103026805A/zh active Pending
- 2010-04-30 WO PCT/US2010/033295 patent/WO2011136817A1/en active Application Filing
- 2010-04-30 KR KR1020127031290A patent/KR101694575B1/ko active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5613033A (en) * | 1995-01-18 | 1997-03-18 | Dell Usa, Lp | Laminated module for stacking integrated circuits |
US20020117743A1 (en) * | 2000-12-27 | 2002-08-29 | Matsushita Electric Industrial Co., Ltd. | Component built-in module and method for producing the same |
JP2004327510A (ja) * | 2003-04-22 | 2004-11-18 | Matsushita Electric Works Ltd | 多層プリント配線板用銅張り積層板、多層プリント配線板、多層プリント配線板の製造方法 |
US20080016685A1 (en) * | 2005-04-07 | 2008-01-24 | Fujikura Ltd. | Wiring board, multilayer wiring board, and method for manufacturing the same |
CN1863438A (zh) * | 2005-05-10 | 2006-11-15 | 三星电机株式会社 | 用于制造嵌入电子元件的印刷电路板的方法 |
CN101449630A (zh) * | 2006-04-19 | 2009-06-03 | 动态细节有限公司 | 具有堆积微孔的印刷电路板 |
US20100018758A1 (en) * | 2008-07-28 | 2010-01-28 | Fujitsu Limited | Printed wiring board |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105027581A (zh) * | 2014-02-27 | 2015-11-04 | 京瓷株式会社 | 压电致动器及具备其的压电振动装置、便携式终端、声音发生器、声音发生装置、电子设备 |
CN105027581B (zh) * | 2014-02-27 | 2018-01-05 | 京瓷株式会社 | 压电致动器及具备其的压电振动装置、便携式终端、声音发生器、声音发生装置、电子设备 |
CN110349934A (zh) * | 2018-04-02 | 2019-10-18 | 欣兴电子股份有限公司 | 线路板、封装结构及其制造方法 |
US10897823B2 (en) | 2018-04-02 | 2021-01-19 | Unimicron Technology Corp. | Circuit board, package structure and method of manufacturing the same |
CN110349934B (zh) * | 2018-04-02 | 2021-08-03 | 欣兴电子股份有限公司 | 线路板、封装结构及其制造方法 |
CN112839451A (zh) * | 2019-11-25 | 2021-05-25 | 鹏鼎控股(深圳)股份有限公司 | 软硬结合板的制作方法及软硬结合板 |
TWI737057B (zh) * | 2019-11-25 | 2021-08-21 | 大陸商鵬鼎控股(深圳)股份有限公司 | 軟硬結合板的製作方法及軟硬結合板 |
Also Published As
Publication number | Publication date |
---|---|
KR101694575B1 (ko) | 2017-01-09 |
WO2011136817A1 (en) | 2011-11-03 |
EP2564677A1 (en) | 2013-03-06 |
EP2564677A4 (en) | 2015-06-24 |
KR20130059356A (ko) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8020292B1 (en) | Methods of manufacturing printed circuit boards | |
US7523545B2 (en) | Methods of manufacturing printed circuit boards with stacked micro vias | |
US9179553B2 (en) | Method of manufacturing multilayer wiring board | |
TW201132268A (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
JPWO2012005236A1 (ja) | 積層配線基板及びその製造方法 | |
JP2014513438A (ja) | 印刷回路基板及びその製造方法 | |
JP4994988B2 (ja) | 配線基板の製造方法 | |
TW201251556A (en) | Printed circuit board and method for manufacturing the same | |
US10674608B2 (en) | Printed circuit board and manufacturing method thereof | |
US20180255649A1 (en) | Sacrificial Structure With Dummy Core and Two Sections of Separate Material Thereon for Manufacturing Component Carriers | |
US20180061555A1 (en) | Inductor and method of manufacturing the same | |
CN103026805A (zh) | 使用平行工艺以与子组件互连来制造印刷电路板的方法 | |
JP2014022715A (ja) | コアレス基板及びその製造方法 | |
JP5047906B2 (ja) | 配線基板の製造方法 | |
TW201540156A (zh) | 配線基板的製造方法 | |
KR20180112977A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
JP5483921B2 (ja) | プリント基板の製造方法 | |
KR100990567B1 (ko) | 랜드리스 인쇄회로기판 및 그 제조방법 | |
JP4470452B2 (ja) | 配線基板の製造方法 | |
KR20110048357A (ko) | 인쇄회로기판의 제조방법 | |
JP2009224732A (ja) | 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品 | |
JP5076585B2 (ja) | 配線基板の製造方法 | |
TW201318500A (zh) | 使用並行處理互連次組件之印刷電路板製造方法 | |
CN117279232A (zh) | 线路板及其制作方法 | |
JP2007103441A (ja) | 電子回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1183590 Country of ref document: HK |
|
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130403 |
|
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1183590 Country of ref document: HK |