KR20110048357A - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR20110048357A
KR20110048357A KR1020090105120A KR20090105120A KR20110048357A KR 20110048357 A KR20110048357 A KR 20110048357A KR 1020090105120 A KR1020090105120 A KR 1020090105120A KR 20090105120 A KR20090105120 A KR 20090105120A KR 20110048357 A KR20110048357 A KR 20110048357A
Authority
KR
South Korea
Prior art keywords
layer
circuit board
nickel layer
nickel
base substrate
Prior art date
Application number
KR1020090105120A
Other languages
English (en)
Other versions
KR101044117B1 (ko
Inventor
홍현정
손경진
오창건
배태균
이경아
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090105120A priority Critical patent/KR101044117B1/ko
Publication of KR20110048357A publication Critical patent/KR20110048357A/ko
Application granted granted Critical
Publication of KR101044117B1 publication Critical patent/KR101044117B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, 코어층의 양면에 절연층과 이형 필름이 순차적으로 적층 된 베이스 기판의 양면에 이형 필름 위에 니켈층이 적층 되도록 동박의 일면에 니켈층이 적층 된 분리층을 적층 한 후 적층 된 기판의 양면에 회로기판을 형성하고, 회로기판 형성 후 니켈층을 에칭하여 회로기판과 베이스 기판을 분리함으로써 기판 크기 변화로 인한 후공정 진행 시의 문제나 기판 크기변화에 따른 추가 설비 투자 없이 코어가 없는 얇은 기판의 제조가 가능하게 된다.
코어리스, 니켈, 이형 필름

Description

인쇄회로기판의 제조방법{Method of Fabricating Printed Circuit Board}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
최근에는 세트(set)의 소형화, 박형화 개발 추세에 따라 전자 부품에 있어서도 부품의 소형화, 박형화 및 회로의 고밀도화가 요구되고 있다.
한편, 전자 부품을 실장 하는 인쇄회로기판은 코어(core)가 있는 동박적층판(Copper Clad Laminate; CCL)이나 프리프레그(prepreg)를 기본으로 하여 회로를 적층하는 방법으로 제작되어 왔다.
그러나, 이러한 기본 재료들은 기판 두께의 많은 부분을 차지하면서도 기판 특성에 큰 영향을 미치지 않기 때문에 기판의 초박형화를 구현하기 위해 기본 재료가 없는 상태에서 회로만 형성하는 방법에 대한 연구가 이루어졌고, 이러한 공법을 코어리스(coreless) 공법이라고 한다.
이러한, 코어리스 공법은 기판의 코어층 위에 회로를 구현하는 부분이 기존의 인쇄회로기판의 제조방법과 동일하나, 코어층이 회로 구현층(즉, 회로기판)과 분리가 가능하다는 점에서 그 특징이 있다.
그러나, 종래의 코어리스 공법은 CCL의 양면에 프리프레그가 적층된 코어층의 양면에 프리프레그보다 작은 크기의 이형 필름을 적층하고, 상기 이형 필름 위에 동박을 적층 하여 회로기판을 형성한 후 코어층과 회로기판을 분리하는 라우팅 작업을 진행하기 때문에 기판의 크기가 축소되어 후공정 진행에 문제가 발생할 뿐만 아니라 라우팅 공정 시 기판 변형이 발생하는 문제가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 기판의 변형이나 크기 변화없이 코어층과 회로기판을 분리함으로써 기판 크기 변화로 인한 후공정 진행시의 문제나 기판 크기변화에 따른 추가 설비 투자 없이 코어가 없는 얇은 기판의 제조가 가능한 인쇄회로기판의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위해, 본 발명은 (a) 동박의 일면에 니켈층이 적층 된 분리층을 준비하는 단계; (b) 코어층의 양면에 절연층과 상기 절연층의 크기보다 작은 크기를 갖는 이형 필름이 순차적으로 적층 된 베이스 기판을 준비하는 단계; (c) 상기 이형 필름 위에 상기 니켈층이 적층 되도록 상기 베이스 기판의 양면에 분리층을 적층하는 단계; (d) 회로 형성공정을 통해 상기 동박을 에칭하여 회로층을 형성한 후 상기 회로층 위에 절연층과 회로층이 순차적으로 적층 된 회로기판을 형성하는 단계; 및 (e) 상기 니켈층을 에칭하여 상기 베이스 기판과 상기 회로기판을 분리하는 단계를 포함한다.
또한, 본 발명에서 상기 (a) 단계는, (a-1) 상기 동박의 일면에 니켈층을 도금하는 단계; (a-2) 상기 니켈층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 상기 니켈층의 가장자리 부분에 도포된 드라이 필름을 제거하는 단계; 및 (a-3) 상기 드라이 필름이 제거된 부분에 니켈층을 도금하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에서 상기 (a) 단계는, (a-1) 상기 동박의 일면에 니켈층을 도금하는 단계; (a-2) 상기 니켈층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 상기 니켈층의 가장자리 부분을 제외한 나머지 부분에 도포된 드라이 필름을 제거하는 단계; 및 (a-3) 상기 드라이 필름이 제거되어 노출된 부분의 니켈층을 일부 에칭하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에서 상기 (c) 단계는, 상기 니켈층이 상기 이형 필름을 감싸도록 상기 이형 필름과 니켈층의 접합면이 형성되는 단계를 더 포함하는 것을 특징으로 한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고, 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 의하면, 동박의 일면에 니켈층이 적층 된 분리층을 코어층의 양면에 절연층과 이형 필름이 순차적으로 적층 된 베이스 기판의 양면에 이형 필름 위에 니켈층이 적층 되도록 적층 한 후 적층 된 기판의 양면에 회로기판을 형성하고, 회로기판 형성 후 니켈층을 에칭하여 회로기판과 베이스 기판을 분리함으로써 기판 의 변형이나 크기 변화없이 회로기판과 캐리어를 분리할 수 있어 기판 크기 변화로 인한 후공정 진행 시의 문제나 기판 크기변화에 따른 추가 설비 투자 없이 코어가 없는 얇은 기판의 제조가 가능한 효과가 있다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 이 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 1 내지 도 6은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 단면도이다.
본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법은 먼저, 도 1에 도시된 바와 같이 동박(2)의 양면 중 일면(예를 들면, 동박(2) 상부면)에 니켈층(4)을 형성한다.
이때, 니켈층(4)은 도금공정을 통해 동박(2)의 일면에 적층 된다.
이와 같이 동박(2)의 일면에 니켈층(4)이 적층 된 분리층(10)을 준비한 후에는 도 2에 도시된 바와 같이 코어층(20)의 양면에 절연층(22)과 이형 필름(24)이 순차적으로 적층 된 베이스 기판(30)을 준비한다.
이때, 코어층(20)으로는 FR-4나 프리프레그로 이루어진 절연층(16)의 양면에 동박(12)이 적층 된 동박적층판이 사용된다.
그리고, 상기 코어층(20)의 양면에 적층 되는 절연층(22)으로는 프리프레그가 사용되고, 상기 이형 필름(24)은 상기 절연층(22)의 크기보다 작은 크기를 갖도록 형성된다.
여기서는 분리층(10)을 형성한 후 베이스 기판(30)을 준비한다고 설명하였으나, 상기 분리층(10)과 베이스 기판(30)은 동시에 준비되거나 상기 베이스 기판(30)을 준비한 이후 분리층(10)을 준비할 수도 있다.
상기 분리층(10)과 베이스 기판(30)이 준비되면, 상기 베이스 기판(30)의 양면에 분리층(10)을 배치한 후 가열/가압하여 도 3에 도시된 바와 같이 베이스 기판(30)의 양면에 분리층(10)을 적층한다.
이때, 분리층(10)은 도 3에 도시된 바와 같이 상기 니켈층(4)이 상기 이형 필름(24)에 적층되도록 상기 베이스 기판(30)의 양면에 적층된다.
한편, 경화되지 않은 레진(Resin) 즉, 프리프레그로 이루어진 절연층(22)은 이형 필름(24)이 존재하지 않은 가장자리 부분이 니켈층(4)과 접합 되고, 상기 베이스 기판(30)의 양면에 분리층(10)을 적층할 때 가해지는 열로 인해 경화된다.
이와 같이 베이스 기판(30)의 양면에 분리층(10)을 적층한 후에는 회로 형성 공정을 통해 도 4에 도시된 바와 같이 상기 베이스 기판(30)의 양면에 회로층(26)과 절연층(22)이 순차적으로 적층 된 회로기판(50)을 형성한다.
이때, 회로기판(50)은 다수의 회로층(26)과 절연층(40)이 순차적으로 적층 된 다층 구조로 형성된다.
이러한, 회로기판(50)을 형성하는 방법을 상세히 설명하면 다음과 같다.
도 3과 같이 베이스 기판(30)의 양면에 분리층(10)이 적층 되면, 분리층(10)의 동박(2) 위에 드라이 필름을 도포한다.
이후, 현상 및 노광 공정을 통해 회로층으로 형성할 부분을 제외한 나머지 부분의 드라이 필름을 제거한 후 에칭 공정을 통해 드라이 필름이 제거되어 노출된 부분의 동박을 제거하여 회로층(26)을 형성한다.
이와 같이 니켈층(4) 위에 회로층(26)을 형성한 후에는 회로층(26) 위에 절연층(40)과 동박을 순차적으로 적층하거나 상기 회로층(26) 위에 절연층(40)만을 적층한다.
이후, 드릴 또는 레이저를 이용하여 상기 니켈층(4) 위에 형성된 회로층(26)이 노출되도록 절연층(40)에 비아홀을 형성한다.
비아홀을 형성한 후에는 무전해 동도금 공정을 수행하여 비아홀 내벽과 절연층(40)(또는 절연층(40) 위에 적층 된 동박) 위에 무전해 동도금층을 형성한다.
이때, 무전해 동도금층을 형성하는 이유는 비아홀 내벽이 절연체인 에폭시로 되어 있기 때문에 전기분해에 의한 전해 동도금을 비아홀 내벽에 바로 실시할 수 없기 때문에 비아홀 내벽의 표면에 전도성을 부여하고 절연체의 표면과 이후 형성 되는 전해 동도금층과의 밀착성을 향상시키기 위함이다.
무전해 동도금층을 형성한 후에는 전해 동도금 공정을 통해 상기 무전해 동도금층 위에 전해 동도금층을 형성한다.
이때, 비아홀 내부는 상기 전해 동도금 공정에 의해 전해 동도금층으로 필 도금 된다.
전해 동도금층을 형성한 후에는 전해 동도금층 위에 드라이 필름을 도포한 후 현상 및 노광 공정을 통해 회로층으로 형성할 부분을 제외한 나머지 부분의 드라이 필름을 제거한다.
이후, 에칭 공정을 통해 드라이 필름이 제거되어 노출된 부분의 전해 동도금층 및 무전해 동도금층을 제거하여 회로층(26)을 형성한다.
이와 같은 회로층 형성공정과 절연층 적층 공정은 회로기판(50)의 사용용도에 따라 2층 구조 또는 4층 이상의 다층 구조로 형성될 수 있다.
이때, 4층 이상의 다층 구조는 상술한 회로층 형성공정과 절연층 적층 공정을 반복하여 형성된다.
한편, 회로기판(50)은 상술한 방법 이외에 당업자에게 용이한 기판 제조방법 중 어느 방법으로 회로기판(50)을 제조하여도 무방하다.
이와 같이 회로기판(50)을 형성한 후에는 에칭 공정을 통해 니켈층(4)을 에칭하여 도 5에 도시된 바와 같이 베이스 기판(30)과 회로기판(50)을 분리한다.
이때, 니켈층(4)은 이형 필름(24)이 존재하지 않는 부분이 에칭액에 의해 먼저 에칭되고, 베이스 기판(30)과 회로기판(50)이 분리된 후 회로기판(50)의 회로 층(26)에 부착된 부분이 에칭액에 의해 에칭된다.
이와 같이 회로기판(50)을 베이스 기판(30)에서 분리한 후에는 회로기판(50)의 양면에 형성된 회로층(26)을 외부환경으로부터 보호하기 위해 도 6에 도시된 바와 같이 회로기판(50)의 양면에 포토 솔더레지스터(PSR)(42)를 도포한다.
포토 솔더레지스터(42)를 도포한 후에는 상기 포토 솔더레지스터(42) 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 와이어 본딩이나 플립칩 본딩을 위한 패드로 사용될 회로층 위에 도포된 포토 솔더레지스터가 노출되도록 와이어 본딩이나 플립칩 본딩을 위한 패드로 사용될 회로층 위에 도포된 드라이 필름을 제거한다.
이후, 에칭액으로 와이어 본딩이나 플립칩 본딩을 위한 패드로 사용될 회로층 위에 도포된 포토 솔더레지스터를 제거한 후 드라이 필름을 제거한다.
한편, 포토 솔더레지스터가 제거되어 노출된 회로층 위에는 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도금층을 형성한다.
도 7 내지 도 12는 본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 단면도이다.
본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법은 먼저, 동박(2)의 양면 중 일면(예를 들면, 동박(2) 상부면)에 니켈층(4)을 도금하여 동박(2)의 일면에 니켈층(4)을 형성한다.
동박(2)의 일면에 니켈층(4)을 형성한 후에는 니켈층(4) 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 니켈층(4)의 가장자리부분에 도포된 드라이 필름을 제거한다.
이후, 드라이 필름이 제거되어 노출된 부분에 니켈층(4)을 도금하여 가장자리 부분이 돌출되도록 니켈층(4)을 형성(즉, 니켈층(4)에 돌출부(4a)를 형성)한 후 니켈층(4) 위에 도포된 드라이 필름을 제거한다.
이로 인해, 도 7에 도시된 바와 같이 가장자리 부분이 돌출된 니켈층(4)이 동박(2)의 일면에 적층되게 된다.
한편, 니켈층(4)은 다음과 같은 방법으로 동박(2)의 일면에 도금시킬 수도 있다.
즉, 도금공정으로 상기 동박(2)의 일면에 니켈층(4)을 형성한 후 니켈층(4) 위에 드라이 필름을 도포한다.
이후, 노광 및 현상 공정을 통해 가장자리 부분을 제외한 나머지 부분에 도포된 드라이 필름을 제거한 후 에칭액으로 니켈층(4)을 일부 에칭한다.
니켈층(4)을 일부 에칭한 후에는 니켈층(4) 위에 도포된 드라이 필름을 제거한다.
이로 인해, 도 7에 도시된 바와 같이 가장자리 부분이 돌출된 니켈층(4)이 동박(2)의 일면에 적층되게 된다.
이와 같이 가장자리 부분이 돌출된 니켈층(4)이 동박(2)의 일면에 적층된 분리층(10)을 준비한 후에는 도 8에 도시된 바와 같이 코어층(20)의 양면에 절연층(22)과 이형 필름(24)이 순차적으로 적층 된 베이스 기판(30)을 준비한다.
이때, 코어층(20)으로는 FR-4나 프리프레그로 이루어진 절연층(16)의 양면에 동박(12)이 적층 된 동박적층판이 사용되고, 상기 코어층(20)의 양면에 적층 되는 절연층(22)으로는 프리프레그가 사용된다.
그리고, 상기 이형 필름(24)은 상기 절연층(22)의 크기보다 작은 크기를 갖도록 형성되는데, 니켈층(4)의 중앙부에 형성된 홈(즉, 니켈층(4)의 가장자리 부분에 형성된 돌출부(4a)와 돌출부(4a) 사이)에 안착될 수 있는 크기를 갖도록 형성된다.
여기서는 분리층(10)을 형성한 후 베이스 기판(30)을 준비한다고 설명하였으나, 상기 분리층(10)과 베이스 기판(30)은 동시에 준비되거나 상기 베이스 기판(30)을 준비한 이후 분리층(10)을 준비할 수도 있다.
상기 분리층(10)과 베이스 기판(30)이 준비되면, 상기 베이스 기판(30)의 양면에 분리층(10)을 배치한 후 가열/가압하여 도 9에 도시된 바와 같이 베이스 기판(30)의 양면에 분리층(10)을 적층한다.
이때, 분리층(10)은 니켈층(4)의 중앙 부분에 형성된 홈에 상기 이형 필름(24)이 안착되도록 상기 베이스 기판(30)의 양면에 적층되고, 니켈층(4)의 가장자리 부분에 형성된 돌출부(4a)는 상기 절연층(22)과 접합된다.
이로 인해, 이형 필름(24)과 니켈층(4)의 접합면은 니켈층(4)이 이형 필름(24)을 감싸도록 형성된다.
이와 같이 베이스 기판(30)의 양면에 분리층(10)을 적층한 후에는 회로 형성공정을 통해 도 10에 도시된 바와 같이 상기 베이스 기판(30)의 양면에 회로층(26)과 절연층(40)이 순차적으로 적층 된 회로기판(50)을 형성한다.
이때, 회로기판(50)은 다수의 회로층(26)과 절연층(40)이 순차적으로 적층 된 다층 구조로 형성된다.
이러한, 회로기판(50)을 형성하는 방법을 상술한 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법에서 기술된 회로기판의 제조방법과 동일하므로 상세한 설명을 상술한 설명으로 대치하기로 한다.
이와 같이, 회로기판(50)을 형성한 후에는 도 11에 도시된 바와 같이 에칭 공정을 통해 니켈층(4)을 에칭하여 베이스 기판(30)과 회로기판(50)을 분리한다.
이때, 니켈층(4)은 가장자리 부분에 형성될 돌출부(4a)가 에칭액에 의해 먼저 에칭되고, 베이스 기판(30)과 회로기판(50)이 분리된 후 회로층(26)에 부착된 부분이 에칭액에 의해 에칭된다.
이와 같이 회로기판(50)을 베이스 기판(30)에서 분리한 후에는 회로기판(50)의 양면에 형성된 회로층(26)을 외부환경으로부터 보호하기 위해 도 12에 도시된 바와 같이 회로기판(50)의 양면에 포토 솔더레지스터(42)를 도포한다.
포토 솔더레지스터(42)를 도포한 후에는 상기 포토 솔더레지스터(42) 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 와이어 본딩이나 플립칩 본딩을 위한 패드로 사용될 회로층 위에 도포된 포토 솔더레지스터가 노출되도록 와이어 본딩이나 플립칩 본딩을 위한 패드로 사용될 회로층 위에 도포된 드라이 필름을 제거한다.
이후, 에칭액으로 와이어 본딩이나 플립칩 본딩을 위한 패드로 사용될 회로층 위에 도포된 포토 솔더레지스터를 제거한 후 드라이 필름을 제거한다.
한편, 포토 솔더레지스터가 제거되어 노출된 회로층 위에는 금, 니켈, 로듐 등과 같이 경도가 높고 도전성이 좋은 금속으로 도금층을 형성한다.
이와 같이 본 발명의 실시 예에 따른 인쇄회로기판의 제조방법은 동박(2)의 일면에 니켈층(4)이 적층 된 분리층(10)을 코어층(20)의 양면에 절연층(22)과 이형 필름(24)이 순차적으로 적층 된 베이스 기판(30)의 양면에 이형 필름(24) 위에 니켈층(4)이 적층 되도록 적층 한 후 적층 된 기판의 양면에 회로기판(50)을 형성하고, 회로기판(50) 형성 후 니켈층(4)을 에칭하여 회로기판(50)과 베이스 기판(30)을 분리하기 때문에 기판의 변형이나 크기 변화없이 회로기판(50)과 캐리어(즉, 베이스 기판(30))를 분리할 수 있어 기판 크기 변화로 인한 후공정 진행 시의 문제나 기판 크기변화에 따른 추가 설비 투자 없이 코어가 없는 얇은 기판의 제조가 가능한 효과가 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1 내지 도 6은 본 발명의 일 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 단면도이다.
도 7 내지 도 12는 본 발명의 다른 실시 예에 따른 인쇄회로기판의 제조방법을 나타내는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
2, 12 : 동박 4 : 니켈층
4a : 돌출부 10 : 분리층
16, 22, 40 : 절연층 20 : 코어층
24 : 이형 필름 26 : 회로층
30 : 베이스 기판 50 : 회로기판

Claims (4)

  1. (a) 동박의 일면에 니켈층이 적층 된 분리층을 준비하는 단계;
    (b) 코어층의 양면에 절연층과 상기 절연층의 크기보다 작은 크기를 갖는 이형 필름이 순차적으로 적층 된 베이스 기판을 준비하는 단계;
    (c) 상기 이형 필름 위에 상기 니켈층이 적층 되도록 상기 베이스 기판의 양면에 분리층을 적층하는 단계;
    (d) 회로 형성공정을 통해 상기 동박을 에칭하여 회로층을 형성한 후 상기 회로층 위에 절연층과 회로층이 순차적으로 적층 된 회로기판을 형성하는 단계; 및
    (e) 상기 니켈층을 에칭하여 상기 베이스 기판과 상기 회로기판을 분리하는 단계를 포함하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 (a) 단계는,
    (a-1) 상기 동박의 일면에 니켈층을 도금하는 단계;
    (a-2) 상기 니켈층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 상기 니켈층의 가장자리 부분에 도포된 드라이 필름을 제거하는 단계; 및
    (a-3) 상기 드라이 필름이 제거된 부분에 니켈층을 도금하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 (a) 단계는,
    (a-1) 상기 동박의 일면에 니켈층을 도금하는 단계;
    (a-2) 상기 니켈층 위에 드라이 필름을 도포한 후 노광 및 현상 공정을 통해 상기 니켈층의 가장자리 부분을 제외한 나머지 부분에 도포된 드라이 필름을 제거하는 단계; 및
    (a-3) 상기 드라이 필름이 제거되어 노출된 부분의 니켈층을 일부 에칭하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 (c) 단계는,
    상기 니켈층이 상기 이형 필름을 감싸도록 상기 이형 필름과 니켈층의 접합면이 형성되는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090105120A 2009-11-02 2009-11-02 인쇄회로기판의 제조방법 KR101044117B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090105120A KR101044117B1 (ko) 2009-11-02 2009-11-02 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090105120A KR101044117B1 (ko) 2009-11-02 2009-11-02 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110048357A true KR20110048357A (ko) 2011-05-11
KR101044117B1 KR101044117B1 (ko) 2011-06-28

Family

ID=44239518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090105120A KR101044117B1 (ko) 2009-11-02 2009-11-02 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101044117B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210158790A (ko) * 2020-06-24 2021-12-31 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 임시 지지판 및 그것을 사용하여 코어리스 기판을 제조하는 방법
CN116744585A (zh) * 2023-08-15 2023-09-12 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442918B1 (ko) 2003-02-06 2004-08-02 엘지전자 주식회사 다층인쇄회로기판의 제조방법
KR100582079B1 (ko) 2003-11-06 2006-05-23 엘지전자 주식회사 인쇄회로기판 및 그 제조방법
KR100674319B1 (ko) 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR20070102898A (ko) * 2006-04-17 2007-10-22 컴펙 매뉴팩춰링 컴퍼니 리미티드 회로판 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210158790A (ko) * 2020-06-24 2021-12-31 주하이 엑세스 세미컨덕터 컴퍼니., 리미티드 임시 지지판 및 그것을 사용하여 코어리스 기판을 제조하는 방법
CN116744585A (zh) * 2023-08-15 2023-09-12 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达
CN116744585B (zh) * 2023-08-15 2023-10-03 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达

Also Published As

Publication number Publication date
KR101044117B1 (ko) 2011-06-28

Similar Documents

Publication Publication Date Title
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
JP2007142403A (ja) プリント基板及びその製造方法
JP2011199077A (ja) 多層配線基板の製造方法
KR20110067921A (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR20110012771A (ko) 인쇄회로기판 및 그 제조방법
JP4994988B2 (ja) 配線基板の製造方法
JP4802338B2 (ja) 多層基板の製造方法及び多層基板
JP2010147452A (ja) 基板製造用キャリア部材及びこれを用いる基板製造方法
KR20090029508A (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
KR20110025250A (ko) 미세 피치의 구리 범프 제조 방법
KR20110074012A (ko) 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR20150083424A (ko) 배선 기판의 제조 방법
KR101044117B1 (ko) 인쇄회로기판의 제조방법
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2013115315A (ja) 配線板の製造方法
JP2011222962A (ja) プリント基板およびその製造方法
KR101055571B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101119380B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101436827B1 (ko) 인쇄회로기판 및 제조방법
KR101044123B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법
KR20110030160A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee