TWI665768B - 光電元件封裝體 - Google Patents

光電元件封裝體 Download PDF

Info

Publication number
TWI665768B
TWI665768B TW106145934A TW106145934A TWI665768B TW I665768 B TWI665768 B TW I665768B TW 106145934 A TW106145934 A TW 106145934A TW 106145934 A TW106145934 A TW 106145934A TW I665768 B TWI665768 B TW I665768B
Authority
TW
Taiwan
Prior art keywords
layer
element package
optoelectronic element
dielectric layer
substrate
Prior art date
Application number
TW106145934A
Other languages
English (en)
Other versions
TW201903988A (zh
Inventor
Yi-Hsiang Huang
黃奕翔
Cheng-Chung Lee
李正中
Jia-Chong Ho
何家充
Wei-Han Chen
陳韋翰
Shin-Hong Kuo
郭信宏
Original Assignee
Industrial Technology Research Institute
財團法人工業技術研究院
Intellectual Property Innovation Corporation
創智智權管理顧問股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute, 財團法人工業技術研究院, Intellectual Property Innovation Corporation, 創智智權管理顧問股份有限公司 filed Critical Industrial Technology Research Institute
Priority to US15/951,195 priority Critical patent/US10276761B2/en
Publication of TW201903988A publication Critical patent/TW201903988A/zh
Application granted granted Critical
Publication of TWI665768B publication Critical patent/TWI665768B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/042Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Led Device Packages (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一種光電元件封裝體,其包括基板、第一線路層、承載結構、第二線路層、至少一光電元件以及第一封裝層。第一線路層位於基板上。承載結構位於基板上且覆蓋第一線路層。承載結構包括第一介電層、彈性層以及第二介電層。彈性層位於第一介電層與第二介電層之間。彈性層的楊氏模量小於第一介電層的楊氏模量與第二介電層的楊氏模量。第二線路層位於承載結構上。光電元件位於承載結構上,且光電元件電性連接至第一線路層與第二線路層。第一封裝層位於承載結構上且包封光電元件。

Description

光電元件封裝體
本發明是有關於一種電子元件封裝體,且特別是有關於一種光電元件封裝體。
在一般的可撓式電子產品中,通常是將電子元件配置在可撓式基板上之後再加以封裝。然而,以上述的方式所構成的可撓式電子產品,在製造過程或是使用時,可能會因為電子元件遭受應力而受損,進而影響可撓式電子產品的品質。如何降低施加於電子元件的應力,而提升可撓式電子產品的良率及產品的可靠度,實已成目前亟欲解決的課題。
本發明實施例提供一種光電元件封裝體,其承載結構在封裝體受力時可形成應力吸收或緩衝的效果,以降低施加於承載光電元件處的應力,而可以提升光電元件封裝體的耐撓曲能力。
本發明一實施例的光電元件封裝體,其包括第一基板、第一線路層、承載結構、第二線路層、至少一光電元件以及第一封裝層。第一線路層位於第一基板上。承載結構位於第一基板上且覆蓋第一線路層。承載結構包括第一介電層、彈性層以及第二介電層。彈性層位於第一介電層與第二介電層之間。彈性層的楊氏模量小於第一介電層的楊氏模量與第二介電層的楊氏模量。第二線路層位於承載結構上。光電元件位於承載結構上,且光電元件電性連接至第一線路層與第二線路層。第一封裝層位於承載結構上且包封光電元件。
為讓本發明能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1H是依照本發明第一實施例的光電元件封裝體的製造過程的局部剖面示意圖。圖1I是依照本發明第一實施例的光電元件封裝體的局部上視示意圖。圖1J是圖1H中區域R1的放大示意圖。為求清晰,圖1I省略繪示部分膜層及構件。
請參照圖1A,提供第一基板110。在本實施例中,第一基板110可為具有可見光穿透性的硬質基板或可撓性基板。舉例而言,前述之硬質基板的材料例如是玻璃或其他硬質材料,而前述之可撓性基板材料例如是聚亞醯胺(polyimide;PI)、聚碳酸酯(polycarbonate;PC)、聚醯胺(polyamide;PA)、聚對苯二甲酸乙二酯(polyethylene terephthalate;PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate;PEN)、聚乙烯亞胺(polyethylenimine;PEI)、聚氨酯(polyurethane;PU)、聚二甲基矽氧烷(polydimethylsiloxane;PDMS)、壓克力系(acrylate)聚合物例如是聚甲基丙烯酸甲酯(polymethylmethacrylate;PMMA)等、醚系(ether)聚合物例如是聚醚碸(polyethersulfone;PES)或聚醚醚酮(polyetheretherketone;PEEK)等、聚烯(polyolefin)、金屬箔(metal foil)、薄玻璃或其他可撓性材料,但本發明並不限於此。
接著,於第一基板110上形成第一線路層120。在本實施例中,可以先在第一基板110上形成一第一導電層。並且,可以藉由微影蝕刻等圖案化製程將第一導電層圖案化,以形成第一線路層120。第一線路層120的材質可為透明導電材料或不透明導電材料。前述的透明導電材料例如是銦錫氧化物(indium tin oxide;ITO)、銦鋅氧化物(indium zinc oxide;IZO)等,而前述的不透明導電材料例如是金屬,但本發明不以此為限。
在形成第一線路層120之後,於第一基板110上形成第一介電層131。第一介電層131可以是由一無機材料所構成,其包含:氧化矽(SiOx )、氮化矽(SiNx )、氮氧化矽(SiON)、氧化鋁(AlOx )、氮氧化鋁(AlON)或是其他類似物。於其他實施例中,第一介電層131可以是由一有機材料所構成,其包含:聚亞醯胺(polyimide;PI)、聚碳酸酯(polycarbonate;PC)、聚醯胺(polyamide;PA)、聚對苯二甲酸乙二酯(polyethylene terephthalate;PET)、聚萘二甲酸乙二醇酯(polyethylene naphthalate;PEN)、聚乙烯亞胺(polyethylenimine;PEI)、聚氨酯(polyurethane;PU)、聚二甲基矽氧烷(polydimethylsiloxane;PDMS)、壓克力系(acrylate)聚合物例如是聚甲基丙烯酸甲酯(polymethylmethacrylate;PMMA)等、醚系(ether)聚合物例如是聚醚碸(polyethersulfone;PES)或聚醚醚酮(polyetheretherketone;PEEK)等、聚烯(polyolefin)或是其他類似物或其組合。於其他可行的實施例中,有機材料和無機材料可交替堆疊以形成第一介電層131。
在本實施例中,可以藉由機械鑽孔(Mechanical drilling)、雷射鑽孔(laser drilling)、蝕刻製程或其他適宜的製程,以於第一介電層131上形成多個第一通孔131a。第一通孔131a暴露出部分的第一線路層120,以於後續的製程中可以將導電物質填入第一通孔131a內,而使第一線路層120可以與其他元件或膜層電性連接。
在本實施例中,第一介電層131可以具有多個第一溝槽131b,而使第一介電層131可以具有多個彼此分離的第一介電部分131c,但本發明不限於此。在其他實施例中,第一介電層131也可以是全面性地覆蓋第一基板110。
請參照圖1B,在形成第一介電層131之後,於第一基板110上形成彈性層132。彈性層132的材質包括絕緣的彈性材料,且彈性層132的楊氏模量(Young's modulus)小於第一介電層131的楊氏模量。也就是說,相較於第一介電層131來說,彈性層132受力後的可塑性變形程度較大。舉例而言,彈性層132的材質例如是具鏈狀結構的碳氫聚合物(polymer)材料,例如橡膠系列膠材、壓克力系列膠材或矽樹脂系列膠材,其中橡膠系列膠材包括天然橡膠與合成橡膠,壓克力系列膠材包括標準壓克力與改良壓克力。彈性層132的形成方法例如是塗佈法、黏合法、溶膠凝膠法(Sol-Gel method)或壓合法。舉例而言,彈性材料形成於第一基板110上後,可以依據彈性材料的性質進行光聚合(photopolymerization)或烘烤(baking)製程,使彈性材料固化而形成具有彈性的彈性層132。在本實施例中,第一介電層131的楊氏模量可以介於20十億帕(gigapascals;GPa)至450 GPa,而彈性層132的楊氏模量可以介於0.1百萬帕(megapascals;MPa)至40 GPa,但本發明不限於此。
在本實施例中,可以藉由機械鑽孔、雷射鑽孔、蝕刻製程或其他適宜的製程,以於彈性層132上形成多個第二通孔132a。第二通孔132a對應於第一通孔131a,且第二通孔132a暴露出第一通孔131a所暴露出的第一線路層120,以於後續的製程中可以將導電物質填入第二通孔132a與第一通孔131a內,而使第一線路層120可以與其他元件或膜層電性連接。
在本實施例中,彈性層132可以填充於第一介電層131的第一溝槽131b內。換句話說,填充於第一溝槽131b內的部分彈性層132可以與第一線路層120及/或第一基板110直接接觸。
請參照圖1C,在形成彈性層132之後,於第一基板110上形成第二介電層133。第一介電層131、彈性層132以及第二介電層133可以構成承載結構130。第二介電層133的材質或形成方式可以相同或相似於第一介電層131的材質或形成方式,但本發明並不以此為限。彈性層132的楊氏模量小於第二介電層133的楊氏模量。也就是說,相較於第二介電層133來說,彈性層132受力後的可塑性變形程度較大。
在本實施例中,可以藉由機械鑽孔、雷射鑽孔、蝕刻製程或其他適宜的製程,以於第二介電層133上形成多個第三通孔133a。第三通孔133a對應於第二通孔132a及第一通孔131a,且第三通孔133a、第二通孔132a與第一通孔131a構成貫通孔(through via)130a,暴露出第一線路層120,以於後續的製程中可以將導電物質填入貫通孔130a內,而使第一線路層120可以與其他元件或膜層電性連接。在本實施例中,第一通孔131a、第二通孔132a以及第三通孔133a可以分別在不同的步驟中形成,但本發明不限於此。在其他實施例中,第一通孔131a、第二通孔132a以及第三通孔133a可以分別在相同的步驟中形成,換句話說,可以在形成第二介電層133後形成貫穿第一介電層131、彈性層132以及第二介電層133的貫通孔130a。
在本實施例中,第二介電層133可以具有多個第二溝槽133b,而使第二介電層133可以具有多個彼此分離的第二介電部分133c,但本發明不限於此。在其他實施例中,第二介電層133也可以是全面性地覆蓋彈性層132。
在本實施例中,第一溝槽131b的圖案可以對應於第二溝槽133b的圖案。換句話說,第一介電部分131c可以對應於第二介電部分133c。在本實施例中,第一介電部分131c的面積與第二介電部分133c的面積相同,但本發明不限於此。在其他實施例中,第一介電部分131c的面積與第二介電部分133c的面積也可以不同。
請參照圖1D,在形成通孔之後,可以藉由沉積製程及/或電鍍製程等適宜的製程在各個貫通孔130a中填入導電物質,以形成多個導通孔141(conductive via),導通孔141可電性連接至第一線路層120。在本實施例中,填入貫通孔130a內的導電物質可以進一步至少覆蓋於承載結構130的第二介電層133上。隨後,例如可以藉由微影及蝕刻製程將覆蓋於第二介電層133上的導電物質圖案化,以形成第二線路層140,且可以使位於導通孔141上的部分第二線路層140藉由導通孔141電性連接至第一線路層120。
請參照圖1E,在形成導通孔141之後,可以將出光區160配置於承載結構130上。在本實施例中,可以藉由射出成型(injection-molded)的方式將例如聚酯樹脂、環氧樹脂、矽樹脂或其他適宜的高分子材料形成於承載結構130上。並且,可以藉由光固化或熱固化的方式將前述的高分子材料固化,以形成具有導光區161以及出光區160的導光結構162。導光區161暴露出部分的第二線路層140,且前述的導光區161可於後續的製程中用以容納例如光電元件150(繪示於圖1F)。然而,本發明中對於出光區160的形成方式或材質並不加以限制。在其他實施例中,出光區160也可以是以預先成型(pre-formed)的方式製作成特定形狀,而預先成型的出光區160的材質可例如是玻璃、石英、矽膠、聚甲基丙烯酸酯、聚碳酸酯或其他適宜的材質,且預先成型的出光區160可以藉由黏著的方式固定於承載結構130上。
就結構上而言,光電元件封裝體100的出光區160除了在應用上具有出光的效能之外,在光電元件封裝體100的製造過程中,出光區160還可以具有類似於擋牆之作用,以防止在形成第一封裝層170時,用於形成第一封裝層170的材料在製造過程中產生溢流(overflow)。
請參照圖1F,在形成出光區160之後,可以藉由固晶(chip bonding)製程以將至少一個光電元件150配置於承載結構130上並位於導光結構162的導光區161內,且使前述的光電元件150電性連接至第二線路層140以及藉由導通孔141電性連接至第一線路層120。在圖1F所繪示的剖面上,光電元件150的數量是以三個為例,但於本發明中對於光電元件150的數量或其所發出的光波長並不加以限制。
在本實施例中,光電元件150可以為發光二極體、次毫米發光二極體(mini LED)或微型發光二極體(micro LED;μLED),且光電元件150的主動面可以朝向承載結構130,且光電元件150可以藉由直接接合(direct bonding)、共晶接合(eutectic bonding)、銲球(solder ball)或凸塊(bump)接合、銀膠或錫膏接合等方式進行固晶。換句話說,光電元件150可以是藉由覆晶(flip chip)接合的方式連接於第二線路層140,但本發明不限於此。
請參照圖1G,在將光電元件150配置於承載結構130上之後,於承載結構130上形成第一封裝層170。第一封裝層170的材質例如是聚甲基丙烯酸酯(Polymethyl Methacrylate)、聚碳酸酯(Polycarbonate)或其他適宜的硬質封裝材質。第一封裝層170至少填入導光結構162的導光區161內,以至少包封光電元件150及部分的第二線路層140,而可以提升對光電元件150的保護能力。
在本實施例中,第一封裝層170覆蓋部分的出光區160,但本發明不限於此。在其他的實施例中,第一封裝層170也可以進一步地包封整個出光區160。
請參照圖1H,在本實施例中,在形成第一封裝層170之後,可以在承載結構130上形成第二封裝層175。第二封裝層175的材質或形成方式可以類似於第一封裝層170的材質或形成方式,且第二封裝層175的楊氏模量可以小於第一封裝層170的楊氏模量,以提升封裝體100的彎曲或撓曲能力。
請參照圖1H至圖1J,經過上述製程後即可大致上完成本實施例的光電元件封裝體100的製作。上述的光電元件封裝體100可包括第一基板110、第一線路層120、承載結構130、第二線路層140、導光結構162、光電元件150、第一封裝層170以及第二封裝層175。
光電元件150是由承載結構130的第二介電層133所承載,而彈性層132位於第一介電層131與承載光電元件150的第二介電層133之間,且彈性層132的楊氏模量小於第一介電層131的楊氏模量與第二介電層133的楊氏模量。如此一來,由於彈性層132可以具有應力吸收與緩衝的效果,進而降低封裝體100因為受力而導致光電元件150所可能產生的損壞,以提升光電元件封裝體100的良率及品質。
承載結構130的第一介電層131覆蓋第一線路層120,第二線路層140位於承載結構130的第二介電層133上,且部分的第二線路層140藉由貫穿第一介電層131、彈性層132以及第二介電層133的導通孔141電性連接至第一線路層120。並且,光電元件150是在第二介電層133上與第二線路層140電性連接,且導通孔141分別與第一線路層120以及第二線路層140接觸的相對兩端是位於第一介電層131與第二介電層133內/上。如此一來,可以降低光電元件封裝體100因為受力而產生彎折或撓曲時的應力集中而使導通孔141的兩端產生裂紋(crack)、斷裂或其他降低導電性缺陷的可能,以提升光電元件封裝體100的良率及品質。
在本實施例中,第一介電層131可以是由多個第一介電部分131c所構成,且各個第一介電部分131c藉由多個第一溝槽131b而彼此分離。第二介電層133可以是由多個第二介電部分133c所構成,且各個第二介電部分133c藉由多個第二溝槽133b而彼此分離。第一溝槽131b可對應於第二溝槽133b,第一介電部分131c的面積與對應的第二介電部分133c的面積基本上相同,且第一介電部分131c與對應的第二介電部分133c可以彼此重疊。第一溝槽131b與第二溝槽133b之間具有彈性層132,且彈性層132至少填入第一溝槽131b。如此一來,位於彈性層132上的各個第二介電部分133c可以類似於浮島結構(islanding structure),當光電元件封裝體100受力時可形成應力吸收或緩衝的效果,以降低施加於承載光電元件150處的應力,而可以提升光電元件封裝體100的耐撓曲能力。
出光區160位於承載結構130上且圍繞光電元件150,以使光電元件150所發出的第一光束L1可以藉由反射及/或折射的方式朝預定方向射出,也就是構成射出出光區160的第二光束L2。
光電元件150配置於承載結構130上且電性連接至第一線路層120及第二線路層140。具體而言,光電元件150可以藉由與導通孔141相接的部分第二線路層140、導通孔141以及第一線路層120與一電壓源(power supply voltage;Vdd)電性連接,且光電元件150可以藉由與導通孔141不相接的其餘部分第二線路層140接地或電性連接至共同電壓(common voltage;Vcom)。換句話說,第一線路層120及與導通孔141相接的部分第二線路層140可以為畫素電極,而與導通孔141不相接的其餘部分第二線路層140可以為共用電極。如此一來,藉由畫素電極與共用電極間的電壓差,可以驅使光電元件150產生對應波長的第一光束L1。
在本實施例中,光電元件150的數量可以為多個,第一封裝層170包括彼此分離的多個第一封裝部分171,且各個第一封裝部分171包覆對應的光電元件150。位於相同第二介電部分133c上的多個光電元件150可以構成一畫素單元PU,且第一基板110上的多個畫素單元PU可以是陣列式排列,但本發明於此不加以限制。
在本實施例中,出光區160具有第一表面160a、第二表面160b、第三表面160c以及第四表面160d。第一表面160a面向承載結構130,第二表面160b面向光電元件150以構成導光區161,第三表面160c的面積可小於第一表面160a的面積,且填充於導光區161內的第一封裝層170可以進一步地覆蓋部分的第三表面160c。在垂直於第一基板110的截面(如:圖1H中的紙面)上,第一表面160a、第二表面160b、第三表面160c以及第四表面160d可以構成類似於梯形的四邊形結構。並且,出光區160的材質於第一光束L1波長範圍內具有低吸收係數(absorption coefficient),且出光區160的折射率小於第一封裝層170的折射率。如此一來,光電元件150所發出的第一光束L1可以在出光區160的第二表面160b產生折射,以使光電元件150所發出的第一光束L1可以藉由折射的方式構成朝第一基板110方向射出的第二光束L2。也就是說,本實施例的光電元件封裝體100是具有折射式的下發光型結構,但本發明不限於此。
第一封裝層170位於承載結構130上且至少包封光電元件150。第二封裝層175位於該承載結構130上且側向覆蓋第一封裝層170的側面170b以及覆蓋第一封裝層170的上表面170a。第一封裝層170的楊氏模量大於該第二封裝層175的楊氏模量,以提升對光電元件150的保護能力。相較於第一封裝層170,具有較低楊氏模量的第二封裝層175可以透過第二溝槽133b連接/接觸彈性層132,以提升應力吸收或緩衝的效果。在本實施例中,第一封裝層170的楊氏模量可以介於20 GPa至500 GPa,而第二封裝層175的楊氏模量可以介於0.1 MPa至40 GPa,但本發明不限於此。
在本實施例中,第二介電層133、出光區160與第一封裝層170可以共同形成保護結構將光電元件150包覆於彈性層132與第二封裝層175之間。如此一來,光電元件150可以被第一介電層131與第一封裝層170及/或彈性層132與第二封裝層175保護住。進一步,在光電元件封裝體100的使用上,若施加應力而使光電元件封裝體100產生對應的彎曲或撓曲,導光結構162的出光區160可以在相鄰的兩個光電元件150作為緩衝,藉以降低施加於光電元件150的對應應力,並降低光電元件150損壞與第二線路層140及/或導通孔141斷線的可能。除此之外,光電元件150與第一介電層131之間具有彈性層132,且相較於第一介電層131來說,彈性層132受力後的可塑性變形程度較大。在施加應力於光電元件封裝體100上之後,可以至少藉由彈性層132以降低光電元件100與第一介電層131之間的應力,降低光電元件100與第一介電層131及/或第一基板110脫落的風險,且避免光電元件150脫落或線路斷線的可能。
圖2A是依照本發明第二實施例的光電元件封裝體的局部剖面示意圖。圖2B是圖2A中區域R2的放大示意圖。第二實施例的光電元件封裝體200與圖1H至圖1J的光電元件封裝體100類似,本實施例採用圖2A及圖2B針對光電元件封裝體200進行描述。值得注意的是,在圖2A及圖2B中,相同或相似的標號表示相同或相似的構件,故針對圖1H至圖1J中說明過的構件於此不再贅述。
請參考圖2A與圖2B,本實施例的光電元件封裝體200的出光區260具有第一表面260a、第二表面260b、第三表面260c以及第四表面260d。第一表面260a面向承載結構130,第二表面260b面向光電元件150以構成導光結構262的導光區261,第三表面260c的面積可大於第一表面260a的面積,且面向光電元件150的第二表面260b可以為一光學反射面。具體而言,在垂直於第一基板110的截面(如:圖2A或圖2B中的紙面)上,第一表面260a、第二表面260b、第三表面260c以及第四表面260d可以構成類似於倒梯形的四邊形結構。
在另一實施例中,導光結構262的出光區260折射率可小於第一封裝層170的折射率。如此一來,光電元件150所發出的第一光束L1可以在出光區260的第二表面160b產生全反射,以使光電元件150所發出的第一光束L1可以藉由反射的方式構成朝第一基板110方向射出的第二光束L2。也就是說,本實施例的光電元件封裝體200是具有反射式的下發光型結構,但本發明不限於此。在其他實施例中,第二表面260b上也可以具有能反射第一光束L1的材質,使第一光束L1在第二表面260b上構成反射的第二光束L2。
圖3是依照本發明第三實施例的光電元件封裝體的局部剖面示意圖。第三實施例的光電元件封裝體300與圖2A與圖2B的光電元件封裝體200類似,本實施例採用圖3針對光電元件封裝體300進行描述。值得注意的是,在圖3中,相同或相似的標號表示相同或相似的構件,故針對圖2A與圖2B中說明過的構件於此不再贅述。
請參考圖3,本實施例的光電元件封裝體300更包括第二基板380,其中第一線路層120、承載結構130、第二線路層140、導光結構162、光電元件150、第一封裝層170以及第二封裝層175位於第一基板110與第二基板380之間。第二基板380可以覆蓋於第二封裝層175,以提升對光電元件150的保護能力。在一些實施例中,可以依據設計上的需求而使第二基板380具有可撓性、光穿透性及/或導熱性,於本發明中並不加以限制。
圖4是依照本發明第四實施例的光電元件封裝體的局部剖面示意圖。第四實施例的光電元件封裝體400與圖3的光電元件封裝體300類似,本實施例採用圖4針對光電元件封裝體400進行描述。值得注意的是,在圖4中,相同或相似的標號表示相同或相似的構件,故針對圖3中說明過的構件於此不再贅述。
請參考圖4,本實施例的光電元件封裝體400的第二基板480可具有導熱性,以提升光電元件封裝體400的散熱性。
在本實施例中,光電元件封裝體400可以更包括導熱膜481、導熱線482及/或散熱顆粒483。導熱膜481的材質可以包括石墨烯、奈米銀或是其他類似物或其組合,且導熱膜481可以對應於光電元件150設置或位於第二基板480上。導熱線482的材質可以為金屬,導熱線482可以對應於光電元件150設置且與第一線路層120及第二線路層140分離。散熱顆粒483的材質可以包括氮化硼或是其他類似物,且散熱顆粒483可分佈於第一封裝層170及/或第二封裝層175中。如此一來,可以藉由導熱膜481、導熱線482及/或散熱顆粒483而提升光電元件封裝體400的散熱能力。
圖5是依照本發明第五實施例的光電元件封裝體的局部剖面示意圖。第五實施例的光電元件封裝體500與圖2的光電元件封裝體200類似,本實施例採用圖5針對光電元件封裝體500進行描述。值得注意的是,在圖5中,相同或相似的標號表示相同或相似的構件,故針對圖2中說明過的構件於此不再贅述。
請參考圖5,本實施例的光電元件封裝體500可以藉由蝕刻、切割或電腦數值控制(Computer Numerical Control;CNC)沖壓或其他適宜的方式以於第一基板510上形成多個基板開口510a,基板開口510a可對應於第一溝槽131b及/或第二溝槽133b設置。換句話說,第一介電層131及/或第二介電層133與基板開口510a可不重疊。如此一來,可以藉由第一基板510的基板開口510a而提升光電元件封裝體500的可彎折或可撓曲能力。
圖6是依照本發明第六實施例的光電元件封裝體的局部剖面示意圖。第六實施例的光電元件封裝體600與圖5的光電元件封裝體500類似,本實施例採用圖6針對光電元件封裝體600進行描述。值得注意的是,在圖6中,相同或相似的標號表示相同或相似的構件,故針對圖5中說明過的構件於此不再贅述。
請參考圖6,本實施例的光電元件封裝體600的承載結構630的彈性層632更填充於基板開口510a內。在本實施例中,第一基板510的楊氏係數與彈性層632的楊氏係數的比值可以大於等於10。或者,在另一實施例中,第一基板510的楊氏係數與彈性層632的楊氏係數的比值可以大於等於50。或者,在又一實施例中,第一基板510的楊氏係數與彈性層632的楊氏係數的比值可以大於等於100。也就是說,相較於第一基板510來說,彈性層632受力後的可塑性變形程度較大。
圖7是依照本發明第七實施例的光電元件的裝體的局部剖面示意圖。第七實施例的光電元件封裝體700與圖2A與圖2B的光電元件封裝體200類似,本實施例採用圖7針對光電元件封裝體700進行描述。值得注意的是,在圖7中,相同或相似的標號表示相同或相似的構件,故針對圖2A與圖2B中說明過的構件於此不再贅述。
請參考圖7,本實施例的光電元件封裝體700更包括墊高結構784。墊高結構784位於光電元件150與承載結構130之間,且墊高結構784的墊高高度784h小於出光區260的導光厚度260h。如此一來,可以藉由墊高結構784來調整光電元件150與承載結構130及/或出光區260之間的相對距離,可以依設計上的需求來調整第一光束L1發射位置或方向來改變光電元件封裝體700的出光(第二光束L2)方向。
圖8是依照本發明第八實施例的光電元件封裝體的局部剖面示意圖。第八實施例的光電元件封裝體800與圖7的光電元件封裝體700類似,本實施例採用圖8針對光電元件封裝體800進行描述。值得注意的是,在圖8中,相同或相似的標號表示相同或相似的構件,故針對圖7中說明過的構件於此不再贅述。
請參考圖8,本實施例的光電元件封裝體800包括導光結構862,且導光結構862的出光區860具有第一表面860a、第二表面860b以及第三表面860c。第一表面860a面向承載結構130,第二表面860b面向光電元件150以構成導光結構862的導光區861。在垂直於第一基板110的截面(如:圖8中的紙面)上,第一表面860a、第二表面860b以及第三表面860c可以構成三角形結構。並且,出光區860的材質於第一光束L1波長範圍內具有低吸收係數。在本實施例中,第三表面860c可以為光學反射面,以使光電元件150所發出的第一光束L1可以藉由反射的方式構成朝第一基板110方向射出的第二光束L2。
在本實施例中,第三表面860c可以包括具有能反射第一光束L1的材質,但本發明不限於此。在其他實施例中,出光區860的折射率可以大於第三表面860c上的介質(如空氣或第二封裝層175)的折射率,而使第一光束L1可以在出光區860的第三表面860c產生全反射。
圖9是依照本發明第九實施例的光電元件封裝體的局部剖面示意圖。第九實施例的光電元件封裝體900與圖1H至圖1J的光電元件封裝體100類似,本實施例採用圖9針對光電元件封裝體900進行描述。值得注意的是,在圖9中,相同或相似的標號表示相同或相似的構件,故針對圖1H至圖1J中說明過的構件於此不再贅述。
請參考圖9,本實施例的光電元件封裝體900更包括類似於前述實施例的墊高結構984。
圖10是依照本發明第十實施例的光電元件封裝體的局部剖面示意圖。第十實施例的光電元件封裝體1000與圖8的光電元件封裝體800類似,本實施例採用圖10針對光電元件封裝體1000進行描述。值得注意的是,在圖10中,相同或相似的標號表示相同或相似的構件,故針對圖8中說明過的構件於此不再贅述。
請參考圖10,本實施例的光電元件封裝體1000包括導光結構1062,且導光結構1062的出光區1060的第二表面1060b為半穿反(transflective)面,且第三表面1060c可以為光學反射面。射向第二表面1060b的第一光束L1可以部分反射於第二表面1060b且部分穿透第二表面1060b。如此一來,部分的第二光束L2可以朝向遠離於第一基板110的方向射出,而其餘的部分第二光束L2"可以朝向第一基板110的方向射出。也就是說,本實施例的光電元件封裝體1000是具有雙面(bifacial)發光型結構。
圖11是依照本發明第十一實施例的光電元件封裝體的局部剖面示意圖。第十一實施例的光電元件封裝體1100與圖7的光電元件封裝體700類似,本實施例採用圖11針對光電元件封裝體1100進行描述。值得注意的是,在圖11中,相同或相似的標號表示相同或相似的構件,故針對圖7中說明過的構件於此不再贅述。
請參考圖11,本實施例的光電元件封裝體1100更包括反射層1185。反射層1185位於第一封裝層170上且覆蓋該第三表面260c。如此一來,在具有下發光型結構的光電元件封裝體1100中,可以藉由反射層1185提升其亮度(luminance)。
圖12是依照本發明第十二實施例的光電元件封裝體的局部剖面示意圖。第十二實施例的光電元件封裝體1200與圖7的光電元件封裝體700類似,本實施例採用圖12針對光電元件封裝體1200進行描述。值得注意的是,在圖12中,相同或相似的標號表示相同或相似的構件,故針對圖7中說明過的構件於此不再贅述。
請參考圖12,本實施例的光電元件封裝體1200的第一封裝層1270可以包括光轉換(photon conversion)材料。舉例而言,若前述的光轉換材料為上轉換材料(upconversion material),則可以使部分的第二光束L2’的頻率大於第一光束L1的頻率。反之,若前述的光轉換材料為下轉換材料(downconversion material),則可以使部分的第二光束L2’的頻率小於第一光束L1的頻率。
圖13是依照本發明第十三實施例的光電元件封裝體的局部剖面示意圖。第十三實施例的光電元件封裝體1300與圖1H至圖1J的光電元件封裝體100類似,本實施例採用圖13針對光電元件封裝體1300進行描述。值得注意的是,在圖13中,相同或相似的標號表示相同或相似的構件,故針對圖1H至圖1J中說明過的構件於此不再贅述。
請參考圖13,本實施例的光電元件封裝體1300的光電元件150數量為多個,第一封裝層1370包覆多個光電元件150,且第一封裝層1370完全覆蓋於相鄰的兩個光電元件150之間的第三表面160c上。
圖14是依照本發明第十四實施例的光電元件封裝體的局部剖面示意圖。第十四實施例的光電元件封裝體1400與圖13的光電元件封裝體1300類似,本實施例採用圖14針對光電元件封裝體1400進行描述。值得注意的是,在圖14中,相同或相似的標號表示相同或相似的構件,故針對圖13中說明過的構件於此不再贅述。
請參考圖14,本實施例的光電元件封裝體1400的第一封裝層1470完全覆蓋出光區160,且覆蓋在暴露於第二溝槽133b的彈性層132上。
圖15是依照本發明第十五實施例的光電元件封裝體的局部剖面示意圖。第十五實施例的光電元件封裝體1500與圖2的光電元件封裝體200類似,本實施例採用圖15針對光電元件封裝體1500進行描述。值得注意的是,在圖15中,相同或相似的標號表示相同或相似的構件,故針對圖2中說明過的構件於此不再贅述。
請參考圖15,本實施例的光電元件封裝體1500的第二封裝層1575側向覆蓋第一封裝層1570的側面1570b,且第二封裝層1575未覆蓋於第一封裝層1570的上表面1570a。
在一些實施例中,第一封裝層1570與第二封裝層1575可以是由相同的材料所形成,並且,可以藉由紫外光照射、化學方式、物理方式、加熱方式或其他類似的方式進行圖案化處理第一封裝層1570,使得第二封裝層1575的楊氏模量可以小於第一封裝層1570的楊氏模量,以提升封裝體1500的彎曲或撓曲能力。
圖16是依照本發明第十六實施例的光電元件封裝體的局部剖面示意圖。第十六實施例的光電元件封裝體1600與圖15的光電元件封裝體1500類似,本實施例採用圖16針對光電元件封裝體1600進行描述。值得注意的是,在圖16中,相同或相似的標號表示相同或相似的構件,故針對圖15中說明過的構件於此不再贅述。
在一些實施例中,第一封裝層1670與第二封裝層1575可以是由相同的材料所形成,並且,可以藉由紫外光照射、化學方式、物理方式、加熱方式或其他類似的方式進行圖案化處理第一封裝層1670,使得第二封裝層1575的楊氏模量可以小於第一封裝層1670的楊氏模量,以提升封裝體1600的彎曲或撓曲能力。
請參考圖16,本實施例的光電元件封裝體1600的光電元件150數量為多個,第一封裝層1670包覆光電元件150,且第一封裝層1670完全覆蓋於相鄰的兩個光電元件150之間的第三表面260c上。
圖17是依照本發明第十七實施例的光電元件封裝體的局部剖面示意圖。第十七實施例的光電元件封裝體1700與圖1H至圖1J的光電元件封裝體100類似,本實施例採用圖17針對光電元件封裝體1700進行描述。值得注意的是,在圖17中,相同或相似的標號表示相同或相似的構件,故針對圖1H至圖1J中說明過的構件於此不再贅述。
請參考圖17,本實施例的光電元件封裝體1700的承載結構1730的第一介電層1731可以是全面性地覆蓋在第一基板110上。
圖18是依照本發明第十八實施例的光電元件封裝體的局部剖面示意圖。第十八實施例的光電元件封裝體1800與圖1H至圖1J的光電元件封裝體100類似,本實施例採用圖18針對光電元件封裝體1800進行描述。值得注意的是,在圖18中,相同或相似的標號表示相同或相似的構件,故針對圖1H至圖1J中說明過的構件於此不再贅述。
請參考圖18,本實施例的光電元件封裝體1800在承載結構1830中,第一介電層1831與第二介電層133可相對應配置,且第一介電層1831的面積大於第二介電層133的面積。
圖19是依照本發明第十九實施例的光電元件封裝體的局部剖面示意圖。第十九實施例的光電元件封裝體1900與圖1H至圖1J的光電元件封裝體100類似,本實施例採用圖19針對光電元件封裝體1900進行描述。值得注意的是,在圖19中,相同或相似的標號表示相同或相似的構件,故針對圖1H至圖1J中說明過的構件於此不再贅述。
請參考圖19,本實施例的光電元件封裝體1900在承載結構1930中,第一介電層1931與第二介電層133可相對應配置,且第一介電層1931的面積小於第二介電層133的面積。
圖20是依照本發明第二十實施例的光電元件封裝體的局部剖面示意圖。第二十實施例的光電元件封裝體2000與圖1H至圖1J的光電元件封裝體100類似,本實施例採用圖20針對光電元件封裝體2000進行描述。值得注意的是,在圖20中,相同或相似的標號表示相同或相似的構件,故針對圖1H至圖1J中說明過的構件於此不再贅述。
請參考圖20,本實施例的光電元件封裝體2000在承載結構2030中,第一介電層2031可以藉由第一溝槽2031b而形成多個彼此分離的第一介電部分2031c、2031c’,第二介電層2033可以藉由第二溝槽2033b而形成多個彼此分離的第二介電部分2033c,且第一介電部分2031c、2031c’的數量大於第二介電部分2033c的數量。在本實施例中,第二介電部分2033c至少對應於部分的第一介電部分2031c,且部分的第一介電部分2031c’是位於相鄰的兩個第一介電部分2031c之間。
圖21是依照本發明第二十一實施例的光電元件封裝體的局部剖面示意圖。第二十一實施例的光電元件封裝體2100與圖1H至圖1J的光電元件封裝體100類似,本實施例採用圖21針對光電元件封裝體2100進行描述。值得注意的是,在圖21中,相同或相似的標號表示相同或相似的構件,故針對圖1H至圖1J中說明過的構件於此不再贅述。
請參考圖21,本實施例的光電元件封裝體2100在承載結構2130中,第一介電層2131可以藉由第一溝槽2131b而形成多個彼此分離的第一介電部分2131c,第二介電層2133可以藉由第二溝槽2133b而形成多個彼此分離的第二介電部分2133c、2133c’,且第一介電部分2131c的數量小於第二介電部分2133c、2133c’的數量。在本實施例中,第一介電部分2131c至少對應於部分的第二介電部分2133c。除此之外,未對應於第一介電部分2131c的第二介電部分2133c’是位於相鄰的兩個第二介電部分2133c之間,且光電元件150以及出光區160可對應於第一介電部分2131c配置。
圖22A是依照本發明第二十二實施例的光電元件封裝體的局部上視示意圖。圖22B是依照本發明第二十二實施例的光電元件封裝體的局部剖面示意圖。為求清晰,圖22A省略繪示部分膜層及構件。第二十二實施例的光電元件封裝體2200與圖1H至圖1J的光電元件封裝體100類似,本實施例採用圖22A與圖22B針對光電元件封裝體2200進行描述。值得注意的是,在圖22A與圖22B中,相同或相似的標號表示相同或相似的構件,故針對圖1H至圖1J中說明過的構件於此不再贅述。
請同時參考圖22A與圖22B,在本實施例中,承載結構2230更包括主動元件2290。主動元件2290包括半導體層2291、閘極G、閘介電層2292、源極S以及汲極D。半導體層2291可位於第一基板110上且具有源極區2291S、通道區2291C以及汲極區2291D,其中通道區2291C位於源極區2291S與汲極區2291D之間。源極S以及汲極D分別耦接於半導體層2291的源極區2291S以及汲極區2291D。閘極G位於第一基板110上且對應於半導體層191的通道區2291C設置。閘介電層2292位於閘極G與半導體層2291之間,且第一介電層131覆蓋閘介電層2292與閘極G。在本實施例中,半導體層2291位於第一基板110與閘極G之間。換句話說,本實施例的主動元件2290可為具有上閘極(top gate)結構的薄膜電晶體,但本發明不限於此。除此之外,主動元件2290可以藉由一般的半導體製程所形成,於此不加以贅述。
在本實施例中,光電元件封裝體2200更包括掃描線SL以及資料線DL。源極S可與資料線DL電性連接,閘極G可與掃描線SL電性連接,汲極D藉由部分的第一線路層120(即,與導通孔141連接的部分第一線路層120)與導通孔141電性連接至光電元件150,且光電元件150可以藉由主動元件2290的驅動而發光。也就是說,本實施例的光電元件封裝體2200可以是具有主動式(active mode)的發光元件,但本發明不限於此。
在本實施例中,第一介電層131與彈性層132之間可以具有鈍化層(passivation layer)2293,且鈍化層2293、閘介電層2292以及第一介電層131可以具有類似的圖案,但本發明並不以此為限。
在本實施例中,可以在第一基板110上形成緩衝層2294。緩衝層2294可以具有良好的接合力或較低的水氣穿透率(water vapor transmission rate;WVTR),以提升光電元件封裝體2200的可靠性(reliability)。
圖23是依照本發明第二十三實施例的光電元件封裝體的局部剖面示意圖。第二十三實施例的光電元件封裝體2300與圖22A與圖22B的光電元件封裝體2200類似,本實施例採用圖23針對光電元件封裝體2300進行描述。值得注意的是,在圖23中,相同或相似的標號表示相同或相似的構件,故針對圖22A與圖22B中說明過的構件於此不再贅述。
請參考圖23,本實施例的光電元件封裝體2300在承載結構2330中,鈍化層2393、閘介電層2392以及第一介電層1731可以是全面性地覆蓋在第一基板110上。
圖24是依照本發明第二十四實施例的光電元件封裝體的局部剖面示意圖。第二十四實施例的光電元件封裝體2400與圖22A與圖22B的光電元件封裝體2200類似,本實施例採用圖24針對光電元件封裝體2400進行描述。值得注意的是,在圖24中,相同或相似的標號表示相同或相似的構件,故針對圖22A與圖22B中說明過的構件於此不再贅述。
請參考圖24,本實施例的光電元件封裝體2400在承載結構2430中,鈍化層2493、閘介電層2492以及第一介電層1931的面積可以小於第二介電層133的面積。
圖25是依照本發明第二十五實施例的光電元件封裝體的局部剖面示意圖。第二十五實施例的光電元件封裝體2500與圖22A與圖22B的光電元件封裝體2200類似,本實施例採用圖25針對光電元件封裝體2500進行描述。值得注意的是,在圖25中,相同或相似的標號表示相同或相似的構件,故針對圖22A與圖22B中說明過的構件於此不再贅述。
請參考圖25,本實施例的光電元件封裝體2500在承載結構2530中,第一介電層2031可以藉由第一溝槽2031b而形成多個彼此分離的第一介電部分2031c、2031c’,第二介電層2033可以藉由第二溝槽2033b而形成多個彼此分離的第二介電部分2033c,且第一介電部分2031c、2031c’的數量大於第二介電部分2033c的數量。在本實施例中,第二介電部分2033c至少對應於部分的第一介電部分2031c,且部分的第一介電部分2031c’是位於相鄰的兩個第一介電部分2031c之間。並且,閘介電層2292與鈍化層2293對應於第一介電層2031設置。
圖26是依照本發明第二十六實施例的光電元件封裝體的局部剖面示意圖。第二十六實施例的光電元件封裝體2600與圖22A與圖22B的光電元件封裝體2200類似,本實施例採用圖26針對光電元件封裝體2600進行描述。值得注意的是,在圖26中,相同或相似的標號表示相同或相似的構件,故針對圖22A與圖22B中說明過的構件於此不再贅述。
請參考圖26,本實施例的光電元件封裝體2600在承載結構2630中,第一介電層2131可以藉由第一溝槽2131b而形成多個彼此分離的第一介電部分2131c,第二介電層2133可以藉由第二溝槽2133b而形成多個彼此分離的第二介電部分2133c、2133c’,且第一介電部分2131c的數量小於第二介電部分2133c、2133c’的數量。在本實施例中,第一介電部分2131c至少對應於部分的第二介電部分2133c。除此之外,未對應於第一介電部分2131c的第二介電部分2133c’是位於相鄰的兩個第二介電部分2133c之間,且光電元件150以及出光區160對應於第一介電部分2131c配置。並且,閘介電層2292與鈍化層2293對應於第一介電層2131設置。
圖27是依照本發明第二十七實施例的光電元件封裝體的局部剖面示意圖。第二十七實施例的光電元件封裝體2700與圖22A與圖22B的光電元件封裝體2200類似,本實施例採用圖27針對光電元件封裝體2700進行描述。值得注意的是,在圖27中,相同或相似的標號表示相同或相似的構件,故針對圖22A與圖22B中說明過的構件於此不再贅述。
請參考圖27,本實施例的光電元件封裝體2700在承載結構2730中,閘介電層2792可以是全面性地覆蓋在第一基板110上,且鈍化層2293以及第一介電層131可以具有類似的圖案。
圖28是依照本發明第二十八實施例的光電元件封裝體的局部剖面示意圖。第二十八實施例的光電元件封裝體2700與圖22A與圖22B的光電元件封裝體2200類似,本實施例採用圖28針對光電元件封裝體2800進行描述。值得注意的是,在圖28中,相同或相似的標號表示相同或相似的構件,故針對圖22A與圖22B中說明過的構件於此不再贅述。
請參考圖28,本實施例的光電元件封裝體2800在承載結構2830中,閘介電層2392以及第一介電層1731可以是全面性地覆蓋在第一基板110上,且鈍化層2293對應於第二介電層133設置且可以與第二介電層133具有類似的圖案。
圖29是依照本發明第二十九實施例的光電元件封裝體的局部剖面示意圖。第二十九實施例的光電元件封裝體2900與圖22A與圖22B的光電元件封裝體2200類似,本實施例採用圖29針對光電元件封裝體2900進行描述。值得注意的是,在圖29中,相同或相似的標號表示相同或相似的構件,故針對圖22A與圖22B中說明過的構件於此不再贅述。
請參考圖29,本實施例的光電元件封裝體2900在承載結構2930中,閘介電層2392以及鈍化層2393可以是全面性地覆蓋在第一基板110上,且鈍化層2393覆蓋於未被第一介電層131所覆蓋的閘介電層2392。
圖30是依照本發明第三十實施例的光電元件封裝體的局部剖面示意圖。第三十實施例的光電元件封裝體3000與圖22A與圖22B的光電元件封裝體2200類似,本實施例採用圖30針對光電元件封裝體3000進行描述。值得注意的是,在圖30中,相同或相似的標號表示相同或相似的構件,故針對圖22A與圖22B中說明過的構件於此不再贅述。
請參考圖30,本實施例的光電元件封裝體3000在承載結構3030中,鈍化層2393以及第一介電層1731可以是全面性地覆蓋在第一基板110上,且第一介電層1731覆蓋未被閘介電層2292所覆蓋的緩衝層2294。閘介電層2292對應於第二介電層133設置且可以與第二介電層133具有類似的圖案。
圖31是依照本發明第三十一實施例的光電元件封裝體3100的局部剖面示意圖。第三十一實施例的光電元件封裝體3100與圖22A與圖22B的光電元件封裝體2200類似,本實施例採用圖31針對光電元件封裝體3100進行描述。值得注意的是,在圖31中,相同或相似的標號表示相同或相似的構件,故針對圖22A與圖22B中說明過的構件於此不再贅述。
請參考圖31,本實施例的光電元件封裝體3100在承載結構3130中,鈍化層2393可以是全面性地覆蓋在第一基板110上,且鈍化層2393覆蓋於未被第一介電層131以及閘介電層2292所覆蓋的緩衝層2294。
本發明一實施例的光電元件封裝體可包括承載結構,其中承載結構由第一介電層、彈性層以及第二介電層所構成,且第一介電層或第二介電層至少具有多個溝槽。如此一來,承載結構在封裝體受力時可形成應力吸收或緩衝的效果,以降低施加於承載光電元件處的應力,而可以提升光電元件封裝體的耐撓曲能力。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍及其均等範圍所界定者為準。
100、200、300、400、500、600、700、800、900、1000、1100、1200、1300、1400、1500、1600、1700、1800、1900、2000、2100、2200、2300、2400、2500、2600、2700、2800、2900、3000、3100、3200‧‧‧光電元件封裝體
110、510‧‧‧第一基板
510a‧‧‧基板開口
120‧‧‧第一線路層
130、630、1730、1830、1930、2030、2130、2230、2330、2430、2530、2630、2730、2830、2930、3030、3130‧‧‧承載結構
130a‧‧‧貫通孔
131、1731、1831、1931、2031、2131‧‧‧第一介電層
131a‧‧‧第一通孔
131b、2031b、2031b‧‧‧第一溝槽
131c、2031c、2031c'、2031c‧‧‧第一介電部分
132、632‧‧‧彈性層
132a‧‧‧第二通孔
133、2033、2133b‧‧‧第二介電層
133a‧‧‧第三通孔
133b、2033b、2133b‧‧‧第二溝槽
133c、2033c、2133c、2133c'‧‧‧第二介電部分
140‧‧‧第二線路層
141‧‧‧導通孔
150‧‧‧光電元件
160、260、860、1060‧‧‧出光區
160a、260a、860a‧‧‧第一表面
160b、260b、860b‧‧‧第二表面
160c、260c、860c‧‧‧第三表面
160d、260d‧‧‧第四表面
260h‧‧‧導光厚度
161、261、861‧‧‧導光區
162、262、862、1062‧‧‧導光結構
170、1270、1370、1470、1570、1670‧‧‧第一封裝層
171‧‧‧第一封裝部分
170a、1570a‧‧‧上表面
170b、1570b‧‧‧側面
175、1575‧‧‧第二封裝層
380、480‧‧‧第二基板
481‧‧‧導熱膜
482‧‧‧導熱線
483‧‧‧散熱顆粒
784、984‧‧‧墊高結構
784h‧‧‧墊高高度
1185‧‧‧反射層
2290‧‧‧主動元件
2291‧‧‧半導體層
2291S‧‧‧源極區
2291C‧‧‧通道區
2291D‧‧‧汲極區
G‧‧‧閘極
2292、2392、2492‧‧‧閘介電層
S‧‧‧源極
D‧‧‧汲極
SL‧‧‧掃描線
DL‧‧‧資料線
2293、2393、2493‧‧‧鈍化層
2294‧‧‧緩衝層
L1‧‧‧第一光束
L2、L2’、L2"‧‧‧第二光束
PU‧‧‧畫素單元
R1、R2‧‧‧區域
圖1A至圖1H是依照本發明第一實施例的光電元件封裝體的製造過程的局部剖面示意圖。 圖1I是依照本發明第一實施例的光電元件封裝體的局部上視示意圖。 圖1J是圖1H中區域R1的放大示意圖。 圖2A是依照本發明第二實施例的光電元件封裝體的局部剖面示意圖。 圖2B是圖2A中區域R2的放大示意圖。 圖3是依照本發明第三實施例的光電元件封裝體的局部剖面示意圖。 圖4是依照本發明第四實施例的光電元件封裝體的局部剖面示意圖。 圖5是依照本發明第五實施例的光電元件封裝體的局部剖面示意圖。 圖6是依照本發明第六實施例的光電元件封裝體的局部剖面示意圖。 圖7是依照本發明第七實施例的光電元件封裝體的局部剖面示意圖。 圖8是依照本發明第八實施例的光電元件封裝體的局部剖面示意圖。 圖9是依照本發明第九實施例的光電元件封裝體的局部剖面示意圖。 圖10是依照本發明第十實施例的光電元件封裝體的局部剖面示意圖。 圖11是依照本發明第十一實施例的光電元件封裝體的局部剖面示意圖。 圖12是依照本發明第十二實施例的光電元件封裝體的局部剖面示意圖。 圖13是依照本發明第十三實施例的光電元件封裝體的局部剖面示意圖。 圖14是依照本發明第十四實施例的光電元件封裝體的局部剖面示意圖。 圖15是依照本發明第十五實施例的光電元件封裝體的局部剖面示意圖。 圖16是依照本發明第十六實施例的光電元件封裝體的局部剖面示意圖。 圖17是依照本發明第十七實施例的光電元件封裝體的局部剖面示意圖。 圖18是依照本發明第十八實施例的光電元件封裝體的局部剖面示意圖。 圖19是依照本發明第十九實施例的光電元件封裝體的局部剖面示意圖。 圖20是依照本發明第二十實施例的光電元件封裝體的局部剖面示意圖。 圖21是依照本發明第二十一實施例的光電元件封裝體的局部剖面示意圖。 圖22A是依照本發明第二十二實施例的光電元件封裝體的局部上視示意圖。 圖22B是依照本發明第二十二實施例的光電元件封裝體的局部剖面示意圖。 圖23是依照本發明第二十三實施例的光電元件封裝體的局部剖面示意圖。 圖24是依照本發明第二十四實施例的光電元件封裝體的局部剖面示意圖。 圖25是依照本發明第二十五實施例的光電元件封裝體的局部剖面示意圖。 圖26是依照本發明第二十六實施例的光電元件封裝體的局部剖面示意圖。 圖27是依照本發明第二十七實施例的光電元件封裝體的局部剖面示意圖。 圖28是依照本發明第二十八實施例的光電元件封裝體的局部剖面示意圖。 圖29是依照本發明第二十九實施例的光電元件封裝體的局部剖面示意圖。 圖30是依照本發明第三十實施例的光電元件封裝體的局部剖面示意圖。 圖31是依照本發明第三十一實施例的光電元件封裝體的局部剖面示意圖。

Claims (20)

  1. 一種光電元件封裝體,包括:一第一線路層,位於一第一基板上;一承載結構,位於該第一基板上且覆蓋該第一線路層,該承載結構包括一第一介電層、一彈性層以及一第二介電層,其中該彈性層位於該第一介電層與該第二介電層之間,該第二介電層垂直投影於該第一基板上的投影範圍位於該彈性層垂直投影於該第一基板上的投影範圍內,且該彈性層的楊氏模量小於該第一介電層的楊氏模量與該第二介電層的楊氏模量;一第二線路層,位於該承載結構上;至少一光電元件,位於該承載結構上,且該至少一光電元件電性連接至該第一線路層與該第二線路層;以及一第一封裝層,位於該承載結構上且包封該至少一光電元件。
  2. 如申請專利範圍第1項所述的光電元件封裝體,更包括至少一導通孔,至少貫穿該承載結構的該彈性層以及該第二介電層,且該至少一光電元件藉由該至少一導通孔電性連接至該第一線路層。
  3. 如申請專利範圍第1項所述的光電元件封裝體,其中該第一基板包括多個基板開口,且該第一介電層或該第二介電層與該些基板開口不重疊。
  4. 如申請專利範圍第3項所述的光電元件封裝體,其中該彈性層填充於該些基板開口內。
  5. 如申請專利範圍第1項所述的光電元件封裝體,其中該第一介電層具有多個第一溝槽,且該彈性層填充於該些第一溝槽內。
  6. 如申請專利範圍第1項所述的光電元件封裝體,其中該第二介電層具有多個第二溝槽。
  7. 如申請專利範圍第1項所述的光電元件封裝體,更包括至少一導光結構,位於該承載結構上且圍繞該至少一光電元件,且該第一封裝層填充於該至少一導光結構所圍繞的區域內。
  8. 如申請專利範圍第7項所述的光電元件封裝體,其中該至少一導光結構至少具有第一表面、第二表面以及第三表面,其中該第一表面面向該承載結構,該第二表面面向該至少一光電元件,且該第二表面連接於該第一表面與該第三表面。
  9. 如申請專利範圍第8項所述的光電元件封裝體,其中該第一表面與該第三表面不相鄰,該第一表面的面積大於該第三表面的面積,該至少一導光結構包括一出光區,且該出光區的折射率大於該第一封裝層的折射率。
  10. 如申請專利範圍第8項所述的光電元件封裝體,其中該第一表面與該第三表面不相鄰,該第一表面的面積小於該第三表面的面積,該至少一導光結構包括一出光區,且該出光區的折射率小於該第一封裝層的折射率。
  11. 如申請專利範圍第8項所述的光電元件封裝體,其中該第一封裝層更覆蓋於該第三表面上。
  12. 如申請專利範圍第8項所述的光電元件封裝體,更包括一反射層,位於該第一封裝層上且覆蓋該第三表面。
  13. 如申請專利範圍第1項所述的光電元件封裝體,其中該至少一光電元件的數量為多個,該第一封裝層包括彼此分離的多個第一封裝部分,且各個該些第一封裝部分包覆對應的該些光電元件。
  14. 如申請專利範圍第1項所述的光電元件封裝體,其中該至少一光電元件的數量為多個,且該第一封裝層更包覆該些光電元件。
  15. 如申請專利範圍第1項所述的光電元件封裝體,更包括一第二封裝層,位於該承載結構上且至少側向覆蓋該第一封裝層,且該第一封裝層的楊氏模量大於該第二封裝層的楊氏模量。
  16. 如申請專利範圍第15項所述的光電元件封裝體,其中該第二封裝層更覆蓋於該第一封裝層上。
  17. 如申請專利範圍第1項所述的光電元件封裝體,更包括一第二封裝層,位於該承載結構上且接觸該彈性層,且該第一封裝層的楊氏模量大於該第二封裝層的楊氏模量。
  18. 如申請專利範圍第1項所述的光電元件封裝體,更包括一第二基板,其中該第一線路層、該承載結構、該第二線路層、該至少一光電元件以及該第一封裝層位於該第一基板與該第二基板之間。
  19. 如申請專利範圍第1項所述的光電元件封裝體,其中該承載結構更包括至少一主動元件,該至少一主動元件包括一源極、一汲極以及一閘極,該汲極與該第一線路層電性連接。
  20. 如申請專利範圍第19項所述的光電元件封裝體,更包括至少一掃描線以及至少一資料線,該至少一掃描線與該閘極電性連接,該至少一資料線與該源極電性連接。
TW106145934A 2017-06-06 2017-12-27 光電元件封裝體 TWI665768B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/951,195 US10276761B2 (en) 2017-06-06 2018-04-12 Photoelectric device package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762516057P 2017-06-06 2017-06-06
US62/516,057 2017-06-06

Publications (2)

Publication Number Publication Date
TW201903988A TW201903988A (zh) 2019-01-16
TWI665768B true TWI665768B (zh) 2019-07-11

Family

ID=64572907

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106145934A TWI665768B (zh) 2017-06-06 2017-12-27 光電元件封裝體

Country Status (2)

Country Link
CN (1) CN109004036B (zh)
TW (1) TWI665768B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111508989B (zh) * 2020-03-24 2023-10-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板及其制备方法
TWI726685B (zh) * 2020-04-16 2021-05-01 錼創顯示科技股份有限公司 微型發光元件顯示裝置
CN113570964B (zh) * 2021-02-21 2023-04-07 深圳市汇晨电子股份有限公司 一种可弯曲的MiniLED背光源及其制作工艺
TWI810841B (zh) * 2022-03-09 2023-08-01 力成科技股份有限公司 封裝元件及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839999A (en) * 2007-03-30 2008-10-01 Phoenix Prec Technology Corp Packaging substrate structure
CN101847601A (zh) * 2009-03-26 2010-09-29 株式会社半导体能源研究所 发光装置及其制造方法
CN103548136A (zh) * 2011-03-21 2014-01-29 奥斯兰姆奥普托半导体有限责任公司 用于半导体芯片的连接载体和半导体器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
JP2004101410A (ja) * 2002-09-11 2004-04-02 Dainippon Printing Co Ltd 電子デバイス検査用コンタクトシートおよびその製造方法
JP4823729B2 (ja) * 2006-03-20 2011-11-24 ローム株式会社 光通信モジュール
US7804147B2 (en) * 2006-07-31 2010-09-28 Cree, Inc. Light emitting diode package element with internal meniscus for bubble free lens placement
JP2008078585A (ja) * 2006-09-25 2008-04-03 Matsushita Electric Works Ltd 発光装置
CN103378262B (zh) * 2012-04-26 2017-02-01 青岛青扬众创新能源科技有限公司 发光二极管及其封装方法
TWI566330B (zh) * 2015-01-06 2017-01-11 矽品精密工業股份有限公司 電子封裝結構之製法
CN205104515U (zh) * 2015-09-24 2016-03-23 漳州立达信光电子科技有限公司 Led封装结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200839999A (en) * 2007-03-30 2008-10-01 Phoenix Prec Technology Corp Packaging substrate structure
CN101847601A (zh) * 2009-03-26 2010-09-29 株式会社半导体能源研究所 发光装置及其制造方法
CN103548136A (zh) * 2011-03-21 2014-01-29 奥斯兰姆奥普托半导体有限责任公司 用于半导体芯片的连接载体和半导体器件

Also Published As

Publication number Publication date
TW201903988A (zh) 2019-01-16
CN109004036A (zh) 2018-12-14
CN109004036B (zh) 2020-08-14

Similar Documents

Publication Publication Date Title
TWI665768B (zh) 光電元件封裝體
US10276761B2 (en) Photoelectric device package
JP5250949B2 (ja) 発光素子モジュール
KR100633636B1 (ko) 발광 디스플레이 패널 및 그 제조 방법
JP2013219325A5 (zh)
TWI436312B (zh) 可撓式顯示器
US20160293809A1 (en) Flip chip light emitting diode package structure
JP2011109102A (ja) 発光素子パッケージ
KR20110016857A (ko) 광전 반도체 소자 및 인쇄 회로 기판
JP2013093583A (ja) 光源モジュール及びこれを備えた照明装置
JP4392000B2 (ja) 有機電界発光表示装置の駆動集積回路及びその製造方法
KR20130096094A (ko) 발광소자 패키지, 발광 소자 패키지 제조방법 및 이를 구비한 조명 시스템
JP4282344B2 (ja) 発光ダイオード
KR20140057929A (ko) 발광 소자 및 이를 구비한 조명 시스템
KR101655505B1 (ko) 발광 소자
CN111477732B (zh) 发光装置
CN112259571A (zh) 柔性背板及显示装置
CN110471214B (zh) 显示装置及其组装方法
CN109841718B (zh) 用于制造照明装置的方法
CN110047990B (zh) 导电薄膜、光电半导体装置及其制造方法
CN111384225B (zh) 发光装置
KR101902249B1 (ko) 반도체 발광 소자를 이용한 차량용 램프
WO2020206790A1 (zh) 背光模组及显示装置
TWI769817B (zh) 顯示裝置及其製造方法
US20230006118A1 (en) Optoelectronic device and method for producing an optoelectronic device