CN1738513A

CN1738513A - 包括嵌入式电容器的印刷电路板及其制造方法

Info

Publication number: CN1738513A
Application number: CNA2005100020650A
Authority: CN
Inventors: 金镇哲; 金民秀; 吴浚禄; 金泰庆
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2004-08-16
Filing date: 2005-01-12
Publication date: 2006-02-22
Anticipated expiration: 2025-01-12
Also published as: CN100521867C; KR20060016058A; KR100645613B1

Abstract

本文公开了一种包括嵌入式电容器的印刷电路板，包含具有多个聚合物电容器层的聚合物电容器层合物，其每一个都具有聚合物片和形成在聚合物片上的导体图案，和穿过其中用来层间连接的通孔，和形成在聚合物电容器层合物一面或两面，并且具有电路图案的电路层和穿过其中的用来层间连接的通孔。本发明的印刷电路板比传统嵌入式电容器印刷电路板具有更高的单位面积电容密度，借此可将具有不同电容值的电容器，如多层陶瓷电容器嵌入到印刷电路板中，而不是安装在其上。还提供了制造包括嵌入式电容器的印刷电路板的方法。

Description

包括嵌入式电容器的印刷电路板及其制造方法

技术领域

本发明一般涉及在其中嵌入电容器层合物或电容器的印刷电路板。更具体地，本发明涉及包括聚合物电容器层合物的PCB，其能够显示出比包括嵌入式电容器的传统PCB更高的单位面积电容密度，以便将具有不同电容值的电容器，例如具有高电容量的多层陶瓷电容器(MLCCs)嵌入到PCB中，而不是被安装在PCB上；以及其制造方法。

背景技术

通常，电容器以电场形式储存能量。当对电容器加上DC电压时，电容器被充电但电流流动停止。另一方面，如果将AC电压连接到电容器上，则流过电容器的电流取决于电容器充电放电时所用AC信号的频率和电容器的电容值。

因而，具有上述性质的电容器作为用于多种目的必须的无源元件，例如，用于如数字电路、模拟电路和高频电路的电路和电子电路中的耦合和退耦、滤波、阻抗匹配、电荷泵和解调。此外，以不同形式制造的电容器，如片式或圆片，已被用于在PCB上的安装的情形中。

然而，电子设备的小型化和复杂化导致在PCB上用来安装无源元件的面积减小。当频率随高速电子设备而变得更高时，在无源元件和IC之间也会由导体和焊料等产生寄生阻抗，因而导致一些问题。为解决这些问题，已作出多种尝试以将电容器嵌入到PCB中，这些尝试主要由PCB、电和电子元件的制造商所引导。

虽然长期以来分立片式电阻或分立片式电容器被安装在PCB上，但包括嵌入式的如电阻或电容器的无源元件的PCB仅仅最近才被开发。

在制造包括嵌入式无源元件的PCB的技术中，采用新材料和新工艺提供如电阻或电容器的无源元件来取代传统片式电阻和片式电容器。即，包括嵌入式无源元件的PCB意味着无源元件，例如电容器被嵌入到PCB内层中。无论PCB自身尺寸如何，只要作为无源元件的电容器被引入到PCB中，就称之为“嵌入式电容器”。该基板称为嵌入式电容器PCB。嵌入式电容器PCB的主要特征在于电容器被装入PCB内部，而无需安装在PCB上。

图1a-1e示出制造包括嵌入式聚合物膜型电容器的PCB的传统制造方法，其中聚合物电容器浆料被涂覆在基板上而后加热干燥(或固化)，以实现包括嵌入式聚合物膜型电容器的PCB。

在第一步中，包含FR-4增强基片42的PCB内层41的铜箔层被涂覆以干膜，接着被曝光和显影。然后，蚀刻该铜箔层以形成阳极铜箔44a和44b，阴极铜箔43a和43b以及其间的空间(图1a)。

在第二步中，将由含有高介电常数陶瓷粉末的聚合物组成的电容器糊45a和45b通过丝网印刷工艺涂覆于阴极铜箔43a和43b上，随后干燥或固化(图1b)。此处，丝网印刷是通过将如墨水的媒介涂到模版丝网上，采用挤压方法进行，从而将图案转移到基板上。

该步中，用电容器糊45a和45b填充阳极铜箔44a和44b与阴极铜箔43a和43b之间的空间。

在第三步中，使用丝网印刷工艺将包括银和铜的导电糊形成到阳极46a和46b中，并干燥或固化(图1c)。

在第四步中，将经历第一至第三步骤的PCB内层41的电容器层插入到绝缘层47a和47b之间，随后层合(图1d)。

在第五步中，形成穿过层合物的贯通孔和激光盲通孔49a和49b，借此将存在于PCB内层的电容器连接到安装在PCB外侧的IC芯片52a、52b的正极端51a、51b和负极端50a、50b，从而作为嵌入式电容器(图1e)。

同样，公开了通过以陶瓷填充的光敏树脂涂覆PCB来制造嵌入式分立型电容器的方法，其已被美国摩托罗拉公司取得专利。上述方法包括将含有陶瓷粉末的光敏树脂涂覆于基板上，在树脂层上层合铜箔以形成上电极和下电极，形成电路图案，然后蚀刻光敏树脂，得到分立电容器。

此外，提出用PCB内层中各自包括具有电容特性的电介质层来制造嵌入式电容器的方法，以用来替代安装在PCB上的去耦电容器，该方法已由Sanmina.Co Ltd.，USA.取得专利。在该方法中，包括电源电极和接地电极的电介质层被引入到PCB的内层中，以得到电源分布去耦电容器。

实施上述技术的多种工艺正在研究中，其中具体实施每项工艺的方法有改变。

在这方面，授予Howard等人的美国专利No.5,079,069公开了用于电容性印刷电路板的电容器层合物以及其制造方法，其中使用了“虚构电容器”的概念，以制造包含作为由导电材料片形成的结构刚性组件和电介质材料中间片的层合电容器的PCB，其与大量器件工作连接。

授予Sisler等人的美国专利No.5,010,641也公开了一种制造多层印刷电路板的方法，通过提供一个或多个完全固化的电源-接地面夹心元件，其与所述板的其它部分固化元件层和电路图案形成元件一起层合，以消除对旁路(by-pass)电容器的需要。

在根据传统技术的嵌入式电容器PCB中，片式电容器嵌入PCB部分中，或将单片型电介质层插入到构成PCB的层之间。

然而，由上述技术制造的嵌入式电容器PCB具有0.5-3nF每英寸的电容密度，其值不足以将电容器完全嵌入到PCB中。而且，在无源元件的安装面积的减少方面存在局限性。

因此，需要嵌入高密度电容器的新技术，例如MLCCs，其目前安装在PCB中而没有嵌入PCB中，来实现比传统嵌入式电容器PCB更高的单位面积电容密度。

发明内容

因此，本发明牢记发生在相关领域的上述问题，并且本发明的一个目的在于提供包括在其中引入电介质层合物的嵌入式电容器的PCB，以及其制造方法。

本发明的另一目的在于提供表现出比传统嵌入式电容器PCB更高电容密度的包括嵌入式电容器的PCB，以及其制造方法。

本发明的另一目的在于提供在其中用于安装无源元件的面积急剧减少的包括嵌入式电容器的PCB，以及其制造方法。

本发明的另一目的在于提供包括嵌入式电容器的PCB，其中电容器可以被适当设计从而可在有限厚度的PCB中实现多种电容值，以及其制造方法。

为了完成上述目标，根据本发明的第一方面，提供了制造包括嵌入式电容器的PCB的方法，该方法包括：形成包括多个聚合物电容器层的聚合物电容器层合物，其每一个都包括具有高介电常数的聚合物片和形成在聚合物片上的导电图案；形成穿过双面CCL用来层间连接的通孔和在双面CCL上的电路图案，以制备形成图案的CCL；将形成图案的CCL层叠到聚合物电容器层合物的任一面上；以及形成穿过聚合物电容器层合物的通孔和聚合物电容器层合物上的电路图案。

根据本发明的第二方面，提供制造包括嵌入式电容器的PCB的方法，该方法包括：形成包括多个聚合物电容器层的聚合物电容器层合物，其每一个都包括具有高介电常数的聚合物片和形成在聚合物片上的导电图案；形成穿过聚合物电容器层合物的通孔；通过电镀来填充通孔并形成电路图案；形成穿过双面CCL的通孔和双面CCL上的电路图案，以制备形成图案的CCL；将绝缘层层叠到聚合物电容器层合物的一面或两面；将形成图案的CCL层叠在绝缘层上；形成穿过PCB用于层间电连接的通孔；和通过电镀来填充通孔并在PCB上形成电路图案。

此外，提供包括嵌入式电容器的PCB，包括具有多个聚合物电容器层的聚合物电容器层合物，其每一个都有聚合物片和形成在聚合物片上的导体图案，以及穿过其中用来层间连接的通孔；和形成在聚合物层合物一面或两面上的，并且具有电路图案和穿过其中用来层间连接的通孔的电路图案层。

附图说明

由以下结合附图的详细说明，将能更好地理解本发明地上述和其它目的、特征和优点。

图1a-1e示出制造包括嵌入式聚合物膜型电容器的传统方法；

图2、3a、3b、4和5a-5d示出根据本发明的第一实施方案制造包括嵌入式电容器的过程；

图6a-6g示出根据本发明的第二实施方案制造包括嵌入式电容器的过程；

图7a-7d示出根据本发明的第三实施方案制造包括嵌入式电容器的过程；

图8a-8b示出根据本发明的第四实施方案制造包括嵌入式电容器的过程。

具体实施方式

下文中，将参照附图给出本发明的详细描述。

图2、3a、3b、4和5a-5d示出根据本发明的第一实施方案制造包括嵌入式电容器的过程。

如图2所示，在具有高介电常数的宽平聚合物片22上将导体23，如铝或铜，形成为预定图案，以形成聚合物电容器层21。

导体23形成图案的方法包括，例如干法如溅射，和湿法如丝网印刷。

图3a中，排列具有第一导体图案23a的第一聚合物电容器层21a和具有第二导体图案23b的第二聚合物电容器层21b，然后层合到一起。从图3中明显可见，第一和第二电容器层21a和21b的第一和第二导体图案23a和23b的位置分别彼此相对变动，因而形成层合电容器形式。虽然图3a所示的导体图案23a和23b向左右移动，但是它们可以上下或沿预定方向移动。

作为可选择的方案，可将第一导体图案23a、第二聚合物片22b和第二导体图案23b依序层叠在第一聚合物片22a上。

此外，虽然采用两个聚合物电容器层21a和21b的层叠过程示于图3a，但是层叠的聚合物电容器层的数量可依所需电容量而适当控制。

更具体地，电容量随电容器的面积和厚度而变，由以下方程1计算：

方程1

C＝ε_rε₀(A/D)

其中，ε_r为电介质材料的介电常数，ε₀是值为8.855×10^-8的常数，A为电介质材料的表面积。即，要得到具有高电容量的电容器，则电介质材料必须具有高介电常数。同样，当电介质材料的厚度减少并且其表面积增加时，可得到具有更高电容量的电容器。如果层合的聚合物电容器层数量增加，则电介质材料的表面积增加，因而电容量增加。同时，如果层合的聚合物电容器层数量减少，则得到具有低电容量的电容器。因而，在本发明中，调节聚合物电容器层数量来确定嵌入PCB的电容器的电容值。

图3b示出具有多个平聚合物电容器层的聚合物电容器层合物31的截面图。由多个聚合物电容器层层合得到的聚合物电容器层合物31具有插入在高介电常数的聚合物片32之间的具有预定图案的导体33结构。

图4中，通过激光打孔法或机械打孔法，将通孔44形成在包括FR-4增强基片42和其两个表面上的铜箔层的CCL基板的预定位置上，然后通过电镀工艺填充通孔。然后，在CCL基板两个表面上施加干膜，随后曝光和显影。结果，铜箔层被蚀刻形成电路图案43，从而制备形成图案的CCL 41。

可通过选自蚀刻法、电镀法以及其组合中的任一方法来形成电路图案43。此外，除了作为CCL基板的FR-4增强基片以外，可以使用任何CCL基板，只要其包括适合PCB最终用途的材料。

图5a中，图3b中的聚合物电容器层合物31被层叠在形成图案的CCL 41上。

图5b中，形成穿过聚合物电容器层合物31用来层间连接的通孔34，并且通过电镀工艺或填料来填充。然后，在聚合物电容器层合物31上，通过电镀工艺形成铜箔层，接着涂覆干膜，随后曝光和显影。结果，铜箔层被蚀刻形成电路图案35。可通过选自蚀刻法、电镀法以及其组合中的任一方法来形成电路图案35。

图5c中，在聚合物电容器层合物31上，层叠包括绝缘层52和铜箔层53的单面CCL基板51，例如RCC(铜涂覆树脂)。

图5d中，穿过CCL基板51形成通孔54，之后用干膜涂覆CCL基板51的铜箔层，接着曝光和显影。然后，蚀刻铜箔层，形成所需电路图案53。

如图5d所示，根据本发明第一实施方案的包括嵌入式电容器的PCB中有包括具有高介电常数电介质材料的聚合物电容器层合物31。

图6a-6f示出根据本发明的第二方面制造包括嵌入式电容器的过程。

图6a中，在由图2、3a和3b所示过程得到的聚合物电容器层合物31上的预定位置打孔形成通孔34。同样地，优选执行激光打孔法。

图6b中，将光敏膜层合在聚合物电容器层合物31的两个表面上，之后将具有预定图案的掩模置于光敏膜上，随后曝光，形成膜图案。然后，该膜图案经过化学镀和电镀，形成电路图案61。形成电路图案61的同时，通过电镀填充通孔34。

当如以上所述来形成聚合物电容器层合物31时，如图6c所示，分别制备具有电路图案63a和63b的形成图案的CCL 62a和62b。可通过形成用来在CCL的两个表面上蚀刻的光刻胶图案并随后通过蚀刻，或者形成用来在其上电镀的光刻胶图案并随后通过电镀，来得到形成图案的CCL 62a和62b，其中CCL包括分别形成在其两侧表面上的绝缘层64a和64b以及铜箔层。

图6d中，用来层间绝缘的绝缘层，例如半固化片65a和65b，被置于具有如图6b所示的通孔34的聚合物电容器层合物31两个表面上，之后将形成图案的CCL 62a和62b层叠在绝缘层65a和65b上，随后压合到一起。

图6e中，形成贯通孔66a和66b以电连接形成图案的CCL 62a和62b的电路图案63a、63b和形成在聚合物电容器层合物31上的电路图案61。然后，通过电镀法用导电材料填充贯通孔66a和66b。

图6f中，将另一电路图案层、用来层间绝缘的绝缘层，例如半固化片65c、和形成图案的CCL 62c依序叠合在图6e所示的基板下表面上，随后压合。该形成图案的CCL 62c包括形成在其两个表面上的绝缘层64c和电路图案63c。

图6g中，激光打孔形成贯通孔66c来电连接在附加层CCL 62c上的电路图案63c到其它层的电路图案上。同样，激光打孔形成完全贯穿基板的贯通孔67。通过电镀法用导电材料填充贯通孔66c和67。

如图6g所示，根据本发明第二实施方案的包括嵌入式电容器的PCB有包括具有高介电常数电介质材料的聚合物电容器层合物31。

虽然在聚合物电容器层合物31的两个表面上形成电路图案的方法示于图6a-6g，但是可仅在聚合物电容器层合物31的一个表面上形成另外的电路图案层，或可通过重复上述过程额外形成所需数量的多个半固化片和电路图案层。

图7a-7d示出根据本发明的第三实施方案制造包括嵌入式电容器的工艺。

图7a中，如上述实施方案一样，由铝或铜制成的且具有预定图案的导体图案73a和73b分别形成在具有高介电常数的宽平聚合物片72a和72b上，以制备第一和第二聚合物电容器层71a和71b。

导体图案可通过干法如溅射，或湿法如丝网印刷来形成。

分别排列具有第一和第二导体图案73a和73b的第一和第二聚合物电容器层71a和71b，然后层叠到一起。作为可替换的方案，在第一导体图案73a形成在第一聚合物片72a上之后，层叠第二聚合物片72b到第一导体图案73a上，然后可将相对于第一聚合物电容器层71a的第一导体图案73a移动的导体图案形成在第二聚合物片72b上。这样，就得到了所需聚合物电容器层合物。

由图7a显见，当将第一聚合物电容器层71a与第二聚合物电容器层71b相比较时，可见在第二聚合物电容器层71b的第二导体图案73b中省略了第一聚合物电容器层71a的第一导体图案73a的预定部分。

示于图7a中的第一和第二聚合物电容器层71a和71b彼此相对移动和多层叠合，从而得到具有图7b所示截面的聚合物电容器层合物71。即，聚合物电容器层合物71的一部分75示出在聚合物电容器层合物71的厚度方向均匀分布的导体图案，同时聚合物电容器层合物71的其它部分76示出在聚合物电容器层合物71的厚度方向局部分布的导体图案。

结果，如图7c所示打孔形成通孔74。图7d中，通过电镀法填充通孔74，同时形成电路图案77。然后，将具有电路图案和绝缘层的CCL顺序层叠在如图7d所示的聚合物电容器层合物71的两侧表面上，并且从而制造包括嵌入式电容器的PCB。

这样，不同设计的电容器可在具有有限厚度的聚合物电容器层合物71中实现多种电容量。

具体地，根据方程1，电容器电容量的增加正比于电容器电极的面积。在根据本发明的聚合物电容器层合物中，以折叠形状提供平面式电容器。因而，如果聚合物电容器层数量增加，则可显示如平面式电容器电极面积扩大的相同效果。从而增加电容值。

图7b中，需要高电容量的部分75包括更大数量的具有导体图案的聚合物电容器层，将电极与之相连接，以实现具有高电容量的电容器。另一方面，需要低电容量的另一部分76包括更少具有导体图案的层，以得到具有低电容量的电容器。

通过调节聚合物电容器层合物导体图案的面积，设计需要高电容量的电容器部分以增加导体图案的面积，同时设计需要低电容量的导体部分以减少导体图案的面积。从而，可在具有有限厚度的聚合物电容器层合物中设计不同的具有所需值的电容器。

图8a和8b示出根据本发明第四实施方案的聚合物电容器层合物的截面图。

在如图7a所形成的聚合物电容器层被多层叠合后，形成贯穿具有在基板厚度方向均匀分布导体图案的部分的贯通孔84，并且形成穿过具有部分分布导体图案的一部分的盲通孔85和85’，以实现具有低电容量的电容器，如图8a所示。通过激光打孔工艺形成贯通孔84，同时通过根据所需深度适当控制激光强度来形成盲通孔85和85’。

图8b中，通过电镀工艺填充孔84、85、85’，并且在聚合物电容器层合物81上形成电路图案86。

然后，如上述实施方案一样，具有电路图案和绝缘层的CCL被顺序层叠在图8b所示的聚合物电容器层合物81上，从而得到包括嵌入式电容器的PCB。

如上所述，本发明提供包括嵌入式电容器的PCB及其制造方法。根据本发明的PCB及其制造方法，相比包括嵌入式电容器的传统PCB，本发明的PCB具有更高的电容密度(100μF/mm²或更高)。因而，以前被安装在电子电路板上的具有高电容量的电容器可在其中形成。

根据本发明的PCB及其制造方法，对比传统方法，在PCB上无源元件的安装面积可急剧减少，并且电容器的电容量也可由聚合物层的数量，以及聚合物层和电极层面积来控制。因而，可设计多种可靠的电容器。

根据本发明的PCB及其制造方法，可将具有不同电容量的电容器嵌入到具有有限厚度的PCB中。

根据本发明的PCB及其制造方法，可减少如在传统嵌入式电容器PCB中产生的寄生电感，从而将高速IC中的信号错误和劣化减到最小。

虽然为了说明的目的公开了本发明的优选实施方案，但是本领域技术人员将意识到可以作出不同的修改、增加和替换，而不偏离所附权利要求所公开的本发明范围和精神。

Claims

1.一种制造包括嵌入式电容器的印刷电路板的方法，包括：

形成包括多个聚合物电容器层的聚合物电容器层合物，其每一个都包括具有高介电常数的聚合物片和形成在聚合物片上的导电图案；

形成穿过双面覆铜层合物的通孔和在双面覆铜层合物上的电路图案，以制备形成图案的覆铜层合物；

将形成图案的覆铜层合物层叠到聚合物电容器层合物的任一面上；和

形成穿过聚合物电容器层合物的通孔和聚合物电容器层合物上的电路图案。

2.权利要求1的方法，其中聚合物电容器层合物的形成包括：

在第一聚合物片上形成第一导体图案；

将第二聚合物片层叠在第一导体图案上；和

在第二聚合物片上形成第二导体图案。

3.权利要求1的方法，其中聚合物电容器层合物的形成包括：

制备具有第一导体图案的第一聚合物电容器层；

制备具有第二导体图案的第二聚合物电容器层；和

将第二聚合物电容器层层叠在第一聚合物电容器层上。

4.权利要求1的方法，其中形成穿过聚合物电容器层合物的通孔和在聚合物电容器层合物上的电路图案，包括：

在聚合物电容器层合物上的预定位置形成通孔；

用导电材料填充聚合物电容器层合物的通孔；和

在聚合物电容器层合物上形成电路图案。

5.权利要求1的方法，还包括：

将预定数量的单面覆铜层合物层叠在印刷电路板的一面或两面上；和

形成穿过层状覆铜层合物的通孔和在层状覆铜层合物上的电路图案。

6.一种制造包括嵌入式电容器的印刷电路板的方法，包括：

形成穿过聚合物电容器层合物的通孔；

通过电镀填充通孔并形成电路图案；

形成穿过双面覆铜层合物的通孔和双面覆铜层合物上的电路图案，以制备形成图案的覆铜层合物；

将绝缘层层叠到聚合物电容器层合物的一面或两面上；

将形成图案的覆铜层合物层叠在绝缘层上；和

通过电镀来填充通孔并在印刷电路板上形成电路图案。

7.权利要求6的方法，其中聚合物电容器层合物的形成包括：

在第一聚合物片上形成第一导体图案；

将第二聚合物片层叠在第一导体图案上；和

在第二聚合物片上形成第二导体图案。

8.权利要求6的方法，其中聚合物电容器层合物的形成包括：

制备具有第一导体图案的第一聚合物电容器层；

制备具有第二导体图案的第二聚合物电容器层；和

将第二聚合物电容器层层叠在第一聚合物电容器层上。

9.权利要求6的方法，形成穿过双面覆铜层合物的通孔和在双面覆铜箔层合物上的电路图案，包括：

在聚合物电容器层合物上的预定位置形成通孔；

用导电材料填充聚合物电容器层合物的通孔；和

在聚合物电容器层合物上形成电路图案。

10.权利要求6的方法，还包括：

制备具有通孔和电路图案的另一个形成图案的覆铜层合物；

将绝缘层层叠到印刷电路板的一面或两面上；

将形成图案的覆铜层合物层叠到绝缘层上；

形成穿过层状覆铜层合物的用来层间连接的贯通孔；和

用导电材料填充贯通孔。

11.一种包括嵌入式电容器的印刷电路板，包括：

包括多个聚合物电容器层的聚合物电容器层合物，其每一个都包括聚合物片和形成在聚合物片上的导体图案，和穿过其中的用来层间连接的通孔；和

形成在聚合物电容器层合物一面或两面上，并且具有电路图案的电路层和穿过其中的用来层间连接的通孔。

12.权利要求11的方法，其中聚合物电容器层合物还包括穿过其中用来连接到外部电源线或地线的通孔。

13.权利要求11的方法，其中多个聚合物电容器层的导体图案彼此相对移动。

14.权利要求11的方法，其中多个聚合物电容器层的导体图案是彼此不同的。