JP2005051000A - 誘電体シート及びその製造方法、並びにコンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板の製造方法 - Google Patents

誘電体シート及びその製造方法、並びにコンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板の製造方法 Download PDF

Info

Publication number
JP2005051000A
JP2005051000A JP2003280745A JP2003280745A JP2005051000A JP 2005051000 A JP2005051000 A JP 2005051000A JP 2003280745 A JP2003280745 A JP 2003280745A JP 2003280745 A JP2003280745 A JP 2003280745A JP 2005051000 A JP2005051000 A JP 2005051000A
Authority
JP
Japan
Prior art keywords
capacitor
dielectric
interposer
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003280745A
Other languages
English (en)
Other versions
JP4305088B2 (ja
Inventor
Nobuo Sasaki
展雄 佐々木
Hiroyasu Omori
寛康 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2003280745A priority Critical patent/JP4305088B2/ja
Publication of JP2005051000A publication Critical patent/JP2005051000A/ja
Application granted granted Critical
Publication of JP4305088B2 publication Critical patent/JP4305088B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】プリント配線板あるいはインターポーザの製造において特別な工程を加えることなく、高精度で歩留まりが良く、配線板内の任意の位置に内蔵できるコンデンサ及びそれを内蔵したプリント配線板あるいはインターポーザと、それらを製造するのに必要な誘電体シートを提供することを課題とする。
【解決手段】内部にランドを有する誘電体シートを用い、その両側からランドに向かってレーザー穿孔により非貫通孔を設け、これを導電性物質で充填してコンデンサ電極の一部とすることにより、小型でも電極面積の大きい基板内蔵型コンデンサを製造する。
【選択図】図1

Description

本発明は、誘電体シートと、それを用いた基板に内蔵することのできるコンデンサ、又はそれを内蔵したインターポーザーもしくはプリント配線板に係るものである。
従来からプリント配線板に実装される部品の一つとして、コンデンサがある。このコンデンサは、信号の整流等の目的でプリント配線板に実装されるものである。
また、多くのインターポーザーやプリント配線板の場合、グランドプレーンと電源プレーンは2層の平行平板である。この時、グランドプレーンと電源プレーン間の距離が離れていると両者の結合が不十分となるため、グランドプレーンや電源プレーンで電圧の揺れが起こり、他の機器に影響を与えたり、もしくは環境に影響を与えるEMI(電磁波妨害:Electromagnetic Interference)の原因となる。このようなEMI防止対策として、通常プリント配線板にはデカップリングコンデンサとしてコンデンサが実装されている。
しかし、プリント配線板上に実装して使用される従来のコンデンサは、使用できる周波数帯に制限が大きいものである。また、コンデンサ自体が縦横にかさばるため、実装にはある程度の大きさが高さ方向だけでなく平面方向に必要となり、配線に制限が発生し、さらにプリント配線板自体もある程度の大きさを要求される。さらにこの平面方向は、伝送線路が引かれる方向と一致しており配線の引き回しにも影響を与える。もちろん、厚みがあるのでインターポーザーやプリント配線板等の内層に埋め込む事は非常に難しい。
これらの問題を解決する方法として、別工程で製造した小型のコンデンサをインターポーザーあるいはプリント配線板内に埋設する方法が考えられている。(特許文献1参照)
また、別の方法として、多層プリント配線板の製造工程に誘電体層を積層する工程を加えることで、特別な工程を経ることなく、コンデンサ内蔵プリント配線板を製造する方法が開示されている。(特許文献2参照)
別工程で製造した小型のコンデンサをインターポーザーあるいはプリント配線板内に埋設すると、小型であるため十分な容量を得ようとすると構造が複雑となり、かつプリント配線板等の内部に埋設するために特殊な処置や装置が必要となるため著しく生産性を害するおそれが生じる。
また、誘電体層をプリント配線板の層のひとつとしてコンデンサを内蔵する方法では、誘電体層が樹脂ベースであるため、十分な容量を得ようとすると電極面積が広くならざるを得ず、小型化の目的に反することになる。
さらに今のところ、インターポーザーでは具体的なEMI防止対策は取られていないが、電気回路内での高クロック化が進行している現在、インターポーザーから発生するEMIに対する対策が必要となるのは時間の問題である。
特開2003−124598号公報 特開平5−7063号公報。
本発明はプリント配線板あるいはインターポーザの製造において特別な工程を加えることなく、高精度で歩留まりが良く、配線板内の任意の位置に内蔵できるコンデンサ及びそれを内蔵したプリント配線板あるいはインターポーザと、それらを製造するのに必要な誘電体シートを提供することにある。
本発明は以上の課題を解決するためになされたものである。すなわち、請求項1に係る第1の発明は、少なくとも3層以上の誘電体層を有する誘電体シートであって、前記誘電体層のいずれかの層の界面に複数のランドを有し、前記複数のランドは前記誘電体層積層面に対して垂直方向から見た場合、互いに重なり合わないことを特徴とする誘電体シートである。
請求項2に係る第2の発明は、少なくとも3層以上の誘電体層が導電体層で挟持された誘電体シートであって、前記誘電体層のいずれかの層の界面に複数のランドを有し、前記複数のランドは前記誘電体層積層面に対して垂直方向から見た場合、互いに重なり合わないことを特徴とする誘電体シートである。
請求項3に係る第3の発明は、少なくとも、
1.少なくとも1層の誘電体層と導電層からなる積層体の導電層をパターニングして複数のランドを形成する工程、
2.前記ランド上に誘電体層を積層する工程、
の2工程を含むことを特徴とする請求項1または2記載の誘電体シートの製造方法である。
請求項4に係る第4の発明は、片面に複数の柱状電極を有するコンデンサ上部電極と、同じく片面に複数の柱状電極を有するコンデンサ下部電極が、柱状電極が互いに触れることなくかみ合うように対向して配置され、かつ両電極間に3層以上の誘電体層を挟持することを特徴とするコンデンサの製造方法であって、少なくとも、
1.請求項1記載の誘電体シートに両面から、前記ランドまで到達する非貫通孔を形成する工程、
2.前記非貫通孔を設けた誘電体層の両面に導電体層を形成しコンデンサ上部電極及びコンデンサ下部電極とする工程、
の2工程を含むことを特徴とするコンデンサの製造方法である。
請求項5に係る第5の発明は、片面に複数の柱状電極を有するコンデンサ上部電極と、同じく片面に複数の柱状電極を有するコンデンサ下部電極が、柱状電極が互いに触れることなくかみ合うように対向して配置され、かつ両電極間に3層以上の誘電体層を挟持することを特徴とするコンデンサの製造方法であって、少なくとも、
1.請求項2記載の誘電体シートに両面から、前記ランドまで到達する非貫通孔を形成する工程、
2.前記非貫通孔を導電性物質で充填し柱状電極を形成する工程、
の2工程を含むことを特徴とするコンデンサの製造方法である。
請求項6に係る第6の発明は、基板に請求項4または5に記載の方法でコンデンサを形成したことを特徴とするインターポーザーまたはプリント配線板である。
本発明の誘電体シートを用いれば、従来のコンデンサと比べ非常に薄く、製造時の歩留まりが良く、基板内の埋め込みに適したコンデンサ及びこれを内蔵した小型で高性能なインターポーザーとプリント配線板を提供することができる。
本発明のコンデンサは、誘電体シートの内部にランドを設け、レーザー穿孔の深度を制御することで、誘電体へ互い違いにかみ合う非貫通孔を高精度で作成し、この非貫通孔に導電性物質を充填し電極とすることにより、電極の表面積が上がり、コンデンサのサイズが小さくても高い容量を得ることができるものである。特に非貫通孔への導電性物質充填手段として通常のビアホールの導通に用いられるめっき手段をとることができる。また構造上、平板状の電極同士が非常に離れていても密な非貫通孔(柱状電極)を形成することにより結合を強める事ができる。さらに非貫通孔(柱状電極)のサイズや形成密度を変更することで、容易にコンデンサの容量を変化させることができる。
本発明のコンデンサの製造方法によれば、特別な装置を必要とせずに、インターポーザー・プリント配線板の製作と同時に、レーザー等のビアホール形成工程とめっきやエッチングなどの配線形成手法で精度の高いコンデンサを基板内に作成する事が可能となり、大幅に工程の簡略化が図れる。
コンデンサの電極にはプリント配線板やインターポーザーのグランドプレーン及び電源プレーンを用いることができるため、部品の点数が少なく、単純な構造にできる。また、コンデンサ内に設けるランドは、公知の配線形成方法によって形成することができるので、特別な装置を用意しなくてもよい。さらに、次第に高くなるクロック周波数向けに高周波特性の良好な誘電体を電極間に挿入する事により高周波向けにすぐに対応することができる。
また、厚みの少ないインターポーザーに本発明によるコンデンサを内蔵することで、プリント配線板上におけるコンデンサの数が減らすことができ、プリント配線板の小型化が図れるのみならず、高クロック化によるインターポーザーのEMIの問題を軽減することができる。
その上、本発明のコンデンサは、平面状に構築できるため、多層インターポーザーや多層プリント配線板においては積層方向にも配置出来るので、配線の引き回しの自由度が従来のコンデンサより向上するものである。従来のコンデンサのような高さ方向への制限がなくなるので、本発明のコンデンサを内蔵したインターポーザーまたはプリント配線板を用いた電子機器は、著しい小型化を可能とするものとなる。
以下、本発明を図1〜7を用いて詳細に説明する。
図1は本発明によるコンデンサの一例の断面図である。柱状電極の先端は、電極から5〜10μmの厚みで誘電体(7)により隔てられている。この柱状電極(19)の配置は、図2に示すように、同じ方向の板状電極(17)に接続された柱状の電極(19)が互いに触れることなく、互い違いにかみ合うように形成すると、電極間の結合が強まり、コンデンサの容量の増加につながる。
本発明でいうコンデンサ上部電極(5a)あるいはコンデンサ下部電極(5b)とは、平板状の導電性物質から導電性物質で形成された柱が規則正しく林立してなるものの全体を指し、前記柱を本明細書中では柱状電極(17)と呼ぶ。また、前記平板状の導電性物質を板状電極(17)と呼ぶ。
本発明におけるランド(15)とは図3(c)や図4(c)に示すように、3層以上の誘電体層からなる誘電体シート(13)の内部の層の任意の界面に、互いに重ならないように形成されるパターニングされた薄い導電体層をいい、従来のプリント配線板に電気的接続のために設けられたランドと構造的には同様のものである。互いに重なり合わないようにというのは、本発明の誘電体シートの上面から見た場合に、異なる界面に形成されたランドが重ならないように配置されていることをいい、この構成をとることにより、後の工程で形成される柱状電極を互いに接触することなくかみ合うように設けることができる。
本発明による誘電体シート(13)は、内部にランドを設けることによって、続いて行われるレーザー穿孔による非貫通孔(21)形成工程を高精度で行うことができ(図3(d)、図4(d))、最終的に非貫通孔に導電性物質を充填することで形成される柱状電極(19)の精度もよく、高精度のコンデンサ(9)を製作することができる(図3(e)、図4(e))。
また本発明のコンデンサの製造方法においては、誘電体シート(13)を突き抜けない状態に形成された穴を非貫通孔(21)と呼び、この非貫通孔(21)に導電性物質を何らかの方法で充填することにより、本発明のコンデンサの柱状電極(19)とするものである。
本発明のコンデンサを作製するにあたって、公知の誘電体、金属などの電極用導電性物質等、従来のインターポーザーあるいはプリント配線板の作製に用いられていた材料を使用することができる。
本発明のコンデンサに用いる誘電体シート(13)の厚みは、通常のプリント配線板内蔵型コンデンサに要求されるものより厚くても、設ける柱状電極(19)のサイズと形成密度次第で高い静電容量を得ることができるため、大きな制限はない。コンデンサの薄型化・小型化という観点から、好ましく用いることのできる範囲は、インターポーザーにおいては15〜1000μm、プリント配線板の場合では15〜1000μmである。
本発明の誘電体シート(13)は、少なくとも3層以上の誘電体層(7)から構成され、任意の誘電体層の界面にランド(15)を有するものである。
ここでは図3(a)〜(c)及び図4(a)〜(c)は、本発明の誘電体シートの製造方法の工程図に基づき最少の層数である3層構成の場合について説明するが、本発明はこれに限定されるものではない。
まず中心となる誘電体層(7)の両面に銅箔などで導電体層(11)を形成し(図3(a)、図4(a))、これをエッチング等公知の手段によってパターニングする(図3(b)、図4(b))。誘電体層(7)を形成する誘電性物質は、シート状に形成可能で、比誘電率の高いものを用いることができる。本発明による誘電性シートを形成する誘電体層は、図5(a)に示すように、中心となる誘電体層(7a)を厚く、最外層の誘電体層(7b)を薄く積層すると、柱状電極とそれに対向する板状電極との距離が近くなるため静電容量の大きいコンデンサとすることができ好ましい。最外層の誘電体層は5〜10μmの範囲であれば良いが、より好ましくは3〜5μmの範囲であると、静電容量と精度を同時に確保することができる。
次いで中心となる誘電体層(7)の両面にランド(15)を形成する。中心となる誘電体層の両面に熱接着等により直接、あるいは接着剤を用いて導電体の箔を積層、またはめっきや蒸着等によって銅等の導電体層(11)を形成し、ついでレジスト塗布、現像、エッチング及びレジスト除去工程を経て誘電体層の任意の位置に任意の面積のランド(15)を任意の密度で形成する。本発明の方法によれはプリント配線板内の誘電体層に対して、任意の位置にコンデンサを形成することができるので、周囲の回路や素子への影響を考えた配置を取ることができ自由度が高い。もちろん同一の誘電体シート内に異なるコンデンサ用のランドを形成することも可能である。また、コンデンサの静電容量の調節はこのランド形成工程におけるランドの面積や密度で調節することができる。
図3及び図4では、まず両面に導電体層(11)を形成し、ついでそれをパターニングしてランド(15)としているが、導電性ペーストの印刷やマスクを用いた蒸着等の手段により一工程でランドを形成することもできる。
上述のようにランドを形成した、中心となる誘電体層の両面に誘電体層(7)をさらに積層し(図3c)、本発明の誘電体シート(13)とする。誘電体層の積層方法はフィルム状の誘電性樹脂をラミネートしてもよいし、塗布で設けても良い。誘電体層を形成する樹脂の種類及び比誘電率は、目的に応じて選択することが可能であり、中心となる誘電体層と異なるものを用いることもできる。またその厚みも任意のものを選択することができるが、ランド(15)の上に積層する場合は、できるだけ薄くすることが静電容量確保の観点から好ましい。本発明の誘電体シート(13)は最外層の誘電体層の上にさらに、あるいは最外層の誘電体層の積層と同時に導電体層(11)を積層した構成とすることもできる(図4(c))。
このように誘電体シートの任意の部分に任意の面積のランドを任意の密度で設けることで、その後の非貫通孔形成と非貫通孔充填工程、さらに絶縁層や配線層形成を経て、任意の位置に任意の静電容量を有するコンデンサを内蔵するプリント配線板もしくはインターポーザーを製造することができる。
ここではコンデンサの静電容量を、誘電体層の厚み、ランドの面積と形成密度、及びランドに対して穿孔する非貫通孔の直径で調節する方法について述べたが、そのほか、誘電体シートを形成する誘電体層の層数を3層よりも増やしたり、誘電体層を形成する誘電性樹脂の種類を層によって変更したり(図6参照)、ランドを形成する界面も選択することでさらに自由な静電容量を設計することができる。
誘電体シート(13)への非貫通孔(21)の形成には、従来公知であるプリント配線板等に対するビアホールの形成方法であって、レーザーによるものを用いることができる。本発明の誘電体シート(13)を用いてコンデンサを作成すれば、誘電体シート(13)内部のランド(15)によって穿孔が一定深さでとまるため、高精度で所望の長さの柱状電極(19)を作成することができる。
その際、非貫通孔(21)の直径は小さいほどたくさんの柱状電極(19)を形成することができるため好ましく、精度良く形成できる範囲で有れば小さい程良い。その直径の上限は、コンデンサをインターポーザーに内蔵する場合は100μm以下、プリント配線板に内蔵する場合は200μm以下とするのが好ましい。非貫通孔の直径が大きいと形成できる柱状電極の数が減少して電極面積の拡大が図れず、本発明の目的を達成できないからである。
この際、非貫通孔(21)のピッチは細かいほど、小型でも静電容量の大きなコンデンサとできるため好ましい。
また、非貫通孔(21)の長さ(あるいは深さ)は、非貫通孔の底が、対向する板状電極(17)から5〜10μmの範囲を保つことができれば特に制限はない。この範囲であれば十分な静電容量を確保できるからである。
本発明のコンデンサの静電容量は、板状電極(17)自体のサイズだけでなく、柱状電極(19)の柱のサイズと柱の形成密度を変えることで容易に調節することができる。誘電体層(7)の厚みを増し、柱の長さを長くしても、電極の表面積を広げることができるので高容量とすることができる。このような方法で電極間の結合を強めれば、EMI防止に効果的である。また、上下のコンデンサ電極により挟持する誘電体の比誘電率を変えることでも調節でき、特に設計変更することもなく、高周波仕様にすることができる。
プリント配線板あるいはインターポーザーに対する通常のビアホール作製工程は、一般に、レーザー照射による穿孔→スミア除去→無電解めっき→電解めっき→アニール、となる。無電解めっきは、層間接続、つまり電解めっきの下地づくりのために行うが、この工程に、単なる非貫通孔にはフィルドビアを作製できない原因がある。
通常のビアホールを作製する場合であれば、非貫通孔の直下にはランドが設けられているため、孔の上下部分に銅箔が存在する。そのため、めっき析出は両側から成長していき、中間でつながり、結果として、孔内はうまい具合に銅膜で被われる。
しかしながら、ランドの存在しない非貫通孔の場合には、孔の底の部分に銅箔が存在しないため、めっき析出は、孔の一方の縁の部分のみから成長していき、均一な銅膜とならない。非貫通孔の縁に大きく成長した銅が、非貫通孔を蓋する形になり、非貫通孔内にはボイド(空隙)ができてしまう。ボイドが存在すると設計値どおりに柱状電極(コンデンサ電極)を形成できないばかりか、製造工程の加熱や使用時の発熱でボイド内の気体が膨張し、コンデンサ素子破壊の原因となってしまう。
本発明による誘電体シートにはランドが設けられているため、上述の問題が発生することなく、非貫通孔(21)を導電性物質で充填して電極とするにあたって、めっき等、従来公知のスルーホール、ビアホールの充填方法を用いることができ、特に制限はない。
あらかじめ導電性物質で挟持された誘電体シート(13)に非貫通孔(21)を形成した場合(図4)は、非貫通孔(21)を導電性物質で充填することにより柱状電極(19)として、本発明のコンデンサとすることができる(図4(c)〜(e))。誘電体シート(13)のみに非貫通孔(21)を形成(図3)したものについては、非貫通孔(21)の充填だけでなく、平面状の板状電極(17)の形成も行う必要がある(図3(c)〜(e))。
このようにして製造した本発明のコンデンサ(9)は、インターポーザー及びプリント配線板の製造過程において同時に組み込むことができるので、コンデンサを内蔵した、EMI対応の、生産性の高い小型で高性能なインターポーザー及びプリント配線板を提供することができる。
本発明のコンデンサをインターポーザーあるいはプリント配線板に組み込んだ場合は、コンデンサ上部電極(5a)として電源プレーンを、コンデンサ下部電極(5b)としてグランドプレーンを用いることができ、構造及び工程の簡略化を図ることができる(図8)。
ついで本発明のコンデンサを内蔵したプリント配線板の製造工程について説明する。
図7(a)に示すように導電体層(11)にレジスト塗布、露光現像、エッチング及びレジスト除去工程を施してパターニングし、コンデンサ上部電極(5a)、コンデンサ下部電極(5b)及び配線(25)を形成する。導電体層のパターニングにはプリント配線板の製造工程における一般的な配線パターン形成方法を用いることができ、特に制限はない。この配線及びコンデンサ電極の上に、絶縁性樹脂を塗布、あるいはドライフィルムのラミネート等の方法によって絶縁体層を形成する。このとき樹脂付き銅箔を用いて絶縁体層と同時に最外層に導電体層を設けてもよい。任意の位置にレーザー等の穿孔手段によってビアホールを形成、導通を図り、あとは所望の層数になるまでこれを繰り返せばよい。
ここではビルドアップ工法の多層プリント配線板に内蔵する方法について説明したが、本発明のコンデンサが設けられた誘電体シートを用いた一括積層法によっても多層プリント配線板を製造することができる。また、インターポーザーに内蔵することも同様に可能である。
本発明のコンデンサは積層することができるため、多層構造のインターポーザー及びプリント配線板に内蔵すれば、より性能の高いインターポーザー及びプリント配線板とすることができる。
以下、本発明の実施の一例を図6及び図7に基づき説明する。
<誘電体シートの製造>
厚み10μmであるフィルム状の誘電性樹脂(比誘電率ε=10)を誘電体層(7a)とし、この両面に導電体層(11)として銅箔をラミネートし(図6(a))、ついでレジストを塗布、露光現像、エッチング及びレジスト除去工程を経て、直径40μmのランド(15)を100μmピッチで形成した(図6(b))。この両面に、ドライフィルム状になった誘電性樹脂(ε=4)を積層し、最外層に10μmの誘電体層(7b)を形成して誘電体シート(13)を得た(図6(c))。
<コンデンサ内蔵プリント配線板の製造>
上記のように製造した誘電体シート(13)の片面から、離れたほうのランド(15)に対してレーザーにより非貫通孔(21)の穿孔を行った。このときの直径は40μm、ピッチはランドと同様に100μmである。同様にもう一方の面からも非貫通孔の穿孔を行った(図6(d))。このとき穿孔はランドで確実にとまり、非貫通孔はすべて同じ深さに形成することができた。
レーザーで形成された非貫通孔(21)に電解銅めっきを施し、非貫通孔(21)にフィルドビアを形成して導通を図り柱状電極(19)とすると同時に、最外層の誘電体層の表面に導電体層(11)を形成した(図6(e))。この上にレジストの塗布、露光現像、エッチング及びレジスト除去を行い、コンデンサ上部電極(5a)、コンデンサ下部電極(5b)の形成と配線(25)のパターニングを行った(図7(a))。
ついで両面に絶縁樹脂フィルムをラミネートして絶縁体層(3)を形成、レーザー穿孔を行って所定の位置にビアホールを形成した(図7(b))。ビアホール所定の処理を施した後に無電解銅めっきを行い、ビアホール内にフィルドビアを形成し導通を図るとともに絶縁体層(3)の表面に導電体層(11)を形成した(図7(c))。この導電体層をエッチング等の処理でパターニングし、コンデンサを内蔵した4層構造の多層プリント配線板とした(図7(d))。
コンデンサ(9)を形成する誘電体層(7)全体の厚みは30μm、一方の柱状電極(19)の先から対向する板状電極(17)までの距離は10μm、ひとつの板状電極の面積は1mmであり、ひとつの板状電極が有する柱状電極の数は100本であった。特に柱状電極(19)はその精度において99.999%以上であり、こうして得られたコンデンサの静電容量は4.92pFであった。
[比較例1]
ランドを内部に形成していない、厚さ30μmの誘電体シートを用いたほかは実施例と同様にしてコンデンサを内蔵した多層プリント配線板を製造したところ、誘電体シートへ非貫通孔を形成するためのレーザー穿孔工程において、誘電体層を貫通してしまう、逆に深度が足りない、などの欠陥が発生した。また、非貫通孔を形成した誘電体シートに対してのめっき工程では、非貫通孔内にボイド(空隙)が残留し、絶縁樹脂の加熱等の製造工程で破損してしまうか、破損にいたらなくても設計値どおりの静電容量を得ることができなかった。
本発明によるコンデンサの一例の断面図である。 本発明のコンデンサを構成する、複数の柱状電極を有するコンデンサ電極の分解図である。 本発明の誘電体シート及びコンデンサの製造方法の一例を示す図である。 本発明の誘電体シート及びコンデンサの製造方法の他の例を示す図である。 本発明のコンデンサの製造方法のさらに他の例を示す図である。 本発明の誘電体シート及びコンデンサの製造方法の実施の一例を示す図である。 本発明のコンデンサ内蔵したプリント配線板の製造方法の一例を示す図である。 本発明によるコンデンサの上部電極を電源プレーン、下部電極をグランドプレーンとして作製したプリント配線板の断面の斜視図である。
符号の説明
1 …配線層
3 …絶縁体層
5a…コンデンサ上部電極
5b…コンデンサ下部電極
7 …誘電体層
7a…中心となる誘電体層
7b…最外層の誘電体層
9 …コンデンサ
11…導電体層
13…誘電体シート
15…ランド
17…板状電極
19…柱状電極
21…非貫通孔
23…導電性物質
25…配線
27…ビアホール
29…プリント配線板

Claims (6)

  1. 少なくとも3層以上の誘電体層を有する誘電体シートであって、前記誘電体層のいずれかの層の界面に複数のランドを有し、前記複数のランドは前記誘電体層積層面に対して垂直方向から見た場合、互いに重なり合わないことを特徴とする誘電体シート。
  2. 少なくとも3層以上の誘電体層が導電体層で挟持された誘電体シートであって、前記誘電体層のいずれかの層の界面に複数のランドを有し、前記複数のランドは前記誘電体層積層面に対して垂直方向から見た場合、互いに重なり合わないことを特徴とする誘電体シート。
  3. 少なくとも、
    1.少なくとも1層の誘電体層と導電層からなる積層体の導電層をパターニングして複数のランドを形成する工程、
    2.前記ランド上に誘電体層を積層する工程、
    の2工程を含むことを特徴とする請求項1または2記載の誘電体シートの製造方法。
  4. 片面に複数の柱状電極を有するコンデンサ上部電極と、同じく片面に複数の柱状電極を有するコンデンサ下部電極が、柱状電極が互いに触れることなくかみ合うように対向して配置され、かつ両電極間に3層以上の誘電体層を挟持することを特徴とするコンデンサの製造方法であって、少なくとも、
    1.請求項1記載の誘電体シートに両面から、前記ランドまで到達する非貫通孔を形成する工程、
    2.前記非貫通孔を設けた誘電体層の両面に導電体層を形成しコンデンサ上部電極及びコンデンサ下部電極とする工程、
    の2工程を含むことを特徴とするコンデンサの製造方法。
  5. 片面に複数の柱状電極を有するコンデンサ上部電極と、同じく片面に複数の柱状電極を有するコンデンサ下部電極が、柱状電極が互いに触れることなくかみ合うように対向して配置され、かつ両電極間に3層以上の誘電体層を挟持することを特徴とするコンデンサの製造方法であって、少なくとも、
    1.請求項2記載の誘電体シートに両面から、前記ランドまで到達する非貫通孔を形成する工程、
    2.前記非貫通孔を導電性物質で充填し柱状電極を形成する工程、
    の2工程を含むことを特徴とするコンデンサの製造方法。
  6. 基板に請求項4または5に記載の方法でコンデンサを形成したことを特徴とするインターポーザーまたはプリント配線板。
JP2003280745A 2003-07-28 2003-07-28 コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法 Expired - Fee Related JP4305088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003280745A JP4305088B2 (ja) 2003-07-28 2003-07-28 コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003280745A JP4305088B2 (ja) 2003-07-28 2003-07-28 コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005051000A true JP2005051000A (ja) 2005-02-24
JP4305088B2 JP4305088B2 (ja) 2009-07-29

Family

ID=34266474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003280745A Expired - Fee Related JP4305088B2 (ja) 2003-07-28 2003-07-28 コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4305088B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250867A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd コンデンサシート及び電子回路基板
JP2008034654A (ja) * 2006-07-28 2008-02-14 Mitsui Chemicals Inc 配線基板の製造方法並びにその製造に用いられる配線構造体及びその製造方法
JP2013207300A (ja) * 2012-03-29 2013-10-07 Samsung Electro-Mechanics Co Ltd 多層プリント回路基板の製造方法及びこれにより製造された多層プリント回路基板
JP2015514315A (ja) * 2012-03-22 2015-05-18 カリフォルニア インスティチュート オブ テクノロジー 細長体を有する導電性素子のアレイを具えるマイクロ・ナノスケールキャパシタ
JP2015162527A (ja) * 2014-02-26 2015-09-07 株式会社村田製作所 積層型フィルムコンデンサ、コンデンサ内蔵バスバー、電力変換システム、積層型フィルムコンデンサの製造方法及びコンデンサ内蔵バスバーの製造方法
CN114679854A (zh) * 2022-05-27 2022-06-28 广东科翔电子科技股份有限公司 一种Mini-LED PCB超高密度盲孔填镀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256996A (ja) * 1988-08-22 1990-02-26 Nippon Telegr & Teleph Corp <Ntt> 多層配線板
JPH02297996A (ja) * 1989-05-11 1990-12-10 Fujitsu Ltd プリント基板の微細スルーホール欠陥検出方法
JPH0878270A (ja) * 1994-08-31 1996-03-22 Kyocera Corp 積層コンデンサ基板
JPH08148368A (ja) * 1994-11-17 1996-06-07 Oki Electric Ind Co Ltd コンデンサ実装構造
JPH098427A (ja) * 1995-06-19 1997-01-10 Canon Inc コンデンサ内蔵プリント基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256996A (ja) * 1988-08-22 1990-02-26 Nippon Telegr & Teleph Corp <Ntt> 多層配線板
JPH02297996A (ja) * 1989-05-11 1990-12-10 Fujitsu Ltd プリント基板の微細スルーホール欠陥検出方法
JPH0878270A (ja) * 1994-08-31 1996-03-22 Kyocera Corp 積層コンデンサ基板
JPH08148368A (ja) * 1994-11-17 1996-06-07 Oki Electric Ind Co Ltd コンデンサ実装構造
JPH098427A (ja) * 1995-06-19 1997-01-10 Canon Inc コンデンサ内蔵プリント基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250867A (ja) * 2006-03-16 2007-09-27 Fujitsu Ltd コンデンサシート及び電子回路基板
JP2008034654A (ja) * 2006-07-28 2008-02-14 Mitsui Chemicals Inc 配線基板の製造方法並びにその製造に用いられる配線構造体及びその製造方法
JP2015514315A (ja) * 2012-03-22 2015-05-18 カリフォルニア インスティチュート オブ テクノロジー 細長体を有する導電性素子のアレイを具えるマイクロ・ナノスケールキャパシタ
JP2013207300A (ja) * 2012-03-29 2013-10-07 Samsung Electro-Mechanics Co Ltd 多層プリント回路基板の製造方法及びこれにより製造された多層プリント回路基板
JP2015162527A (ja) * 2014-02-26 2015-09-07 株式会社村田製作所 積層型フィルムコンデンサ、コンデンサ内蔵バスバー、電力変換システム、積層型フィルムコンデンサの製造方法及びコンデンサ内蔵バスバーの製造方法
CN114679854A (zh) * 2022-05-27 2022-06-28 广东科翔电子科技股份有限公司 一种Mini-LED PCB超高密度盲孔填镀方法
CN114679854B (zh) * 2022-05-27 2022-08-12 广东科翔电子科技股份有限公司 一种Mini-LED PCB超高密度盲孔填镀方法

Also Published As

Publication number Publication date
JP4305088B2 (ja) 2009-07-29

Similar Documents

Publication Publication Date Title
US9883592B2 (en) Wiring board and method for manufacturing the same
TWI305480B (en) Method of fabricating printed circuit board having embedded multi-layer passive devices
KR100673860B1 (ko) 임베디드 인쇄회로기판 제작방법
KR101084250B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조 방법
KR20160070588A (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP6614246B2 (ja) キャパシタ内蔵多層配線基板及びその製造方法
KR20060044913A (ko) 프린트 배선판 및 그 제조 방법
JP2006019723A (ja) 分割した導電層を伴う回路基板、その製造方法、この回路基板基板を用いた電気組立体、及びこの組立体を用いた情報処理システム
US20120055706A1 (en) Printed circuit board and method of manufacturing the same
JP2009283739A (ja) 配線基板および配線基板の製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
JP4305088B2 (ja) コンデンサ及びその製造方法、並びにインターポーザーまたはプリント配線板及びその製造方法
JP2006121046A (ja) 回路基板
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2005191100A (ja) 半導体基板及びその製造方法
JP4506134B2 (ja) コンデンサ及びその製造方法ならびにコンデンサを内蔵したインターポーザーもしくはプリント配線板
JP4793156B2 (ja) ビルドアッププリント配線板
JP2000323841A (ja) 多層回路基板とその製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2014072311A (ja) 多層配線基板及びその製造方法
JP4385729B2 (ja) キャパシタ素子内蔵多層回路板及びその製造方法
JP4536413B2 (ja) キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法
KR100653247B1 (ko) 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법
JP4529614B2 (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees