JPH0256996A - 多層配線板 - Google Patents

多層配線板

Info

Publication number
JPH0256996A
JPH0256996A JP20647488A JP20647488A JPH0256996A JP H0256996 A JPH0256996 A JP H0256996A JP 20647488 A JP20647488 A JP 20647488A JP 20647488 A JP20647488 A JP 20647488A JP H0256996 A JPH0256996 A JP H0256996A
Authority
JP
Japan
Prior art keywords
layer
via hole
layers
wiring
quadrant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20647488A
Other languages
English (en)
Inventor
Toyoji Yasuda
豊司 安田
Taichi Kon
昆 太一
Yukiharu Ono
大野 幸春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20647488A priority Critical patent/JPH0256996A/ja
Publication of JPH0256996A publication Critical patent/JPH0256996A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSIチップおよび微小電子回路部品を高密
度に実装する電子回路モジュール用多層配線板、特に、
高分子樹脂を層間絶縁膜とする多層配線板において、層
間の配線間を接続するための層間接続用ヴィアホールを
有する多層配線板に関する。
〔従来の技術〕
電子装置の高機能化に向け、高分子樹脂、特に、誘電率
が小さく、耐熱性に優れたポリイミド樹脂を層間絶縁膜
とする多層配線板が注目されている。
この配線板は、配線および眉間絶縁膜を1層ごとに積み
重ね、層間の配線の接続は層間接続用ヴィアホールで行
っている0層間接続用ヴィアホールは、層間絶縁膜に設
けた貫通孔およびその孔の側壁に設けられた導体層から
なる。このヴィアホールを形成する際は、まず層間絶縁
膜に孔を開ける。
絶縁膜材料としては、この孔が樹脂の露光・現像のみで
形成できる感光性ポリイミド樹脂が工程簡略化の観点か
らよく検討されている。
〔発明が解決しようとする課題〕
しかし、最下層からその上の層、さらにその上の層へと
ヴィアホールを連結して配線を多層化する場合、下側の
層のヴィアホールと同じ位置に重ねて連続したヴィアホ
ールを上側の層に形成するのは困難であり、従って多層
化が実現できない。
これを第5図を用いて説明する。第5図において、51
はセラミック基板、52はセラミック基板51に設けら
れたランドである。53は樹脂層間絶縁膜のうちの最下
層のポリイミド膜、54はポリイミド膜53に形成され
た層間接続用ヴィアホールである。55はポリイミド膜
53の上に積層したポリイミド膜で、56はポリイミド
膜55に形成した層間接続用ヴィアホールである6図に
示すように、ポリイミド膜55に、露光・現像により孔
開けを行う際のマスク合わせずれによって、孔の中心位
置がδだけずれ、従って第5図の7に示すように、ヴィ
アホール54とヴィアホール56とが電気的に接続され
ない状態になり、第5図の8に示すようにヴィアホール
54の周辺の一部でしか導体層の接触が得られない、従
って、接続安定性のある多層化されたヴィアホールを得
るのは困難となる。さらに、これを3回、4回と重ねて
下層から上層へと順次連結したヴィアホールを形成する
のはきわめて困難である。
他方、複雑な回路においては、配線パターン設計を容易
にするために、格子体系を採用し、格子交点にヴィアホ
ールを設け、格子間に配線を通すことが一般に行われる
。この場合、上で説明したように、1つの格子交点にお
いて下側の層から上側の層へと連結したヴィアホールを
得るのが困難なため、従来、下層の配線から上層の配線
への接続には、第6図(、)、(b)に示す構成が取ら
れていた。第6図(a)は配線板の一部を表面からみた
図、(b)はA−B−C−D断面で、図の(i)、(i
t)、(iii)、(tv)、(v)、(vi)はそれ
ぞれポリイミド層間絶縁膜である。また、62は配線板
側のポンディングパッド、63は搭載チップ、65は搭
載チップ63側のポンディングパッド、61はセラミッ
ク基板、64は層間接続用ヴィアホールである。図から
明らかなように、格子交点01(ヴィアホールの中心点
)をIMごとに1個ずつ使ってヴィアホール64を形成
し、あたかも配線66が通っていると同様に眉間接続さ
れていくため、1層で1個の格子交点0、を費やしてい
る。このため、格子交点の使用数が多くなり、格子間に
2本、3本と多くの配線を形成するような場合はヴィア
ホールを形成する格子交点の不足を生じる。特に、搭載
チップ63の周辺接続部では、かなりの格子交点が必要
なため、ヴィアホールを形成する格子交点の不足が顕著
となる。また、下層から多くの層を経て上層に達するま
での接続長が長くなって電気特性が劣化する等の欠点が
あった。
これを解決するには、格子交点1か所で最下層から最上
層まで直接接続できるヴィアホールが必要である。
本発明の目的は、樹脂絶縁層と配線を交互に順次積み重
ねて多層配線を形成する高速・高密度樹脂多層配線板に
おいて、層間接続用ヴィアホールの位置をそのヴィアホ
ールを設ける層ごとに規則的にずらすことにより、最下
層から最上層まで1つの格子交点あるいは所定の点を中
心に連結して接続できる新規なヴィアホールを有する多
層配線板を提供することにある。
〔課題を解決するための手段〕
本発明は、格子交点において所定の形状および所定の面
積のランドを各層に設け、ヴィアホールの中心点がラン
ドの所定面積の一部に含まれるように、ヴィアホールの
中心点を該格子交点から偏在させ、さらに、格子交点に
対するヴィアホールの中心点とを結ぶ方向を層が変わる
毎に変化させて、下層のヴィアホールの孔による窪みが
生じていない平坦なランド上にヴィアホールを設けるこ
とが主な特徴であり、等測的に1つの格子交点に複数の
層間接続用ヴィアホールが形成され、格子交点に1つの
ヴィアホールしか設けることができない従来の多層配線
板とは全く異なる。
すなわち、本発明の多層配線板は、基板上に順久方いに
積み上げられた少なくとも2層の配線層およびそれらを
絶縁する層間絶縁膜と、該層間絶縁膜に設けられた貫通
孔および該孔の側壁に設けられた導体層からなり上記配
線層どうしを接続するヴィアホールとを含んでなる多層
配線板において、基準格子系に従う格子交点または上記
基板面に対して垂直な線上にある上記各配線層上の所定
の点を基準として各配線層に設けられたランドと、少な
くとも一部が上記ランドに含まれるように設けられた上
記ヴィアホールとを有し、該ヴィアホールの中心点と上
記格子交点または上記所定の点とがずれており、かつ、
該ヴィアホールの中心点と上記格子交点または上記所定
の点とを結ぶ方向が少なくとも上下方向に隣接する配線
層どうしで異なることを特徴とする。
〔作用〕
本発明では、格子交点あるいは所定の点からある距離だ
け離し、層が変わるごとに順次、その格子交点(または
所定の点)を中心として方向を変えた点に中心点を持つ
ヴィアホールを設けであるので、1つの層の層間接続ヴ
ィアホールと間近の層のヴィアホールとは重ならないの
で、段差の影響が無くなり、IMごと絶縁層と配線層と
を形成することが可能となる。
〔実施例〕
実施例 1 本発明の第1の実施例を第1図(a)〜(d)に示す。
(a)は、本実施例の多層配線板の一部を表面から見て
、格子交点0工を中心としたヴィアホールの配置構成を
示す。(b)は、層間絶縁膜を図示省略したヴィアホー
ル接続構成の例で。
下から5番目の層である最上層から最下層まで格子交点
01を中心にして見た斜視図である。(b)において、
■、■、・・・・・・■は最下層からの導体層の番号で
ある。−辺の長さaの正方形の導体ランドは下から上ま
で同じ大きさとし、第1層は、配線14とランド15と
を連続した形で同一平面に形成する。この上に絶縁層を
形成した後のI−II層間のヴィアホール16は、第1
図(a)において、格子交点0工を中心にして第1象限
に、X、Y軸から〔(ヴィアホール径b)Xi/2+Δ
〕だけ偏在させて、径すの孔を開ける。 n−m層間の
ヴィアホール17は第4象限、III−TVm層間ヴィ
アホール18は第3象限、rv−v層間のヴィアホール
19は第2象限というように層が上がる順に、右回りに
同じ中心距離で螺旋階段状にヴィアホールを設け、最上
層に至る。従って、ある層のヴィアホールとその下のヴ
ィアホールとは同一個所に重ならない。
第1図(a)におけるE断面、F断面をそれぞれ第1図
(c)、(d)に示す、下側の層に形成されたヴィアホ
ール16.17の上に、ポリイミド樹脂を塗布し、配線
層を重ねるにつれて、ヴィアホールの孔内に樹脂が埋ま
り、ヴィアホール部の窪みαガ低減して行く様子を示し
ている。すなわち、樹脂絶縁層が4層も積層されると、
はぼフラットな面に平坦化される。従って、第1図(a
)において、さらに1層増し、5層離れた層の場合、す
なわち、V−Vl、層間のヴィアホール20は、ヴィア
ホール16と同じ位置に重なるが、(C)のE断面に示
すように途中絶縁層が4層積層されているので平坦化さ
れ、ヴィアホール形成には影響しない。従って、層数に
制限なく、多層化が可能である。
さらに、第2図(a)のように、ヴィアホール接続に必
要な部分以外の領域Cを配線パターン試験用パレドとし
て使用できる利点がある。図において、■、■は、第1
図(b)における導体層の番号である。すなわち、(a
)においては、第1象限にヴィアホール16が形成され
、第4象限が■−■層間のヴィアホール領域として確保
されている。従って、領域Cはこの段階では、配線パタ
ーン試験用パッドとして使用できる。(b)においては
、■−■層間のヴィアホール形成領域として第3象限が
確保されているので、領域Cは配線の導通試験用パッド
として使用できる。他の層においても同様である。また
、部品搭載層、すなわち、最上層では、領域Cがワイヤ
ポンディングパッドとしても使用できる利点もある。
また、上記実施例では、最下層から最下層までの層間接
続の場合について述べたが、ある層のすぐ上の層までの
層間接続用ヴィアホール、あるいは、ある層から2層上
までの層間接続用ヴィアホール等にも、本発明の層間接
続用ヴィアホール構成法が適用できるのは言うまでもな
い。
さらに、上記実施例ではt−n層間ヴィアホール位置を
第1象限、n−m層間のそれを第4象限と、層が上がる
順に右回りにとったが、左回りとしても良く、また、■
−■層間ヴィアホールを第3象限、In−mV層間を第
2または第4象限、■−■層間を第4または第2象限の
ように必ずしも隣合わせなくてもよい、さらに、最初の
I−II層間ヴィアホール位置は必ずしも第1象限に限
定するものではなく、いずれから始めても良い。
実施例 2 第3図(a)、(b)は、本発明の第2の実施例で、格
子交点o1を中心にして下から5番目の層である最上層
から最下層まで、層間の絶縁膜を図示省略した斜視図で
ある。■、■、・・・・・・■は最下層からの導体層の
番号である。(b)に配線板の一部を表面から見て、格
子交点0、を中心としたヴィアホールの配置構成を示す
0辺長2cとCの矩形状の導体ランドを格子交点0□を
中心に層が変わる毎に90度回転している点が第1の実
施例と異なっている。ヴィアホールの位置は、第1の実
施例と同様であり、層数に関係なく多層化が可能である
第4図(a)〜(d)は、それぞれ第3図(a)の導体
層I、■、IIl、 IVの平面図である。1層、■層
をメツシュ状のアース導体層21.23とし、■層、■
層に配線24.25を配置した例である。
1層のランド22はメツシュ状のアース導体層21と電
気的に接続されたランドの例を示している。
■、■層には、それぞれ1層、■層のメツシュ状のアー
ス導体の形状を破線で示している。図かられかるように
、メツシュ状のアース導体層21における矩形状のラン
ド15−1を配線24と同一の方向に、また、メツシュ
状のアース導体層23における矩形状のランド15−4
を配線25と同一の方向に配置しているため、配線24
が通る下側のメツシュアースの導体幅WXあるいは配線
25が通る上側のメツシュアースの導体幅Wyを、格子
ピッチが同じとして第1の実施例の場合の導体幅W、、
W、より大きくでき、従って、特性インピーダンスが制
御された配線の数を多くできる利点がある。なぜなら、
配線の幅に比較して十分広いアース導体が配置されてい
ない配線の特性インピーダンスを制御するのは廻しいか
らである。特性インピーダンスの制御が重要でない場合
は、■層目の配線24あるいは■層目の配線25を、■
層目における矩形状ランドの方向、すなわち第4図(b
)では縦方向に、あるいは、■層目における矩形状ラン
ドの方向、すなわち第4図(c)では横方向にそれぞれ
の層に配置することが可能なことは言うまでもない。な
お、第4図では、1層、■層においてランドをすべての
格子交点に設けた例を示しているが、必要な箇所だけに
設けることもできる。
また、いずれの実施例においても、上述のように格子交
点を基準にしてヴィアホールが配置しであるので、副格
子に配線を走らせるプリント板CAD自動配線の従来方
式を変えることなく実現できる。
〔発明の効果〕
以上説明したように、格子交点あるいは所定の点からあ
る距離だけ離し、層が変わるごとに順次、その格子交点
を中心として方向を変えた点に中心点を持つヴィアホー
ルを設けであるので、1つの層の層間接続ヴィアホール
と間近の層のヴィアホールとは重ならないので1段差の
影響が無くなり、1層ごと絶縁層と配線層とを形成する
ことが可能となり、また、格子交点の中心にヴィアホー
ルを設ける従来のプリント配線板のCADの基本方式が
そのまま使用できる効果がある。
【図面の簡単な説明】
第1図(a)は1本発明の第1の実施例を示す上面図、
第1図(b)は、第1図(a)の層間絶縁膜を図示省略
した場合の接続導体部の構成を示す斜視図、第1図(c
)は、第1図(a)のE−E断面図、第1図(d)は、
第1図(a)のF−F断面図、第2図は、第1の実施例
におけるヴィアホールの位置とランドの形状を示す図、
第3図(a)は、本発明の第2の実施例を示す斜視図、
第3図(b)は、第3図(a)の上面図(第4図(a)
〜(d)は、第2の実施例における各導体層の構成例を
示す平面図、第5図は、従来のヴィアホールを有する多
層配線板の断面図、第6図(a)は、基準格子体系に従
ってヴィアホールを形成した従来の多層配線板の上面図
、第6図(b)は、第6図(a)のA−B−C−D断面
図である。 14.24.25・・・配線 15.22・・・ランド 16.17.18.19.20・・・ヴィアホール21
.23・・・メツシュ状アース導体層■、■、■、■、
■・・・導体層 C・・・配線パターン試験用パッド領域01・・・格子
交点 51・・・セラミック基板 52・・・ランド 53.55・・・層間絶縁膜 54.56・・・ヴィアホール (i)、(…)、 (iii)、(iv)、(V)、(
vi)・・・層間絶絶縁膜 61・・・セラミック基板 62・・・配線板側のポンディングパッド63・・・搭
載チップ 64・・・ヴィアホール 65・・・搭載チップ側のポンディングパッド66・・
・配線 特許出願人 日本電信電話株式会社 代理人弁理士  中 村 純之助 E Ii斤面 Fl!fr面 第 図 ■ 第4図 第 図 ■′ 第4図 ゛第6図 手 続 補 正 書(自発) 昭和63年 9月14日

Claims (1)

    【特許請求の範囲】
  1. 1.基板上に順次互いに積み上げられた少なくとも2層
    の配線層およびそれらを絶縁する層間絶縁膜と、該層間
    絶縁膜に設けられた貫通孔および該孔の側壁に設けられ
    た導体層からなり上記配線層どうしを接続するヴィアホ
    ールとを含んでなる多層配線板において、基準格子系に
    従う格子交点または上記基板面に対して垂直な線上にあ
    る上記各配線層上の所定の点を基準として各配線層に設
    けられたランドと、少なくとも一部が上記ランドに含ま
    れるように設けられた上記ヴィアホールとを有し、該ヴ
    ィアホールの中心点と上記格子交点または上記所定の点
    とがずれており、かつ、該ヴィアホールの中心点と上記
    格子交点または上記所定の点とを結ぶ方向が少なくとも
    上下方向に隣接する配線層どうしで異なることを特徴と
    するヴィアホール構成方法。
JP20647488A 1988-08-22 1988-08-22 多層配線板 Pending JPH0256996A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20647488A JPH0256996A (ja) 1988-08-22 1988-08-22 多層配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20647488A JPH0256996A (ja) 1988-08-22 1988-08-22 多層配線板

Publications (1)

Publication Number Publication Date
JPH0256996A true JPH0256996A (ja) 1990-02-26

Family

ID=16523977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20647488A Pending JPH0256996A (ja) 1988-08-22 1988-08-22 多層配線板

Country Status (1)

Country Link
JP (1) JPH0256996A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022894A1 (en) * 1998-10-13 2000-04-20 Sun Microsystems, Inc. Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
JP2005051000A (ja) * 2003-07-28 2005-02-24 Toppan Printing Co Ltd 誘電体シート及びその製造方法、並びにコンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板の製造方法
JP2012253332A (ja) * 2011-05-31 2012-12-20 Samsung Electro-Mechanics Co Ltd チップ型コイル部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022894A1 (en) * 1998-10-13 2000-04-20 Sun Microsystems, Inc. Apparatus and system with increased signal trace routing options in printed wiring boards and integrated circuit packaging
JP2005051000A (ja) * 2003-07-28 2005-02-24 Toppan Printing Co Ltd 誘電体シート及びその製造方法、並びにコンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板の製造方法
JP2012253332A (ja) * 2011-05-31 2012-12-20 Samsung Electro-Mechanics Co Ltd チップ型コイル部品
JP2015019108A (ja) * 2011-05-31 2015-01-29 サムソン エレクトロ−メカニックス カンパニーリミテッド. チップ型コイル部品

Similar Documents

Publication Publication Date Title
US6297460B1 (en) Multichip module and method of forming same
US5471090A (en) Electronic structures having a joining geometry providing reduced capacitive loading
JP3382096B2 (ja) バイアを有する多層回路基板の製造方法、チップ・キャリアおよびチップ・キャリアの製造方法
TWI591758B (zh) 用於只包含已驗證的電路板的三維電子模組之集體製造的方法
US5185502A (en) High power, high density interconnect apparatus for integrated circuits
JP3562568B2 (ja) 多層配線基板
US6528734B2 (en) Semiconductor device and process for fabricating the same
EP0400332B1 (en) Thin film multilayer laminate interconnection board assembly method
JP2510747B2 (ja) 実装基板
JPH07272932A (ja) プリントインダクタ
JP3230953B2 (ja) 多層薄膜配線基板
US6203967B1 (en) Method for controlling stress in thin film layers deposited over a high density interconnect common circuit base
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
JP2503725B2 (ja) 多層配線基板
KR100550298B1 (ko) 병렬 평면 기판
US10453787B2 (en) Method and apparatus for forming multi-layered vias in sequentially fabricated circuits
US5127986A (en) High power, high density interconnect method and apparatus for integrated circuits
JPH0256996A (ja) 多層配線板
JP3408590B2 (ja) 多層プリント基板の配線構造
JP2863219B2 (ja) 配線基板の形成方法
JPH06140461A (ja) 半導体チップの実装方法および実装構造体
JPH01100998A (ja) 多層配線基板
JPH0481879B2 (ja)
JPS6269588A (ja) 配線基板およびその製造方法
JPH03205896A (ja) 多層プリント回路基板の製造方法