JPS6269588A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法Info
- Publication number
- JPS6269588A JPS6269588A JP20865085A JP20865085A JPS6269588A JP S6269588 A JPS6269588 A JP S6269588A JP 20865085 A JP20865085 A JP 20865085A JP 20865085 A JP20865085 A JP 20865085A JP S6269588 A JPS6269588 A JP S6269588A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- hole
- layer
- clearance
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、多層配線基板に適用して有効な技術に関する
。
。
半導体装置等の電子部品を実装する場合、いわゆるプリ
ント基板等からなる配線基板が用いられる。この配線基
板も、電子部品の実装密度向上環の目的のため、複数枚
の単位基板を積層する多層化が行われている。
ント基板等からなる配線基板が用いられる。この配線基
板も、電子部品の実装密度向上環の目的のため、複数枚
の単位基板を積層する多層化が行われている。
ところで、上記の多層配線基板は、所定パターンの配線
層が絶縁層に被着された各単位層を積層し、同時に必要
な配線層の間の電気的接続を行って形成されるものであ
る。通常、この多層配線基板は、各単位層ごとに配線層
および配線層の間の導通箇所等の設計を行って製造して
いる。そのため、設計開発に時間を要すると同時に自動
化が難しく、多品種・多用途対応が困難である。また、
それ故に多層配線基板が高価になるという問題のあるこ
とが、本発明者により見い出された。
層が絶縁層に被着された各単位層を積層し、同時に必要
な配線層の間の電気的接続を行って形成されるものであ
る。通常、この多層配線基板は、各単位層ごとに配線層
および配線層の間の導通箇所等の設計を行って製造して
いる。そのため、設計開発に時間を要すると同時に自動
化が難しく、多品種・多用途対応が困難である。また、
それ故に多層配線基板が高価になるという問題のあるこ
とが、本発明者により見い出された。
なお、多層配線基板については、昭和43年11月25
日、丸善株式会社発行[集積回路ハンドブックJP82
4〜P827に説明されている。
日、丸善株式会社発行[集積回路ハンドブックJP82
4〜P827に説明されている。
本発明の目的は、汎用性ある配線基板を容易に製造する
ことができる技術を提供することにある。
ことができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
を簡単に説明すれば、次の通りである。
すなわち、共通ずる配置で形成されたクリアランスホー
ルを有する配線層が絶縁層に被着形成されてなる単位層
を複数枚用意し、配線層間の導通をとる位置のクリアラ
ンスホールについて、導通部では導電材料を充填し、非
導通部では絶縁材料を充填した後、各単位層を積層し、
各単位層の上記クリアランスホールの内側の絶縁層に貫
通孔を形成し、該貫通孔の壁面に接触するスルーホール
配線を形成し、配線基板を製造する場合、クリアランス
ホールの位置で導通部または非導通部を特定することが
できることにより、所望の位置に配線層間の導通をとる
ことができるため、前記配線基板を容易に製造すること
ができる。
ルを有する配線層が絶縁層に被着形成されてなる単位層
を複数枚用意し、配線層間の導通をとる位置のクリアラ
ンスホールについて、導通部では導電材料を充填し、非
導通部では絶縁材料を充填した後、各単位層を積層し、
各単位層の上記クリアランスホールの内側の絶縁層に貫
通孔を形成し、該貫通孔の壁面に接触するスルーホール
配線を形成し、配線基板を製造する場合、クリアランス
ホールの位置で導通部または非導通部を特定することが
できることにより、所望の位置に配線層間の導通をとる
ことができるため、前記配線基板を容易に製造すること
ができる。
また、所定の配置のクリアランスホールにスルーホール
配線を形成することにより、配線層のパターン設計をス
ルーホール配線の形成される位置にとられれずに行うこ
とができることにより、設計作業の効率を大巾に向上さ
せることができる。
配線を形成することにより、配線層のパターン設計をス
ルーホール配線の形成される位置にとられれずに行うこ
とができることにより、設計作業の効率を大巾に向上さ
せることができる。
第1図は、本発明による一実施例である配線基板を示す
部分断面図である。また、第2図(alは、上記配線基
板を構成する単位層もしくは単位基板を示す同図(bl
におけるIIA−I[A部分断面図で、同図(blはそ
の平面図である。
部分断面図である。また、第2図(alは、上記配線基
板を構成する単位層もしくは単位基板を示す同図(bl
におけるIIA−I[A部分断面図で、同図(blはそ
の平面図である。
上記の単位基板1は、エポキシ樹脂等からなる絶縁基板
2に銅箔からなる所定形状の配線層3が被着された、い
わゆるプリント基板である。そして、この単位基板1の
配線層3には、一定の間隔で格子状に絶縁基板2が露出
されたクリアランスホール4が形成されている。
2に銅箔からなる所定形状の配線層3が被着された、い
わゆるプリント基板である。そして、この単位基板1の
配線層3には、一定の間隔で格子状に絶縁基板2が露出
されたクリアランスホール4が形成されている。
本実施例の配線基板は、上記構造の単位基板をクリアラ
ンスホール4の位置が一致するように3層に積層して形
成したものである。この配線基板には、配線層間の導通
をとるためのスルーホール配線5および5aが、所定位
置に形成されている。
ンスホール4の位置が一致するように3層に積層して形
成したものである。この配線基板には、配線層間の導通
をとるためのスルーホール配線5および5aが、所定位
置に形成されている。
このスルーホール配線5は、第2図に示したクリアラン
スホール4のほぼ中心を通る貫通孔の壁面に銅が被着さ
れたものである。また、このスルーホール配線5は、各
単位基板の配線層3とは非接触状態で形成されており、
該両者間には所定の隙間6が存在する。そして、上記ス
ルーホール配線5と配線層3との間の導通をとる箇所に
は、半田(導電材料)7が充填され、非導通箇所にはエ
ポキシ樹脂等の樹脂(絶縁材料)8が充填されていした
がって、第1図において、左側のスルーボール配線5で
は最上層である第1単位基板1aの配線層とその下層の
第2単位基板1bの配線層との間で電気的導通がなされ
ている。一方、右側のスルーホール配線では、第1単位
基板と最下層の第3単位基板1cとの間で配線層間の導
通が達成されている。なお、スルーホール配線5および
5aの中間にあるクリアランスホールの位置には、上下
の導通が不要であるため、単に樹脂8が充填されている
だけでスルーホール配線は形成されていない。
スホール4のほぼ中心を通る貫通孔の壁面に銅が被着さ
れたものである。また、このスルーホール配線5は、各
単位基板の配線層3とは非接触状態で形成されており、
該両者間には所定の隙間6が存在する。そして、上記ス
ルーホール配線5と配線層3との間の導通をとる箇所に
は、半田(導電材料)7が充填され、非導通箇所にはエ
ポキシ樹脂等の樹脂(絶縁材料)8が充填されていした
がって、第1図において、左側のスルーボール配線5で
は最上層である第1単位基板1aの配線層とその下層の
第2単位基板1bの配線層との間で電気的導通がなされ
ている。一方、右側のスルーホール配線では、第1単位
基板と最下層の第3単位基板1cとの間で配線層間の導
通が達成されている。なお、スルーホール配線5および
5aの中間にあるクリアランスホールの位置には、上下
の導通が不要であるため、単に樹脂8が充填されている
だけでスルーホール配線は形成されていない。
第3図ta+〜(C)は、本実施例の配線基板について
製造工程の概略を示す部分断面図である。
製造工程の概略を示す部分断面図である。
まず、所定形状の配線層3が被着され、かつ該配線層3
には共通する格子状の配置でクリアランスホール4が形
成された3枚の単位基板を用意する。この単位基板1は
、絶縁基板2に銅箔が全面に被着されたブランクの単位
基板に、配線パターンをエツチング形成する際に、配線
用とクリアランスポール用のパターン形成用のマスクを
併用して形成することができる。また、予め所定の配置
でクリアランスホールのみが形成された基板を用意し、
該基板に配線のバターニングを行って形成することもで
きる。
には共通する格子状の配置でクリアランスホール4が形
成された3枚の単位基板を用意する。この単位基板1は
、絶縁基板2に銅箔が全面に被着されたブランクの単位
基板に、配線パターンをエツチング形成する際に、配線
用とクリアランスポール用のパターン形成用のマスクを
併用して形成することができる。また、予め所定の配置
でクリアランスホールのみが形成された基板を用意し、
該基板に配線のバターニングを行って形成することもで
きる。
第3図(alは、上記の3枚の単位基板のそれぞれに、
導通部のクリアランスホール4には半田7を、非導通部
のそれには樹脂8を充填した工程を示す。
導通部のクリアランスホール4には半田7を、非導通部
のそれには樹脂8を充填した工程を示す。
上記半田7はいわゆるペースト半田を用い、また樹脂8
もワニス状材料を用いることにより、所定量をクリアラ
ンスホールに塗布し、その後所定温度で加熱処理するこ
とにより容易に充填することができる。また、本実施例
においては、各単位基板1の配線層3に、クリアランス
ホール4が格子状に配置されているため、クリアランス
ホール4の各位置をアドレス化することができる。した
がって、前記半田7および樹脂8の充填作業を容易に自
動化することもできる。
もワニス状材料を用いることにより、所定量をクリアラ
ンスホールに塗布し、その後所定温度で加熱処理するこ
とにより容易に充填することができる。また、本実施例
においては、各単位基板1の配線層3に、クリアランス
ホール4が格子状に配置されているため、クリアランス
ホール4の各位置をアドレス化することができる。した
がって、前記半田7および樹脂8の充填作業を容易に自
動化することもできる。
第3図(blは、前記工程でクリアランスホール7の充
填を行った3枚の単位基板を積層した工程を示す。各基
板は接着剤(図示せず)で接合されている。
填を行った3枚の単位基板を積層した工程を示す。各基
板は接着剤(図示せず)で接合されている。
第3図(C)は、同図fblの工程で形成された積層基
板について、スルーホール配線を形成するための貫通孔
9,9aを形成した工程を示す。この貫通孔9,9aは
、配線層間の導通を必要とする箇所のクリアランスホー
ル4のみに形成すればよい。
板について、スルーホール配線を形成するための貫通孔
9,9aを形成した工程を示す。この貫通孔9,9aは
、配線層間の導通を必要とする箇所のクリアランスホー
ル4のみに形成すればよい。
したがって、図中両側にあるクリアランスホール4にの
み形成し、その中間にあるクリアランスホール4には樹
脂が充填されているだけである。なお、上記中間にある
クリアランスホール4には、樹脂を充填しないでおくこ
ともできる。
み形成し、その中間にあるクリアランスホール4には樹
脂が充填されているだけである。なお、上記中間にある
クリアランスホール4には、樹脂を充填しないでおくこ
ともできる。
この工程では、貫通孔9の壁面をみると、第1および第
2の単位基板1a、lbについては半田7が露出してお
り、第3単位基板1cでは樹脂8が露出している。同様
に、貫通孔9aをみると、第1および第3の単位基板1
a、lcで半田7が、第2単位基板1bで樹脂がそれぞ
れ露出されている。
2の単位基板1a、lbについては半田7が露出してお
り、第3単位基板1cでは樹脂8が露出している。同様
に、貫通孔9aをみると、第1および第3の単位基板1
a、lcで半田7が、第2単位基板1bで樹脂がそれぞ
れ露出されている。
上記貫通孔9,9aはドリルで形成することができ、こ
の穿孔工程もクリアランスホール4をアドレス化してお
けば、自動化を容易に行うことができる。
の穿孔工程もクリアランスホール4をアドレス化してお
けば、自動化を容易に行うことができる。
上記穿孔工程の後、貫通孔の壁面に銅を被着しスルーホ
ール配線5を形成することにより、第1図に示す本実施
例の配線基板が完成される。このスルーホール配線5は
化学メッキ法で容易に形成できる。上記スルーホール配
線を形成することにより、貫通孔の壁面に露出されてい
た半田7と該スルーホール配線との電気的接続が達成さ
れ、結果として配線層間の導通が達成されるものである
。
ール配線5を形成することにより、第1図に示す本実施
例の配線基板が完成される。このスルーホール配線5は
化学メッキ法で容易に形成できる。上記スルーホール配
線を形成することにより、貫通孔の壁面に露出されてい
た半田7と該スルーホール配線との電気的接続が達成さ
れ、結果として配線層間の導通が達成されるものである
。
以上説明した本実施例の配線基板は、たとえば半導体装
置の実装基板として利用することができる。その場合、
第1単位基板1aの配線層を信号用配線として使い、第
2および第3の各単位基板1bおよび1cのそれをそれ
ぞれ電源およびグランドの各配線とすることができる。
置の実装基板として利用することができる。その場合、
第1単位基板1aの配線層を信号用配線として使い、第
2および第3の各単位基板1bおよび1cのそれをそれ
ぞれ電源およびグランドの各配線とすることができる。
このような構造の配線基板は、第1単位基板の配線層の
パターン設計を任意に行っても電源およびグランドとの
導通を容易に行うことができる。
パターン設計を任意に行っても電源およびグランドとの
導通を容易に行うことができる。
また、上記配線基板においては、スルーホール配線の形
成箇所にとられれずに、配線パターンの設計が可能であ
るため、設計作業の効率を大巾に向上することができる
。
成箇所にとられれずに、配線パターンの設計が可能であ
るため、設計作業の効率を大巾に向上することができる
。
(1)、共通する配置で形成されたクリアランスポール
を有する配線層が絶縁基板に被着形成されてなる単位基
板を複数枚用意し、配線層間の導通をとる位置のクリア
ランスポールについて、導通部では導電材料を充填し、
非導通部では絶縁材料を充填した後、各単位基板を積層
し、各単位基板の上記クリアランスホールの内側の絶縁
基板に貫通孔を形成し、該貫通孔の壁面に接触するスル
ーホール配線を形成し、配線を製造する場合、各単位基
板についてクリアランスホールの位置で導通部または非
導通部を特定することができることにより、所望の位置
に配線層間の導通をとることができるので、上記配線基
板を容易に設計、製造することができる。
を有する配線層が絶縁基板に被着形成されてなる単位基
板を複数枚用意し、配線層間の導通をとる位置のクリア
ランスポールについて、導通部では導電材料を充填し、
非導通部では絶縁材料を充填した後、各単位基板を積層
し、各単位基板の上記クリアランスホールの内側の絶縁
基板に貫通孔を形成し、該貫通孔の壁面に接触するスル
ーホール配線を形成し、配線を製造する場合、各単位基
板についてクリアランスホールの位置で導通部または非
導通部を特定することができることにより、所望の位置
に配線層間の導通をとることができるので、上記配線基
板を容易に設計、製造することができる。
(2)、クリアランスホールが各単位基板について共通
の所定配置で形成されているため、上記配線基板の製造
を自動化することができる。
の所定配置で形成されているため、上記配線基板の製造
を自動化することができる。
(3)、クリアランスホールの配置を格子状にすること
により、各クリアランスホールをアドレス化することが
できるので、上記配線基板の製造の自動化をさらに容易
に行うことができる。
により、各クリアランスホールをアドレス化することが
できるので、上記配線基板の製造の自動化をさらに容易
に行うことができる。
(4)、絶縁基板に被着された導電層に、所定の配置で
クリアランスホールが形成された材料基板を用いて、導
電層の配線パターンの形成を行うことにより、予め−F
記材料基板を形成し用意しておくことができる。
クリアランスホールが形成された材料基板を用いて、導
電層の配線パターンの形成を行うことにより、予め−F
記材料基板を形成し用意しておくことができる。
(5)、ブランクの材料基板を用い、配線パターンの形
成工程でクリアランスホールを形成することにより、各
単位基板を配線用のマスクと共通のクリアランスホール
用のマスクを併用して容易に形成することができる。
成工程でクリアランスホールを形成することにより、各
単位基板を配線用のマスクと共通のクリアランスホール
用のマスクを併用して容易に形成することができる。
(61,導電材料として半田を用いることにより、いわ
ゆる半田ペーストを使用できるので、自動化が容易であ
る。
ゆる半田ペーストを使用できるので、自動化が容易であ
る。
(7)、スルーホール配線を所定の配置で形成されたク
リアランスホールの位置に形成することにより、スルー
ホール配線を形成する位置にとられれることなく配線層
のパターン設計を行うことができるので、設計作業の効
率を大巾に向上することができる。
リアランスホールの位置に形成することにより、スルー
ホール配線を形成する位置にとられれることなく配線層
のパターン設計を行うことができるので、設計作業の効
率を大巾に向上することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、3層構造の配線基板について説明したが、こ
れに限るものでなく、2層構造であってもまた4層以上
の構造であってもよいことはいうまでもない。また、配
線基板を形成する材料も実施例に示したものに限るもの
でなく、導電材料はアルミニウム等の他の金属材料また
は有機導電材料であってもよい。
れに限るものでなく、2層構造であってもまた4層以上
の構造であってもよいことはいうまでもない。また、配
線基板を形成する材料も実施例に示したものに限るもの
でなく、導電材料はアルミニウム等の他の金属材料また
は有機導電材料であってもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の実装基
板に適用した場合について説明したが、それに限定され
るものではなく、たとえば、半導体ベレットの取付基板
または大きな電子・電機部品を実装するための配線基板
等に適用しても有効な技術である。
をその背景となった利用分野である半導体装置の実装基
板に適用した場合について説明したが、それに限定され
るものではなく、たとえば、半導体ベレットの取付基板
または大きな電子・電機部品を実装するための配線基板
等に適用しても有効な技術である。
第1図は、本発明による一実施例である配線基板を示す
部分断面図、 第2図(alは、上記配線基板を構成する単位基板を示
す同図(blにおけるIrA−11A部分断面図、第2
図(blは、上記配線基板の部分平面図、第3図ta+
〜(C)は、本実施例の配線基板について製造工程の概
略を示す部分断面図である。 1・・・単位基板、1a・・・第1単位基板、1b・・
・第2単位基板、lc・・・第3単位基板、2・・・絶
縁基板、3・・・配線層、4・・・クリアランスホール
、5.5a・・・スルーホール配線、6・・・隙間、7
・・・半田(導電材料)、8・・・樹脂(絶縁材料)、
9.9a・・・貫通孔。 第 1 図 第 2 図 第 3 図
部分断面図、 第2図(alは、上記配線基板を構成する単位基板を示
す同図(blにおけるIrA−11A部分断面図、第2
図(blは、上記配線基板の部分平面図、第3図ta+
〜(C)は、本実施例の配線基板について製造工程の概
略を示す部分断面図である。 1・・・単位基板、1a・・・第1単位基板、1b・・
・第2単位基板、lc・・・第3単位基板、2・・・絶
縁基板、3・・・配線層、4・・・クリアランスホール
、5.5a・・・スルーホール配線、6・・・隙間、7
・・・半田(導電材料)、8・・・樹脂(絶縁材料)、
9.9a・・・貫通孔。 第 1 図 第 2 図 第 3 図
Claims (1)
- 【特許請求の範囲】 1、絶縁層とそれに被着された配線層とからなる単位層
が積層されてなる配線基板であって、各単位層の配線層
には共通する配置でクリアランスホールが形成され、所
定のクリアランスホールの内側の絶縁層を貫通するスル
ーホール配線が配線層と非接触の状態で形成されており
、導通部では該スルーホール配線と配線層との間の隙間
に導電材料が充填され、非導通部ではその隙間に絶縁材
料が充填されてなる配線基板。 2、クリアランスホールが格子状に配列形成されている
ことを特徴とする特許請求の範囲第1項記載の配線基板
。 3、導電材料が半田であることを特徴とする特許請求の
範囲第1項記載の配線基板。 4、共通する配置で形成されたクリアランスホールを有
する配線層が絶縁層に被着形成された複数の単位層を用
意し、配線層間の導通をとる位置のクリアランスホール
について、導通部では導電材料を充填し、非導通部では
絶縁材料を充填した後、各単位層を積層し、各単位層の
上記クリアランスホールの内側の絶縁層に貫通孔を形成
し、該貫通孔の壁面に接触するスルーホール配線の形成
を行う配線基板の製造方法。 5、クリアランスホールが格子状に配列形成されている
ことを特徴とする特許請求の範囲第4項記載の配線基板
の製造方法。 6、導電材料が半田であることを特徴とする特許請求の
範囲第4項記載の配線基板の製造方法。 7、スルーホール配線を化学メッキ法で形成することを
特徴とする特許請求の範囲第4項記載の配線基板の製造
方法。 8、配線層のクリアランスホールを配線パターンの形成
前の導電層に予め形成しておくことを特徴とする特許請
求の範囲第4項記載の配線基板の製造方法。 9、クリアランスホールを、配線パターンの形成工程に
おいて、配線用のマスクとクリアランスホール用のマス
クとを併用してレジストパターンを形成した後、エッチ
ングで形成することを特徴とする特許請求の範囲第4項
記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20865085A JPS6269588A (ja) | 1985-09-24 | 1985-09-24 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20865085A JPS6269588A (ja) | 1985-09-24 | 1985-09-24 | 配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6269588A true JPS6269588A (ja) | 1987-03-30 |
Family
ID=16559758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20865085A Pending JPS6269588A (ja) | 1985-09-24 | 1985-09-24 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6269588A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350795A (ja) * | 1989-07-18 | 1991-03-05 | Nec Corp | 多層印刷配線板の製造方法 |
-
1985
- 1985-09-24 JP JP20865085A patent/JPS6269588A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350795A (ja) * | 1989-07-18 | 1991-03-05 | Nec Corp | 多層印刷配線板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3436819A (en) | Multilayer laminate | |
TWI466607B (zh) | 具有內埋元件的電路板及其製作方法 | |
US7491896B2 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
CN102111968A (zh) | 多层布线基板的制造方法及多层布线基板 | |
JP2001053447A (ja) | 部品内蔵型多層配線基板およびその製造方法 | |
TW201448692A (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
JP2503725B2 (ja) | 多層配線基板 | |
JP5865769B2 (ja) | 多層配線基板の製造方法 | |
JPH05343856A (ja) | 多層プリント配線板およびその製造方法 | |
JPH0794868A (ja) | 多層配線基板及びその製造方法 | |
JPS6269588A (ja) | 配線基板およびその製造方法 | |
JP3684830B2 (ja) | プリント配線板 | |
JP6105517B2 (ja) | 配線基板 | |
KR101147343B1 (ko) | 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법 | |
KR100657406B1 (ko) | 다층 인쇄회로기판 제조방법 | |
JPS61131598A (ja) | 集積回路及びその製造方法 | |
JP3057766B2 (ja) | 厚膜多層回路基板及びその製造方法 | |
JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
JP5997200B2 (ja) | 配線基板 | |
JPS63255996A (ja) | 半導体チツプ実装用多層基板 | |
JPH0230199B2 (ja) | Fukugopurintohaisenbannoseizohoho | |
JP5959562B2 (ja) | 配線基板 | |
JPH0133959B2 (ja) | ||
JPH01194500A (ja) | 多層配線基板 |