JPH03205896A - 多層プリント回路基板の製造方法 - Google Patents

多層プリント回路基板の製造方法

Info

Publication number
JPH03205896A
JPH03205896A JP81990A JP81990A JPH03205896A JP H03205896 A JPH03205896 A JP H03205896A JP 81990 A JP81990 A JP 81990A JP 81990 A JP81990 A JP 81990A JP H03205896 A JPH03205896 A JP H03205896A
Authority
JP
Japan
Prior art keywords
insulating layer
resist film
conductor
organic insulating
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP81990A
Other languages
English (en)
Inventor
Yuji Yamada
雄二 山田
Hitoshi Kishi
均 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP81990A priority Critical patent/JPH03205896A/ja
Publication of JPH03205896A publication Critical patent/JPH03205896A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 各種電子機器の構戒に広く使用される多層プリント回路
基板の製造方法に関し、 多層に積層されたそれぞれ各層を平坦な配線層に形成す
ることができる新しい多層プリント回路基板の製造方法
の提供を目的とし、 絶縁基体のパターン形或面に一定厚みの有機絶縁層とレ
ジスト膜を重層して、当該レジスト膜と該有機絶縁層と
を形成される導体パターンの部分のみを除去して該絶縁
基体を露出させ、当該絶縁基体の露出面と該レジスト膜
の上面に上記有機絶縁層と同一厚みの導体膜を施して、
該レジスト膜と当該レジスト膜の上面の該導体膜を除去
することにより所定の導体パターンを形或し、該導体パ
ターンおよび該有機絶縁層の上面に無機絶縁層を施した
後に上記導体パターンの形成を繰り返す。
〔産業上の利用分野〕
本発明は、各種電子機器の構戒に広く使用される多層プ
リント回路基板の製造方法に関する。
最近、電算機あるいは通信機器等の構威に使用される多
層プリント回路基板は回路規模の増大と高速化の要求に
伴い、絶縁基体に形成される導体パターンは各層におい
て微細化と高密度化が行われるとともに多層化が必要と
なっている。そのため各層に形成される導体パターンに
突起が生じると実装時の加熱により導体パターンが断線
するので、それぞれの層に形或する導体パターンが平坦
となる新しい多層プリント回路基板の製造方法が必要と
されている。
〔従来の技術] 従来の一般的な多層プリント回路基板の製造方法は、第
3図の工程順側断面図に示すように、(a)は、絶縁基
体lの導体パターン形成面全体にポリイミド樹脂を約2
0μm厚みに塗布し、フォトリソグラフィ技術によりパ
ターンを形或する以外の部分に有機絶縁層2を形成した
状態、(b)は、スパッタリング等により前記絶縁基体
lの露出面と有機絶縁層2の上面に約6μmの銅よりな
る導体薄膜3を施した状態、 (c)は、前記有機絶縁層2の上部,即ち導体パターン
を形成する以外の導体mWA3表面に、厚み約10μm
のマスクレジスト層4を形成した状態、(d)は、上記
マスクレジスト層4から露出している前記導体薄膜3に
対して、有機絶縁層2の上面と同一となるように電解あ
るいは無電解銅めっきにより導体5゛を形成した状態、 (e)は、上記マスクレジスト層4を除去するとともに
有機絶縁層2の上面に施された導体薄膜3を除去するこ
とにより、絶縁基体1に施した有機絶縁層2と同一平面
上で導体パターン5を露出させて第1層を形成した状態
、 (f)は、上記第1層の表面に例えば0. 5μmの酸
化シリコンよりなる無機絶縁層6で覆って、第1層の導
体パターン5と接続させるビア孔を形成し、電解銅めっ
き等により導電金属をビア孔に充填することによりビア
7を形或する。そして無機絶縁層6の上面に対して前記
(a)〜(e)の工程順序により第2層の導体パターン
5を形成させた状態、の工程順を繰り返すことにより多
層プリント回路基板が製造されている。
〔発明が解決しようとする課題〕
以上説明した従来の製造方法で問題となるのは、第3図
に示すようにパターンを形或する以外の部分に形成した
有機絶縁層2と絶縁基体lの露出面に施された導体蒲膜
3の表面に、マスクレジスト層4を前記有機絶縁層2と
同一位置に形或することが困難である。そのため第4図
に示すように有機絶縁層2とマスクレジスト層4との間
に位置ずれが発生し、このマスクレジスト層4から露出
している前記導体薄膜3に対して銅めっき等により導体
パターン5を形成すると、その断面形状に段差が生じて
いるのでこのような層を多数積層されると、電子部品等
の実装時における加熱,熱膨張により微細な導体パター
ンに断線が発生するという問題が生じている。
本発明は上記のような問題点に鑑み、多層に積層された
それぞれ各層を平坦な配線層に形或することができる新
しい多層プリント回路基板の製造方法の提供を目的とす
る。
[課題を解決するための手段] 本発明は、第1図に示すように絶縁基体1の表面に有機
絶縁層12とレジスト膜14を重層して、当該レジスト
膜14と該有機絶縁層12を形成される導体パターン形
或部分のみを除去して該絶縁基体1を露出させ、当該絶
縁基体1の露出面と該レジスト膜14の上面に上記有機
絶縁層12と同一厚みの導体l113を施して、該レジ
スト11114と当該レジスト膜14の上面の該導体膜
13を除去することにより所定の導体パターン15が形
成され、その上面に無機絶縁層6を施した後に上記導体
パターン15の形成を繰り返す。
〔作 用〕
本発明では、絶縁基体1の表面に重層された有機絶縁層
12とレジスト膜14の導体パターンの部分のみを除去
して前記絶縁基体lを露出させ、その絶縁基体1を露出
面に上記有機絶縁層12と同一厚みの導体膜13を施し
て、前記レジスト膜14とその上面の導体[13を除去
することで導体パターン15を形成しているため、形成
される導体パターン15の表面は有機絶縁層l2の上面
と同一平面となり、無機絶縁層6を介して順次導体パタ
ーン15を形成すると、積層されるそれぞれの各層が平
坦となって実装時に導体パターン15の断線が発生しな
い多層プリント回路基板を形成することが可能となる。
〔実 施 例〕
以下図面に示した実施例に基づいて本発明を詳細に説明
する。
第2図は本実施例による多層プリント回路基板の製造方
法の工程順側断面図を示し、図中において、第3図と同
一部材には同一記号を付している。
(a)は、絶縁基体1の導体パターン形成面全体に約2
0μm厚みのポリイ短ド樹脂よりなる有機絶縁層l2を
施し、その上面に約10μmのレジスト膜14を形成し
た状態、 (b)は、スパッタリング等により前記レジスト膜14
の表面にクローム等の金属薄膜を施し、エッチングによ
り導体パターン形或部を除去してマスクl6を形成した
状態、 (c)は、上記マスク16より露出した部分の有機絶縁
層12とレジスト膜14を酸素プラズマ等で除去して絶
縁基体lの表面を露出させた状態、(d)は、前記絶縁
基体lの露出面とマスクl6の上面にスパッタリング等
で前記有機絶縁層12と同一厚さ.即ち約20amの導
体膜13を形成した状態、(e)は、上記マスクレジス
ト膜14を除去することによりマスク16と、当該マス
ク16の上面に施された導体膜13を除去して、絶縁基
体1に施した有機絶縁層12と同一平面上となる導体パ
ターン15を露出させることにより第1層を形成した状
態、(f)は、従来と同様に上記第1層の表面に例えば
0.5μmの酸化シリコンよりなる無機絶縁層6で覆っ
て、第1層の導体パターン15と接続させるビア孔を形
成し、電解銅めっき等により導電金属をビア孔に充填す
ることによりビア7を形或する。
そして無機絶縁層6の上面に対して前記(a)〜(e)
の工程順序により第2層の導体パターン15を形成させ
た状態、 の順序により多層プリント回路基板を形成している。
その結果、該レジスト膜14を除去してlマスク16と
当該マスクl6の上面に施された導体膜13を除くと、
導体パターン15の表面は有機絶縁層12の上面と同一
平面となるので形成される導体パターン14は有機絶縁
層12と同一平面状となるから、積層されたそれぞれの
各層が平坦となって実装時に導体パターン15に断線が
生じない多層プリント回路基板を形成することができる
〔発明の効果〕
以上の説明から明らかなように本発明によれば極めて簡
単な製造方法で、積層されたそれぞれの各層が平坦とな
って実装時に導体パターンの断線が発生しない等の利点
があり、著しい信頼性向上の効果が期待できる多層プリ
ント回路基板の製造方法を提供することができる。
【図面の簡単な説明】
第1図は本発明の原理を説明する側断面図、第2図は本
実施例による多層プリント回路基板の製造方法を示す工
程順側断面図、 第3回は従来の製造方法を示す工程順側断面図、第4図
は課題を示す側断面図である。 図において、 lは絶縁基体、 6は無機絶縁層、 7はビア、 12は有機絶縁層、 13は導体膜、 14はレジスト膜、 15は導体パターン、 16はマスク、 を示す。 第 1 図 の恕遵クバ去f示4】ネか東イ則輔図 第2図 工II:喉償1断面図 第3図

Claims (1)

    【特許請求の範囲】
  1.  絶縁基体(1)のパターン形成面に一定厚みの有機絶
    縁層(12)とレジスト膜(14)を重層して、当該レ
    ジスト膜(14)と該有機絶縁層(12)とを形成され
    る導体パターンの部分のみを除去して該絶縁基体(1)
    を露出させ、当該絶縁基体(1)の露出面と該レジスト
    膜(14)の上面に上記有機絶縁層(12)と同一厚み
    の導体膜(13)を施して、該レジスト膜(14)と当
    該レジスト膜(14)の上面の該導体膜(13)を除去
    することにより所定の導体パターン(15)を形成し、
    該導体パターン(15)および該有機絶縁層(12)の
    上面に無機絶縁層(6)を施した後に、上記導体パター
    ン(15)の形成を繰り返してなることを特徴とする多
    層プリント回路基板の製造方法。
JP81990A 1990-01-06 1990-01-06 多層プリント回路基板の製造方法 Pending JPH03205896A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP81990A JPH03205896A (ja) 1990-01-06 1990-01-06 多層プリント回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP81990A JPH03205896A (ja) 1990-01-06 1990-01-06 多層プリント回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH03205896A true JPH03205896A (ja) 1991-09-09

Family

ID=11484278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP81990A Pending JPH03205896A (ja) 1990-01-06 1990-01-06 多層プリント回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH03205896A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159649A (ja) * 2010-01-29 2011-08-18 Kyocera Corp 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159649A (ja) * 2010-01-29 2011-08-18 Kyocera Corp 配線基板

Similar Documents

Publication Publication Date Title
EP0457501B1 (en) Method of manufacturing a multilayer wiring board
US8633392B2 (en) Circuit board with high-density circuit patterns
EP0450381B1 (en) Multilayer interconnection structure
JPH04283992A (ja) プリント回路基板の製造方法
US4769309A (en) Printed circuit boards and method for manufacturing printed circuit boards
KR100720049B1 (ko) 다층 배선판 및 그 제조 방법
JPH0766552A (ja) 配線基板の製造方法
JPH05291744A (ja) 多層配線板の製造法および多層金属層付絶縁基板
US6150074A (en) Method of forming electrically conductive wiring pattern
JP2002190674A (ja) 多層フレキシブル配線板の製造方法
JPH04361559A (ja) 集積回路用パッケージ
JP3408590B2 (ja) 多層プリント基板の配線構造
JPH03205896A (ja) 多層プリント回路基板の製造方法
KR20060066971A (ko) 양면 연성회로기판 제조방법
US4847446A (en) Printed circuit boards and method for manufacturing printed circuit boards
JP2003142823A (ja) 両面可撓性回路基板の製造法
JPH10135640A (ja) プリント配線板の構造及びその製造方法
JPH06268377A (ja) 多層配線基板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPS62171194A (ja) マトリクス配線板
JP2875029B2 (ja) 多層薄膜基板の製造方法
JP2022138469A (ja) 多層配線基板及びその製造方法
JP2004179485A (ja) プリント配線板の製造方法及びプリント配線板
JPH06112653A (ja) 多層薄膜デバイスと薄膜の接続方法
JPH06244553A (ja) 薄膜多層配線基板の製造方法