JP2001111189A - 配線回路基板とその製造方法 - Google Patents
配線回路基板とその製造方法Info
- Publication number
- JP2001111189A JP2001111189A JP28927799A JP28927799A JP2001111189A JP 2001111189 A JP2001111189 A JP 2001111189A JP 28927799 A JP28927799 A JP 28927799A JP 28927799 A JP28927799 A JP 28927799A JP 2001111189 A JP2001111189 A JP 2001111189A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- circuit board
- layer
- printed circuit
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
ないようにし、製造過程における寸法の安定性を高める
ことにより上下導体回路間の接続の確実性を高め、上下
導体回路間接続手段のコスト低減を図る。 【解決手段】突起形成用銅層21上に別の金属から成る
エッチングバリア層22を介して導体回路形成用銅箔2
3を形成したものを用意し、突起形成用銅層21を、エ
ッチングバリア層22を侵さないエッチング液により選
択的にエッチングすることにより突起25を形成し、エ
ッチングバリア層22を突起25をマスクとして導体回
路を成す銅箔23を侵さないエッチング液で除去し、銅
箔23の突起形成側の面に層間絶縁膜27を形成して突
起25を導体回路に接続された層間接続手段とする。
Description
I等の電子デバイス接続用の配線回路基板、特に高密度
実装を実現できる配線回路基板と、その製造方法に関す
る。
(I)は高密度実装用配線回路基板に関する一つの従来
例を説明するためのもので、配線回路基板の製造方法を
工程順(A)〜(I)に示す断面図である。
の絶縁シートからなる絶縁ベース1を用意し、図9
(A)に示すように、該絶縁シート1に層間接続用の孔
2をドリルにより或いはレーザー加工により形成する。 (B)次に、図9(B)に示すように、上記孔2を導電
性ペースト(例えば銀或いは銅等を主材料とする。)3
により例えば印刷法で充填する。これにより、絶縁ベー
ス1は孔2、2、・・・が導電性ペースト3により充填
された半硬化状態のシートAになる。
うに、上記シートAの両面に例えば銅からなる金属箔
4、4を臨ませ、図9(D)に示すようにその金属箔
4、4を加圧プレスで積層する。これにより両面に金属
箔4、4が形成され、その間に絶縁シート1が存在し、
孔2、2、・・・にて導電性ペースト3、3、・・・に
より上記両面の金属箔4・4間が電気的に接続された積
層体が構成される。 (E)次に、上記金属箔4、4上に形成すべき導体回路
と同じパターンを有するレジスト膜5、5を形成する。
図9(E)はレジスト膜5、5形成後の状態を示す。
クとして上記金属箔4、4をエッチングすることにより
図9(F)に示すように導体回路6、6を形成する。こ
れにより両面に絶縁シート1により層間分離され、孔2
内の導電性ペースト3により層間接続された導体回路
6、6が形成された積層体Bが構成される。 (G)次に、図10(G)に示すように、上記積層体B
の両面に、孔2、2、・・・を有し、その孔2、2、・
・・が導電性ペースト3、3、・・・で充填された絶縁
シート1a、1aと金属箔4a、4aを重ね、その後、
加圧プレスでこれらを積層する。この積層により形成さ
れた積層体をCとする。
積層体Cの両面の金属箔4a、4a上にレジスト膜5、
5を選択的に形成する。 (I)次に、上記レジスト膜5、5をマスクとして金属
箔4a、4aを選択的にエッチングすることによりパタ
ーニングして、図10(I)に示すように配線膜6a、
6aを形成する。これにより、4層の導体回路6、6、
6a、6aを有する配線回路基板7が形成される。
回路基板に関する別の従来例を説明するためのもので、
配線回路基板の製造方法を工程順(A)〜(G)に示す
断面図である。 (A)例えば銅からなる金属箔(厚さ例えば18μm)
10を用意し、図11(A)に示すように、該金属箔1
0上に導電性の突起11、11、・・・を銅或いは銀等
の導電性ペーストのスクリーン印刷により形成する。突
起11、11、・・・の厚さは例えば50〜100μm
程度である。
上記金属箔10の突起11、11、・・・が形成された
面上に絶縁性の接着シート12を接着する。この接着シ
ート12として記突起11、11、・・・の厚さよりも
適宜薄いものを用いることより、上記突起11、11、
・・・の頂部が接着シート12の表面から突出するよう
にする。この金属箔10に突起11、11、・・・を形
成し、接着シート12をそれから突起11、11、・・
・の頂部が突出するように接着した積層体Aが出来上が
る。
ように、上記金属箔10と同様の金属箔13を上記接着
シート10の接着シート12表面上方に臨ませ、熱加圧
プレス法により、図10(D)に示すように、金属箔1
3を接着シート12及び突起11、11、・・・上に積
層する。Bはそれによりできた積層体である。 (E)次に、上記積層体Bの両面の金属箔10、13上
にパターニングした例えばレジスト膜を形成し、該レジ
スト膜をマスクとして上記金属箔10、13をエッチン
グすることにより導体回路14、15を形成する。図1
1(E)は導体回路形成後マスクとして用いたレジスト
膜を除去した状態を示す。
体Aと同じ方法でつくられた積層体aを二つ用意し、そ
の二つの積層体a、aを、図11(F)に示すように、
上記積層体Bの両面に臨ませる。 (G)次に、上記積層体Bをその両面側から積層体a、
aでサンドイッチ状に挟んで上述した熱加圧プレス法に
より加圧して積層し、図11(G)に示すような配線回
路基板16が出来上がる。
0に示した従来例には、第1に、絶縁シート1の孔2を
銀等の高価な金属を主材料とする導電性ペースト3で埋
めて層間接続に用いるので、コストアップに繋がるとい
う問題があった。特に、高密度化に伴い、孔2の配設密
度が増えるので、無視できないコストアップが生じる。
第2に、孔2を導電性ペースト3で埋める際に、孔2以
外の部分にも導電性材料が微量ながら付着し、絶縁抵抗
が低下するという問題があった。
を形成した後加圧積層するときに、加わる圧力によりシ
ート1が横方向に伸延され、孔2、2、・・・の位置ず
れが生じ、補正するための孔明けをしても補正しきれな
い場合が生じるという問題があった。斯かる孔2の位置
ずれは層間接続不良の原因になり看過できない重大な問
題となり、特に高密度実装の配線回路基板の場合には致
命的となる。第4に、銅等からなる金属箔4、4と導電
性ペースト3との接合の信頼性が不充分であるという問
題があった。即ち、孔2を埋めた導電性ペースト3は半
硬化状になるように溶剤分を除去するが、半硬化後の導
電ペーストは溶剤分の除去等により収縮し、体積が小さ
くなり、導電ペースト3の上下両面が凹状になることが
多い。その結果、金属箔4、4との間に接合不良が生じ
やすく、歩留まり、信頼性が低くなると言う問題がった
のである。
た。第1に、突起11は高価な材料である導電性ペース
トで形成するので、コストアップになるという問題があ
った。第2に、突起11の導電性ペーストによる形成に
は、スクリーン印刷法を用いる結果、導電性ペーストを
厚くすることに限界があり、その結果、突起11の形成
にスクリーン印刷を複数回繰り返すことが必要になる場
合が多い。そして、そのように印刷回数が多くなると、
位置ずれによる突起11の形状の変形が生じ易くなり、
延いては後における金属箔4との接続の信頼度が低くな
ると言う問題があるし、スクリーン印刷するときの位置
合わせ作業が非常に難しく、面倒で、熟練を要すると
か、位置合わせ時間が長くなるという問題が生じる。こ
のような傾向は、突起11の径が小さくなる程顕著であ
る。因みに、直径が0.3mmの突起の場合、2回印刷
が必要であり、直径0.2mmの突起の場合、4回印刷
する必要がある。これはかなり面倒であり、高密度配線
回路基板への対応に課題を残している。
ばらつきが生じやすいと言う問題があった。即ち、スク
リーン印刷には、形成される膜の厚さを均一にすること
が難しいので、当然にスクリーン印刷により形成した突
起11、11、・・・の高さにはばらつきが生じやす
く、その結果、その厚さのばらつきにより、金属箔13
と突起11、11、・・・との接続が不良になるおそれ
が生じ、歩留まり、信頼性が低くなるという問題があっ
たのである。第4に、製造過程において配線回路基板の
ベースとなる金属箔10が例えば18μmと薄く、上記
スクリーン印刷の際に、金属箔13側にしわ、変形、折
れ曲がり等が生じないように充分な注意が必要であり、
僅かなミスによる歩留まり低下を起こす可能性を有す
る。これは当然のことながら、コストアップの原因とな
り、看過できない問題となる。かといって、その金属箔
10を厚くしてベースの剛性を強くしようとすると、導
体回路のファインパターン化を妨げることになるという
問題に直面する。
されたものであり、製造過程において曲がり、折れ、変
形等が生じないようにし、製造過程における寸法の安定
性を高めることにより上下導体回路間の接続の確実性を
高め、上下導体回路間接続手段のコスト低減を図ること
を目的とする。
は、導体回路となる導体回路形成用金属層上に、該金属
層とは別の金属から成るエッチングバリア層を介して金
属から成る突起が、選択的に形成され、上記導体回路の
上記突起が形成された側の面に層間絶縁層が形成され、
上記突起が上記絶縁層を貫通して上記導体回路となる金
属層と他との層間接続手段を成していることを特徴とす
る。
の配線回路基板において、上記突起の表面に表面処理剤
として導電性ペースト材料がコーティングされたことを
特徴とする。
起形成用の金属層上にそれとは別の金属から成るエッチ
ングバリア層を形成し、該エッチングバリア層上に導体
回路となる金属層を形成したものを用意する工程と、上
記突起形成用の金属層を、上記エッチングバリア層を侵
さないエッチング液により選択的にエッチングすること
により突起を形成する工程と、上記エッチングバリア層
のみを上記突起をマスクとして上記導体回路を成す金属
層を侵さないエッチング液で除去する工程と、上記導体
回路を成す金属層の上記突起形成側の面に層間絶縁用の
絶縁層を形成して該突起を上記導体回路に接続された層
間接続手段とする工程と、を有することを特徴とする。
起形成用の金属層上にそれとは別の金属から成るエッチ
ングバリア層を形成し、該エッチングバリア層上に導体
回路となる金属層を形成したものを用意し、上記突起形
成用の金属層を、上記エッチングバリア層を侵さないエ
ッチング液により選択的にエッチングすることにより突
起を形成し、上記導体回路を成す金属層の上記突起形成
側の面に層間絶縁用の絶縁層を形成して該突起を上記導
体回路に接続された層間接続手段とし、そして、上記導
体回路となる上記エッチングバリア層上の金属層を該エ
ッチングバリア層と共にエッチングマスク層をマスクと
する選択エッチングにより除去することによって導体回
路を形成することを特徴とする。
求項3又は4記載の配線回路基板の製造方法において、
上記ベースメタルからなる層を選択的にエッチングして
上記突起を形成する際に、エッチングマスクとして例え
ば半田メッキ、銀メッキ、金メッキ或いはパラジウムメ
ッキ等により形成した金属層を用い、上記突起の形成後
においても上記エッチングマスクとして用いた金属層を
残存させてその金属層で突起表面を全面的に覆う状態に
することを特徴とする。
求項1の配線回路基板の上記突起及び上記層間絶縁膜が
形成された側の面に、上記導体回路とは別の導体回路形
成用の金属箔を積層して加圧することにより一体化し、
その後、導体回路形成用の金属層及び金属箔を選択的に
エッチングすることにより両面に導体回路を形成するこ
とを特徴とする。
求項6の配線回路基板の製造方法により製造された配線
回路基板の両面に、請求項1の配線回路基板を、この配
線回路基板の突起及び層間絶縁膜の形成された側が内側
を向くようにサンドイッチ状に重ねて積層して加圧する
ことにより一体化し、その一体化をされたものの両面に
位置する2個の金属層を選択的にエッチングすることに
より両面に導体回路を形成することを特徴とする。
回路基板の製造方法は、一層又は多層の導体回路の一方
の主面に開口を有した絶縁層を介してベースメタルから
なり、上記開口を通じて上記導体回路と電気的に接続さ
れた突起を有し、上記絶縁層の該突起が形成された側に
層間絶縁膜を形成した2個の配線回路基板を、突起及び
層間絶縁膜が形成された側が内側を向くように直接に又
は配線回路基板を介して積層して加圧することにより一
体化してなる、或いは一体化する。
配線回路基板の両面にLSIチップ若しくはパッケージ
を搭載してなることを特徴とする。
って詳細に説明する。図1(A)〜(G)及び図2
(H)〜(K)は本発明配線回路基板の製造方法の第1
の実施の形態を工程順に示す断面図である。 (A)図1(A)に示すように、ベース材20を用意す
る。該ベース材20は厚さ例えば100μmの突起形成
用の銅層(突起形成用金属層)21の一方の主面に例え
ばニッケルからなるエッチングバリア層(厚さ例えば2
μm)22を例えばメッキにより形成し、該エッチング
バリア層22の表面に導体回路形成用銅箔(導体回路形
成用金属箔、厚さ例えば18μm)23を形成してな
る。
記突起形成用の銅層21の表面にレジスト膜24を選択
的に形成する。このレジスト膜24は突起を形成すべき
部分を覆うように形成する。 (C)次に、上記レジスト膜24をマスクとして上記銅
層21をエッチングすることにより、突起25、25、
・・・を形成する。このエッチングはウェットエッチン
グにより行うこととし、使用するエッチング液はニッケ
ルからなるところの上記エッチングバリア層22を侵し
得ないが、銅層21を侵食できるエッチング液を用い
る。
チングマスクとして用いたレジスト膜24を除去する。
図1(D)はエッチングマスク除去後の状態を示す。 (E)次に、図1(E)に示すように、上記エッチング
バリア層22を、上記突起25、25、・・・をマスク
としてエッチングする。このエッチングには、突起2
5、25、・・・を成す金属(本実施の形態では銅)を
侵さないが、エッチングバリア層22を成す金属(本実
施の形態ではニッケル)を侵すエッチング液(ニッケル
剥離液)を使用する。
要に応じ上記各突起25、25、・・・の頂部(上部)
に薄く導電性ペースト26を塗布し、硬化させる。この
工程は不可欠ではない。但し、この工程により、突起2
5、25、・・・と後で形成される銅箔との接続の信頼
度を非常に高めることができる。
1の上記突起25、25、・・・が形成された側の面に
熱ローラで圧着することにより、図1(G)に示すよう
に、該接着剤シートからなる層間絶縁層27を形成す
る。この場合、突起25、25、・・・の上部が突出す
るように接着剤シートとしてその突起25、25、・・
・の高さ(導電性ペースト26を塗布した場合はそのペ
ースト26をも含めた高さ)よりも適宜薄いものを用い
る。さもないと、突起25、25、・・・による層間接
続を確実に行うことができないからである。この工程に
より、銅箔23上に層間絶縁層27が形成され、更に、
上記銅箔23とエッチングバリア層22、22、・・・
を介して接続された突起25、25、・・・が上記層間
絶縁層27を貫通してその表面から突出した積層体28
が構成される。
うに、上記積層体28の、層間絶縁層27が形成され、
突起25、25、・・・の頂部が突出する側に、例えば
厚さ18μm程度の銅箔(導体形成用の金属層)29を
臨ませ、図2(I)に示すように、積層プレスにて熱圧
着することにより積層する。この工程により、層間絶縁
層27の両主面に形成された金属層23、29を上記突
起25、25・・・により層間接続した積層体30が構
成される。
うに、上記金属層23、29の表面にエッチングマスク
となるレジスト膜24、24を形成し、その後、該レジ
スト膜24、24をマスクとして上記金属層23、29
をエッチングすることにより導体回路31、32を形成
する。これにより、両面の導体回路31、32が突起2
5、25、・・・により層間接続された、図1(K)に
示すような配線回路基板33が出来上がる。この配線回
路基板33が本発明配線回路基板の第1の実施の形態で
ある。
起25を構成し得る厚い(例えば50〜200μm)突
起形成用金属層である銅層21を少なくとも含むベース
材20をベースとして加工を始めるので、変形等の不具
合が生じにくく、且つ、寸法の安定性が高いという利点
がある。そして、寸法の安定性があるが故に、突起形成
後における突起の位置ずれが生じないため、例えば図
9、図10に示す従来例における孔2内の導電性ペース
ト3(謂わばスルーホール)が位置ずれして上下導体回
路5・5間のとるべき接続がとれないという類の問題は
生じない。従って、微小径の突起25を高密度に配設
し、且つ導体回路間の層間接続を確実にとる超高密度配
線回路基板33を得ることができる。
21により形成するので、その形成に要する材料費は安
くて済み、従って、突起25の配設密度を高め、配設数
を増やしても、従来におけるように銀等貴金属を主材料
とする高価な導電性ペーストを使用するため配線回路基
板が高価になることはなく、配線回路基板の低価格化に
大きく寄与する。
チングにより形成するので、突起25の高さは銅層21
の厚さにより決まり、この銅層21の厚さは極めて均一
性が高いので、突起25の高さを均一にできる。従っ
て、図11に示す従来例におけるような、導電性ペース
トにより印刷により突起11を形成するために突起11
の高さが不均一になって上下導体回路間の接続が不完全
になる虞があるとか、図9、図10に示す従来例におけ
るような導電性ペースト3の硬化過程での溶剤成分の揮
散により上部が凹部になり、上下導体回路間の接続が不
完全になる虞があると言う問題は生じない。従って、突
起25の微細化、高密度化が進んでも上下導体回路間の
確実な接続が期待でき、歩留まり、信頼性の向上を図る
ことができる。
の製造方法の第2の実施の形態を工程順に示すものであ
る。 (A)図1(A)〜(D)に示すと同じ方法で、突起2
5を形成した状態にする。図3(A)はその突起25が
形成された状態を示す。
要に応じ上記各突起25、25、・・・の頂部(上部)
に薄く導電性ペースト26を塗布し、硬化させる。この
工程は不可欠ではない。但し、この工程により、突起2
5、25、・・・と後で形成される銅箔との接続の信頼
度を非常に高めることができる。尚、本実施の形態にお
いては、突起25、25、・・・をマスクとしてエッチ
ングバリア層22を除去することはしない。このエッチ
ングバリア層22は、後の説明で明らかになるが、金属
層23を選択的にエッチングすることによりパターニン
グして導体回路を形成するときに金属層23と共に同時
にエッチングすることにより不要部分の除去が為され
る。これが図1、図2に示す第1の実施の形態との大き
な相違である。。
間絶縁膜27を形成する。28はこの形成工程終了後に
おける積層体である。 (D)次に、図3(D)に示すように、その積層体28
に銅箔(導体形成用の金属層)29を積層プレスにて熱
圧着で積層することにより、層間絶縁層27の両主面に
形成された金属層23、29を上記突起25、25・・
・により層間接続した積層体30が構成される。
記金属層23、29の表面にエッチングマスクとなるレ
ジスト膜24、24を形成し、その後、該レジスト膜2
4、24をマスクとして上記金属層23、29をエッチ
ングすることにより導体回路31、32を形成するが、
更に、そのエッチングにより金属層23と接するところ
のニッケルからなるエッチングバリア層22をも同時に
エッチングする。これにより、両面の導体回路31、3
2が突起25、25、・・・により層間接続された配線
回路基板33が出来上がる。
エッチングマスクとして用いたレジスト膜24、24を
除去する。その除去後における配線回路基板33が本発
明配線回路基板の第2の実施の形態である。尚、この導
体回路31、32を形成するところのレジスト膜24、
24をマスクとするエッチングは当然のことながら、ニ
ッケル系金属も銅系金属もエッチングできるエッチング
液を使用して行う。すると、ニッケルからなるエッチン
グバリア層22を金属層23と共に同じレジスト膜24
をマスクとする1回の選択的エッチングにより選択的に
除去するので、突起25形成後これをマスクとしてエッ
チングバリア層22を選択的に除去する必要がなく、従
って、工程数の低減を図ることができるという利点があ
る。
1、図2に示した第1の実施の形態によると同様の利点
を得ることができるのみならず、エッチングバリア層2
2を金属層23と共に同じレジスト膜24をマスクとす
る1回の選択的エッチングにより選択的に除去できるの
で、第1の実施の形態よりも工程数の低減を図ることが
できるという利点もある。
の製造方法の第3の実施の形態を工程順に示すものであ
る。本実施の形態は、第1の実施の形態により製造され
た配線回路基板33の両面に、第1の実施の形態におけ
る工程(A)から工程(G)迄の工程でつくられた積層
体28、28を積層し、該各積層体28、28の金属層
23、23を選択的エッチングによりパターニングして
導体回路を形成し、4層の導体回路を得るものである。
配線回路基板33の両面に上記積層体28、28を突起
25及び層間絶縁層27が形成された面が配線回路基板
33側を向くように対向させ位置決めして臨ませる。そ
して、積層プレスにより熱圧着により積層一体化する。 (B)次に、図4(B)に示すように、上記積層体2
8、28の金属層23、23上にレジスト膜24、24
を選択的に形成する。
として上記金属層23、23をエッチングすることによ
り導体回路35、35を形成する。これにより配線回路
基板36が出来上がる。この配線回路基板36が本発明
配線回路基板の第2の実施の形態である。この実施の形
態によれば、導体回路を4層有する配線回路基板36を
得ることができ、より一層の高密度化を図ることができ
る。
(I)は本発明配線回路基板の製造方法の第4の実施の
形態を工程順に示す断面図である。 (A)図1(A)に示すベース材と同じベース材20を
用意し、その後、後で突起(25、25、・・・)とな
る、銅層21の表面に、レジスト膜24を塗布し、その
露光、現像により図5(A)に示すようにパターニング
する。具体的には、各突起(25、25、・・・)とな
る部分のみが開口し、突起(25、25、・・・)を形
成しない部分を覆うようにレジスト膜24をパターニン
グする。
記レジスト膜24をマスクとして電解メッキ法で半田メ
ッキ層(厚さ例えば20μm)37、37、・・・を形
成する。半田メッキ層は例えば錫Sn/鉛Pb或いは錫
Sn/銀Ag/銅Cu等からなる。尚、金Au或いはパ
ラジウムPdのメッキ層を形成する場合もある。 (C)次に、図5(C)に示すように、上記レジスト膜
24を剥離する。
記半田メッキ層37、37、・・・をマスクとして上記
銅からなる金属層21を選択的にエッチングすることに
より突起25、25、・・・を形成する。 (E)次に、図5(E)に示すように、ニッケルからな
るエッチングバリア層22を剥離する。
5(F)に示すように、上記半田メッキ層37、37、
・・・で突起25、25、・・・の表面を覆うような状
態にする。 (G)次に、接着剤シートを、上記突起25、25、・
・・が形成された側の面に熱ローラで圧着することによ
り、図5(G)に示すように、該接着剤シートからなる
層間絶縁層27を形成する。この場合、突起25、2
5、・・・の上部が突出するように接着剤シートとして
その突起25、25、・・・の半田メッキ層36をも含
めた高さよりも適宜薄いものを用いる。さもないと、突
起25、25、・・・の頂部が層間絶縁層27の表面か
ら突出せず、上下導体回路間を確実に接続することがで
きないからである。この工程でできた積層体を28aと
する。
上記積層体28の、層間絶縁層27が形成され、突起2
5、25、・・・の頂部が突出する側に、例えば厚さ1
8μm程度の導体回路形成用の金属層を成す銅箔29を
臨ませる。 (I)その後、積層プレスにて熱圧着することにより積
層し、上記銅箔29及び上記金属層23上にレジスト膜
を選択的に形成し、該レジスト膜をマスクとして上記銅
箔29及び金属層23をエッチングすることにより導体
回路31、32を形成する。これにより配線回路基板3
3aができる。この配線回路基板33aが本発明配線回
路基板の第3の実施の形態である。
の形態とは、銅層21を選択的エッチングして突起2
5、25、・・・を形成する際にエッチングマスクとし
てレジスト膜24に代えて半田メッキ層36を用い、そ
の後、その半田メッキ層36を除去することなく残存さ
せ、絶縁シートからなる層間絶縁層27を形成する前
に、半田リフローにより突起25、25、・・・をその
半田メッキ層36で覆う状態にするという点で相違す
る。従って、本実施の形態によれば、図1、図2に示し
た実施の形態のように各突起25、25、・・・上部に
導電性ペースト26を塗布すると言うことが必要ではな
くなる。その点でのみ、本実施の形態は図1、図2の実
施の形態と異なり、外には相違点はない。
(K)は本発明配線回路基板の製造方法の第5の実施の
形態を工程順に示す断面図である。 (A)先ず、銅からなり突起形成用の金属層を成すベー
スメタル(厚さ例えば50〜150μm)21aを用意
し、図7(A)に示すように、その一方の表面に感光性
樹脂膜40を塗布する。
記感光性樹脂膜40を開口41、41、・・・を有する
ように形成する。この開口41、41、・・・は後で突
起(25、25、・・・)を形成する位置と対応すると
ころに形成する。 (C)次に、図7(C)に示すように、ベースメタル2
1aの上記感光性樹脂膜40が形成された側に例えば銅
からなる配線膜42を形成する。尚、この配線膜42は
例えば次のようにして形成することができる。
を無電解メッキにより形成し、その表面に、形成すべき
配線膜42に対してネガのパターンのレジスト膜を形成
し、このレジスト膜をマスクとして例えば銅を電解メッ
キすることにより配線膜42を形成し、その後、その配
線膜42をマスクとして上記無電解メッキによるNi−
Pからなる導電層を除去することにより配線膜42間の
ショート状態をなくす。
記配線膜42が形成された側の表面を感光性樹脂膜43
を塗布し、その後、該感光性樹脂膜43を露光、現像す
ることにより、端子形成用の開口44、44、・・・を
形成する。図7(D)は該開口44、44、・・・形成
後の状態を示す。 (E)次に、図7(E)に示すように、例えば電解メッ
キにより上記開口44、44、・・・に突起状のマイク
ロボール45、45、・・・を形成する。
同じ方法で、図7(F)に示すように、突起25、2
5、・・・を形成する。 (G)次に、図1、図2に示した実施の形態と同じ方法
で、図7(E)に示すように、上記各突起25、25、
・・・上面に導電性ペースト26、26、・・・を塗布
する。
態と同じ方法で、図7(H)に示すように、接着剤シー
トからなる層間絶縁膜27を形成する。この形成を終え
たものを便宜上基板46とする。 (I)次に、本実施の形態の工程(H)迄進んだ状態の
上記基板46を2個46、46と、図1、図2に示した
実施の形態の配線回路基板33を1個を用意し、図8
(I)に示すように、配線回路基板33の両面側に上記
基板46、46を上記突起25及び層間絶縁膜27が形
成された側を向く向きで臨ませ、位置決めする。
れをサンドイッチ状に挟む基板46、46を加圧接着す
ることにより、図8(J)に示すように配線回路基板4
7を得る。この配線回路基板47が本発明配線回路基板
の第4の実施の形態である。 (K)その後、図8(K)に示すように、上記配線回路
基板47の両面にLSIチップ48、48、・・・を搭
載する。この場合、上記マイクロボール45、45、・
・・が上記積層体47の導体回路と、LSIチップ4
8、48、・・・とを接続する接続手段として機能す
る。
めて高い集積密度でLSIチップ48、48、・・・を
実装することができる。尚、図8、図9に示す実施の形
態には種々の変形例があり得る。先ず、配線回路基板4
6、46として、反突起形成側にする導体回路の層数が
1層のものが用いられていたが、必ずしもその層数は1
層である必要はなく、2層或いはそれ以上の層数であっ
ても良い。層数の増加は、例えば感光性絶縁樹脂の選択
的形成、無電解メッキによる薄い導体層の形成、形成し
ようとするパターンに対してネガのパターンを有するレ
ジスト膜の形成、上記導体層を下地とし該レジスト膜を
マスクとする電解メッキによる例えば銅等からなる導体
回路の形成、該導体回路をマスクとする上記導体膜の除
去の一連の工程を行うことにより容易に為し得る。
基板33を介して積層して一体化して配線回路基板46
を得るようにしていたが、必ずしもそのようにすること
は不可欠ではなく、例えば配線回路基板46・46同士
を直接積層し一体化するようにしても良いし、逆に配線
回路基板46・46間に介在させる配線回路基板の数を
一個ではなく、複数個にするというようにすることもで
き得る。また、配線回路基板に搭載するものは必ずしも
ベアのLSIチップ48であることは必要ではなく、パ
ッケージに収納されたLSIであっても良い。このよう
に、本発明は種々の態様で実施でき、色々のバリエーシ
ョンがあり得る。
回路からなる金属層上に、該金属層とは別の金属から成
るエッチングバリア層を介して金属から成る突起が、選
択的に形成されており、上記エッチングバリア層により
導体回路となる上記金属層の侵食を防止しつつ金属層の
選択的エッチングにより上記突起を形成できる。従っ
て、ベース材として少なくとも突起の高さ或いはそれ以
上の厚さを有するものを使用して配線回路基板を得るこ
とができる。依って、製造過程でベース材が折れ曲がっ
たり、変形したりする虞が少なくなる。また、寸法が製
造過程で変動するおそれがなく、突起の位置が横方向に
ずれるおそれがないので、突起を微細に形成し、配設密
度を高めても突起の位置ずれに起因して上下導体回路間
の層間接続不良が生じるおそれがなく、歩留まり、信頼
度が高くなる。
でき、金属層を例えば銅等比較的低価格材料で形成する
ことができるので、従来の孔を埋める或いは印刷により
形成された導電性ペーストを上下導体回路間接続手段と
して用いた場合よりも配線回路基板の低価格化を図るこ
とができる。また、上述したように、突起を金属層の選
択的エッチングにより形成するので、高さを均一にで
き、高さの不均一による上下導体回路間接続不良の発生
するおそれがない。
起の表面に表面処理剤として導電性ペースト材料がコー
ティングしたので、突起と導体回路の接合性をその導電
性ペーストにより高めることができる。
ば、突起形成用の金属層上にエッチングバリア層を形成
し、該エッチングバリア層上に導体回路となる金属層を
形成したものを用意し、上記突起形成用の金属層を、上
記エッチングバリア層を侵さないエッチング液により選
択的にエッチングすることにより突起を形成し、上記エ
ッチングバリア層のみを上記突起をマスクとして上記導
体回路を成す金属層を侵さないエッチング液で除去し、
上記導体回路を成す金属層の上記突起形成側の面に層間
絶縁用の絶縁層を形成して該突起を上記導体回路に接続
された層間接続手段とするので、請求項1の配線回路基
板を得ることができ、請求項1の配線回路基板について
述べたと同様の効果を奏する。
ば、請求項3の配線回路基板の製造方法における突起を
マスクとするエッチングバリア層の選択的エッチングを
行わないで、導体回路を成す金属層の選択的エッチング
の際にその金属層と共に上記エッチングバリア層をもエ
ッチングすることととするので、エッチングバリア層の
不要部分を除去するためだけの工程をなくすことができ
る。従って、製造工程の低減を図ることができる。
ば、請求項3又は4記載の配線回路基板の製造方法にお
いて、上記ベースメタルからなる層を選択的にエッチン
グして上記突起を形成する際に、エッチングマスクとし
て金属層を用い、上記突起の形成後においても上記エッ
チングマスクとして用いた金属層を残存させてその金属
層で突起表面を全面的に覆う状態にするので、各突起上
部に導電性ペーストを塗布する面倒な作業をしなくて
も、エッチングマスクとして用いた金属層を該各突起と
導体回路との間の接続性を高める手段として用いること
ができる。
ば、請求項1の配線回路基板と金属箔を積層し、該配線
回路基板の金属層と該金属箔を共に選択的にエッチング
することにより、層間絶縁膜により層間絶縁された導体
回路を両面に有し、その導体回路間を層間絶縁膜を貫通
する突起で電気的に接続した配線回路基板を得ることが
できる。
ば、請求項6の配線回路基板の製造方法により製造され
た配線回路基板の両面に、請求項1の配線回路基板を積
層し、加圧して一体化し、その上で一体化されたものの
両面に存在する金属層を選択的にエッチングすることに
より両面に導体回路を形成するので、4層の導体回路を
有する配線回路基板を得ることができる。
回路基板の製造方法によれば、一層又は多層の導体回路
の一方の主面に開口を有した絶縁層を介してベースメタ
ルからなり、上記開口を通じて上記導体回路と電気的に
接続された突起を有し、上記絶縁層の該突起が形成され
た側に層間絶縁膜を形成した2個の配線回路基板を、突
起及び層間絶縁膜が形成された側が内側を向くように直
接に又は配線回路基板を介して積層加圧されて一体化す
るので、配線回路基板の導体回路の層数を極めて多くす
ることができ、実装密度を高めることができる。
項8の配線回路基板の両面にLSIチップ若しくはパッ
ケージを搭載したので、LSIチップ若しくはパッケー
ジを高密度に実装した配線回路基板を得ることができ
る。
法の第1の実施の形態の工程(A)〜(G)を順に示す
断面図である。
(H)〜(K)を順に示す断面図である。
法の第2の実施の形態を工程順に示す断面図である。
法の第3の実施の形態を工程順に示す断面図である。
法の第4の実施の形態の工程(A)〜(G)を順に示す
断面図である。
(H)〜(I)を順に示す断面図である。
法の第6の実施の形態の工程(A)〜(H)を順に示す
断面図である。
法の第6の実施の形態の工程(I)〜(K)を順に示す
断面図である。
関する一つの従来例を説明するためのもので、配線回路
基板の製造方法の工程(A)〜(F)を順に示す断面図
である。
(G)〜(I)を順に示す断面図である。
に関する別の従来例を説明するためのもので、配線回路
基板の製造方法を工程順(A)〜(G)に示す断面図で
ある。
属層(銅層)、22・・・エッチングバリア層、23・
・・導体回路形成用金属層(銅箔)、25・・・突起、
26・・・導電性ペースト、27・・・層間絶縁膜、2
8・・・積層体、29・・・導体回路形成用金属層(銅
箔)、30・・・積層体、31、32・・・導体回路、
33、33a・・・配線回路基板、35・・・導体回
路、36・・・配線回路基板、37・・・突起形成用マ
スク兼突起被覆半田メッキ膜、40・・・絶縁膜、41
・・・開口、42・・・導体回路、43・・・絶縁膜、
44・・・開口、45・・・突起状端子、46、47・
・・配線回路基板、48・・・LSIチップ。
Claims (10)
- 【請求項1】 導体回路となる金属層上に、該金属層と
は別の金属から成るエッチングバリア層を介して金属か
ら成る突起が、選択的に形成され、 上記導体回路の上記突起が形成された側の面に層間絶縁
層が形成され、 上記突起が上記絶縁層を貫通して上記導体回路となる金
属層と他との層間接続手段を成していることを特徴とす
る配線回路基板。 - 【請求項2】 上記突起の表面に表面処理剤として導電
性ペースト材料がコーティングされたことを特徴とする
請求項1記載の配線回路基板。 - 【請求項3】 突起形成用の金属層上にそれとは別の金
属から成るエッチングバリア層を形成し、該エッチング
バリア層上に導体回路となる金属層を形成したものを用
意する工程と、 上記突起形成用の金属層を、上記エッチングバリア層を
侵さないエッチング液により選択的にエッチングするこ
とにより突起を形成する工程と、 上記エッチングバリア層のみを上記突起をマスクとして
上記導体回路を成す金属層を侵さないエッチング液で除
去する工程と、 上記導体回路を成す金属層の上記突起形成側の面に層間
絶縁用の絶縁層を形成して該突起を上記導体回路に接続
された層間接続手段とする工程と、 を有することを特徴とする配線回路基板の製造方法。 - 【請求項4】 突起形成用の金属層上にそれとは別の金
属から成るエッチングバリア層を形成し、該エッチング
バリア層上に導体回路となる金属層を形成したものを用
意する工程と、 上記突起形成用の金属層を、上記エッチングバリア層を
侵さないエッチング液により選択的にエッチングするこ
とにより突起を形成する工程と、 上記導体回路を成す金属層の上記突起形成側の面に層間
絶縁用の絶縁層を形成して該突起を上記導体回路に接続
された層間接続手段とする工程と、 上記導体回路となる上記エッチングバリア層上の金属層
を該エッチングバリア層と共にエッチングマスク層をマ
スクとする選択エッチングにより除去することによって
導体回路を形成する工程と、 を有することを特徴とする配線回路基板の製造方法。 - 【請求項5】 上記突起形成用の金属層を選択的にエッ
チングして上記突起を形成する際に、エッチングマスク
として金属層を用い、 上記突起の形成後においても上記エッチングマスクとし
て用いた金属層を残存させてその金属層で突起表面を全
面的に覆う状態にする ことを特徴とする請求項3又は4記載の配線回路基板の
製造方法。 - 【請求項6】 請求項1記載の配線回路基板の上記突起
及び上記層間絶縁膜が形成された側の面に、上記導体回
路とは別の導体回路を形成する導体回路形成用の金属箔
を積層して加圧することにより一体化し、 その後、上記導体回路形成用の金属層及び導体回路形成
用の金属箔を選択的にエッチングすることにより両面に
導体回路を形成することを特徴とする配線回路基板の製
造方法。 - 【請求項7】 請求項6の配線回路基板の製造方法によ
り製造された第1の配線回路基板と、導体回路形成用金
属層上に、該金属層とは別の金属から成るエッチングバ
リア層を介して金属から成る突起が、選択的に形成さ
れ、上記導体回路の上記突起が形成された側の面に層間
絶縁層が形成され、上記突起が上記絶縁層を貫通して上
記導体回路となる金属層と他との層間接続手段を成して
いる2個の第2の配線回路基板を用意し、 上記第1の配線回路基板の両面に、上記2個の第2の配
線回路基板を、この配線回路基板の突起及び層間絶縁膜
の形成された側の面が内側を向くようにサンドイッチ状
に重ねて積層して加圧することにより一体化し、 上記一体化されたものの両面に位置する2つの導体回路
形成用金属層を選択的にエッチングすることにより両面
に導体回路を形成することを特徴とする配線回路基板の
製造方法。 - 【請求項8】 一層又は多層の導体回路の一方の主面に
開口を有した絶縁層を介して導体形成用金属層からなり
上記開口を通じて上記導体回路と電気的に接続された突
起を形成し上記絶縁層の該突起が形成された側に層間絶
縁膜を形成した2個の配線回路基板を、突起及び層間絶
縁膜が形成された側が内側を向くように直接に又は配線
回路基板を介して積層加圧されて一体化されたことを特
徴とする配線回路基板。 - 【請求項9】 一層又は多層の導体回路の一方の主面に
開口を有した絶縁層を介して導体回路形成用金属層から
なり上記開口を通じて上記導体回路と電気的に接続され
た突起を形成し上記絶縁層の該突起が形成された側に層
間絶縁膜を形成した2個の配線回路基板を用意し、 上記2個の配線回路基板を上記突起及び層間絶縁膜が形
成された側が内側を向くようにして直接に又は別の配線
回路基板を介して積層加圧して一体化することを特徴と
する配線回路基板の製造方法 - 【請求項10】 請求項8に記載された配線回路基板の
両面にLSIチップ若しくはパッケージを搭載されてな
ることを特徴とする配線回路基板。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28927799A JP2001111189A (ja) | 1999-10-12 | 1999-10-12 | 配線回路基板とその製造方法 |
TW089121086A TW512467B (en) | 1999-10-12 | 2000-10-09 | Wiring circuit substrate and manufacturing method therefor |
EP00121369A EP1093329A3 (en) | 1999-10-12 | 2000-10-11 | Wiring circuit substrate and manufacturing method therefor |
EP10011153.3A EP2306797B1 (en) | 1999-10-12 | 2000-10-11 | Wiring circuit substrate |
EP10011151.7A EP2288244B1 (en) | 1999-10-12 | 2000-10-11 | Wiring circuit substrate |
EP10011152.5A EP2278865B1 (en) | 1999-10-12 | 2000-10-11 | Wiring circuit substrate |
US09/685,799 US6528874B1 (en) | 1999-10-12 | 2000-10-11 | Wiring circuit substrate and manufacturing method thereof |
KR10-2000-0059718A KR100495957B1 (ko) | 1999-10-12 | 2000-10-11 | 배선회로기판 및 그 제조방법 |
CNB001296817A CN100377625C (zh) | 1999-10-12 | 2000-10-12 | 布线电路衬底及其制造方法 |
US10/139,237 US6828221B2 (en) | 1999-10-12 | 2002-05-07 | Manufacturing method for wiring circuit substrates |
US10/287,633 US6646337B2 (en) | 1999-10-12 | 2002-11-05 | Wiring circuit substrate and manufacturing method therefor |
US10/823,611 US7096578B2 (en) | 1999-10-12 | 2004-04-14 | Manufacturing method for wiring circuit substrate |
US11/487,747 US7546681B2 (en) | 1999-10-12 | 2006-07-17 | Manufacturing method for wiring circuit substrate |
US11/784,810 US7721422B2 (en) | 1999-10-12 | 2007-04-10 | Methods of making microelectronic assemblies |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28927799A JP2001111189A (ja) | 1999-10-12 | 1999-10-12 | 配線回路基板とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001111189A true JP2001111189A (ja) | 2001-04-20 |
Family
ID=17741097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28927799A Pending JP2001111189A (ja) | 1999-10-12 | 1999-10-12 | 配線回路基板とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001111189A (ja) |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324975A (ja) * | 2001-04-25 | 2002-11-08 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
JP2002368368A (ja) * | 2001-06-04 | 2002-12-20 | Hitachi Chem Co Ltd | 接続基板とその接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ並びに接続基板の製造方法とその方法を用いた多層配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法 |
KR100424712B1 (ko) * | 2001-09-03 | 2004-03-27 | 컴펙 매뉴팩춰링 컴퍼니 리미티드 | 기판 상에 고집적 및 초-미세 폭 라인들을 형성하는 방법 |
JP2004247668A (ja) * | 2003-02-17 | 2004-09-02 | Hitachi Chem Co Ltd | 積層用中間配線部材、配線板及びそれらの製造方法 |
WO2004100630A1 (ja) * | 2003-05-12 | 2004-11-18 | North Corporation | フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法 |
JP2005045191A (ja) * | 2003-07-04 | 2005-02-17 | North:Kk | 配線回路基板の製造方法、及び多層配線基板の製造方法 |
US7189302B2 (en) | 2003-11-06 | 2007-03-13 | Lg Electronics Inc. | Multi-layer printed circuit board and fabricating method thereof |
US7205483B2 (en) | 2004-03-19 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Flexible substrate having interlaminar junctions, and process for producing the same |
KR100715007B1 (ko) | 2006-03-08 | 2007-05-09 | (주)엘텍써키트 | 자동차의 고출력을 위한 인쇄회로기판의 제조방법 |
KR100752672B1 (ko) | 2006-09-06 | 2007-08-29 | 삼성전자주식회사 | 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지 |
US7278205B2 (en) | 2002-08-19 | 2007-10-09 | Taiyo Yuden Co., Ltd. | Multilayer printed wiring board and production method therefor |
JP2009088572A (ja) * | 2009-01-26 | 2009-04-23 | Tessera Interconnect Materials Inc | 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法 |
JP2009105153A (ja) * | 2007-10-22 | 2009-05-14 | Denki Kagaku Kogyo Kk | 発光素子パッケージ用基板の製造方法および発光素子パッケージ |
JP2010080545A (ja) * | 2008-09-24 | 2010-04-08 | Dainippon Printing Co Ltd | 導電性バンプ付き基板シート、導電性基板シートおよび多層プリント配線板 |
JP2010080544A (ja) * | 2008-09-24 | 2010-04-08 | Dainippon Printing Co Ltd | 導電性バンプ付き基板シートの製造方法および多層プリント配線板の製造方法 |
KR101063620B1 (ko) * | 2003-09-08 | 2011-09-07 | 엘지이노텍 주식회사 | 다층 인쇄회로기판 및 그의 제조방법 |
US8119516B2 (en) | 2007-11-14 | 2012-02-21 | Tessera Interconnect Materials, Inc. | Bump structure formed from using removable mandrel |
WO2012128269A1 (ja) * | 2011-03-24 | 2012-09-27 | 株式会社村田製作所 | 配線基板 |
US8505199B2 (en) | 2007-08-15 | 2013-08-13 | Tessera, Inc. | Method of fabricating an interconnection element having conductive posts |
US8909554B2 (en) | 1999-05-10 | 2014-12-09 | Google Inc. | System for installing programmable features on output devices |
CN113811093A (zh) * | 2021-08-09 | 2021-12-17 | 广州方邦电子股份有限公司 | 金属箔、覆铜层叠板、线路板及线路板的制备方法 |
-
1999
- 1999-10-12 JP JP28927799A patent/JP2001111189A/ja active Pending
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8909554B2 (en) | 1999-05-10 | 2014-12-09 | Google Inc. | System for installing programmable features on output devices |
JP2002324975A (ja) * | 2001-04-25 | 2002-11-08 | Toppan Printing Co Ltd | 多層プリント配線板及びその製造方法 |
JP2002368368A (ja) * | 2001-06-04 | 2002-12-20 | Hitachi Chem Co Ltd | 接続基板とその接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ並びに接続基板の製造方法とその方法を用いた多層配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法 |
KR100424712B1 (ko) * | 2001-09-03 | 2004-03-27 | 컴펙 매뉴팩춰링 컴퍼니 리미티드 | 기판 상에 고집적 및 초-미세 폭 라인들을 형성하는 방법 |
US7278205B2 (en) | 2002-08-19 | 2007-10-09 | Taiyo Yuden Co., Ltd. | Multilayer printed wiring board and production method therefor |
JP2004247668A (ja) * | 2003-02-17 | 2004-09-02 | Hitachi Chem Co Ltd | 積層用中間配線部材、配線板及びそれらの製造方法 |
WO2004100630A1 (ja) * | 2003-05-12 | 2004-11-18 | North Corporation | フレキシブル回路基板及びその製造方法と、フレキシブル多層配線回路基板及びその製造方法 |
JP2005045191A (ja) * | 2003-07-04 | 2005-02-17 | North:Kk | 配線回路基板の製造方法、及び多層配線基板の製造方法 |
KR101063620B1 (ko) * | 2003-09-08 | 2011-09-07 | 엘지이노텍 주식회사 | 다층 인쇄회로기판 및 그의 제조방법 |
US7189302B2 (en) | 2003-11-06 | 2007-03-13 | Lg Electronics Inc. | Multi-layer printed circuit board and fabricating method thereof |
CN100413384C (zh) * | 2003-11-06 | 2008-08-20 | Lg电子株式会社 | 多涂层印刷电路板及其制造方法 |
US7531754B2 (en) | 2004-03-19 | 2009-05-12 | Panasonic Corporation | Flexible substrate having interlaminar junctions, and process for producing the same |
US7205483B2 (en) | 2004-03-19 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Flexible substrate having interlaminar junctions, and process for producing the same |
KR100715007B1 (ko) | 2006-03-08 | 2007-05-09 | (주)엘텍써키트 | 자동차의 고출력을 위한 인쇄회로기판의 제조방법 |
KR100752672B1 (ko) | 2006-09-06 | 2007-08-29 | 삼성전자주식회사 | 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지 |
US8505199B2 (en) | 2007-08-15 | 2013-08-13 | Tessera, Inc. | Method of fabricating an interconnection element having conductive posts |
US9282640B2 (en) | 2007-08-15 | 2016-03-08 | Tessera, Inc. | Interconnection element with posts formed by plating |
JP2009105153A (ja) * | 2007-10-22 | 2009-05-14 | Denki Kagaku Kogyo Kk | 発光素子パッケージ用基板の製造方法および発光素子パッケージ |
US8119516B2 (en) | 2007-11-14 | 2012-02-21 | Tessera Interconnect Materials, Inc. | Bump structure formed from using removable mandrel |
JP2010080545A (ja) * | 2008-09-24 | 2010-04-08 | Dainippon Printing Co Ltd | 導電性バンプ付き基板シート、導電性基板シートおよび多層プリント配線板 |
JP2010080544A (ja) * | 2008-09-24 | 2010-04-08 | Dainippon Printing Co Ltd | 導電性バンプ付き基板シートの製造方法および多層プリント配線板の製造方法 |
JP4603081B2 (ja) * | 2009-01-26 | 2010-12-22 | テセラ・インターコネクト・マテリアルズ,インコーポレイテッド | 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法 |
JP2009088572A (ja) * | 2009-01-26 | 2009-04-23 | Tessera Interconnect Materials Inc | 配線回路基板の製造方法、配線回路基板および多層配線基板の製造方法 |
WO2012128269A1 (ja) * | 2011-03-24 | 2012-09-27 | 株式会社村田製作所 | 配線基板 |
JP5772949B2 (ja) * | 2011-03-24 | 2015-09-02 | 株式会社村田製作所 | 配線基板 |
CN113811093A (zh) * | 2021-08-09 | 2021-12-17 | 广州方邦电子股份有限公司 | 金属箔、覆铜层叠板、线路板及线路板的制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001111189A (ja) | 配線回路基板とその製造方法 | |
KR100495957B1 (ko) | 배선회로기판 및 그 제조방법 | |
JP5010737B2 (ja) | プリント配線板 | |
KR100867148B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP4427874B2 (ja) | 多層配線板の製造方法および多層配線板 | |
EP2592915A1 (en) | Laminated wiring board and manufacturing method for same | |
JP2001326459A (ja) | 配線回路基板とその製造方法 | |
JP5261756B1 (ja) | 多層配線基板 | |
JP5095952B2 (ja) | 多層配線基板及びその製造方法 | |
JP2001274554A (ja) | プリント配線基板、及びその製造方法 | |
JP3981227B2 (ja) | 多層配線基板とその製造方法 | |
JP5865769B2 (ja) | 多層配線基板の製造方法 | |
CN107770946A (zh) | 印刷布线板及其制造方法 | |
JP5287220B2 (ja) | 部品内蔵基板の製造方法 | |
JPH1154926A (ja) | 片面回路基板およびその製造方法 | |
JP2007235167A (ja) | 配線回路基板 | |
JP4684454B2 (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
JP4549692B2 (ja) | 配線基板の製造方法 | |
JP2010067888A (ja) | 配線基板及びその製造方法 | |
TW200948239A (en) | A printed circuit board having an embedded component and a method thereof | |
JP4330855B2 (ja) | 配線板の製造方法 | |
JP5315447B2 (ja) | 配線基板及びその製造方法 | |
JP2002314255A (ja) | プリント配線基板、及び、プリント配線基板の製造方法 | |
JP4059401B2 (ja) | 配線回路基板とその製造方法 | |
JP4503578B2 (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Effective date: 20040420 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20040615 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
A521 | Written amendment |
Effective date: 20040921 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20050420 Free format text: JAPANESE INTERMEDIATE CODE: A02 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050616 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050713 |
|
A521 | Written amendment |
Effective date: 20050921 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20051005 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051020 |
|
A521 | Written amendment |
Effective date: 20051209 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Effective date: 20060217 Free format text: JAPANESE INTERMEDIATE CODE: A912 |
|
A711 | Notification of change in applicant |
Effective date: 20070202 Free format text: JAPANESE INTERMEDIATE CODE: A711 |