CN100413384C - 多涂层印刷电路板及其制造方法 - Google Patents
多涂层印刷电路板及其制造方法 Download PDFInfo
- Publication number
- CN100413384C CN100413384C CNB2004100981456A CN200410098145A CN100413384C CN 100413384 C CN100413384 C CN 100413384C CN B2004100981456 A CNB2004100981456 A CN B2004100981456A CN 200410098145 A CN200410098145 A CN 200410098145A CN 100413384 C CN100413384 C CN 100413384C
- Authority
- CN
- China
- Prior art keywords
- coupling part
- pontes
- insulating component
- film
- pressurization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 84
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052802 copper Inorganic materials 0.000 claims abstract description 39
- 239000010949 copper Substances 0.000 claims abstract description 39
- 238000009713 electroplating Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 230000008878 coupling Effects 0.000 claims description 128
- 238000010168 coupling process Methods 0.000 claims description 128
- 238000005859 coupling reaction Methods 0.000 claims description 128
- 238000000576 coating method Methods 0.000 claims description 84
- 239000011248 coating agent Substances 0.000 claims description 83
- 238000002161 passivation Methods 0.000 claims description 32
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 238000003475 lamination Methods 0.000 claims description 16
- 238000007599 discharging Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 22
- 238000010438 heat treatment Methods 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000007788 liquid Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000004224 protection Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 239000011230 binding agent Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000011241 protective layer Substances 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
一种多涂层印刷电路板的制造方法,包括步骤:在中心涂层的上下表面连结释放薄膜,并将第一金属薄膜连结到释放薄膜,从而形成基础构件;通过电镀过程在第一金属薄膜上形成第一连接部分;在第一连接部分上形成第二连接部分与第一连接部分集成地形成的连接部分;在第二连接部分上形成第二金属薄膜,以便电连接到连接部分;并蚀刻第二金属薄膜的指定部分,并从而形成铜图案。
Description
技术领域
本发明涉及一种多涂层印刷电路板及其制造方法,尤其涉及一种在其上下表面具有铜图案并且具有电连接到其铜图案的连接部分的多涂层印刷电路板,以及其制造方法。
背景技术
通常,印刷电路板广泛用于电子设备或者电子货物中,并随着电子工业的发展而成为多涂层的和高密度的。在制造印刷电路板的时候,需要很多过程和精密技术。
在多涂层印刷电路板的上表面和下表面形成铜图案,并在印刷电路板上垂直方向或者层叠方向形成电连接铜图案的连接部分。
作为连接部分的一个示例,公开了使用各向异性传导黏合剂的技术。根据通过在粘合片中散布微小的传导粒子而形成的各向异性传导黏合剂,当一定的压力在垂直方向应用于传导黏合剂的时候,已经被施加压力的部分选择性地示出传导性,且各向异性传导黏合剂的这个特性被用于连接部分。
同样,公开了在印刷电路板形成孔并接着电镀孔内部周围的表面,从而电连接在印刷电路板的上表面和下表面形成的铜图案的技术。
根据韩国专利No.203,540(美国专利No.5,600,103),如图1所示,圆锥传导布线部件2’通过穿过合成树脂基片4定位在内部连接器1。圆锥传导布线部件2’的下面部分选择性地连接到铜图案3,且圆锥传导布线部件2’的上面部分用作从合成树脂基片4的表面的暴露状态的连接端。圆锥传导布线部件2’通过丝网印刷方法、依据传导胶在铜图案3上重复印刷确定高度而形成。然后,把合成树脂基片4放置在传导布线部件2上并通过滚柱等压缩,以便于通过穿过合成树脂基片4伸出传导布线部件2。
根据日本公布专利No.2001一111189(美国专利No.6,528,874),如图2A所示,提供基础构件10,其在第一铜涂层11和第二铜涂层12之间介入镍原料的蚀刻保护层13。第一铜涂层在下一个过程中起连接部分16的作用,且其比第二铜涂层12形成的厚。第二铜涂层12在最后过程中起铜图案19的作用。
如图2B和2C所示,在基础构件10的两个表面形成保护层14和14’,并除去形成连接部分16的第一铜涂层11的保护层14的一个指定部件,从而形成蚀刻开口15。在蚀刻蚀刻开口15期间,第一铜图层11的暴露的部分从而被除去,且没有除去的第一铜涂层11形成圆锥连接部分16。连接部分16通过蚀刻因子形成为圆锥形状。第二铜涂层12不通过蚀刻保护层13和上保护层14蚀刻。
如图2D和2E所示,除去图2C的保护层14,然后将半固化片薄膜17与每个连接部分16的末端连结,并且接着半固化片薄膜17通过滚柱(未示出)加压密封,从而把半固化片薄膜17放置在每个连接部分16之间。
如图2F所示,第三铜涂层18通过压制附着于半固化片薄膜17和连接部分16的末端。
如图2G所示,铜图案19分别在基础构件10的上和下表面形成。据此,铜图案19通过连接部分16相互电连接。
但是,印刷电路板的常规制造方法具有以下问题。
第一,使用各向异性传导黏合剂的印刷电路板的常规制造方法不适于需要低电阻的印刷电路板。
第二,在印刷电路板的常规制造方法中,需要通过在印刷电路板穿孔形成孔,且需要在孔的内周表面形成电镀,从而具有非常复杂的过程。
第三,根据在韩国专利No.203,540中公开的印刷电路板的常规制造方法,传导布线部件(连接部分)不得不通过重复印刷传导胶若干次形成确定高度,且传导布线部件不得不在精确位置形成从而具有复杂的整体过程,且因而降低生产产量。由于传导布线部件的下面部分的直径比上面部分的直径相对大,从而增加了传导布线部件之间的间隙,因而印刷电路板不能最小化。
第四,根据日本公开专利No.2001-11189中公开的印刷电路板的常规制造方法,第一铜涂层11不得不相对较厚,以便形成具有确定高度的连接部分16,且不必要消耗第一铜涂层11的许多部件,以形成连接部分16。在蚀刻连接部分16的时候,连接部分16的末端的直径变得比其底部的直径小。因此,不得不适当地获得相邻连接部分16之间的间隙以便持续形成连接部分16的末端直径,从而在形成微小电路图案中有困难。
同样,第二铜涂层12的厚度小于20μm,且形成连接部分16的第一铜涂层11的厚度大约为100μm,因此在形成连接部分16后、处理基础构件10的时候会弯曲第二铜涂层12。
同样,如果连接部分16的高度最后需要60μm,例如,考虑到由于蚀刻的损失、加压密封的损失等,第一铜涂层11的厚度不得不比大约100μm多。据此,完全增加了材料损失。
发明内容
因此,本发明的目标是提供一种通过更简单和更容易的过程,具有形成具有更高可靠性的连接部分,和具有增强可使用性和生产产量的印刷电路板,以及其制造方法。
本发明提供了一种多涂层印刷电路板的制造方法,包括步骤:通过电镀在第一金属薄膜上形成第一连接部分;通过电镀在第一连接部分上形成第二连接部分;在第二连接部分上层压绝缘构件从而形成层压体;将第一连接部分和第二连接部分加压密封入绝缘构件,使得第二连接部分的末端穿透绝缘构件;并在第二连接部分的末端暴露的层压体上形成第二金属薄膜,使得第二金属薄膜电连接到第二连接部分。
其中,第二连接部分的下表面小于第一连接部分的上表面。
其中,第一连接部分和第二连接部分形成为圆柱形。
其中,在形成层压体的步骤中,在第一连接部分和第二连接部分上分别层压绝缘构件,并接着在其上增加至少一个钝化薄膜。
该方法进一步包括对准步骤,在加压密封步骤之后用与绝缘构件的相同高度对准第二连接部分的顶端表面。
该方法进一步包括步骤:在形成第一连接部分之后,在第一连接部分上层压第一绝缘构件;将第一连接部分加压密封入第一绝缘构件,使得第一连接部分的末端穿透绝缘构件。
该方法进一步包括步骤:在形成第一连接部分之前,连结中心涂层的上和下表面的至少一个表面的释放薄膜,并将第一金属薄膜连结到释放薄膜,从而形成基础构件;在形成第二金属薄膜之后,蚀刻第二金属表面的指定部分从而形成铜图案。
其中,释放薄膜分别固定在中心涂层的上和下表面以便将印刷电路板分离为两块。
其中,释放薄膜的长度短于中心涂层的长度。
其中,第一连接部分和第二连接部分形成为圆柱形,第二连接部分的直径小于第一连接部分的直径。
该方法进一步包括:在将第一连接部分和第二连接部分加压密封入绝缘构件之后,用与绝缘构件相同的高度对准第二连接部分的顶端表面。
该方法进一步包括:在第一连接部分上层压第一绝缘构件,并在形成第一连接部分之后将第一连接部分加压密封入第一绝缘构件;并在第二连接部分上层压第二绝缘构件,并在形成第二连接部分之后将第二连接部分加压密封入第二绝缘构件。
该方法进一步包括:在加压密封步骤之后,用于第二绝缘构件相同的高度对准第一或第二连接部分的顶端表面。
为了实现这些和其他优点以及依据本发明的目的,如这里具体和概括的描述,提供一种印刷电路板的制造方法,包括步骤:将释放薄膜连结到中心涂层的上和下表面,将第一金属薄膜连结到释放薄膜,并将第一干膜连结到第一金属薄膜的表面从而形成基础构件;通过分离液除去第一干膜的指定部件从而在除去部件分别形成第一板级开口;在第一金属薄膜形成暴露在每个第一干膜的第一板级开口的第一板级涂层,以便彼此电连接;研磨每个第一板级涂层的一定厚度;除去每个第一干膜从而形成第一连接部分;在形成第一连接部分的第一金属表面层压绝缘材料,并接着加热并压制绝缘材料从而形成第一连接部分通过的第一绝缘涂层;在每个第一绝缘涂层的表面沉积第二干膜;根据第一连接部分除去每个第二干膜的一部分,从而形成第二板级开口;在每个暴露在第二板级开口的第一连接部分的末端形成第二板级涂层;研磨每个第二板级涂层差不多的厚度;除去每个第二干膜并从而形成第一连接部分和第二连接部分集成地形成的连接部分;层压绝缘材料在每个第一绝缘涂层的表面并形成连接部分通过的第二绝缘涂层;在第二绝缘涂层的表面形成第二金属薄膜以便电连接到连接部分;在基础构件的垂直方向切割释放薄膜的末端部分从而将印刷电路板分离为两个部件;并除去每个第二金属薄膜的指定部件从而分别形成第二绝缘涂层表面的铜图案,以便电连接到连接部分。
为了实现这些和其他优点以及根据本发明的目的,如这里的具体的和概括的描述,还提供一种印刷电路板,其包括:绝缘涂层;形成提供在绝缘涂层的上和下表面的金属薄膜的电路图案;和通过贯穿绝缘涂层,将在一个金属薄膜形成的电路图案电连接到在另一个金属薄膜形成的电路图案的连接部分,并包括形成为圆柱形、具有彼此不同直径的第一连接部分和第二连接部分,其中在第二连接部分和第一连接部分连接的部位,第二连接部分的直径小于第一连接部分的直径。
连同下列附图,通过下列本发明的详细的描述,本发明的前述和其他目标、特征、方面和优点将变得更加明显。
附图说明
包括下列附图以提供本发明的更进一步的理解,并结合在和构成本说明的一部分,阐明本发明的实施例并同描述一起解释本发明的原理。
附图中:
图1是示出了依据常规技术的一个实施例的印刷电路板的制造方法的流程图;
图2A至2G是示出了根据常规技术的另一个实施例的印刷电路板的制造方法的流程图;
图3A是示出了根据本发明、在多涂层印刷电路板中完成前的印刷电路板的纵剖面视图;
图3B是示出了根据本发明、在多涂层印刷电路板中的已完成印刷电路板的纵剖面视图。
图4A到图4O是显示根据本发明的、多涂层印刷电路板的一个制造方法的流程图;
图5A到图5C是显示根据本发明的、在制造多涂层印刷电路板中的、加热和加压密封压层体到第一绝缘层表面的过程的另一个实施例的流程图;
具体实施方式
现在详细参考根据本发明的优选实施例,结合附图说明例子。
以下,根据本发明的多涂层印刷电路板将被参考以下附图解释。
图3A是示出了根据本发明、在多涂层印刷电路板中完成前的印刷电路板的纵剖面视图,图3B是示出了根据本发明、在多涂层印刷电路板中的已完成印刷电路板的纵剖面视图。
如图3A所示,基础构件20的中心涂层21中的释放薄膜22朝向彼此,且第一金属薄膜23连结到每个释放薄膜22的表面。第一金属薄膜23优选地由铜线圈形成。但是,可以使用任何具有好的传导特性的材料。
通过电解电镀在每个第一金属薄膜23的表面形成第一连接部分27,通过电解电镀在第一连接部分27的表面集成地形成第二连接部分37,且在每个第二连接部分37的表面形成第二金属薄膜53。通过包括第一连接部分27和第二连接部分37的连接部分40,第一金属薄膜23和第二金属薄膜53彼此电连接。
在本发明中,如图3B所示,在中心涂层21的基底上的上面的印刷电路板60和下面的印刷电路板60’同时通过一系列的工艺制造。
如前所述,释放薄膜22固定在基础构件20中。释放薄膜22的长度22a形成得比中心涂层21的长度21a短。
在基础构件20的垂直方向上切割释放薄膜22的末端部分,如切割线55所指示的方向,并接着除去释放薄膜22。据此,形成以中心涂层21为基底的两个印刷电路板60和60’。
接着,蚀刻在每个印刷电路板的表面形成的第一金属薄膜23和第二金属薄膜53以形成铜图案65,从而完成印刷电路板60和60’。
在本发明的印刷电路板中,在印刷电路板的上和下表面形成的铜图案65通过连接部分40电连接彼此。连接部分40通过铜电镀过程形成。
连接部分40包括第一连接部分27和与第一连接部分27集成地形成的第二连接部分37。为了易于制造连接部分,第二连接部分37的直径37a优选地形成的比第一连接部分27的直径27a小。
根据本发明的多涂层印刷电路板的制造方法,包括步骤:将释放薄膜22连结到中心涂层21的上和下表面,并将第一金属薄膜23连结到释放薄膜22的表面从而形成基础构件20;通过电镀过程在每个第一金属薄膜的表面形成第一连接部分27以电连接彼此;通过电镀过程形成连接部分40,其中第二连接部分37在第一连接部分27的表面上与第一连接部分27集成地形成;在每个第二连接部分37的表面形成第二金属薄膜53以便电连接到连接部分40;并蚀刻每个第一金属薄膜53的指定部件从而形成铜图案65。
图4A至4O是示出了根据本发明的多涂层印刷电路板的制造方法的流程图。在下文,将根据图4A至4O解释根据本发明的印刷电路板的制造方法。
如图4A中所示,把释放薄膜22放置在中心涂层21的上和下表面从而连结在释放薄膜22上的第一金属薄膜23。接着,第一干膜24、一个蚀刻保护层连结到每个第一金属薄膜23的表面从而形成基础构件20。
如图4B中所示,通过分离液除去每个第一于膜24的指定部件,并接着在已除去的部件分别形成第一板级开口25。
如图4C和4D中所示,通过铜电镀在每个第一金属薄膜23的表面形成第一板级涂层26,以电连接第一金属薄膜23,所述第一金属薄膜暴露在每个第一干膜24的第一板级开口25。接着,在研磨过程中除去第一板级涂层26的突起部分26’从而研磨差不多预定厚度。
通过研磨除去向第一干膜24的上表面突出的突起部分26’,且同时,第一板级涂层26的上表面具有与干膜24的上表面相同的高度。据此,形成第一板级涂层26,其下表面的直径与上表面的直径相同。第一板级涂层26不仅可作为圆柱形形成,也可以作为三角棱柱形、四角棱柱体等形成。
如图4E中所示,通过分离液除去图4D中的每个第一干膜24从而形成第一连接部分27。
如图4F中所示,在每个第一金属薄膜23的表面上顺序地层压第一绝缘构件28’,第一钝化薄膜29,和第二钝化薄膜29’,从而形成层压体30。作为第一绝缘构件28’的材料,可以使用聚酰亚胺树脂,树脂,或者半固化片。接着,把层压体30放置在压制设备(未示出),并加热和加压密封。据此,第一绝缘构件28’在每个第一连接部分27之间软化,且第一连接部分27穿过第一绝缘构件28’从而形成如图4G所示的第一绝缘涂层28。
如图4H中所示,除去第二钝化薄膜29’,且第一绝缘涂层28和第一连接部分27通过研磨以相同高度变平。
研磨过程可以是多种不同状态。第一,可以在第二钝化薄膜29’被去处的状态中执行研磨过程。在这种情况中,优选地在不使用在前的过程中的第一钝化薄膜29。
同样,在除去仅仅第二钝化薄膜29’的状态中执行研磨过程,且把第一钝化薄膜29放置在第一钝化薄膜的外侧。在这种情况中,如果第一钝化薄膜29在研磨过程后除去,那么第一连接部分27比第一绝缘涂层28更突出钝化薄膜29之外。
在这种状态下,薄的铜薄膜(未示出)粘着在基础构件20的表面,且基础构件20的中心涂层21是分开的从而通过电路图案形成工艺形成电路图案的印刷电路板。
第一钝化薄膜29在研磨过程中保护第一绝缘涂层28。
第二钝化薄膜29’均匀地向第一绝缘构件28’传递压制设备的压制力。即,当设备(未示出)压制层压体30的时候,第一连接部分27的末端均匀的与第一绝缘构件28’联系。在这种状态下,第一连接部分27的末端易于穿透第一绝缘构件28’,以便第一绝缘涂层28在每个第一连接部分27之间均匀的装满。
作为第一钝化薄膜29的材料,优选地使用OPP薄膜。第一钝化薄膜29的厚度优选地为30~35μm,且第二钝化薄膜29’的厚度优选地大约100μm。
如图4I中所示,第二干膜沉积在每个第一绝缘涂层28的表面,每个第二干膜34的指定部件,即,通过分离液除去相应于第一连接部分27的部件从而在除去部件形成第二板级开口32。
在这时,第二板级开口32的直径优选地形成小于或者等于第一连接部分27的直径,即,第一连接部分27的外侧可以通过第二板级开口32暴露到外面的度。
如图4J中所示,第二板级涂层36集成地在每个第一连接部分27形成,所述第一连接部分27通过铜电解电镀暴露在第二板级开口32。第二板级36是成为下一个过程中的第二连接部分37的构件。在第二板级涂层36的上面末端形成更向第二干膜34的外侧突出的板级突起36’。在第二板级开口形成的第二板级涂层36具有圆柱形的形状,且板级突起36’形成为伞形。
如图4K中所示,突起36’通过使用电刷(未示出)研磨差不多确定厚度,以便除去图4J的每个第二板级涂层36的突起36’。
执行研磨以便于每个第二板级涂层36的厚度等于每个第二干膜34的厚度。
如图4L中所示,通过分离液除去图4K的每个第二干膜34,从而形成电连接到第一金属薄膜23的连接部分40,且其由第一连接部分27和第二连接部分37组成。
第二连接部分37的直径37a最好形成得比第一连接部分27的直径27a小,以便在电镀过程中,在第一连接部分27的表面更容易形成第二连接部分37。
即,通过电解电镀过程,在贯穿第二板级开口32暴露的第一连接部分27的外表面形成连接部分40。这时,万一第二板级开口32的直径小于第一连接部分的直径,即使在电解电镀过程的时候产生差错,也就是说,即使第二板级开口32没有被正好放置在第一连接部分27的中心线上,连接部分40也可以容易的形成。
如图4M中所示,类似在图4F中,在每个第一绝缘涂层28的表面顺序的层压第二绝缘构件48’,第三钝化薄膜49,和第四钝化薄膜49’,从而形成层压体41。可以使用聚酰亚胺或者半固化片作为第二绝缘构件48’的材料。
在第二绝缘涂层28的外表面加热和加压密封层压体41的过程几乎与前述的图4F至4H中的过程一致。
即,层压体41被放置在压制设备(未示出)上,并加热和加压密封。据此,在每个第二连接部分37之间,第二绝缘构件48’部分软化,并且第二连接部分37穿过第二绝缘构件48’从而形成如图4N中所示的第二绝缘涂层48。
如图4N中所示,除去第四钝化薄膜49’,且通过研磨,第二绝缘涂层48与第二绝缘构件48’的高度相同。
在研磨过程中,第一钝化薄膜49保护第二绝缘涂层48。第四钝化薄膜49’均匀的向第二绝缘构件48’传送压制设备的压力。即,当设备(未示出)压制层压体41时,第二连接部分37的末端均匀的与第二绝缘构件48’进行接触。在这种状态下,第二连接部分37的末端容易穿过第二绝缘构件48’,以便在每个第二连接部分37之间均匀的填充第二绝缘涂层48。
如图4N中所示,在每个第二绝缘涂层48的表面形成第二金属薄膜53以便于电连接到第二连接部分37。第二金属薄膜53附着于基础构件20的两个表面,即,附着于第二绝缘涂层48的表面,连接部分40的末端暴露。即,第二金属薄膜53附着于基础构件20的两个表面,并接着通过压制加热加压密封。据此,第二金属薄膜53的末端和连接部分40通过塑料变形坚固的彼此连接,以便于第一金属薄膜23和第二金属薄膜53通过连接部分40彼此稳固地电连接。
接着,在基础构件20的垂直方向上剪切释放薄膜22的两个末端部分,如剪切线55指示的方向,以便于在中心涂层21的基底上将每个第一金属薄膜23分离为上金属薄膜和下金属薄膜。据此,在两块印刷电路板60和60’刚好完成之前形成。
作为最后的过程,如图4O中所示,除去图4N的每个第二金属薄膜53的指定部分,由此形成铜图案65,以电连接到每个第二绝缘涂层48的表面上的连接部分40。据此,两块印刷电路板60和60’完成。
依据图5A至5C,将解释加热和加压密封在第一绝缘涂层28的表面上的每个层压体41的过程的另一个实施例。
图5A示出了通过在第一绝缘涂层的表面上顺序的层压第二绝缘构件、第三钝化薄膜和第四钝化薄膜,形成绝缘体的过程的流程图,并且接着加热和加压密封绝缘体,图5B示出了通过分离液除去第四钝化薄膜的过程的流程图,并且接着研磨第三钝化薄膜以便于第三钝化薄膜的高度可以与第二连接部分的高度相同,图5C示出了在第二连接部分上加热加压密封第二金属薄膜的过程的流程图。
如图5A中所示,在第一绝缘涂层28上顺序的层压第二绝缘构件48’,第三钝化薄膜49,和第四绝缘薄膜49’,从而形成层压体41。接着,层压体41被放置在压制设备(未示出)上,并接着加热和加压密封。据此,第二绝缘构件48’在每个第二连接部分37之间部分的软化,且第二连接部分37穿过第二绝缘构件48’从而形成图5B的第二绝缘涂层48。接着,通过分离液除去第四钝化涂层49’,并且磨平第三钝化涂层49以便于第三钝化涂层49的高度与第二连接部分37的高度相同。在研磨过程中第三钝化薄膜49保护第二绝缘涂层48。
第二钝化薄膜29’均匀的向第一绝缘构件28’传送压制设备的压力。即,当设备(未示出)压制层压体30的时候,第一连接部分27的末端均匀的与第一绝缘构件28’接触。在这种状态下,第一连接部分27的末端易于穿过第一绝缘构件28’,以便于在每个第一连接部分27之间均匀的填充第一绝缘涂层28。
如果每个第二连接部分37具有不同的高度,那么在每个第二连接部分37的末端不均匀的接触每个第二绝缘构件48’的状态下执行压制过程。据此,仅仅相关较高的第二连接部分37穿过第二绝缘构件48’,相关较低的第二连接部分37不能穿过第二绝缘构件48’。由此,最好调整每个第二连接部分37为相同高度。
如图5C中所示,除去图5B的第四钝化薄膜,并在第二绝缘涂层48的表面加热加压密封第二金属薄膜53从而电连接第二金属薄膜53和连接部分40。
在下文,将解释根据本发明的另一个实施例的多涂层印刷电路板的制造方法。
首先,通过使用干膜、电镀保护形成包括第一连接部分和第二连接部分的双型连接部分,并且接着用第一金属薄膜除去干膜从而向外界完全暴露连接部分。
在这种状态下,在连接部分之间加热加压密封绝缘构件从而形成绝缘涂层,并研磨连接部分和绝缘涂层以具有相同高度。接着,向绝缘涂层表面粘着第二金属薄膜从而通过连接部分将第一金属薄膜和第二金属薄膜彼此电连接。接着,基础构件分离为两个因而形成电路图案,从而形成两块印刷电路板。
如前所述,在本发明中,可以更容易和更简单的形成在印刷电路板的上和下表面形成的铜图案和电连接铜图案的连接部分,且可以增加可使用性和生产产量。
同样,由于在基础构件的中心形成由半固化片薄膜形成的中心涂层,在制造印刷电路板的时候可以维持基础构件的强度。据此,可以更容易的处理基础构件,且可以在基础构件的两表面同时制造两块印刷电路板从而比常规技术增强至少两倍的生产率。
另外,由于通过电镀过程形成电连接形成在印刷电路板的上和下表面的电路板级的连接部分,比屏幕印刷方法或者蚀刻的材料损失少,且连接部分的强度变得很大。
同样,连接部分包括第一连接部分和与第一连接部分集成地电镀的第二连接部分,且第一连接部分的直径与第二连接部分的直径不同,从而易于形成连接部分。
同样,由于通过研磨过程除去电镀突起,所以可以更容易的除去干膜。
另外,由于多种钝化薄膜用于形成每个连接部分的绝缘涂层,所以绝缘涂层可以更容易地和精密地形成,并且从而可以增加金属薄膜的粘着特性。
由于本发明可以在不脱离其精神或本质特征下,以若干形式实施,因此还应当理解的是,上述实施例不受限制于任何上面描述的细节,除非另外规定,但是宁愿概括的解释在如附加的权利要求中定义的它的精神和范围内,并且从而所有的变化和改变都落入权利要求的边界和范围内,或者从而想要通过附加的权利要求包含这些边界和范围的等价物。
Claims (16)
1. 一种多涂层印刷电路板的制造方法,包括步骤:
通过电镀在第一金属薄膜上形成第一连接部分;
通过电镀在第一连接部分上形成第二连接部分;
在第二连接部分上层压绝缘构件从而形成层压体;
将第一连接部分和第二连接部分加压密封入绝缘构件,使得第二连接部分的末端穿透绝缘构件;并
在第二连接部分的末端暴露的层压体上形成第二金属薄膜,使得第二金属薄膜电连接到第二连接部分。
2. 如权利要求1所述的方法,其特征在于第二连接部分的下表面小于第一连接部分的上表面。
3. 如权利要求1所述的方法,其特征在于第一连接部分和第二连接部分形成为圆柱形。
4. 如权利要求1所述的方法,其特征在于在形成层压体的步骤中,在第一连接部分和第二连接部分上分别层压绝缘构件,并接着在其上增加至少一个钝化薄膜。
5. 如权利要求1所述的方法,进一步包括对准步骤,在加压密封步骤之后用与绝缘构件的相同高度对准第二连接部分的顶端表面。
6. 如权利要求1所述的方法,进一步包括步骤:
在形成第一连接部分之后,在第一连接部分上层压第一绝缘构件;
将第一连接部分加压密封入第一绝缘构件,使得第一连接部分的末端穿透绝缘构件。
7. 如权利要求6所述的方法,其特征在于第二连接部分的下表面小于第一连接部分的上表面。
8. 如权利要求6所述的方法,其特征在于第一连接部分和第二连接部分形成为圆柱形。
9. 如权利要求6所述的方法,进一步包括对准步骤,在将第一连接部分加压密封入第一绝缘构件的步骤之后,或者将第二连接部分加压密封入第二绝缘构件的步骤之后,用与第二绝缘构件相同的高度对准第二连接部分的顶端表面。
10. 如权利要求1所述的方法,进一步包括步骤:
在形成第一连接部分之前,连结中心涂层的上和下表面的至少一个表面的释放薄膜,并将第一金属薄膜连结到释放薄膜,从而形成基础构件;
在形成第二金属薄膜之后,蚀刻第二金属表面的指定部分从而形成铜图案。
11. 如权利要求10所述的方法,其特征在于释放薄膜分别固定在中心涂层的上和下表面以便将印刷电路板分离为两块。
12. 如权利要求10所述的方法,其特征在于释放薄膜的长度短于中心涂层的长度。
13. 如权利要求10所述的方法,其特征在于第一连接部分和第二连接部分形成为圆柱形,第二连接部分的直径小于第一连接部分的直径。
14. 如权利要求10所述的方法,进一步包括:
在将第一连接部分和第二连接部分加压密封入绝缘构件之后,用与绝缘构件相同的高度对准第二连接部分的顶端表面。
15. 如权利要求10所述的方法,进一步包括:
在第一连接部分上层压第一绝缘构件,并在形成第一连接部分之后将第一连接部分加压密封入第一绝缘构件;并
在第二连接部分上层压第二绝缘构件,并在形成第二连接部分之后将第二连接部分加压密封入第二绝缘构件。
16. 如权利要求15所述的方法,进一步包括:
在加压密封步骤之后,用于第二绝缘构件相同的高度对准第一或第二连接部分的顶端表面。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030078472A KR100582079B1 (ko) | 2003-11-06 | 2003-11-06 | 인쇄회로기판 및 그 제조방법 |
KR10-2003-0078472 | 2003-11-06 | ||
KR1020030078472 | 2003-11-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1615069A CN1615069A (zh) | 2005-05-11 |
CN100413384C true CN100413384C (zh) | 2008-08-20 |
Family
ID=34545786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004100981456A Expired - Fee Related CN100413384C (zh) | 2003-11-06 | 2004-11-05 | 多涂层印刷电路板及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7189302B2 (zh) |
JP (1) | JP4055768B2 (zh) |
KR (1) | KR100582079B1 (zh) |
CN (1) | CN100413384C (zh) |
TW (1) | TWI264260B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103298238A (zh) * | 2012-02-22 | 2013-09-11 | 深南电路有限公司 | 集成声音阻尼器的pcb板及其制造方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100674319B1 (ko) * | 2004-12-02 | 2007-01-24 | 삼성전기주식회사 | 얇은 코어층을 갖는 인쇄회로기판 제조방법 |
KR100779061B1 (ko) * | 2006-10-24 | 2007-11-27 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
KR100861612B1 (ko) | 2007-07-13 | 2008-10-07 | 삼성전기주식회사 | 캐리어를 이용한 인쇄회로기판의 제조 방법 |
KR100951449B1 (ko) * | 2008-01-03 | 2010-04-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
TWI519222B (zh) * | 2008-02-29 | 2016-01-21 | Lg伊諾特股份有限公司 | 印刷電路板及其製造方法 |
KR101449022B1 (ko) | 2008-02-29 | 2014-10-08 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조방법 |
KR101619517B1 (ko) * | 2009-06-09 | 2016-05-10 | 엘지이노텍 주식회사 | 범프비아를 구비한 다층인쇄회로기판 |
KR101610327B1 (ko) | 2009-06-09 | 2016-04-20 | 엘지이노텍 주식회사 | 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법 |
KR101093173B1 (ko) * | 2009-09-07 | 2011-12-13 | 엘지이노텍 주식회사 | 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어 |
KR101043540B1 (ko) | 2009-10-01 | 2011-06-21 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR101044117B1 (ko) | 2009-11-02 | 2011-06-28 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR101044104B1 (ko) | 2009-11-17 | 2011-06-28 | 삼성전기주식회사 | 반도체 패키지용 인쇄회로기판 및 그 제조방법 |
KR101736862B1 (ko) * | 2010-06-29 | 2017-05-17 | 엘지전자 주식회사 | 이동 단말기의 케이스, 이를 구비하는 이동 단말기 및 이동 단말기의 케이스 제조 방법 |
JP5861262B2 (ja) * | 2011-03-26 | 2016-02-16 | 富士通株式会社 | 回路基板の製造方法及び電子装置の製造方法 |
US9269593B2 (en) * | 2012-05-29 | 2016-02-23 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structure with integral stepped stacked structures |
KR101241069B1 (ko) * | 2012-08-06 | 2013-03-11 | 주식회사 에스아이 플렉스 | Psr이 사용되는 인쇄회로기판의 제조 방법 |
KR101884430B1 (ko) * | 2012-10-15 | 2018-08-01 | 삼성전기주식회사 | 다층 인쇄회로기판 및 그 제조 방법 |
KR20160095487A (ko) * | 2015-02-03 | 2016-08-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN105722324A (zh) * | 2016-03-15 | 2016-06-29 | 建业科技电子(惠州)有限公司 | 一种电路板沉头孔制作方法 |
KR20180010091A (ko) * | 2016-07-20 | 2018-01-30 | 주식회사 내경전자 | 금속 인쇄 회로 기판 및 그 제조 방법 |
KR200492334Y1 (ko) * | 2019-03-05 | 2020-09-18 | 주식회사 리얼게인 | 원자력 발전소 제어봉 제어계통 광격리 카드 |
CN114245597A (zh) * | 2020-09-09 | 2022-03-25 | 鹏鼎控股(深圳)股份有限公司 | 内埋导电线路的线路板的制作方法 |
JP2024085489A (ja) * | 2022-12-15 | 2024-06-27 | Toppanホールディングス株式会社 | インターポーザ、半導体パッケージ及びそれらの製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204333A (ja) * | 1995-01-31 | 1996-08-09 | Toshiba Corp | 印刷配線板の製造方法 |
JP2001068856A (ja) * | 1999-06-22 | 2001-03-16 | Asahi Chem Ind Co Ltd | 絶縁樹脂シート及びその製造方法 |
JP2001111189A (ja) * | 1999-10-12 | 2001-04-20 | North:Kk | 配線回路基板とその製造方法 |
JP2001345336A (ja) * | 2000-06-02 | 2001-12-14 | Dainippon Printing Co Ltd | 半導体装置の作製方法と、それに用いられる配線部材 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3791858A (en) * | 1971-12-13 | 1974-02-12 | Ibm | Method of forming multi-layer circuit panels |
US5600103A (en) | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
JP3612594B2 (ja) * | 1998-05-29 | 2005-01-19 | 三井金属鉱業株式会社 | 樹脂付複合箔およびその製造方法並びに該複合箔を用いた多層銅張り積層板および多層プリント配線板の製造方法 |
JP2000323834A (ja) * | 1999-05-11 | 2000-11-24 | Shinko Electric Ind Co Ltd | ビルドアップ基板形成用のコア基板の製造方法 |
TW512467B (en) | 1999-10-12 | 2002-12-01 | North Kk | Wiring circuit substrate and manufacturing method therefor |
KR100333627B1 (ko) * | 2000-04-11 | 2002-04-22 | 구자홍 | 다층 인쇄회로기판 및 그 제조방법 |
JP2002033581A (ja) * | 2000-07-13 | 2002-01-31 | Mitsui Mining & Smelting Co Ltd | 銅張積層板の製造方法 |
JP2002290048A (ja) * | 2001-03-23 | 2002-10-04 | Fujitsu Ltd | 多層回路基板におけるビア形成方法 |
JP2003198138A (ja) * | 2001-10-16 | 2003-07-11 | Dt Circuit Technology Co Ltd | プリント配線基板の製造方法 |
US6921451B2 (en) * | 2002-06-28 | 2005-07-26 | Metallized Products, Inc. | Method of and apparatus for protecting thin copper foil and other shiny substrates during handling and rigorous processing, as pcb manufacture and the like, by electric-charge adherence thereto of thin release-layered plastic films and the like, and improved products produced thereby |
-
2003
- 2003-11-06 KR KR1020030078472A patent/KR100582079B1/ko not_active IP Right Cessation
-
2004
- 2004-11-02 TW TW093133322A patent/TWI264260B/zh not_active IP Right Cessation
- 2004-11-05 US US10/981,778 patent/US7189302B2/en not_active Expired - Fee Related
- 2004-11-05 CN CNB2004100981456A patent/CN100413384C/zh not_active Expired - Fee Related
- 2004-11-08 JP JP2004324154A patent/JP4055768B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204333A (ja) * | 1995-01-31 | 1996-08-09 | Toshiba Corp | 印刷配線板の製造方法 |
JP2001068856A (ja) * | 1999-06-22 | 2001-03-16 | Asahi Chem Ind Co Ltd | 絶縁樹脂シート及びその製造方法 |
JP2001111189A (ja) * | 1999-10-12 | 2001-04-20 | North:Kk | 配線回路基板とその製造方法 |
JP2001345336A (ja) * | 2000-06-02 | 2001-12-14 | Dainippon Printing Co Ltd | 半導体装置の作製方法と、それに用いられる配線部材 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103298238A (zh) * | 2012-02-22 | 2013-09-11 | 深南电路有限公司 | 集成声音阻尼器的pcb板及其制造方法 |
CN103298238B (zh) * | 2012-02-22 | 2016-03-30 | 深南电路有限公司 | 集成声音阻尼器的pcb板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200520662A (en) | 2005-06-16 |
TWI264260B (en) | 2006-10-11 |
JP4055768B2 (ja) | 2008-03-05 |
CN1615069A (zh) | 2005-05-11 |
US20050098347A1 (en) | 2005-05-12 |
KR100582079B1 (ko) | 2006-05-23 |
KR20050043549A (ko) | 2005-05-11 |
JP2005142573A (ja) | 2005-06-02 |
US7189302B2 (en) | 2007-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100413384C (zh) | 多涂层印刷电路板及其制造方法 | |
CN100542375C (zh) | 布线电路基板、布线电路基板的制造方法和电路模块 | |
US6063647A (en) | Method for making circuit elements for a z-axis interconnect | |
US7229293B2 (en) | Connecting structure of circuit board and method for manufacturing the same | |
US6902660B2 (en) | Method of manufacturing printed circuit board and multi-layered PCB | |
CN106664800B (zh) | 印刷电路板、电子部件以及制作印刷电路板的方法 | |
CN101683007B (zh) | 层压配线基板及其制造方法 | |
KR101476947B1 (ko) | 상호연결층 스택에 라미네이트된 액정 폴리머 솔더 마스크를 갖는 전자 디바이스 제조 방법 및 관련된 디바이스 | |
CN100539813C (zh) | 电路成形基板制造方法和用于制造电路成形基板的材料 | |
EP2563105B1 (en) | Printed substrate manufacturing method and printed substrate employing same | |
US6085414A (en) | Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom | |
US8723050B2 (en) | Multilayer printed circuit board and method for making same | |
WO2006042029A2 (en) | Structure and method of making interconnect element having metal traces embedded in surface of dielectric | |
CN110087407A (zh) | 一种多层电路板的生产工艺 | |
US6881662B2 (en) | Pattern formation process for an integrated circuit substrate | |
CN104183567B (zh) | 薄型封装基板及其制作工艺 | |
US5924193A (en) | Method of making mandrels and circuits therefrom | |
KR20130063362A (ko) | 세라믹 적층체의 층간 연결 방법 | |
CN101246849A (zh) | 具天线导体的集成电路装置及其制造方法 | |
CN101408688B (zh) | 布线电路基板、布线电路基板的制造方法和电路模块 | |
TWI722442B (zh) | 印刷佈線板及其製造方法 | |
CN101990791B (zh) | 印刷电路板及其制造方法 | |
CN101022695B (zh) | 线路嵌合于介电层的无芯板薄型基板及其制造方法 | |
JPH02146793A (ja) | 印刷回路基板の製造方法 | |
JP4453301B2 (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: LG INNOTEK CO., LTD. |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20100618 Address after: Seoul, South Kerean Co-patentee after: IG Innotek Co., Ltd. Patentee after: LG Electronics Inc. Address before: Seoul, South Kerean Patentee before: LG Electronics Inc. |
|
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080820 Termination date: 20181105 |
|
CF01 | Termination of patent right due to non-payment of annual fee |